JP2004341351A - アクティブマトリクス型表示装置 - Google Patents

Abstract

【課題】表示ムラを低減し、画像品位の向上したアクティブマトリクス型表示装置を提供する。
【解決手段】表示画素ＰＸは、表示素子１６、制御電圧に応じた電流量を前記表示素子に出力する駆動トランジスタ２２、トランジスタにより形成され駆動トランジスタの制御端子、第２端子間に接続された第１スイッチ、駆動トランジスタの制御端子、第１端子間に接続され制御電圧を保持する第１容量Ｃｓ、駆動トランジスタと表示素子との間に接続された第２スイッチ２６を有している。駆動トランジスタの制御端子と制御信号線との間には、第１スイッチのオフ切換え時に生じる駆動トランジスタの制御端子電位変動を吸収する第２容量Ｃｘが設けられている。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば有機エレクトロ・ルミネッセンス（以下、ＥＬと称する）素子のような表示素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機ＥＬ素子のような自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。この有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００３】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成されている。各画素回路は、走査線および信号線の交差位置近傍に配置された画素スイッチ、一対の電源線間で有機ＥＬ素子と直列に接続され薄膜トランジスタによって構成された駆動トランジスタ、および駆動トランジスタのゲート制御電圧を保持する保持容量を有している。画素スイッチは対応走査線から供給される走査信号に応答して導通し、対応信号線から供給される映像信号を取り込む。この映像信号に対応する駆動トランジスタのゲート、ソース間電位はゲート制御電圧として保持容量に書き込まれ所定期間保持される。そして、駆動トランジスタは保持容量に書き込まれたゲート制御電圧に応じた電流量を有機ＥＬ素子に供給し、発光動作を行う。
【０００４】
有機ＥＬ素子は、蛍光性有機化合物を含む薄膜である発光層をカソードおよびアノード間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。そして、有機ＥＬ素子は、供給電流量に対応する輝度で発光し、１０Ｖ以下の印加電圧でも１００〜１０００００ｃｄ／ｍ^２程度の輝度を得ることができる。
【０００５】
このような有機ＥＬ表示装置において、駆動トランジスタとして用いられる薄膜トランジスタは、ガラス等の絶縁基板上に形成された半導体薄膜を用いて形成されている。そのため、閾値電圧Ｖｔｈやキャリア移動度μのような駆動トランジスタの特性は、製造プロセス等に依存しバラツキが生じ易い。駆動トランジスタの閾値電圧Ｖｔｈにバラツキがあると、有機ＥＬ素子を適切な輝度で発光させることが困難となり、複数の表示画素間で輝度のバラツキが発生し表示ムラの原因となる。
【０００６】
従来、このような閾値電圧Ｖｔｈのバラツキによる影響を回避するため、全表示画素に閾値キャンセル回路を設けた表示装置が提案されている（例えば、特許文献１）。各閾値キャンセル回路は、信号線駆動回路から映像信号に先だって供給されるリセット信号を用いて駆動トランジスタの制御電圧を初期化するように構成されている。また、他の表示装置として、映像信号の書き込みを電流信号により行ない、駆動トランジスタにおける特性バラツキの影響を低減し、発光輝度の均一化を図った表示装置が提案されている（例えば、特許文献２）。
【０００７】
【特許文献１】
米国特許第６，２２９，５０６号明細書
【０００８】
【特許文献２】
米国特許第６，３７３，４５４号明細書
【０００９】
【発明が解決しようとする課題】
上述した表示装置において、各表示画素の画素回路は、映像信号の書込み時あるいはリセット動作時に駆動トランジスタのゲート、ドレイン間を短絡する１つあるいは複数のスイッチを含んで構成されている。このスイッチはそれぞれ薄膜トランジスタで構成されオン、オフ制御される。しかしながら、スイッチがオンからオフに切換わる際、スイッチのゲート、ソース間に形成された寄生容量に起因するフィードスルー電圧が生じる。そして、発生したフィードスルー電圧は保持容量に流れ込み、駆動トランジスタのゲート制御電圧を変動させてしまう。そのため、駆動トランジスタのゲート制御電圧にバラツキが発生し、複数の表示画素間で輝度のバラツキを生じる。このような表示画素間の輝度のバラツキは表示ムラとなって現われ、表示品位を低下させる。
【００１０】
例えば、上記スイッチおよび駆動トランジスタがＰチャネル型薄膜トランジスタで構成されている場合、この駆動トランジスタのゲート制御電圧はプラス電位方向に変動し、駆動トランジスタを流れる電流は減少方向に変化する。これは、ＥＬ発光電流の減少につながり、表示画像の輝度不足を引き起こす。
【００１１】
発光電流減少分を予め上乗せした映像信号を駆動回路から供給することで、輝度不足の問題を回避する対策も考えられる。しかしながら、第１スイッチの特性バラツキ等により、発生するフィードスルー電圧は複数の第１スイッチ間で必ずしも同一とはならず、上記対策により表示画素の輝度不足および輝度のバラツキを充分に補償することは困難となる。
【００１２】
この発明は以上の点に鑑みなされたもので、その目的は、フィードスルー電圧に起因する表示ムラを低減し、表示品位の向上したアクティブマトリクス型表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、マトリクス状に配列された複数の表示画素と、前記表示画素の行毎に設けられた複数の第１および第２制御信号線と、を備え、
各表示画素は、表示素子、前記表示素子に接続され制御電圧に応じた電流量を前記表示素子に出力する駆動トランジスタ、前記駆動トランジスタの制御端子、第１端子間に接続され前記制御電圧を保持する第１容量、トランジスタにより形成され前記駆動トランジスタの制御端子、第２端子間に接続されているとともに、前記第１制御信号線からの制御信号によりオン、オフ制御される第１スイッチ、および前記駆動トランジスタの制御端子と前記第２制御信号線との間に接続され、前記第２制御信号線からの制御信号に応じて、前記第１スイッチのオフ切換え時に生じる前記制御電圧の変位量に相当する電荷を吸収する第２容量を含んでいることを特徴としている。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の第１の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置について詳細に説明する。
図１に示すように、有機ＥＬ表示装置は、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１５】
有機ＥＬパネル１０は、ガラス板等の光透過性絶縁基板８上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１制御信号線Ｓｇａ（１〜ｍ）、第２制御信号線Ｓｇｂ（１〜ｍ）、第３制御信号線Ｓｇｃ（１〜ｍ）と、表示画素の列毎にそれぞれ接続されたｎ本の信号線Ｘ（１〜ｎ）、第１、第２、第３制御信号線Ｓｇａ、Ｓｇｎ、Ｓｇｃを表示画素の行毎に順次駆動する制御信号出力回路１４、および複数の信号線Ｘ１〜Ｘｎを駆動する信号線駆動回路１５を備えている。なお、本実施の形態における第３制御信号線Ｓｇｃは、この発明における第２制御信号線として機能する。
【００１６】
各表示画素ＰＸは、自己発光素子である有機ＥＬ素子１６、およびこの有機ＥＬ素子に駆動電流を供給する画素回路１８により構成されている。図２に表示画素ＰＸの等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６、保持容量として機能する第１容量Ｃｓ、および第２容量Ｃｘを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。
【００１７】
駆動トランジスタ２２、第２スイッチ２６、および有機ＥＬ素子１６は、第１電圧電源線Ｖｓｓと第２電圧電源線Ｖｄｄとの間で直列に接続されている。第１および第２電圧電源線Ｖｓｓ、Ｖｄｄは、例えば０Ｖおよび＋１０Ｖの電位にそれぞれ設定される。駆動トランジスタ２２は、その第１端子、ここではソースが第２電圧電源線Ｖｄｄに接続され、有機ＥＬ素子１６は、一方の電極、ここではカソードが第１電圧電源線Ｖｓｓに接続されている。第２スイッチ２６は、ソースが駆動トランジスタ２２の第２端子、ここではドレインに接続されている。また、第２スイッチ２６は、ドレインが有機ＥＬ素子１６のアノードに接続され、更に、ゲートが第２制御信号線Ｓｇｂに接続されている。
【００１８】
駆動トランジスタ２２は、映像信号に応じた電流量を有機ＥＬ素子１６に出力する。第２スイッチ２６は、第２制御信号線Ｓｇｂからの制御信号Ｓｂによりオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。
【００１９】
第１容量Ｃｓは、駆動トランジスタ２２の第１端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電位を保持する。画素スイッチ２０は、対応する信号線Ｘと駆動トランジスタ２２のドレインとの間に接続され、そのゲートは第１制御信号線Ｓｇａに接続されている。画素スイッチ２０は、第１制御信号線Ｓｇａから供給される制御信号Ｓａに応答して対応信号線Ｘから映像信号を取り込む。
【００２０】
第１スイッチ２４は、駆動トランジスタ２２のドレイン、ゲート間に接続され、そのゲートが第１制御信号線Ｓｇａに接続されている。第１スイッチ２４は、第１制御信号線Ｓｇａからの制御信号Ｓａに応じてオン、オフされ、駆動トランジスタ２２のゲート、ドレイン間の接続、非接続を制御するとともに、第１容量Ｃｓからの電流リークを規制する。
【００２１】
第２容量Ｃｘは、駆動トランジスタ２２のゲートと第３走査線Ｓｇｃとの間に接続されている。第２容量Ｃｘは、後述するように、金属膜、誘電体としての酸化膜、および半導体層からなるＭＯＳ容量により構成されている。
【００２２】
本実施形態では、画素回路を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。また、第２容量Ｃｘは薄膜トランジスタを形成する工程で同時に形成される。図３を参照して、画素回路を構成する薄膜トランジスタの内、駆動トランジスタ２２として機能する薄膜トランジスタの構成を説明するとともに、第２容量Ｃｘの構成を詳細に説明する。
【００２３】
駆動トランジスタ２２を構成したＰチャネル型の薄膜トランジスタは、光透過性絶縁基板８上に形成されポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねて酸化膜からなるゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。画素スイッチ２０、第１および第２スイッチ２４、２６を構成する各薄膜トランジスタも上記と同一の構造に形成されている。
【００２４】
なお、層間絶縁膜５４上には、ソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。更に、保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００２５】
一方、第２容量Ｃｘは、光透過性絶縁基板８上に形成されポリシリコンからなる半導体層７０、ゲート絶縁膜５２を介して半導体層７０と対向したゲート電極Ｇ、および層間絶縁膜５４上に設けられコンタクトを介して半導体層７０に接続されたドレイン電極Ｄを有している。半導体層７０はソース領域７０ａ、ドレイン領域７０ｂ、これらの領域間に位置したチャネル領域７０ｃを有している。半導体層７０のソース領域７０ａおよびドレイン領域７０ｂは駆動トランジスタ２２における半導体層５０のソース領域およびドレイン領域と同一極性、つまり、Ｐチャネル型半導体層に形成されている。チャネル領域７０ｃは駆動トランジスタのチャネル領域５０ｃと同様に、ソースおよびドレイン領域に注入された不純物よりも低濃度の不純物を含むか、あるいは真性な状態である領域で、ゲート電極とセルフアラインとなるよう形成されている。
【００２６】
そして、第２容量Ｃｘは、金属膜からなるゲート電極Ｇ、酸化膜からなるゲート絶縁膜５２、および半導体層７０を積層配置することによりＭＯＳ容量を構成している。第２容量Ｃｘのゲート電極Ｇは第３制御信号線Ｓｇｃに接続され、半導体層７０はドレイン電極Ｄおよび配線を介して駆動トランジスタ２２のゲート電極Ｇに接続されている。このような構成を有した第２容量Ｃｘは、ゲート電極Ｇに所定レベルの電位が印加された場合にのみオン状態となり、電荷を保持する容量として機能する。第１容量Ｃｓの容量値を例えば１〜２ｐＦ程度とした場合、第２容量Ｃｘの容量値は、例えば、数１０ｆＦ程度に設定される。
【００２７】
なお、第２容量Ｃｘは上記薄膜トランジスタと同一工程、同一層構造で形成されている。このように全ての薄膜トランジスタおよび第２容量Ｃｘを同一工程および同一導電型、つまり、同一極性の半導体層で構成することにより、製造工数の増大を抑制することができる。
【００２８】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、制御信号出力回路１４および信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ制御信号出力回路１４および信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００２９】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号Ｄａｔａ１〜Ｄａｔａｍをアナログ形式に変換し電流信号として複数の信号線Ｘに並列的に供給する。制御信号出力回路１４は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに３種類の制御信号、すなわち、制御信号Ｓａ、Ｓｂ、Ｓｃを供給する。これにより、各第１、第２、第３制御信号線Ｓｇａ、Ｓｇｂ、Ｓｇｃは、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ、制御信号Ｓｂ、制御信号Ｓｃにより駆動される。
【００３０】
図４に示すタイミングチャートを参照して、制御信号出力回路１４および信号線駆動回路１５の出力信号に基づく画素回路１８の動作について説明する。
制御信号出力回路１４は、例えば、スタート信号とクロックとから各水平走査期間に対応した幅のパルスを生成し、そのパルスを制御信号Ｓａとして出力する。また、制御信号出力回路１４は、制御信号Ｓａを反転させ制御信号Ｓａと逆位相の制御信号Ｓｃを出力するとともに、スタート信号とクロックとから各水平走査期間に対応した幅のパルスを生成し、そのパルスを制御信号Ｓｂとして出力する。
【００３１】
画素回路１８の動作は、映像信号書込み動作および発光動作に分けられる。図４の時点ｔ１で、制御信号Ｓａが画素スイッチ２０および第１スイッチ２４をオン状態とするレベル（オン電位）、ここではローレベル、制御信号Ｓｂが第２スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルとなる。これにより、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、第２スイッチ２６がオフ（非導通状態）に切換えられ、映像信号書込み動作が開始される。また、時点ｔ１で、制御信号Ｓｃが第２容量Ｃｘをオフ状態とするレベル（オフ電位）、ここではハイレベルとなり、第２容量Ｃｘは電荷を保持する容量として機能しない状態となる。
【００３２】
映像信号書込み期間（ｔ１〜ｔ２）において、駆動トランジスタ２２はダイオード接続状態となり、また、画素スイッチ２０を通して対応信号線Ｘから映像信号Ｄａｔａが取り込まれる。つまり、定電流源であるアナログ変換回路に接続された信号線Ｘおよび画素回路１８により、駆動トランジスタ２２のソース、ドレイン間に流れる電流が所望の定電流となるように設定される。そして、この電流量に対応した駆動トランジスタ２２のゲート、ソース間電位が第１容量Ｃｓに書き込まれる。
【００３３】
次に、時点ｔ２では、制御信号Ｓａおよび制御信号Ｓｃがそれぞれハイレベル（オフ電位）、ローレベル（オン電位）となり、画素スイッチ２０および第１スイッチ２４がオフ、第２容量Ｃｘがオンとなる。これにより、映像信号書込み動作が終了するとともに、第２容量Ｃｘは電荷を保持可能な容量となる。
【００３４】
続いて、時点ｔ３では、制御信号Ｓｂがローレベルとなり、第２スイッチ２６がオンとなる。これにより、発光動作が開始する。発光期間において、駆動トランジスタ２２は、第１容量Ｃｓに書き込まれたゲート制御電圧により、映像信号に対応した電流量を有機ＥＬ素子１６に供給する。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。そして、有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｂがオフ電位となるまで発光状態を維持する。
【００３５】
ここで、書込み期間の終了時、第１スイッチ２４がオン状態からオフ状態に切換わると、第１スイッチ２４の寄生容量Ｃｇｓに起因するフィードスルー電圧が発生する。このフィードスルー電圧は第１容量Ｃｓに印加され、第１容量Ｃｓの電位、すなわち、駆動トランジスタ２２のゲート電位をプラス方向に変位させる。しかし、この時、第２容量Ｃｘは、電荷を保持可能なオン状態にあることから、ゲート電位の変位量に相当する電荷、つまり、フィードスルー電圧に相当する電荷を吸収し、第３走査線Ｓｇｃ側へ逃がす。これにより、第１スイッチ２４のオフ切換え時に生じたゲート電位の変位を第２容量Ｃｘによって吸収し、発光期間中、ゲート制御電圧を映像信号に応じた正確な電位に維持する。
【００３６】
このようなゲート制御電圧の変動を吸収するため、第２容量Ｃｘの容量値は、上述したゲート制御電圧の変位量に相当する電荷を、つまり、第１スイッチ２４で発生したフィードスルー電圧に相当する電荷を保持する値に設定される。第１スイッチ２４において、フィードスルー電圧は第１スイッチのソース側およびドレイン側にそれぞれ発生し、その大きさは、それぞれゲート容量のほぼ１／２に対応した値となる。そのため、本実施形態において、第２容量Ｃｘの容量値は、第１スイッチ２４のゲート容量の１／２に設定されている。なお、ゲート容量とは、第１スイッチのゲート、ソース間の容量、ゲート、ドレイン間の容量、およびゲートと他の部位間の容量を含むものとする。また、第２容量Ｃｘに供給される制御信号Ｓｃのオン、オフ電位差は、第１スイッチ２４に供給される制御信号Ｓａのオン、オフ電位差と同一に設定されている。
【００３７】
以上のように、本実施形態に係る有機ＥＬ表示装置では、駆動トランジスタ２２のゲートと第３制御信号線Ｓｇｃとの間に接続された第２容量Ｃｘを設けることにより、第１スイッチ２４のオフ切換え時に生じる駆動トランジスタのゲート電位変動を吸収し、このゲート電位を映像信号に応じた所望の電位に補償することができる。これにより、映像信号の書込み動作を確実に行ないつつ、フィードスルー電圧に起因する駆動トランジスタのゲート制御電圧の変動、バラツキを低減し、複数の表示画素間における輝度のバラツキを抑制することが可能となる。また、ゲート制御電圧の変動を補償する目的で駆動回路から過剰な電流量を供給する必要が無く、駆動電圧の上昇、大型化、製造コストの増大等を生じることなく十分な白輝度を得ることができる。以上のことから、表示ムラを低減し、表示品位の向上したアクティブマトリクス型の有機ＥＬ表示装置が得られる。
【００３８】
更に、上記実施形態によれば、第２容量Ｃｘは、第１スイッチ２４の近傍に配置され、また、第１スイッチ２４を構成する薄膜トランジスタの半導体層と同一極性のポリシリコンを半導体層として用いているため、形成が容易であるとともに、第１スイッチ２４の特性との特性差を低減することが可能となる。第２容量Ｃｘは、酸化膜からなるゲート絶縁膜を誘電体層として用いているため、比較的容易に大きな容量とすることができる。
【００３９】
上記実施形態で示したように、第２容量Ｃｘは、第１スイッチ２４がオフに切換え時に生じるゲート電位変動を完全に吸収するように形成されていることが望ましいが、必ずしもこれに限定されることなく、第２容量Ｃｘは、上記ゲート電位変動の少なくとも一部を吸収する値に形成されていれば、ゲート制御電圧の変動低減効果を得ることができる。また、駆動トランジスタ２２のゲート、ドレイン間に接続され第１スイッチ２４を構成するトランジスタは１つに限らず、複数のトランジスタを直列に接続してもよい。この場合、第２容量Ｃｘの容量値は、トランジスタの数に応じて設定される。
【００４０】
第２容量Ｃｘは上述した構造に限らず、第１スイッチ、駆動トランジスタ等を構成している薄膜トランジスタとほぼ同一構造を有した薄膜トランジスタを用いて構成してもよい。
すなわち、この発明の第２の実施形態に係る有機ＥＬ表示装置によれば、図５および図６に示すように、駆動トランジスタ２２、第１、第２スイッチ、および画素スイッチ２０は、半導体層にポリシリコンを用いたトップゲート構造のＰチャネル型薄膜トランジスタにより構成されている。これら薄膜トランジスタの詳細な構成は、前述した第１実施形態と同一であり、同一の部分は同一の参照符号を付してその説明を省略する。
【００４１】
一方、第２容量Ｃｘも上記薄膜トランジスタとほぼ同一構造を有している。すなわち、第２容量Ｃｘは、光透過性絶縁基板８上に形成されポリシリコンからなる半導体層７０を備え、この半導体層はソース領域７０ａ、ドレイン領域７０ｂ、およびソース、ドレイン領域間に位置したチャネル領域７０ｃを有している。半導体層７０は駆動トランジスタ２２の半導体層５０と同一極性、つまり、Ｐチャネル半導体層により形成されている。半導体層７０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にはゲート電極Ｇが設けられチャネル領域７０ｃとセルフアラインの関係で対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にはソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層７０のソース領域７０ａおよびドレイン領域７０ｂにそれぞれ接続されている。
【００４２】
第２容量Ｃｘは、金属膜からなるゲート電極Ｇ、酸化膜からなるゲート絶縁膜５２、および半導体層７０を積層配置することによりＭＯＳ容量を構成している。ここで、第２容量Ｃｘにおいて、ソース電極Ｓおよびドレイン電極Ｄは互いに導通し、共に駆動トランジスタ２２のゲートＧに接続されている。これにより、半導体層７０のソース領域７０ａおよびドレイン領域７０ｂは、ソース電極Ｄおよびドレイン電極Ｄを介して駆動トランジスタ２２のゲート電極Ｇに接続されている。また、第２容量Ｃｘのゲート電極Ｇは第３制御信号線Ｓｇｃに接続されている。このような構成を有した第２容量Ｃｘは、ゲート電極Ｇに所定レベルの電位が印加された場合にのみオン状態となり、電荷を保持する容量として機能する。第２容量Ｃｘは、第１スイッチ２４とほぼ同一構成、同一のレイアウトで形成することが望ましく、この場合、よりバラツキを吸収することが可能となる。
【００４３】
なお、図５および図６に示した第２の実施形態において、第２容量Ｃｘ以外の構成は前述した実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、上記のように構成された第２の実施形態においても、上記第１の実施形態と同様の作用効果を得ることができる。
【００４４】
前述した実施形態において、第２容量Ｃｘをオン、オフする制御信号Ｓｃは、画素トランジスタ２０および第１スイッチ２４を駆動する制御信号Ｓａと逆位相の信号としている。この場合、制御信号Ｓｃを容易に生成することができ、制御信号出力回路１４の構成を簡略化することが可能となる。しかしながら、これに限らず、図７に示すように、制御信号Ｓｃは、第１スイッチ２４がオフ状態に切換えられた後、発光期間の開始前に、第２容量Ｃｘをオフ状態からオン状態へ切換えるように設定してもよい。
【００４５】
また、有機ＥＬ表示装置の画素回路は電流信号方式に限らず、電圧信号方式の画素回路として構成してもよい。図８は本発明の第３の実施形態に係る有機ＥＬ表示装置の表示画素ＰＸを示している。各表示画素ＰＸは、自己発光素子である有機ＥＬ素子１６、およびこの有機ＥＬ素子に駆動電流を供給する画素回路１８により構成されている。画素回路１８は電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６、第１容量Ｃｓ１、Ｃｓ２、および第２容量Ｃｘを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６は、同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。
【００４６】
駆動トランジスタ２２のソースは高電位の第２電圧電源線Ｖｄｄに接続されている。駆動トランジスタ２２のゲート、ソース間には保持容量として機能する第１容量Ｃｓ１が接続され、ゲート、ドレイン間には第１スイッチ２４が接続されている。駆動トランジスタ２２のゲートは、保持容量として機能する第１容量Ｃｓ２を介して画素スイッチ２０のドレインに接続され、画素スイッチのソースは信号線Ｘに接続されている。
【００４７】
駆動トランジスタ２２のドレインは第２スイッチ２６のソースに接続され、第２スイッチのドレインは有機ＥＬ素子１６のアノードに接続されている。有機ＥＬ素子１６のカソードは低電位の第１電圧電源線Ｖｓｓに接続されている。第２容量Ｃｘは、前述した第１の実施形態と同様に、ＭＯＳ容量により形成され、駆動トランジスタ２２のゲートと第３制御信号線Ｓｇｃとの間に接続されている。
【００４８】
各画素回路１８には、図示しない信号線駆動回路から出力され電圧信号からなる映像信号Ｄａｔａが信号線Ｘを介して入力される。また、画素スイッチ２０、第１スイッチ２４および第２スイッチ２６は、図示しない制御信号出力回路で生成された制御信号Ｓａ、制御信号Ｓｂ、および制御信号Ｓｄによりそれぞれ第１制御信号線Ｓｇａ、第２制御信号線Ｓｇｂ第４制御信号線Ｓｇｄを介してオン、オフ制御される。
【００４９】
第３の実施形態において、他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。第３の実施形態においても、駆動トランジスタ２２のゲートと第３制御信号線Ｓｇｃとの間に第２容量Ｃｘを設けることにより、第１スイッチ２４のオフ時に生じる駆動トランジスタのゲート電位変動を補償することができる。これにより、駆動トランジスタの閾値補正動作を確実に行ないつつ、フィードスルー電圧に起因する駆動トランジスタのゲート制御電圧の変動、バラツキを低減し、複数の表示画素間における輝度のバラツキを抑制することが可能となる。従って、表示ムラを低減し、表示品位の向上したアクティブマトリクス型の有機ＥＬ表示装置が得られる。
【００５０】
その他、本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００５１】
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、第１スイッチをＮチャネル型の薄膜トランジスタ、駆動トランジスタおよび第２スイッチをＰチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００５２】
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【００５３】
【発明の効果】
以上詳述したように、本発明によれば、表示ムラを低減し、表示品位の向上したアクティブマトリクス型表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る有機ＥＬ表示装置の構成を示す回路図。
【図２】上記有機ＥＬ表示装置における表示画素の等価回路を示す図。
【図３】上記有機ＥＬ表示装置の一部を示す断面図。
【図４】図２に示す表示画素の動作を説明するためのタイミングチャート。
【図５】本発明の第２の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す図。
【図６】上記第２の実施形態に係る有機ＥＬ表示装置の一部を示す断面図。
【図７】変形例に係る表示画素の動作を説明するためのタイミングチャート。
【図８】本発明の第３の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す図。
【符号の説明】
１２…コントローラ、 １４…制御信号出力回路、
１５…信号線駆動回路、 １６…有機ＥＬ素子、 １８…画素回路、
２０…画素スイッチ、 ２２…駆動トランジスタ、
２４…第１スイッチ、 ２６…第２スイッチ、
ＰＸ…表示画素、 Ｖｄｄ…第１電圧電源線、 Ｖｓｓ…第２電圧電源線、
Ｓｇａ…第１制御信号線、 Ｓｇｂ…第２制御信号線、
Ｓｇｃ…第３制御信号線、 Ｘ…信号線、
Ｃｓ、Ｃｓ１、Ｃｓ２…第１容量、 Ｃｘ…第２容量。

Claims (7)

1. マトリクス状に配列された複数の表示画素と、前記表示画素の行毎に設けられた複数の第１および第２制御信号線と、を備え、
   各表示画素は、表示素子、前記表示素子に接続され制御電圧に応じた電流量を前記表示素子に出力する駆動トランジスタ、前記駆動トランジスタの制御端子、第１端子間に接続され前記制御電圧を保持する第１容量、トランジスタにより形成され前記駆動トランジスタの制御端子、第２端子間に接続されているとともに、前記第１制御信号線からの制御信号によりオン、オフ制御される第１スイッチ、および前記駆動トランジスタの制御端子と前記第２制御信号線との間に接続され、前記第２制御信号線からの制御信号に応じて、前記第１スイッチのオフ切換え時に生じる前記制御電圧の変位量に相当する電荷を吸収する第２容量を含んでいることを特徴とするアクティブマトリクス型表示装置。
2. 前記第２容量は、前記第１スイッチのゲート容量の約１／２の容量値を有していることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
3. 前記第２容量は、前記第１スイッチの半導体層と同一の極性を有し前記駆動トランジスタの制御端子に接続された半導体層と、誘電体層を挟んで前記半導体層と対向しているとともに前記第２制御信号線に接続された金属膜と、を有していることを特徴とする請求項１又は２に記載のアクティブマトリクス型表示装置。
4. 前記第２容量は、前記第１スイッチの半導体層と同一極性の半導体層と、誘電体層を挟んで前記半導体層と対向しているとともに前記第２制御信号線に接続されたゲートと、前記駆動トランジスタの制御端子に接続されたソースおよびドレインと、を備えたトランジスタにより形成されていることを特徴とする請求項１又は２に記載のアクティブマトリクス型表示装置。
5. 上記第１スイッチおよび第２容量の半導体層はポリシリコンにより形成されていることを特徴とする請求項３又は４に記載のアクティブマトリクス型表示装置。
6. 前記第１スイッチをオン、オフ制御する制御信号を前記第１制御信号線に供給するとともに、前記第１スイッチに供給する制御信号と逆位相の制御信号を前記第２制御信号線に供給する制御信号出力回路を備えていることを特徴とする請求項３ないし５のいずれか１項に記載のアクティブマトリクス型表示装置。
7. 前記表示素子は、対向する電極間に有機発光層を備えた発光素子であることを特徴とする請求項１ないし６のいずれか１項に記載のアクティブマトリクス型表示装置。

Images