JP2009105212A - プリント配線板および電子機器 - Google Patents
プリント配線板および電子機器 Download PDFInfo
- Publication number
- JP2009105212A JP2009105212A JP2007275392A JP2007275392A JP2009105212A JP 2009105212 A JP2009105212 A JP 2009105212A JP 2007275392 A JP2007275392 A JP 2007275392A JP 2007275392 A JP2007275392 A JP 2007275392A JP 2009105212 A JP2009105212 A JP 2009105212A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- solder
- printed wiring
- wiring board
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 94
- 230000002093 peripheral effect Effects 0.000 claims abstract description 16
- 230000017525 heat dissipation Effects 0.000 claims description 8
- 230000005855 radiation Effects 0.000 claims description 5
- 238000005192 partition Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 26
- 230000000694 effects Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000009736 wetting Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000003378 silver Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】歩留まりのよい部品実装を可能にしたプリント配線板を提供する。
【解決手段】プリント配線板１０は、部品実装領域１１内の周縁部に設けられた複数の電極パッド１２，１２，…と、部品実装領域１１内の電極パッド１２，１２，…で囲われた領域に設けられた島状パターン１３と、島状パターン１３にソルダーレジスト（ＳＲ）の被膜により領域を区分して設けられた複数のはんだ接合面部１４，１４，…とを具備して構成される。
【選択図】 図１
【解決手段】プリント配線板１０は、部品実装領域１１内の周縁部に設けられた複数の電極パッド１２，１２，…と、部品実装領域１１内の電極パッド１２，１２，…で囲われた領域に設けられた島状パターン１３と、島状パターン１３にソルダーレジスト（ＳＲ）の被膜により領域を区分して設けられた複数のはんだ接合面部１４，１４，…とを具備して構成される。
【選択図】 図１
Description
本発明は、底面に外部接合電極とダイパターンを設けた電子部品を実装対象とするプリント配線板および電子機器に関する。
外部接合電極および放熱を主目的とするダイパターン（サーマルパッド）を底面に設けた電子部品、例えばＱＦＮ（quad flat non-leaded package ）、ＬＧＡ（Land grid array）等の半導体部品においては、上記ダイパターンをプリント配線板に設けたパターンにはんだ接合することにより上記半導体部品で発生した熱を外部に放出する放熱路（熱伝導路）を形成している。このパターン相互のはんだ接合においては以下のような問題が生じる。すなわち、上記パターン相互のはんだ接合面において、はんだの供給量が多過ぎると、部品浮きが起こり、部品実装高さが高くなる。このとき周囲電極のはんだ供給量が実装高さに対して不足となり、オープン不良が生じる不具合が派生する。逆に、はんだの供給量が少な過ぎると、はんだの濡れ広がりによる部品吸着や、はんだの不均一な濡れ広がりによる傾きが起こり、部品実装高さが低くなる。このとき周囲電極のはんだ供給量が実装高さに対して過剰となり、はんだバンプが潰されショート不良やはんだボール発生が生じる不具合が派生する。この問題に対して従来では実際の製造経験をもとに、はんだ接合部にはんだ（クリームはんだ）を印刷し塗布するメタルマスクの開口径によって、上記パターン相互を接合するはんだの供給量を決め、上記不良の低減化を図っていた。
半導体部品の底面に熱伝導路を形成する技術として、従来では、プリント配線板の半導体部品実装面内に、放熱用パッドを設けるとともに、プリント配線板を貫通する熱伝導路を設け、放熱用パッドの受熱を上記熱伝導路を介して外部に放熱する放熱技術が存在する。この放熱技術は、プリント配線板を貫通する開口部に銀ペーストを充填し、この銀ペーストを熱伝導路とするもので、通常の基板製造にはない独自の製造技術を必要とする。
特開２００３−２８２７７８号公報
上述したように、実装部品の底面にパターン相互のはんだ接合による熱伝導路を形成する場合、はんだの供給量過多に伴う電極の未接続、はんだの供給量過少に伴う電極の回路短絡等に対する不良の低減化が課題となっていた。
本発明は上記課題を解決して、歩留まりのよい部品実装を可能にしたプリント配線板を提供することを目的とする。
本発明は、部品実装領域内の周縁部に設けられた複数の電極パッドと、前記部品実装領域内の前記電極パッドで囲われた領域に設けられた島状パターンと、前記島状パターンにソルダーレジスト被膜により領域を区分して設けられた複数のはんだ接合面部と、を具備したプリント配線板を提供する。
さらに本発明は、部品実装領域内の周縁部に設けられた複数の電極パッドと、前記部品実装領域内の前記電極パッドで囲われた領域に設けられた島状パターンと、前記島状パターンにソルダーレジスト被膜により領域を区分して設けられた複数のはんだ接合面部と、底面周縁部に外部接合電極を有し、前記外部接合電極で囲われた底面中央部にダイパターンを有して、前記外部接合電極が前記電極パッドにはんだ接合され、前記ダイパターンの一部が前記はんだ接合面部にはんだ接合されて前記部品実装領域に実装された電子部品と、を具備したプリント配線板を提供する。
底面に外部接合電極とダイパターンを設けた電子部品を実装対象とするプリント配線板において、歩留まりのよい部品実装が可能となる。
以下図面を参照して本発明の実施形態を説明する。
本発明の第１実施形態に係るプリント配線板の要部の構成を図１に示し、図１に示すプリント配線板に実装される電子部品の構成を図２に示す。本発明の第１実施形態に係るプリント配線板に実装される電子部品は、底面周縁部に外部接合電極を有し、この外部接合電極で囲われた底面中央部に放熱を主目的としたダイパターン（サーマルパッド）を有する、例えばＱＦＮ（quad flat non-leaded package ）、ＬＧＡ（Land grid array）等の半導体部品である。この図１および図２に示す実施形態では、ＱＦＮを例に、この半導体部品を実装する部品実装領域の構成を図１に示し、図１に示す部品実装領域に、はんだ接合により実装される半導体部品（ＱＦＮ）の構成を図２に示している。図１に示すプリント配線板１０に、図２に示す半導体部品１をはんだ接合した状態、すなわち部品実装領域１１に半導体部品１を実装したプリント配線板１０の部品実装領域１１におけるはんだ接合状態を図３に示している。
本発明の第１実施形態に係るプリント配線板１０は、図１に示すように、部品実装領域１１内の周縁部に設けられた複数の電極パッド１２，１２，…と、上記部品実装領域１１内の上記電極パッド１２，１２，…で囲われた領域に設けられた島状パターン（サーマルランド）１３と、上記島状パターン１３にソルダーレジスト（ＳＲ）の被膜により領域を区分して設けられた複数のはんだ接合面部１４，１４，…とを具備して構成される。
上記島状パターン１３は、上記電極パッド１２，１２，…と同様の銅箔で構成され、上記電極パッド１２，１２，…を含むパターン形成時において同一のエッチング工程等により一括して成形される。
上記部品実装領域１１に実装される半導体部品（ＱＦＮ）１は、図２に示すように、底面周縁部に外部接合電極２，２，…を有し、この外部接合電極２，２，…で囲われた底面中央部に放熱を主目的としたダイパターン（サーマルパッド）３を有して構成される。なお、ダイパターン３は、グランド側の電極を形成するグランドパターン、若しくは回路接続されない浮きパターンのいずれであってもよい。
上記電極パッド１２，１２，…は、上記部品実装領域１１に実装される半導体部品１の底面周縁部に設けられた外部接合電極２，２，…に対応して設けられ、上記島状パターン１３は上記半導体部品１の底面中央部に設けられた単一のダイパターン３に対応して設けられ、上記はんだ接合面部１４，１４，…は上記半導体部品１の放熱路を形成するダイパターン３に対して均等に配されている。
上記はんだ接合面部１４，１４，…は、図３に示すように、上記島状パターン１３の上記ソルダーレジスト（ＳＲ）による被膜を形成しないレジスト開口部により形成され、この開口部の開口面積により、上記ダイパターン３に接合するはんだ１５の量が調整（規定）される。
この第１実施形態では、上記島状パターン１３の面内において、上記ソルダーレジスト（ＳＲ）の開口により、図１に示すように、９個の円形のはんだ接合面部１４，１４，…が囲形状に一定の間隔で行列配置されている。
この９個の円形のはんだ接合面部１４，１４，…を形成するソルダーレジスト（ＳＲ）の塗布は、電極パッド１２，１２，…を含むはんだ接合部の周囲にソルダーレジスト被膜を施すレジスト塗布工程で同時に一括して行われるもので、はんだ接合面部１４，１４，…の形成のみを対象としたソルダーレジストの塗布工程は必要としない。
上記したように、島状パターン１３の面内に、ソルダーレジスト（ＳＲ）で分割された複数のはんだ接合面部１４，１４，…を配置することによって、ダイパターン３に接合するはんだ１５の量が適正な量に調整（規定）される。
このはんだ接合面部１４，１４，…は、当該はんだ接合面部１４，１４，…、および電極パッド１２，１２，…を含むはんだ接合部にはんだ（クリームはんだ）を印刷し塗布するメタルマスクを考慮して、図４に示す、ソルダーレジスト（ＳＲ）によるはんだ接合面部１４，１４，…の分割幅（Ｗ１）と分割開口径（Ｗ２）を決めることにより、特殊な製造工程を介在することなく、上記部品実装領域１１において、より信頼性の高いはんだ実装が可能となる。
具体例を挙げると、厚さ１５０ｕｍのメタルマスクを使用する場合、分割開口径（Ｗ２）を、はんだ印刷に適し、かつメタルマスク形成に適した０．４mm以上とし、分割幅（Ｗ１）を同じくはんだ印刷に適し、かつメタルマスク形成に適した０．１５ｍｍ以上とする。これによって、ダイパターン３に対するはんだの供給量を適切に抑制でき、部品実装領域１１に半導体部品１をはんだ接合し実装する部品実装工程において、より信頼性の高いはんだ実装が可能となる。具体的には、上記パターン相互のはんだ接合面において、はんだの供給量が多過ぎた場合に派生する、部品浮き、部品浮きに伴う周囲電極のオープン不良等を抑制する効果を期待できる。また、はんだの供給量が少な過ぎた場合に派生する、はんだの濡れ広がりによる部品吸着、はんだの不均一な濡れ広がりによる傾き、部品実装高さが低くなることに伴うショート不良等を抑制する効果を期待できる。
本発明の第２実施形態に係るプリント配線板の要部の構成を図５に示す。
この第２実施形態は、四辺の角部が円弧状に面取りされたパッケージ形状のＱＦＮを実装対象としたもので、外部接合電極で囲われた底面中央部に設けられた、放熱を主目的としたダイパターン（サーマルパッド）も上記パッケージ形状にあわせて四辺の角部が円弧状に面取りされている。
この第２実施形態は、四辺の角部が円弧状に面取りされたパッケージ形状のＱＦＮを実装対象としたもので、外部接合電極で囲われた底面中央部に設けられた、放熱を主目的としたダイパターン（サーマルパッド）も上記パッケージ形状にあわせて四辺の角部が円弧状に面取りされている。
上記第２実施形態に係るプリント配線板は、図５に示すように、部品実装領域２１内の周縁部に設けられた複数の電極パッド２２，２２，…と、上記部品実装領域２１内の上記電極パッド２２，２２，…で囲われた領域に設けられた島状パターン（サーマルランド）２３と、上記島状パターン２３にソルダーレジスト（ＳＲ）の被膜により領域を区分して設けられた複数のはんだ接合面部２４，２４，…とを具備して構成される。
島状パターン２３は上記したダイパターンと略同サイズの角部が円弧状に面取りされた方形状に形成され、この島状パターン２３に、１６個の円形の電極パッド２２，２２，…がマトリクス状に配置されている。このうち、島状パターン２３の四隅に配置された４つの電極パッド２２，２２，…は、それぞれ、周縁の一部が島状パターン２３の外郭に一致するように上記外郭に沿って配置される。この四隅に配置された４つの電極パッド２２，２２，…を含む１６個の電極パッド２２，２２，…は、部品実装領域２１に実装される半導体部品（ＱＦＮ）のダイパターンに対して均等に配置されている。
上記した電極パッド２２，２２，…の配置構成により、部品実装領域２１に実装する半導体部品のダイパターンに対するはんだの供給量を適切に抑制でき、これにより、上記した第１実施形態と同様の効果が期待できるとともに、半導体部品のはんだ接合時におけるセルフアライメントの助長効果が期待できる。
本発明の第３実施形態に係るプリント配線板の要部の構成を図６に示す。
この第３実施形態に係るプリント配線板は、ＬＧＡを実装対象としたもので、図５に示すように、部品実装領域３１内の周縁部に設けられた複数の電極パッド３２，３２，…と、上記部品実装領域３１内の上記電極パッド３２，３２，…で囲われた領域に設けられた島状パターン（サーマルランド）３３と、上記島状パターン３３にソルダーレジスト（ＳＲ）の被膜により領域を区分して設けられた複数のはんだ接合面部３４，３４，…とを具備して構成される。
この第３実施形態に係るプリント配線板は、ＬＧＡを実装対象としたもので、図５に示すように、部品実装領域３１内の周縁部に設けられた複数の電極パッド３２，３２，…と、上記部品実装領域３１内の上記電極パッド３２，３２，…で囲われた領域に設けられた島状パターン（サーマルランド）３３と、上記島状パターン３３にソルダーレジスト（ＳＲ）の被膜により領域を区分して設けられた複数のはんだ接合面部３４，３４，…とを具備して構成される。
島状パターン３３は上記したダイパターンと略同サイズの方形状に形成され、この島状パターン３３に四隅に、それぞれ四角形の電極パッド３２，３２，…が配置されている。この４つの電極パッド３２，３２，…は、それぞれ、二辺が島状パターン３３の角部に一致するように島状パターン３３の外郭に沿って配置される。この四隅に配置された４つの電極パッド３２，３２，…は、それぞれ、部品実装領域２１に実装される半導体部品（ＱＦＮ）のダイパターンに対して均等な接合面積を有し均等に配置されている。
上記した電極パッド３２，３２，…の配置構成により、部品実装領域３１に実装する半導体部品のダイパターンに対するはんだの供給量を適切に抑制でき、これにより、上記した第２実施形態と同様の効果が期待できる。
なお、上記した各実施形態において、島状パターン１３の形状、はんだ接合面部１４，１４，…、２４，２４，…、３４，３４，…の形状および個数等は、図示したものに限らず、上記した本発明の実施形態における効果が期待できる範囲内で種々変形可能であり、例えばソルダーレジスト（ＳＲ）により分割配置されるはんだ接合面部の形状を、円形、四角形に限らず、楕円状、若しくは六角、八角等の多角形状、若しくは格子状（碁盤目状）にすることも可能である。
本発明の第４実施形態に係る電子機器の構成を図７に示す。
この第４実施形態は、上記第１実施形態により製造された図３に示すプリント配線板（部品実装領域１１に半導体部品１を実装したプリント配線板）を用いて電子機器を構成している。図７は上記第１実施形態に係るプリント配線板１０をハンディタイプのポータブルコンピュータ等の小型電子機器に適用した例を示している。
この第４実施形態は、上記第１実施形態により製造された図３に示すプリント配線板（部品実装領域１１に半導体部品１を実装したプリント配線板）を用いて電子機器を構成している。図７は上記第１実施形態に係るプリント配線板１０をハンディタイプのポータブルコンピュータ等の小型電子機器に適用した例を示している。
図７に於いて、ポータブルコンピュータ７１の本体７２には、表示部筐体７３がヒンジ機構を介して回動自在に設けられている。本体７２には、ポインティングデバイス７４、キーボード７５等の操作部が設けられている。表示部筐体７３には例えばＬＣＤ等の表示デバイス７６が設けられている。
また本体７２には、上記ポインティングデバイス７４、キーボード７５等の操作部および表示デバイス７６を制御する制御回路を組み込んだ回路板（マザーボード）７８が設けられている。この回路板７８は、上記図１乃至図３に示した第１実施形態のプリント配線板１０を用いて実現される。
このプリント配線板１０は、部品実装領域１１内の周縁部に設けられた複数の電極パッド１２，１２，…と、上記部品実装領域１１内の上記電極パッド１２，１２，…で囲われた領域に設けられた島状パターン（サーマルランド）１３と、上記島状パターン１３にソルダーレジスト（ＳＲ）の被膜により領域を区分して設けられた複数のはんだ接合面部１４，１４，…と、底面周縁部に外部接合電極２，２，…を有し、外部接合電極２，２，…で囲われた底面中央部にダイパターン３を有して、上記外部接合電極２，２，…が上記電極パッド１２，１２，…にはんだ接合され、上記ダイパターン３の一部が上記はんだ接合面部１４，１４，…にはんだ接合されて上記部品実装領域１１に実装された電子部品１とを具備して構成されている。
上記電極パッド１２，１２，…は、上記部品実装領域１１に実装される半導体部品１の底面周縁部に設けられた外部接合電極２，２，…に対応して設けられ、上記島状パターン１３は上記半導体部品１の底面中央部に設けられた単一のダイパターン３に対応して設けられ、上記はんだ接合面部１４，１４，…は上記半導体部品１の放熱路を形成するダイパターン３に対して均等に配されている。
このような構成によるプリント配線板１０は、ソルダーレジスト（ＳＲ）によって分割形成されたはんだ接合面部１４，１４，…により、半導体部品１のダイパターン３に対するはんだの供給量が適切に抑制されている。これにより、部品実装領域１１に実装された半導体部品１に傾きがなく、すべての外部接合電極２，２，…がそれぞれ対応して設けられる電極パッド１２，１２，…に、適正なはんだ量ではんだ接合されている。上記したプリント配線板１０をコンピュータ７１の回路板７８に適用することで、信頼性の高い安定した回路動作が期待できる。
１…半導体部品（ＱＦＮ）、２…外部接合電極、３…ダイパターン（サーマルパッド）、１０…プリント配線板、１１，２１，３１…部品実装領域、１２，２２，３２…電極パッド、１３，２３，３３…島状パターン（サーマルランド）、１４，２４，３４…はんだ接合面部、１５…はんだ、ＳＲ…ソルダーレジスト、７８…回路板。
Claims (9)
- 部品実装領域内の周縁部に設けられた複数の電極パッドと、
前記部品実装領域内の前記電極パッドで囲われた領域に設けられた島状パターンと、
前記島状パターンにソルダーレジスト被膜により領域を区分して設けられた複数のはんだ接合面部と、
を具備したことを特徴とするプリント配線板。 - 前記電極パッドは前記部品実装領域に実装される電子部品の底面周縁部に設けられた外部接合電極に対応して設けられ、前記島状パターンは前記電子部品の底面中央部に設けられた前記電子部品の放熱路を形成する単一のダイパターンに対応して設けられ、前記はんだ接合面部は前記ダイパターンに対して均等に配されていることを特徴とする請求項１に記載のプリント配線板。
- 前記はんだ接合面部は、前記島状パターンの前記ソルダーレジスト被膜を形成しないレジスト開口部であって、該開口部の開口面積により前記ダイパターンに接合するはんだ量が調整されていることを特徴とする請求項２に記載のプリント配線板。
- 前記はんだ接合面部は、前記島状パターンの面内において前記ソルダーレジスト被膜により囲形状に区分された領域に設けられていることを特徴とする請求項３に記載のプリント配線板。
- 前記島状パターンは前記ダイパターンと略同サイズの方形状に形成され、少なくとも四隅に前記はんだ接合面部が形成されていることを特徴とする請求項４に記載のプリント配線板。
- 前記四隅のはんだ接合面部は、前記島状パターンの外郭に沿う領域に設けられていることを特徴とする請求項５に記載のプリント配線板。
- 部品実装領域内の周縁部に設けられた複数の電極パッドと、
前記部品実装領域内の前記電極パッドで囲われた領域に設けられた島状パターンと、
前記島状パターンにソルダーレジスト被膜により領域を区分して設けられた複数のはんだ接合面部と、
底面周縁部に外部接合電極を有し、前記外部接合電極で囲われた底面中央部にダイパターンを有して、前記外部接合電極が前記電極パッドにはんだ接合され、前記ダイパターンの一部が前記はんだ接合面部にはんだ接合されて前記部品実装領域に実装された電子部品と、
を具備したことを特徴とするプリント配線板。 - 前記はんだ接合面部によりはんだ接合された前記ダイパターンおよび前記島状パターンは前記電子部品の放熱路を形成していることを特徴とする請求項６に記載のプリント配線板。
- 電子機器本体と、この電子機器本体に設けられた回路板とを具備し、
前記回路板は、
部品実装領域内の周縁部に設けられた複数の電極パッドと、
前記部品実装領域内の前記電極パッドで囲われた領域に設けられた島状パターンと、
前記島状パターンにソルダーレジスト被膜により領域を区分して設けられた複数のはんだ接合面部と、
底面周縁部に外部接合電極を有し、前記外部接合電極で囲われた底面中央部に放熱路を形成するダイパターンを有して、前記外部接合電極が前記電極パッドにはんだ接合され、前記ダイパターンの一部が前記はんだ接合面部にはんだ接合されて前記部品実装領域に実装された電子部品と、
を具備したプリント配線板により構成されていることを特徴とする電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007275392A JP2009105212A (ja) | 2007-10-23 | 2007-10-23 | プリント配線板および電子機器 |
| CNA2008102106113A CN101420819A (zh) | 2007-10-23 | 2008-08-04 | 印刷线路板以及电子设备 |
| US12/187,185 US20090101395A1 (en) | 2007-10-23 | 2008-08-06 | Printed wiring board and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007275392A JP2009105212A (ja) | 2007-10-23 | 2007-10-23 | プリント配線板および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009105212A true JP2009105212A (ja) | 2009-05-14 |
Family
ID=40562317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007275392A Pending JP2009105212A (ja) | 2007-10-23 | 2007-10-23 | プリント配線板および電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20090101395A1 (ja) |
| JP (1) | JP2009105212A (ja) |
| CN (1) | CN101420819A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089795A (ja) * | 2011-10-19 | 2013-05-13 | Mitsubishi Electric Corp | プリント配線板およびそれを用いた電子部品の実装構造 |
| JP2015023108A (ja) * | 2013-07-18 | 2015-02-02 | キヤノン株式会社 | プリント配線板、プリント回路板及びプリント回路板の製造方法 |
| JP2016092138A (ja) * | 2014-10-31 | 2016-05-23 | カルソニックカンセイ株式会社 | 電子部品の実装構造 |
| JP2016103604A (ja) * | 2014-11-28 | 2016-06-02 | ファナック株式会社 | 切り欠き形状のサーマルパッドを有するプリント基板 |
| JPWO2016194925A1 (ja) * | 2015-06-03 | 2018-03-01 | 株式会社村田製作所 | 部品実装基板 |
| JP2019165045A (ja) * | 2018-03-19 | 2019-09-26 | 日本電気株式会社 | 実装基板および実装構造 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5355246B2 (ja) | 2009-06-25 | 2013-11-27 | 京セラ株式会社 | 多数個取り配線基板および配線基板ならびに電子装置 |
| TWI391038B (zh) * | 2010-02-01 | 2013-03-21 | Avermedia Tech Inc | 具有散熱構造之電路板及其製造方法 |
| JP4996729B2 (ja) * | 2010-09-15 | 2012-08-08 | 株式会社東芝 | 電子機器および基板アセンブリ |
| US8804364B2 (en) * | 2011-06-26 | 2014-08-12 | Mediatek Inc. | Footprint on PCB for leadframe-based packages |
| US9474166B2 (en) | 2012-12-21 | 2016-10-18 | Canon Kabushiki Kaisha | Printed wiring board, printed circuit board, and method for manufacturing printed circuit board |
| US9554453B2 (en) * | 2013-02-26 | 2017-01-24 | Mediatek Inc. | Printed circuit board structure with heat dissipation function |
| GB2520952A (en) | 2013-12-04 | 2015-06-10 | Ibm | Flip-chip electronic device with carrier having heat dissipation elements free of solder mask |
| KR102214512B1 (ko) * | 2014-07-04 | 2021-02-09 | 삼성전자 주식회사 | 인쇄회로기판 및 이를 이용한 반도체 패키지 |
| US10083894B2 (en) * | 2015-12-17 | 2018-09-25 | International Business Machines Corporation | Integrated die paddle structures for bottom terminated components |
| CN107278047A (zh) * | 2016-04-07 | 2017-10-20 | 塞舌尔商元鼎音讯股份有限公司 | 印刷电路板 |
| CN109757026A (zh) * | 2019-01-10 | 2019-05-14 | 金色慧能(宁波)储能技术有限公司 | 一种印制电路板的散热设计 |
| CN110504228B (zh) * | 2019-08-30 | 2021-04-27 | 苏州浪潮智能科技有限公司 | 一种印刷电路板的封装结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371877B1 (ko) * | 1997-04-16 | 2003-02-11 | 가부시끼가이샤 도시바 | 배선기판과 배선기판의 제조방법 및 반도체 패키지 |
| US5942795A (en) * | 1997-07-03 | 1999-08-24 | National Semiconductor Corporation | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly |
| US5982630A (en) * | 1997-11-06 | 1999-11-09 | Intel Corporation | Printed circuit board that provides improved thermal dissipation |
| US7199466B2 (en) * | 2004-05-03 | 2007-04-03 | Intel Corporation | Package design using thermal linkage from die to printed circuit board |
-
2007
- 2007-10-23 JP JP2007275392A patent/JP2009105212A/ja active Pending
-
2008
- 2008-08-04 CN CNA2008102106113A patent/CN101420819A/zh active Pending
- 2008-08-06 US US12/187,185 patent/US20090101395A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089795A (ja) * | 2011-10-19 | 2013-05-13 | Mitsubishi Electric Corp | プリント配線板およびそれを用いた電子部品の実装構造 |
| JP2015023108A (ja) * | 2013-07-18 | 2015-02-02 | キヤノン株式会社 | プリント配線板、プリント回路板及びプリント回路板の製造方法 |
| JP2016092138A (ja) * | 2014-10-31 | 2016-05-23 | カルソニックカンセイ株式会社 | 電子部品の実装構造 |
| JP2016103604A (ja) * | 2014-11-28 | 2016-06-02 | ファナック株式会社 | 切り欠き形状のサーマルパッドを有するプリント基板 |
| JPWO2016194925A1 (ja) * | 2015-06-03 | 2018-03-01 | 株式会社村田製作所 | 部品実装基板 |
| JP2019165045A (ja) * | 2018-03-19 | 2019-09-26 | 日本電気株式会社 | 実装基板および実装構造 |
| JP7147205B2 (ja) | 2018-03-19 | 2022-10-05 | 日本電気株式会社 | 実装基板および実装構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090101395A1 (en) | 2009-04-23 |
| CN101420819A (zh) | 2009-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009105212A (ja) | プリント配線板および電子機器 | |
| JP2006295156A (ja) | 半導体モジュール及びそれの製造方法 | |
| US20100319974A1 (en) | Printed wiring board, electronic device, and method for manufacturing electronic device | |
| TWI393504B (zh) | 缺口定位型銲接結構及防止引腳偏移的方法 | |
| JP2008294348A (ja) | プリント配線板構造、プリント配線板の部品実装方法および電子機器 | |
| US10314161B2 (en) | Circuit board and on-board structure of semiconductor integrated circuit | |
| TWI455656B (zh) | 印刷電路板以及電子設備 | |
| JP2015138818A (ja) | プリント回路板及び積層型半導体装置 | |
| TWI436712B (zh) | 印刷電路板以及印刷電路板組合結構 | |
| JP2006210851A (ja) | 回路基板 | |
| TWI446844B (zh) | 印刷電路板及印刷電路板之製造方法 | |
| JP2006080168A (ja) | プリント配線板の放熱構造 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JP2006210852A (ja) | 表面実装型回路部品を実装する回路基板及びその製造方法 | |
| KR101369300B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
| JP2012164934A (ja) | 回路モジュール、電子部品実装基板および回路モジュールの製造方法 | |
| JP2012216642A (ja) | 電子機器および基板アセンブリ | |
| CN205789927U (zh) | 降低散热干扰的电源芯片封装结构 | |
| JP2004241594A (ja) | 半導体パッケージ | |
| JP2008140868A (ja) | 多層配線基板および半導体装置 | |
| JP2012146781A (ja) | 実装構造体、インターポーザ及びこれらの製造方法、並びに、電子装置 | |
| JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
| JP2007059486A (ja) | 半導体装置及び半導体装置製造用基板 | |
| JP2007227510A (ja) | 半導体装置 | |
| TWI825804B (zh) | 電子裝置、其電路板及電子裝置之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |