JP2009105124A - テスター装置 - Google Patents

Abstract

【課題】ウエハーに形成されている被試験デバイスに供給する信号や電源の異常から、被試験デバイスを保護する機能を有するテスター装置を提供する。
【解決手段】ウエハーに形成されている被試験デバイスのテストを行うテスター装置であって、ウエハーに形成されている被試験デバイスに供給する電源を監視し、電源の異常があった場合に、これを検出する、電源異常検出回路と、ウエハーに形成されている被試験デバイスに供給する信号を監視し、信号の異常があった場合に、これを検出する、信号異常検出回路と、前記電源異常検出回路が電源の異常を検出した場合、及び／又は、前記信号異常検出回路が信号の異常を検出した場合に、被試験デバイスへの電源の供給と信号の供給を停止する、供給停止回路とを、備えて構成されている。
【選択図】図３

Description

本発明は、テスター装置に関し、特に、ウエハーに形成されている被試験デバイスのテストを行う装置に関する。

半導体ウエハーなどのウエハーに形成されている被試験デバイスのテストを行うウエハーテストシステムは、一般に、プローバ装置とテスター装置とを備えている。プローバ装置には、検査対象物であるウエハーが載置され、テスター装置からウエハーにテスト用の信号や電源が供給され、ウエハーに形成された被試験デバイスのテストが行われる（例えば、特開２００４−６３５８６号公報参照）。

具体的には、テスター装置内に設けられている信号供給回路が、テスト用の信号を生成して、ウエハーに形成された被試験デバイスに供給し、同じく、テスター装置内に設けられている電源供給回路が、テスト用の電源を生成して、ウエハーに形成された被試験デバイスに供給する。そして、プローバ装置は、テスター装置と連携して、プローバ装置に載置されたウエハーの検査を行う。

しかしながら、これまでのウエハーテストシステムにおいては、テスター装置の信号供給回路や電源供給回路に保護回路が設けられていない。このため、被試験デバイスに印加する信号や電源が、過電流や過電圧になったとしても、電流アンプや電圧アンプに設けられている電流制限回路や電圧制限回路が作動することを前提に、そのまま、信号や電源が被試験デバイスに供給され続ける設計になっている。すなわち、電流アンプや電圧アンプに装着されている電流制限回路や電圧制限回路が作動したリミッタ値の電圧や電流値の信号や電源が、被試験デバイスに供給され続ける設計になっている。

このリミッタ値の信号や電源は、このウエハーテストシステムにおけるテストが終了するまで、被試験デバイスに供給され続けため、設計上の許容範囲内の電流値や電圧であるとはいえ、好ましいとは言えない。特に、近年の半導体装置の小型化に伴い、被試験デバイスが異常に加熱してしまう恐れも否定できない。さらには、被試験デバイスが異常に加熱すると、ウエハー上でこれに隣接する被試験デバイスに悪影響を及ぶ可能性も否定できない。
特開２００４−６３５８６号公報

そこで本発明は、前記課題に鑑みてなされたものであり、ウエハーに形成されている被試験デバイスに供給する信号や電源の異常から、被試験デバイスを保護する機能を有するテスター装置を提供することを目的とする。

上記課題を解決するため、本発明に係るテスター装置は、
ウエハーに形成されている被試験デバイスのテストを行うテスター装置であって、
ウエハーに形成されている被試験デバイスに供給する電源を監視し、電源の異常があった場合に、これを検出する、電源異常検出回路と、
ウエハーに形成されている被試験デバイスに供給する信号を監視し、信号の異常があった場合に、これを検出する、信号異常検出回路と、
前記電源異常検出回路が電源の異常を検出した場合、及び／又は、前記信号異常検出回路が信号の異常を検出した場合に、被試験デバイスへの電源の供給と信号の供給を停止する、供給停止回路と、
を備えることを特徴とする。

この場合、前記電源異常検出回路は、被試験デバイスに供給する電源の電圧と電流とを監視し、前記電源の電圧と前記電源の電流値とのうち少なくとも一方が所定の基準値より高い場合には、電源の異常を検出したと判断するようにしてもよい。

また、前記信号異常検出回路は、被試験デバイスに供給する信号の出力ドライバに供給するドライバ電源の電流を監視し、前記ドライバ電源の電流値が所定の基準値より高い場合には、信号の異常を検出したと判断するようにしてもよい。

また、前記信号異常検出回路は、被試験デバイスに供給する信号の電圧を監視し、前記信号の期待値の論理レベルがハイレベルである場合には、前記信号の電圧がハイレベル側基準電圧より低い場合に、信号の異常を検出したと判断し、前記信号の期待値の論理レベルがローレベルである場合には、前記信号の電圧がローレベル側基準電圧より高い場合に、信号の異常を検出したと判断するようにしてもよい。

また、テスター装置は、
被試験デバイスに電源を供給する電源供給回路と、
被試験デバイスに信号を供給する信号供給回路とを、
さらに備えており、
前記電源異常検出回路は、前記電源供給回路に設けられており、
前記信号異常検出回路は、前記信号供給回路に設けられているようにしてもよい。

また、当該テスター装置は、ウエハーに形成された複数の被試験デバイスを同時にテストすることが可能であり、
前記電源異常検出回路は、各被試験デバイス毎に電源を監視し、前記信号異常検出回路は各被試験デバイスの各信号毎に信号を監視するとともに、
前記供給停止回路は、電源及び／又は信号の異常が検出された被試験デバイスへの電源及び信号の供給を停止するようにしてもよい。

本発明に係るテスター装置の制御方法は、
ウエハーに形成されている被試験デバイスのテストを行うテスター装置の制御方法であって、
ウエハーに形成されている被試験デバイスに供給する電源を監視し、電源の異常があった場合に、これを検出する工程と、
ウエハーに形成されている被試験デバイスに供給する信号を監視し、信号の異常があった場合に、これを検出する工程と、
前記電源の異常を検出した場合、及び／又は、前記信号の異常を検出した場合に、被試験デバイスへの電源の供給と信号の供給を停止する工程と、
を備えることを特徴とする。

発明を実施するための形態

以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。

図１は、本実施形態に係るウエハーテストシステム１０の全体構成を示す図である。本実施形態に係るウエハーテストシステム１０は、ウエハーに熱的なストレスを印加して、ウエハーレベルのバーンインを行うウエハーレベルバーンインシステムを構成している。但し、熱的なストレスを与えずにウエハーレベルのテストを行うシステムについても、本発明は適用することが可能である。

この図１に示すように、本実施形態に係るウエハーテストシステム１０は、プローバ装置２０と、テスター装置３０とを備えて構成されている。プローバ装置２０には、テスト対象物であるウエハーが載置される。このプローバ装置２０にウエハーが載置されることにより、プローバ装置２０に設けられたプローブに、ウエハーに形成されている各被試験デバイス（ＤＵＴ：Device Under Test）の電極が接続される。テスター装置３０は、このプローブを介して、テスト用の信号と電源を、ウエハー内の各被試験デバイスに供給する。

本実施形態においては、テスター装置３０は、テストヘッドユニット３２と、ケーブル３４と、制御ユニット３６とを備えて構成されている。テストヘッドユニット３２は、上述したプローバ装置２０のプローブと接続し、テスト用の信号と電源を、ウエハーの各被試験デバイスに供給するとともに、各被試験デバイスから出力される信号を取得して、ウエハーレベルで被試験デバイスのテストを行う。

テストヘッドユニット３２は、プローバ装置２０に設けられているアーム２３を介して、プローバ装置２０のアーム支持ユニット２１に支持されている。アーム支持ユニット２１は、テストヘッドユニット３２とプローバ装置２０との着脱を容易にするとともに、テストヘッドユニット３２の重さが直接プローバ装置２０のプローブに加わるのを回避するための装置であり、テストヘッドユニット３２を移動可能に支持している。すなわち、テストヘッドユニット３２は、アーム２３を介して回転軸２２に連結されており、回転軸２２を中心にアーム２３が回転することにより、テストヘッドユニット３２は位置Ａと位置Ｂとの間を交互に移動する。位置Ａにテストヘッドユニット３２がある場合には、テストヘッドユニット３２は、ウエハーと接触してテストを行うことができる。また、位置Ｂにテストヘッドユニット３２がある場合には、テストヘッドユニット３２のメンテナンス等を行うことが可能になる。制御ユニット３６は、ケーブル３４を介して、テストヘッドユニット３２に接続されており、テストヘッドユニット３２に対する各種の制御を行う。

図２は、テストヘッドユニット３２と、プローバ装置２０に載置されたウエハーＷＦとの間の接続関係を説明するためのブロック図である。この図４に示すように、ウエハーＷＦは、プローバ装置２０のウエハーチャック２５に保持される。ウエハーＷＦには、複数のデバイス（チップ）を構成するためのパターンが形成されている。パターンが形成されたデバイスは、被試験デバイスとして電気的特性が検査された後にダイサーでそれぞれ切り離されて、リードフレームなどに固定されて、半導体装置として組み立てられる。

ウエハーＷＦに形成されているデバイスの電極配置に合わせて、プローブカード２４には、プローブが形成されている。そして、このプローブカード２４のプローブと、ウエハーＷＦに形成されたデバイスの電極とは、ニードル２６を介して接触して電気的に接続される。受託
一方、テストヘッドユニット３２は、テストヘッド５０と、マザーボード５２と、コネクタユニット５４とを備えて構成されている。コネクタユニット５４のコネクタの配置は、プローブカード２４のコネクタの配置と合致しており、このコネクタユニット５４を介して、テストヘッド５０は、プローブカード２４に電気的に接続される。これにより、テストヘッド５０から供給されたテスト用の信号や電源は、マザーボード５２とコネクタ５４とを介して、プローブカード２４に供給され、ウエハーＷＦの各デバイスの電極に供給される。

図３は、本実施形態に係る電源・信号供給回路６０の全体構成を説明するブロック図である。本実施形態においては、この電源・信号供給回路６０は、テストヘッドユニット３２のテストヘッド５０内部に設けられている。

この図３に示すように、本実施形態に係る電源・信号供給回路６０は、同時にテストを行う被試験デバイスＤＵＴ１〜ＤＵＴｎに対応して、電源供給回路６２と、信号供給回路６４と、保護回路６６とが、それぞれ設けられて構成されている。一度にテストを行える被試験デバイス（ＤＵＴ）の数ｎは、プローブカード２４やニードル２６の設計や、ウエハーＷＦ内の被試験デバイスの回路設計等に依存する任意の数である。この一度にテストを行う被試験デバイスの数ｎは、例えば、１２８個、２５６個、７６８個などが有り得る。

電源供給回路６２は、それぞれ、被試験デバイスのテストを行うのに必要な電源を生成して、被試験デバイスＤＵＴ１〜ＤＵＴｎに供給する回路である。信号供給回路６４は、それぞれ、被試験デバイスのテストを行うのに必要な各種のテスト用の信号を生成して、被試験デバイスＤＵＴ１〜ＤＵＴｎに供給する。保護回路６６は、それぞれ、対応する電源供給回路６２と信号供給回路６４の電圧や電流を監視して、異常を検出した場合に、電源供給回路６２と信号供給回路６４をオフにして、対応する被試験デバイスへの電源と信号の供給を停止するための回路である。

図４は、本実施形態に係る過電流過電圧検出回路７０の回路構成の一例を示す図である。本実施形態においては、この過電流過電圧検出回路７０は、電源供給回路６２の内部に設けられている回路である。この図４においては、被試験デバイスＤＵＴ１に電源を供給する電源供給回路６２の過電流過電圧検出回路７０を示しているが、他の被試験デバイスＤＵＴ２〜ＤＵＴｎの過電流過電圧検出回路７０も同様の構成である。

この図４に示すように、過電流過電圧検出回路７０は、オペアンプＯＰ７０と、抵抗Ｒ７０と、スイッチング素子ＳＷ７０、ＳＷ７２と、計測アンプＭＡ７０と、比較器ＣＯ７０、ＣＯ７２とを備えて、構成されている。

オペアンプＯＰ７０の非反転入力端子には、電源基準電圧ＶＲＥＦ１が入力されている。オペアンプＯＰ７０の出力端子は、抵抗Ｒ７０に接続されており、抵抗Ｒ７０はスイッチング素子ＳＷ７２に接続されている。そして、このスイッチング素子ＳＷ７２は、被試験デバイスＤＵＴ１に接続されて、被試験デバイスＤＵＴ１に電源が供給される。

また、スイッチング素子ＳＷ７２は、スイッチング素子ＳＷ７０を介して、オペアンプＯＰ７０の反転入力端子に接続される。このスイッチング素子ＳＷ７０のパスで形成される負帰還とオペアンプＯＰ７０とにより、被試験デバイスＤＵＴ１に供給される電源の電圧が所定の電圧に制御されるようになる。

計測アンプＭＡ７０は、抵抗Ｒ７０の入力側端子の電圧と出力側端子の電圧とを取得して、その差分電圧を、比較器ＣＯ７０の反転入力端子に出力する。この計測アンプＭＡ７０が出力する差分電圧は、抵抗Ｒ７０を流れる電流に比例しているため、計測アンプＭＡ７０は抵抗Ｒ７０を流れる電流を計測していることとなる。

比較器ＣＯ７０の非反転入力端子には、過電流判定基準電圧ＶＲＥＦ２が入力されている。比較器ＣＯ７０では、反転入力端子に入力された差分電圧と、過電流判定基準電圧ＶＲＥＦ２とを比較して、過電流判定基準電圧ＶＲＥＦ２の方が高ければハイレベルの過電流検出信号ＳＧ１を、保護回路６６に出力し、差分電圧の方が高ければローレベルの過電流検出信号ＳＧ１を、保護回路６６に出力する。このことから分かるように、比較器ＣＯ７０では、被試験デバイスＤＵＴ１に供給されている電源の電流を監視して、所定の基準値より高ければ、ローレベルの過電流検出信号ＳＧ１を保護回路６６に出力する。

一方、スイッチング素子ＳＷ７０とオペアンプＯＰ７０の反転入力端子との間の電圧は、比較器ＣＯ７２の反転入力端子に入力されている。また、比較器ＣＯ７２の非反転入力端子には、過電圧判定基準電圧ＶＲＥＦ３が入力されている。比較器ＣＯ７２では、反転入力端子に入力された電圧と、過電圧判定基準電圧ＶＲＥＦ３とを比較して、過電圧判定基準電圧ＶＲＥＦ３の方が高ければハイレベルの過電圧検出信号ＳＧ２を、保護回路６６に出力し、反転入力端子に入力された電圧の方が高ければローレベルの過電圧検出信号ＳＧ２を、保護回路６６に出力する。このことから分かるように、比較器ＣＯ７２では、負帰還のパスの電圧、すなわち、被試験デバイスＤＵＴ１に供給されている電源の電圧を監視して、所定の基準値より高ければ、ローレベルの過電圧検出信号ＳＧ２を保護回路６６に出力する。

詳しくは後述するが、スイッチング素子ＳＷ７０、ＳＷ７２のオン／オフは、保護回路６６からの制御信号ＣＴＬ１により制御される。すなわち、保護回路６６は、比較器ＣＯ７０が過電流を検出していない場合（過電流検出信号ＳＧ１がハイレベルである場合）で、且つ、比較器ＣＯ７２が過電圧を検出していない場合（過電圧検出信号ＳＧ２がハイレベルである場合）には、スイッチング素子ＳＷ７０、ＳＷ７２をともにオンにして、被試験デバイスＤＵＴ１に電源を供給する。これに対して、保護回路６６は、比較器ＣＯ７０が過電流を検出した場合（過電流検出信号ＳＧ１がローレベルである場合）、及び／又は、比較器ＣＯ７２が過電圧を検出した場合（過電圧検出信号ＳＧ２がローレベルである場合）には、スイッチング素子ＳＷ７０、ＳＷ７２をともにオフにして、被試験デバイスＤＵＴ１への電源の供給を遮断する。すなわち、保護回路６６は、電源が過電圧及び／又は過電流になった場合には、電源の供給を遮断する。

図５は、本実施形態に係る異常信号検出回路８０の回路構成の一例を示す図である。本実施形態においては、この異常信号検出回路８０は、信号供給回路６４の内部に設けられている回路である。図５では、被試験デバイスＤＵＴ１に信号を供給する信号供給回路６４の異常信号検出回路８０を示しているが、他の被試験デバイスＤＵＴ２〜ＤＵＴｎの異常信号検出回路８０も同様の構成である。また、この図５においては、被試験デバイスＤＵＴ１にｍ個の信号１〜信号ｍを供給するための回路構成を例示している。

この図５に示すように、異常信号検出回路８０は、ハイレベル側のオペアンプＯＰ８２−１〜ＯＰ８２−ｍと、ローレベル側のオペアンプＯＰ８４−１〜ＯＰ８４−ｍと、ハイレベル側の過電流検出回路８２−１〜８２−ｍと、ローレベル側の過電流検出回路８４−１〜８４−ｍと、ハイレベル側の抵抗Ｒ８２−１〜Ｒ８２−ｍと、ローレベル側の抵抗Ｒ８４−１〜Ｒ８４−ｍと、出力ドライバＤＲ８０−１〜ＤＲ８０−ｍと、スイッチング素子ＳＷ８０−１〜ＳＷ８０−ｍと、ドライバレベルチェック回路ＤＬＣ８０−１〜ＤＬＣ８０−ｍと、ＯＲ回路ＯＲ８０、ＯＲ８２とを備えて、構成されている。

信号１〜信号ｍを供給するためのそれぞれの回路構成は、同じであるので、ここでは、信号１を供給する回路に基づいて、異常信号検出回路８０の回路構成を説明する。ハイレベル側のオペアンプＯＰ８２−１の非反転入力端子には、ハイレベルの信号基準電圧ＶＩＨ１が入力されている。オペアンプＯＰ８２−１の出力端子は、抵抗Ｒ８２−１を介して、出力ドライバＤＲ８０−１のハイレベル側の電源端子に接続されている。

また、抵抗Ｒ８２−１の出力側端子は、オペアンプＯＰ８２−１の反転入力端子に接続されており、負帰還のパスを形成している。これにより、オペアンプＯＰ８２−１から、出力ドライバＤＲ８０−１のハイレベル側の電源端子に所定の電圧の電源が供給される。

さらに、抵抗Ｒ８２−１の入力側端子の電圧と出力側端子の電圧は、ハイレベル側の過電流検出回路８２−１に接続されている。ハイレベル側の過電流検出回路８２−１は、これらの差分電圧を用いて、抵抗Ｒ８２−１に流れる電流を監視し、抵抗Ｒ８２−１を流れる電流の電流値が所定の基準値より高ければ、ハイレベルの過電流検出信号をＯＲ回路ＯＲ８２に出力する。すなわち、過電流検出回路８２−１は、出力ドライバＤＲ８０−１のハイレベル側に供給される電源の過電流を検出する回路である。

同様に、ローレベル側のオペアンプＯＰ８４−１の非反転入力端子には、ローレベルの信号基準電圧ＶＩＬ１が入力されている。オペアンプＯＰ８４−１の出力端子は、抵抗Ｒ８４−１を介して、出力ドライバＤＲ８０−１のローレベル側の電源端子に接続されている。

また、抵抗Ｒ８４−１の出力側端子は、オペアンプＯＰ８４−１の反転入力端子に接続されており、負帰還のパスを形成している。これにより、オペアンプＯＰ８４−１から、出力ドライバＤＲ８０−１のローレベル側の電源端子に所定の電圧の電源が供給される。

さらに、抵抗Ｒ８４−１の入力側端子の電圧と出力側端子の電圧は、ローレベル側の過電流検出回路８４−１に接続されている。ローレベル側の過電流検出回路８４−１は、これらの差分電圧を用いて、抵抗Ｒ８４−１に流れる電流を監視し、抵抗Ｒ８４−１を流れる電流の電流値が所定の基準値より高ければ、ハイレベルの過電流検出信号をＯＲ回路ＯＲ８２に出力する。すなわち、過電流検出回路８４−１は、出力ドライバＤＲ８０−１のローレベル側に供給される電源の過電流を検出する回路である。

図６は、出力ドライバＤＲ８０−１の入力信号と出力信号の波形を説明するための信号チャートを示す図である。図６（Ａ）は、出力ドライバＤＲ８０−１の入力端子に入力される入力信号１の波形の一例を示す図である。図６（Ｂ）は、図６（Ａ）の入力信号１が入力された場合に、出力ドライバＤＲ８０−１から出力されるべき信号１の波形の一例を示す図である。図６（Ｃ）は、被試験デバイス内でショートがあり、信号１の波形が歪んだ場合の一例を示す図である。図６（Ｄ）は、ｅｘｐ端子に入力される入力信号１に基づく期待値の論理レベルを示す図である。

図５及び図６（Ａ）に示すように、出力ドライバＤＲ８０−１の入力端子には、入力信号１が入力される。入力信号１は、ハイレベル又はローレベルの論理信号である。図６（Ｂ）に示すように、入力された入力信号１に基づいて、出力ドライバＤＲ８０−１は、ハイレベル又はローレベルの出力信号を信号１として出力する。出力ドライバＤＲ８０−１が出力したこの信号１が、スイッチング素子ＳＷ８０−１を介して、ＤＵＴ１に供給される。

出力ドライバＤＲ８０−１の出力端子は、ドライバレベルチェック回路ＤＬＣ８０−１のｄｉｎ端子にも接続されている。また、出力ドライバＤＲ８０−１の入力端子は、ドライバレベルチェック回路ＤＬＣ８０−１のｅｘｐ端子にも接続されている。図６（Ｄ）に示すように、ｅｘｐ端子に入力される信号は入力信号１であるので、ｅｘｐ端子の信号波形は、入力信号１の信号波形と同一となる。つまり、ｅｘｐ端子の信号波形が、出力ドライバＤＲ８０−１が出力する信号１の期待値の論理レベルを表していることとなる。

さらに、ドライバレベルチェック回路ＤＬＣ８０−１のｖｄｈ端子には、ハイレベル側基準電圧ＶＯＨ１が入力されており、ｖｄｌ端子には、ローレベル側基準電圧ＶＯＬ１が入力されている。ハイレベル側基準電圧ＶＯＨ１は、ｅｘｐ端子に入力されている期待値の論理レベルがハイレベルの場合における、端子ｄｉｎに入力されている信号１の電圧の基準値を表している。すなわち、期待値の論理レベルがハイレベルの場合で、且つ、信号１がハイレベル側基準電圧ＶＯＨ１より低い場合には、ドライバレベルチェック回路ＤＬＣ８０−１は、ｆａｉｌ端子からハイレベルの論理レベル異常信号を出力する。

一方、ローレベル側基準電圧ＶＯＬ１は、ｅｘｐ端子に入力されている期待値の論理レベルがローレベルの場合における、端子ｄｉｎに入力されている信号１の電圧の基準値を表している。すなわち、期待値の論理レベルがローレベルの場合で、且つ、信号１がローレベル側基準電圧ＶＯＬ１より高い場合には、ドライバレベルチェック回路ＤＬＣ８０−１は、ｆａｉｌ端子からハイレベルの論理レベル異常信号を出力する。すなわち、ドライバレベルチェック回路ＤＬＣ８０−１は、信号１の論理レベルの電圧が、正常範囲内にある場合には、ローレベルの論理レベル異常信号をＯＲ回路ＯＲ８０に出力し、正常範囲内にない場合には、ハイレベルの論理レベル異常信号をＯＲ回路ＯＲ８０に出力する回路である。

例えば、図６（Ｃ）に示すように、周期Ｔ５のストローブポイントにおいて、ｅｘｐ端子に入力されている期待値の論理レベルはハイレベルであるため、出力ドライバＤＲ８０−１の出力である信号１は、ハイレベル側基準電圧ＶＯＨ１以上である必要がある。しかし、ｄｉｎ端子に入力されている信号１の電圧は、ハイレベル側基準電圧ＶＯＨ１よりも低い。このため、ドライバレベルチェック回路ＤＬＣ８０−１は、信号１の電圧が正常範囲内にないと判断して、ハイレベルの論理レベル異常信号をＯＲ回路ＯＲ８０に出力する。

このことから分かるように、ドライバレベルチェック回路ＤＬＣ８０−１は、信号１の期待値の論理レベルがハイレベルの場合とローレベルの場合に、異なる基準電圧を設け、期待値の論理レベルがハイレベルの場合には、ハイレベル側基準電圧ＶＯＨ１より信号１の電圧が低いときに異常を検出したと判断し、期待値の論理レベルがローレベルの場合には、ローレベル側基準電圧ＶＯＬ１より高いときに異常を検出したと判断する回路である。

これらの回路構成は、信号１から信号ｍまで同一である。このため、ＯＲ回路ＯＲ８０は、信号１から信号ｍのいずれかがハイレベルになった場合に、ハイレベルのレベル異常検出信号ＳＧ３を出力する。すなわち、ＯＲ回路ＯＲ８０は、信号１から信号ｍのいずれか１つでも、正常範囲内にない場合には、ハイレベルのレベル異常検出信号ＳＧ３を出力し、信号１から信号ｍのすべてが正常範囲内にある場合には、ローレベルのレベル異常検出信号ＳＧ３を出力する。

また、上述したハイレベル側の過電流検出回路８２−１〜８２−ｍとローレベル側の過電流検出回路８４−１〜８４−ｍが出力する過電流検出信号は、ＯＲ回路ＯＲ８２に入力されている。このため、ＯＲ回路ＯＲ８２は、信号１から信号ｍの出力ドライバＤＲ８０−１〜ＤＲ８０−ｍの電源端子に供給する電源に異常が生じた場合には、ハイレベルの過電流検出信号ＳＧ４を出力し、出力ドライバＤＲ８０−１〜ＤＲ８０−ｍの電源端子に供給する電源のすべてが正常である場合には、ローレベルの過電流検出信号ＳＧ４を出力する。

図３に示すように、これらレベル異常検出信号ＳＧ３と過電流検出信号ＳＧ４は、保護回路６６に入力される。すなわち、各被試験デバイス毎に設けられている保護回路６６には、それぞれの被試験デバイスの信号供給回路６４から、レベル異常検出信号ＳＧ３と過電流検出信号ＳＧ４とが入力される。

また、上述したように、各被試験デバイスＤＵＴ１〜ＤＵＴｎに設けられている保護回路６６には、それぞれの被試験デバイスの電源供給回路６２から、過電流検出信号ＳＧ１と過電圧検出信号ＳＧ２も入力される。そして、保護回路６６は、過電流検出信号ＳＧ１と過電圧検出信号ＳＧ２とレベル異常検出信号ＳＧ３と過電流検出信号ＳＧ４のいずれか１つでも、異常を示している場合には、対応する電源供給回路６２と信号供給回路６４に、スイッチング素子をオフにする制御信号ＣＴＬ１を出力する。

例えば、被試験デバイスＤＵＴ１の電源供給回路６２から出力されている過電流検出信号ＳＧ１と過電圧検出信号ＳＧ２の少なくとも１つがローレベルである場合、及び／又は、信号供給回路６４から出力されているレベル異常検出信号ＳＧ３と過電流検出信号ＳＧ４の少なくとも１つがハイレベルである場合には、被試験デバイスＤＵＴ１の保護回路６６は、被試験デバイスＤＵＴ１の電源供給回路６２と信号供給回路６４に、スイッチング素子をオフにする制御信号ＣＴＬ１を出力する。スイッチング素子をオフにする制御信号ＣＴＬ１により、電源供給回路６２では、スイッチング素子ＳＷ７０、ＳＷ７２がオフになり、信号供給回路６４では、スイッチング素子ＳＷ８０−１がオフになる。

これにより、被試験デバイスＤＵＴ１への電源の供給が停止し、信号の供給も停止する。このため、被試験デバイスＤＵＴ１に、テストが終了するまで過電圧や過電流が印加され続けるのを回避することができるとともに、被試験デバイスＤＵＴ１への過電圧や過電流の影響が、被試験デバイスＤＵＴ１に隣接する他の被試験デバイスに悪影響を及ぼすのを回避することができる。

特に、ウエハーレベルのテストにおいて、バーンインテストを行う場合、テスト時に被試験デバイスに印加する電圧が高くなり、テスト時間も長くなる傾向があり、被試験デバイスに印加される電圧や電流がリミット値の範囲内とはいえ、隣接する他の被試験デバイスへの影響も考えると好ましい状態とはいえない。本実施形態に係るウエハーテストシステム１０によれば、電源や信号の供給が遮断された被試験デバイスは、テスト対象から外れることとなるが、隣接する被試験デバイスへの悪影響を排除することができる。

なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した実施形態では、被試験デバイスに供給する電源の電圧と電流値の双方を監視して、電源の異常を検出するようにしたが、電源の異常を検出する手法は、これに限られるものではない。例えば、被試験デバイスに供給する電源の電圧だけを監視するようにしてもよいし、或いは、被試験デバイスに供給する電源の電流値だけを監視するようにしてもよい。

また、上述した実施形態では、被試験デバイスに信号を供給する出力ドライバＤＲ８０−１〜ＤＲ８０−ｍに供給する電源と、この出力ドライバＤＲ８０−１〜ＤＲ８０−ｍが出力する信号の電圧との双方を監視して、信号の異常を検出するようにしたが、信号の異常を検出する手法は、これに限られるものではない。例えば、被試験デバイスに信号を供給する出力ドライバＤＲ８０−１〜ＤＲ８０−ｍに供給する電源だけを監視するようにしてもよいし、或いは、出力ドライバＤＲ８０−１〜ＤＲ８０−ｍが出力する信号の電圧だけを監視するようにしてもよい。

さらに、上述した実施形態では、電源の異常を検出するための過電流過電圧検出回路７０を電源供給回路６２内に設けたが、過電流過電圧検出回路７０を設ける位置は任意に変更可能である。同様に、上述した実施形態では、信号の異常を検出するための異常信号検出回路８０を信号供給回路６４内に設けたが、異常信号検出回路８０を設ける位置は任意に変更可能である。

また、上述した実施形態においては、テスター装置３０が複数の被試験デバイスを同時にテストすることができる場合を例に説明したが、テスター装置３０が被試験デバイスを１つずつテストする場合にも、本発明を適用することができる。

本実施形態に係るウエハーテストシステムの全体的な構成を説明するための正面図である。 本実施形態に係るテストヘッドユニットとプローバ装置との間の接続関係の一例を説明するためのブロック図である。 本実施形態に係る電源・信号供給回路の回路構成の一例を説明するためのブロック図である。 本実施形態に係る過電流過電圧検出回路の回路構成の一例を説明するための回路図である。 本実施形態に係る異常信号検出回路の回路構成の一例を説明するための回路図である。 図５の異常信号検出回路の出力ドライバに入力される入力信号と、この出力ドライバから出力される出力信号の波形の一例を示す図である。

符号の説明

１０ ウエハーテストシステム
２０ プローバ装置
２１ アーム支持ユニット
３０ テスター装置
３２ テストヘッドユニット
３４ ケーブル
３６ 制御ユニット
６０ 電源・信号供給回路
６２ 電源供給回路
６４ 信号供給回路
６６ 保護回路
ＳＧ１ 過電流検出信号
ＳＧ２ 過電圧検出信号
ＳＧ３ レベル異常検出信号
ＳＧ４ 過電流検出信号

Claims (7)

1. ウエハーに形成されている被試験デバイスのテストを行うテスター装置であって、
   ウエハーに形成されている被試験デバイスに供給する電源を監視し、電源の異常があった場合に、これを検出する、電源異常検出回路と、
   ウエハーに形成されている被試験デバイスに供給する信号を監視し、信号の異常があった場合に、これを検出する、信号異常検出回路と、
   前記電源異常検出回路が電源の異常を検出した場合、及び／又は、前記信号異常検出回路が信号の異常を検出した場合に、被試験デバイスへの電源の供給と信号の供給を停止する、供給停止回路と、
   を備えることを特徴とするテスター装置。
2. 前記電源異常検出回路は、被試験デバイスに供給する電源の電圧と電流とを監視し、前記電源の電圧と前記電源の電流値とのうち少なくとも一方が所定の基準値より高い場合には、電源の異常を検出したと判断する、ことを特徴とする請求項１に記載のテスター装置。
3. 前記信号異常検出回路は、被試験デバイスに供給する信号の出力ドライバに供給するドライバ電源の電流を監視し、前記ドライバ電源の電流値が所定の基準値より高い場合には、信号の異常を検出したと判断する、ことを特徴とする請求項１又は請求項２に記載のテスター装置。
4. 前記信号異常検出回路は、被試験デバイスに供給する信号の電圧を監視し、前記信号の期待値の論理レベルがハイレベルである場合には、前記信号の電圧がハイレベル側基準電圧より低い場合に、信号の異常を検出したと判断し、前記信号の期待値の論理レベルがローレベルである場合には、前記信号の電圧がローレベル側基準電圧より高い場合に、信号の異常を検出したと判断する、ことを特徴とする請求項１乃至請求項３のいずれかに記載のテスター装置。
5. 被試験デバイスに電源を供給する電源供給回路と、
   被試験デバイスに信号を供給する信号供給回路とを、
   さらに備えており、
   前記電源異常検出回路は、前記電源供給回路に設けられており、
   前記信号異常検出回路は、前記信号供給回路に設けられている、
   ことを特徴とする請求項１乃至請求項４のいずれかに記載のテスター装置。
6. 当該テスター装置は、ウエハーに形成された複数の被試験デバイスを同時にテストすることが可能であり、
   前記電源異常検出回路は、各被試験デバイス毎に電源を監視し、前記信号異常検出回路は各被試験デバイスの各信号毎に信号を監視するとともに、
   前記供給停止回路は、電源及び／又は信号の異常が検出された被試験デバイスへの電源及び信号の供給を停止する、
   ことを特徴とする請求項１乃至請求項５のいずれかに記載のテスター装置。
7. ウエハーに形成されている被試験デバイスのテストを行うテスター装置の制御方法であって、
   ウエハーに形成されている被試験デバイスに供給する電源を監視し、電源の異常があった場合に、これを検出する工程と、
   ウエハーに形成されている被試験デバイスに供給する信号を監視し、信号の異常があった場合に、これを検出する工程と、
   前記電源の異常を検出した場合、及び／又は、前記信号の異常を検出した場合に、被試験デバイスへの電源の供給と信号の供給を停止する工程と、
   を備えることを特徴とするテスター装置の制御方法。

Images