[go: up one dir, main page]

JP2009099932A - 半導体基板上において3族窒化物半導体層を形成する方法 - Google Patents

半導体基板上において3族窒化物半導体層を形成する方法 Download PDF

Info

Publication number
JP2009099932A
JP2009099932A JP2008054254A JP2008054254A JP2009099932A JP 2009099932 A JP2009099932 A JP 2009099932A JP 2008054254 A JP2008054254 A JP 2008054254A JP 2008054254 A JP2008054254 A JP 2008054254A JP 2009099932 A JP2009099932 A JP 2009099932A
Authority
JP
Japan
Prior art keywords
iii nitride
group iii
semiconductor substrate
forming
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008054254A
Other languages
English (en)
Inventor
Chun-Yen Chang
張俊彦
Tsung-Hsi Yang
楊宗▲き▼
Shih-Guo Shen
沈詩國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Yang Ming Chiao Tung University NYCU
Original Assignee
National Yang Ming Chiao Tung University NYCU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Yang Ming Chiao Tung University NYCU filed Critical National Yang Ming Chiao Tung University NYCU
Publication of JP2009099932A publication Critical patent/JP2009099932A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • H01L21/0265Pendeoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】シリコン半導体基板を含む半導体基板上において3族窒化物半導体層を大面積でエピタキシャル成長を行う技術を提供する。
【解決手段】半導体基板の表面をフッ酸(HF)洗浄及び高温における酸化物の除去後、さらに3族窒化物ナノロッドバッファ層(GaNナノロッドバッファ層)を形成し、3族窒化物半導体層(GaNエピ層)を3族窒化物ナノロッドバッファ層において被覆成長させることで、半導体基板上に3族窒化物半導体層を形成する。
【選択図】図2

Description

本発明は、半導体基板上に窒素リッチ化物半導体層を形成する方法で、特にシリコン半導体基板上に3族窒化物半導体層を形成する方法に関する。
図1Aは、半導体分野で周知の技術で、『Characterization of Over grown GaN Layers on Nano-Columns Grown by RF-Molecular Beam Epitaxy, Jpn.J.Appl.Phys.Vol.40(2001)pp.L192L-194』の文献おいても掲載されている分子ビームエピタキシー(Molecular Beam Epitaxy Method, MBE Method )を用いて、サファイア (Sapphire) 基板101上でGaNナノロッド(GaN Nanorods)102を成長させた後、前記GaNナノロッド(GaN Nanorods)102を、GaNを被覆成長(Overgrowth)させるバッファ層としたものである。GaNナノロッド(GaN Nanorods)102とGaNナノロッド(GaN Nanorods)102の間にはエアギャップ105がある。
図1Bは、ガリウムリッチという条件の下、被覆成長方式によりGaNエピ層103をGaNナノロッド102の上に被覆成長させたものである。図1Bは104に示す通り、続けてGaNを被覆成長させたときにできた欠陥である。これは被覆成長させる際に、ナノロッドが上方方向に成長するときの速度が遅く、ナノロッドとナノロッドの間に2次元で薄い膜が形成されず、エアギャップにおいて新しいGaN薄膜が形成され結晶粒界を招くため、結果的にGaNエピ層103において欠陥を作り、応力も完全に解放されないのである。さらに、GaNナノロッド(GaN Nanorods)102とエアギャップ105との間には位置関係がある。
そのため、本技術において、半導体技術におけるシリコン製造工程を効果的に統合できないだけでなく、サファイア基板の導熱性が劣るため、エレメントの特性にも影響を与えるという事実上の欠点を生み出している。このほか、比較的面積の大きなサファイア基板が足りないため、大面積での成長を行うことができないのも問題である。さらに、続けてGaNの被覆成長を行おうとすると、もともと大きなエアギャップがあるナノロッドだけに形成した薄膜の修復がしにくく、エアギャップの中に新しいGaNを成長させてしまい、元のナノロッドと結びついてナノロッドビームを形成し、結晶粒界を引き起こしてしまう。このような現象が起きると、欠陥低下や応力解放を効果的に行うことができない。
このように、半導体技術面における需要に対応すべく、3族窒化物半導体関連技術を発展させることで、人件費や時間などのコストを節減し、さらにクオリティの高い3族窒化物半導体層を効果的に形成した。
本発明は、シリコン製造工程と効果的に統合させ、シリコンのすぐれた導熱性を利用してエレメントの特性を高め、12インチサイズのシリコン基板を製造することで、大面積でエピタキシャル成長を行う技術を形成する。
本発明は半導体基板上に3族窒化物半導体層を形成する方法である。まず、半導体基板があり、前記半導体基板には洗浄する表面があり、さらに3族窒化物ナノロッドバッファ層を形成し、最後に3族窒化物ナノロッドバッファ層において3族窒化物エピ層を被覆成長させることで、半導体基板の上にクオリティの高い3族窒化物半導体層を形成するものである。
本発明は形成されるナノロッドの応力を完全に解放することができるだけでなく、概ね1次元で成長するため、ほとんどナノロッドに欠陥が出ることがない。
本発明はGaNの表面に亀裂が入るという問題を解決し、シリコン基板上でGaNが成長した後に発生する応力や結晶配列不備による結晶欠陥などを引き下げることができる。
本発明は窒素リッチ(N-rich)という条件の下、下が狭く上に行くほど広がるまるで末広のような形をしたナノロッドをシリコン基板上に成長させた。
また、本発明ではガリウムリッチ(Ga-rich)という条件の下、被覆成長方式によりGaNエピ層を成長させた。
ここで、本発明に係る長所と方針について、以下、図面を参照し、本発明の実施形態について説明する。
本発明は末広状のGaNナノロッドをバッファ層とし、さらに半導体シリコン基板上にGaN層を成長させることで、シリコン基板上におけるGaN(3族窒化物)半導体に生じる結晶欠陥・応力、表面亀裂という問題を解決する。
図2の201に示すように、本発明は結晶配向を利用し、111のシリコン半導体基板を成長基板とした。まず、フッ酸(HF)を使って表面の酸化物を取り除くが、イオン除去した超純水に浸水させた洗浄は行わず、シリコン半導体基板の表面をフッ素イオンで被覆すると、短期間であれば酸化物は形成しなかった。さらに高温によりフッ素イオンを除去した後、酸化物や汚染物も取り除くことで、半導体シリコン基板の表面の再構築を有利に行った。
続いて、図2の202に示すように、窒素リッチと約700度の高温度下で成長させるという条件の下、分子ビームエピタキシーまたは有機金属気相成長法(Metal-Organic Chemical Vapor Deposition, MOCVD)を用いて、末広状のGaNナノロッドバッファ層を成長させた。前記末広状のGaNナノロッドバッファ層の高さは約540ナノメートル(nm)である。GaNナノロッドの下半分にあるGaNナノロッドとエアギャップの大きさはほとんど同じで、明確に分かれている。さらに、GaNナノロッドの高さが540ナノメートル(nm)以上に達すると、GaNナノロッドの上半分において横方向に末広状に成長した。
次に、図2の203に示すように、ガリウムリッチと約850度の高温度下で成長させるという条件の下、分子ビームエピタキシーまたは有機金属気相成長法を用いて、被覆成長方式にて於GaNナノロッドバッファ層202にGaNエピ層(Epilayer)を成長させることで、シリコン半導体基板上にGaN半導体層を形成した。このステップにおいて、分子ビームエピタキシーを用いたところ、同じチャンバー(Chamber)において形成することができた。
図3は、走査型電子顕微鏡(SEM)で撮影した分子ビームエピタキシーを用いて被覆成長させたGaN層の画像である。この画像からガリウムリッチの条件の下で被覆成長させた結果、GaN被覆層において瞬く間に薄膜が形成されたことがうかがえる。
図4は、走査型電子顕微鏡(SEM)で撮影した有機金属気相成長法にて被覆成長させたGaNの画像である。この画像からガリウムリッチの条件の下で被覆成長させたことにより、GaN層に表面が平らな薄膜が完全に形成されたことがうかがえる。
図5は、分子ビームエピタキシーを用いて被覆成長させたGaNのX線回折図形である。そのうち、2θ= 34.57度である。前記図から応力が完全に解放されていることがうかがえる。GaNのC軸の間隔は5.185オングストローム(Å)で、GaNナノロッドバッファ層に使用するGaNのC軸の間隔は5.1848オングストローム(Å)であることから、GaN被覆層の応力は完全に解放され単体結晶の品質が良好であることを示した。
図6は有機金属気相成長法にて被覆成長させたGaNのX線回折図形である。GaNのC軸の間隔は5.1921オングストローム(Å)であることから、GaN被覆層は応力を受けていることを示した。さらに、GaNの先が鋭く尖っているのは単体結晶の品質が良好であることの証にほかならない。
このように、本発明は半導体基板上に3族窒化物半導体層を形成する方法である。まず、半導体基板があり、前記半導体基板には洗浄する表面があり、さらに3族窒化物ナノロッドバッファ層を形成し、最後に3族窒化物ナノロッドバッファ層において3族窒化物エピ層を被覆形成させることで、半導体基板上に前記3族窒化物半導体層を形成させるものである。
尚、本発明は前記実施例になんら限定されるものでなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
技術図である。 技術図である。 本発明を実施したフローチャートである。 本発明において用いた分子ビームエピタキシーを走査型電子顕微鏡で撮影した画像である。 本発明において用いた有機金属気相成長法に関する走査型電子顕微鏡で撮影した画像である。 本発明において用いた分子ビームエピタキシーに関するX線回折図形である。 本発明において用いた有機金属気相成長法に関する之X線回折図形である。
符号の説明
101 サファイア基板
102 GaNナノロッド
103 GaNエピ層
104 欠陥
105 エアギャップ
201 洗浄するシリコン基板の表面
202 形成したGaNバッファ層
203 形成したGaNエピ層

Claims (14)

  1. 少なくとも半導体基板があり、前記半導体基板は洗浄する表面を有し、さらに3族窒化物ナノロッドバッファ層を形成し、前記3族窒化物ナノロッドバッファ層において3族窒化物エピ層を被覆成長させることで、3族窒化物半導体層を形成することを特徴とする半導体基板上に3族窒化物半導体層を形成する方法。
  2. 前記3族窒化物には少なくともGaN(窒化ガリウム)を含むことを特徴とする請求項1に記載する半導体基板上に3族窒化物半導体層を形成する方法。
  3. 前記半導体基板には少なくともシリコン半導体基板を含むことを特徴とする請求項1に記載する半導体基板上に3族窒化物半導体層を形成する方法。
  4. 前記半導体基板上の洗浄表面には少なくともフッ酸(HF)洗浄及び高温における酸化物の除去を含むことを特徴とする請求項1に記載する半導体基板上に3族窒化物半導体層を形成する方法。
  5. 形成する前記3族窒化物ナノロッドバッファ層には少なくとも分子ビームエピタキシーを含むことを特徴とする請求項1に記載する半導体基板上に3族窒化物半導体層を形成する方法。
  6. 形成する前記3族窒化物ナノロッドバッファ層には少なくとも有機金属気相成長法が使われていることを特徴とする請求項1に記載する半導体基板上に3族窒化物半導体層を形成する方法。
  7. 形成する前記3族窒化物エピ層には少なくとも分子ビームエピタキシーを含むことを特徴とする請求項1に記載する半導体基板上に3族窒化物半導体層を形成する方法。
  8. 形成する前記3族窒化物エピ層には少なくとも有機金属気相成長法が使われていることを特徴とする請求項1に記載する半導体基板上に3族窒化物半導体層を形成する方法。
  9. 少なくともシリコン半導体基板があり、前記半導体基板上には洗浄する表面を有し、前記表面はフッ酸(HF)洗浄及び高温における酸化物の除去を行い、
    3族窒化物ナノロッドバッファ層を形成し、
    前記3族窒化物ナノロッドバッファ層において3族窒化物エピ層を被覆成長させることで、前記3族窒化物半導体層を形成することを特徴とする半導体基板上に3族窒化物半導体層を形成する方法。
  10. 前記3族窒化物には少なくともGaN(窒化ガリウム)含むことを特徴とする請求項9に記載する半導体基板上に3族窒化物半導体層を形成する方法。
  11. 形成する前記3族窒化物ナノロッドバッファ層には少なくとも分子ビームエピタキシーを含むことを特徴とする請求項9に記載する半導体基板上に3族窒化物半導体層を形成する方法。
  12. 形成する前記3族窒化物ナノロッドバッファ層には少なくとも有機金属気相成長法が使われていることを特徴とする請求項9に記載する半導体基板上に3族窒化物半導体層を形成する方法。
  13. 成長形成する前記3族窒化物エピ層には少なくとも分子ビームエピタキシーを含むことを特徴とする請求項9に記載する半導体基板上に3族窒化物半導体層を形成する方法。
  14. 形成する前記3族窒化物エピ層には少なくとも有機金属気相成長法が使われていることを特徴とする請求項9に記載する半導体基板上に3族窒化物半導体層を形成する方法。
JP2008054254A 2007-10-15 2008-03-05 半導体基板上において3族窒化物半導体層を形成する方法 Withdrawn JP2009099932A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096138413A TWI351717B (en) 2007-10-15 2007-10-15 Method for forming group-iii nitride semiconductor

Publications (1)

Publication Number Publication Date
JP2009099932A true JP2009099932A (ja) 2009-05-07

Family

ID=40534653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008054254A Withdrawn JP2009099932A (ja) 2007-10-15 2008-03-05 半導体基板上において3族窒化物半導体層を形成する方法

Country Status (4)

Country Link
US (1) US20090098714A1 (ja)
JP (1) JP2009099932A (ja)
KR (1) KR100981008B1 (ja)
TW (1) TWI351717B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466472B2 (en) 2010-12-17 2013-06-18 Samsung Electronics Co., Ltd. Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284290B2 (ja) 2010-02-19 2018-02-28 三星電子株式会社Samsung Electronics Co.,Ltd. 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
US8680510B2 (en) 2010-06-28 2014-03-25 International Business Machines Corporation Method of forming compound semiconductor
CN102280545A (zh) * 2011-08-17 2011-12-14 中国科学院苏州纳米技术与纳米仿生研究所 硅基光发射器件及其制备方法
TWI460885B (zh) * 2011-12-09 2014-11-11 Univ Nat Chiao Tung 具有空氣介質層之半導體光電元件及空氣介質層之製作方法
US8946775B2 (en) 2012-08-22 2015-02-03 Industrial Technology Research Institute Nitride semiconductor structure
US10219090B2 (en) * 2013-02-27 2019-02-26 Analog Devices Global Method and detector of loudspeaker diaphragm excursion
US9980068B2 (en) 2013-11-06 2018-05-22 Analog Devices Global Method of estimating diaphragm excursion of a loudspeaker
KR102252993B1 (ko) 2014-11-03 2021-05-20 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조방법
US9813812B2 (en) 2014-12-12 2017-11-07 Analog Devices Global Method of controlling diaphragm excursion of electrodynamic loudspeakers
CN105040096B (zh) * 2015-06-25 2018-02-02 广东工业大学 一种螺旋状GaN单晶纳米线及其制备方法
CN110284198B (zh) * 2019-07-22 2020-11-10 南京大学 一种控制GaN纳米线结构与形貌的分子束外延生长方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11100299A (ja) * 1997-09-29 1999-04-13 Mitsubishi Materials Silicon Corp 薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ
JP2007049062A (ja) * 2005-08-12 2007-02-22 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
WO2007107757A2 (en) * 2006-03-23 2007-09-27 Nanogan Limited Growth method using nanostructure compliant layers and hvpe for producing high quality compound semiconductor materials
JP2007297223A (ja) * 2006-04-27 2007-11-15 Sumitomo Electric Ind Ltd 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012016B2 (en) * 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
TWI442456B (zh) * 2004-08-31 2014-06-21 Sophia School Corp 發光元件
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
KR100661714B1 (ko) * 2005-05-17 2006-12-26 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR100786797B1 (ko) * 2006-02-07 2007-12-18 한국광기술원 실리콘 기판 3족 질화물계 적층구조를 가지는 발광다이오드및 그 제작방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11100299A (ja) * 1997-09-29 1999-04-13 Mitsubishi Materials Silicon Corp 薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ
JP2007049062A (ja) * 2005-08-12 2007-02-22 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
WO2007107757A2 (en) * 2006-03-23 2007-09-27 Nanogan Limited Growth method using nanostructure compliant layers and hvpe for producing high quality compound semiconductor materials
JP2007297223A (ja) * 2006-04-27 2007-11-15 Sumitomo Electric Ind Ltd 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466472B2 (en) 2010-12-17 2013-06-18 Samsung Electronics Co., Ltd. Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device

Also Published As

Publication number Publication date
TWI351717B (en) 2011-11-01
US20090098714A1 (en) 2009-04-16
KR100981008B1 (ko) 2010-09-07
KR20090038348A (ko) 2009-04-20
TW200917337A (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP2009099932A (ja) 半導体基板上において3族窒化物半導体層を形成する方法
US7910937B2 (en) Method and structure for fabricating III-V nitride layers on silicon substrates
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
CN100587919C (zh) 用于氮化物外延生长的纳米级图形衬底的制作方法
JP5135501B2 (ja) 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
CN101295636A (zh) 高晶体质量氮化物外延生长所用图形衬底的制备方法
US20050161702A1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP2008034834A (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP2013251304A (ja) 積層体および積層体の製造方法
TW200912054A (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP4130389B2 (ja) Iii族窒化物系化合物半導体基板の製造方法
KR101635530B1 (ko) 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법
JP3698061B2 (ja) 窒化物半導体基板及びその成長方法
JP4236122B2 (ja) 半導体基板の製造方法
KR20000066758A (ko) 질화갈륨 반도체 레이저 기판의 제조방법
JP4236121B2 (ja) 半導体基板の製造方法
JP2008110912A (ja) 基板の製造方法
CN106057658B (zh) 气相生长方法
JP2013147383A (ja) 窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法
JP4248006B2 (ja) 基板の製造方法
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof
US20120094434A1 (en) Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
JP2024172767A (ja) 窒化物半導体基板の製造方法、ハイブリッドicの製造方法及び窒化物半導体基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110622

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110727

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110818

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121004

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121102

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130326