[go: up one dir, main page]

JP2009099749A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2009099749A
JP2009099749A JP2007269630A JP2007269630A JP2009099749A JP 2009099749 A JP2009099749 A JP 2009099749A JP 2007269630 A JP2007269630 A JP 2007269630A JP 2007269630 A JP2007269630 A JP 2007269630A JP 2009099749 A JP2009099749 A JP 2009099749A
Authority
JP
Japan
Prior art keywords
semiconductor package
chip
package according
chip carrier
tear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007269630A
Other languages
English (en)
Inventor
Wen-Jeng Fan
文正 范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to JP2007269630A priority Critical patent/JP2009099749A/ja
Publication of JP2009099749A publication Critical patent/JP2009099749A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半田接合界面の裂け目拡散を防止可能な半導体パッケージを提供する。
【解決手段】チップキャリア２１０、チップ２２０および複数の塔状バンプ２３０を備える。チップキャリア２１０は上面２１１と複数の第１ガイド接合パッド２１３とを設置する下表面２１２を有する。チップ２２０はチップキャリア２１０に設置または電気接続される。塔状バンプ２３０は外部半田接合用として第１ガイド接合パッド群２１３に対応又は設置される。各塔状バンプ２３０は少なくとも第１裂け目抑制用リングを有し、第１裂け目抑制用リングは、第１ガイド接合パッド２１３とほぼ平行して半田接合裂け目の拡散を抑える。
【選択図】図２

Description

本発明は、半導体パッケージを立体的に積み上げる技術に関し、特に半田接合部の裂け目の抑制用リングを有する半導体パッケージに関する。このような半導体パッケージは高密度ＰＯＰ（Ｐａｃｋａｇｅ−Ｏｎ−Ｐａｃｋａｇｅ）モジュールに適用することができる。
電子機器の小型、軽量、および薄型化の発展に伴い、半導体パッケージの搭載に使用されるプリント回路基板の面積の小型化が求められている。ゆえに、半導体パッケージの立体積み上げ技術を用い、複数の積み上げ可能な半導体パッケージを縦方向に積み上げてＰＯＰモジュールを形成することにより、表面接合面積の小型化と素子配置の高密度化との要求を実現することが可能となる。しかし半導体パッケージの積み上げ過程において、半田付け欠陥が大きな課題として存在している。半導体パッケージ間の微小間隔、例えば端子と端子との間の半田接合界面は、応力に起因する断裂現象が生じることにより、電気ショートするという問題がある。
Ｆｕｊｉｔｓｕ（登録商標）社は特許文献１において、またＴｅｓｓｅｒａ（登録商標）社は特許文献２において、それぞれパッケージ積み上げに応用可能な微接触構造を開示しており、これらの微接触構造は柱状や針状のバンプを介して半田材内に半田接合される。
図１に示すように、周知の積み上げ可能な半導体パッケージ１００は主に、チップキャリア１１０、チップ１２０および複数の柱状バンプ１３０を有する。前記チップキャリア１１０は、複数の第１ガイド接合パッド１１３を設置する上面１１１と複数の第２ガイド接合パッド１１４を設置する下面１１２とを有する。前記チップ１２０はチップキャリア１１０上に設置され、かつチップキャリア１１０のワイヤボンディング孔１１５を通る複数のボンディングワイヤ１２１を介してチップキャリア１１０に電気的に接続され、さらに封止体１４０を用い前記ボンディングワイヤ１２１を密封している。前記柱状バンプ１３０は、第２ガイド接合パッド１１４に対応または設置される。また、各第２ガイド接合パッド１１４と連結する柱状バンプ１３０は、さらに半田材１５０を介して下方の半導体パッケージ１００の第１ガイド接合パッド１１３に半田接合される。このようにして、微接触の形態ができ、よって、信号ピン数と配線面積との増加を可能にし、さらにＰＯＰパッケージ積み上げの隙間を縮小することもできる。しかし、応力に対する抵抗力が影響され易く、柱状バンプ群１３０の半田接合界面は応力を受けた際、裂け目が柱状バンプ１３０群の傾斜連続側壁１３１に沿い拡散し、電気ショートするという問題が生じる。
米国特許第６４７６５０３号明細書 米国特許出願公開２００６／０１３８６４７号明細書
本発明の主な目的は、一種の半田接合裂け目の抑制用リングを有する半導体パッケージを提供することである。このような半導体パッケージにおいて、チップキャリアの外接端子として塔状バンプを使用し、チップキャリアは少なくとも裂け目抑制用リングを有し、前記裂け目抑制用リングの利用により半田接合界面の裂け目拡散を防止して電気ショートの問題を避けると共に、半田接合の固着力を増強することが可能となり、より高い製品耐用性を得ることができる。
本発明のもう一つの目的は、半田接合裂け目の抑制用リングを有する半導体パッケージを提供することである。このような半導体パッケージは半田微接触点の裂け目拡散を抑制することができ、特にＰＯＰモジュールに適している。
前記目的を達成するために、本発明は下記の技術的手段を採用している。本発明による半導体パッケージは主に、チップキャリア、チップおよび複数の塔状バンプを有する。前記チップキャリアは、複数の第２ガイド接合パッドを設置する上面と複数の第１ガイド接合パッドとを設置する下面を有する。前記チップは、前記チップキャリアに設置され電気的に接続される。前記塔状バンプは、外部半田接合用として第１ガイド接合パッド群に対応または設置される。各塔状バンプは少なくとも第１裂け目抑制用リングを有し、この第１裂け目抑制用リングは、前記第１ガイド接合パッドとほぼ平行して設置され、半田接合裂け目の拡散を抑制する。
前記目的を達成するため、本発明はさらに後記の技術的手段を採用している。
前記半導体パッケージにおいて、各塔状バンプはさらに第２裂け目抑制用リングを有し、この第２裂け目抑制用リングは第１裂け目抑制用リングと対応する第１ガイド接合パッドとの間に位置し、第１裂け目抑制用リングに平行するが非共面となっている。
前記半導体パッケージにおいて、第２裂け目抑制用リングの内径は第１裂け目抑制用リングの内径より大きくてもよい。
前記半導体パッケージにおいて、第２裂け目抑制用リングの内径は第１裂け目抑制用リングの内径とほぼ同等でもよい。
前記半導体パッケージにおいて、前記第１ガイド接合パッドは塔状バンプ群に露出される外環面を有してもよい。
前記半導体パッケージにおいて、さらに塔状バンプ群を半田接合する半田材を有してもよい。
前記半導体パッケージにおいて、前記半田材はさらに前記第１ガイド接合パッドの外環面に半田接合されてもよい。
前記半導体パッケージにおいて、他の半導体パッケージを設置するため、チップキャリアの上面に複数の第２ガイド接合パッドを設置してもよい。
前記半導体パッケージにおいて、そのチップキャリアは多層プリント回路基板にしてもよい。
前記半導体パッケージにおいて、そのチップキャリアはワイヤボンディング孔を有してもよく、複数のボンディングワイヤはワイヤボンディング孔を通り、チップとチップキャリアとを電気的に接続している。
前記半導体パッケージにおいて、さらに封止体を有してもよく、前記封止体はワイヤボンディング孔に形成され、チップキャリアの下面に突出してボンディングワイヤ群を密封している。
前記半導体パッケージにおいて、そのチップの能動面をチップキャリアの上面に貼着してもよい。
前記半導体パッケージにおいて、そのチップの背面をチップキャリアの上面に露出してもよい。
前記半導体パッケージにおいて、そのチップはチップキャリアの下面に設置されてもよく、それらの塔状バンプはチップの側辺に配列される。
前記半導体パッケージにおいて、そのチップの背面をチップキャリアの下面に露出してもよい。
前記半導体パッケージにおいて、さらに熱電対素子を有してもよく、この熱電対素子はチップの露出背面に形成される。
前記半導体パッケージにおいて、さらに密封フィルムを有してもよく、この密封フィルムはチップキャリアの下面に形成される。
（第１実施例）
本発明の第１実施例による半導体パッケージについて説明する。
図２には二個の半導体パッケージ２００が積み上げされた形状を示しているが、限定されずに上方により多くの半導体パッケージ２００を積み上げることができ、例えば、三個、四個あるいはより多くの半導体パッケージ２００を積み上げることが可能となる。各半導体パッケージ２００は主にチップキャリア２１０、チップ２２０および複数の塔状バンプ２３０を備える。チップキャリア２１０は多層プリント回路基板にすることが可能で、両面電気導通構造となる。またチップキャリア２１０は、上面２１１と複数の第１ガイド接合パッド２１３を設置する下面２１２とを有する。前記第１ガイド接合パッド２１３はチップキャリア２１０の外接パッドとして使用することが可能となる。また、半導体パッケージ２００はＰＯＰモジュールに適していて、上面２１１に複数の第２ガイド接合パッド２１４をチップキャリア２１０の転送パッドとして設置し、第２ガイド接合パッド２１４により他の半導体パッケージ２００を設置している。
チップ２２０はチップキャリア２１０に設置され電気的に接続されている。例えば、ダイアタッチ材を用いチップ２２０の能動面２２２をチップキャリア２１０の上面２１１に貼り付け、さらにワイヤボンディング方式により形成される複数のボンディングワイヤ２２１を通じ、チップ２２０のボンディングパッドをチップキャリア２１０のインナーフィンガー（図中未表示）に電気的に接続している。第１実施例では、チップキャリア２１０はワイヤボンディング孔２１５を有し、前記ボンディングワイヤ２２１はワイヤボンディング孔２１５を通り、チップ２２０とチップキャリア２１０とを電気的に接続する。また、チップ２２０の設置と電気的に接続を実現すべく、バンプ（図中未表示）を利用してチップ２２０をチップキャリア２１０にフリップチップ接合してもよい。
さらに、半導体パッケージ２００は封止体２４０を有し、封止体２４０はモールディング（ｍｏｌｄｉｎｇ）やディスペンス（ｄｉｓｐｅｎｓｅ）の方式によりワイヤボンディング孔２１５に形成され、かつチップキャリア２１０の下面２１２より突出し、ボンディングワイヤ群２２１を密封する。封止体２４０はチップ２２０を被覆しなくてもよい。よって、チップ２２０の背面２２３はチップキャリア２１０の上面２１１に露出され、放熱およびパッケージの薄型化に有利となる。
前記塔状バンプ２３０は第１ガイド接合パッド群２１３に対応かつ設置され、前記各第１ガイド接合パッド２１３は外部半田接合用として塔状バンプ２３０と連接している。図３に示すように、塔状バンプ２３０は多層構造として、各塔状バンプ２３０は少なくとも第１裂け目抑制用リング２３１を有し、この第１裂け目抑制用リング２３１は第１ガイド接合パッド群２１３と平行するので、各塔状バンプ２３０は複数の非連続側壁２３３を有する。また、前記非連続側壁２３３と第１裂け目抑制用リング２３１が連結する上下リング縁部は直角もしくは鋭角の彎曲となり、裂け目防止階段が形成され、前記第１裂け目抑制用リング２３１は半田接合裂け目の拡散を抑制することができる。また、第１ガイド接合パッド群２１３は塔状バンプ２３０群に露出する外環面２１３Ａを有し、この外環面２１３Ａは基板耐半田層に被覆されるか、もしくは半田材に半田接合される。各塔状バンプ２３０はさらに第２裂け目抑制用リング２３２を有し、この第２裂け目抑制用リング２３２は第１裂け目抑制用リング２３１と対応する第１ガイド接合パッド２１３との間に位置し、第１裂け目抑制用リング２３１に平行するが、非共面となる。なお、第２裂け目抑制用リング２３２の内径は第１裂け目抑制用リング２３１の内径よりも大きく、多数の非連続側壁２３３を形成している。
半導体パッケージ２００はさらに半田材２５０を有し、前記半田材２５０を用い上方の半導体パッケージ２００の第１ガイド接合パッド群２１３上の塔状バンプ群２３０を半田接合し、かつ下方半導体パッケージ２００の第２ガイド接合パッド群２１４を半田接合し、ＰＯＰモジュールを構成している。半田材２５０はさらに第１ガイド接合パッド群２１３の外環面２１３Ａまで半田接合されればなお好ましく、これにより、塔状バンプ群２３０は半田材２５０に全体的に半田接合される。通常それらの半田材２５０は鉛フリー半田剤にしてもよく、例えば錫９６．５%−銀３%−銅０．５%の半田材は、リフロー温度が約２１７℃以上、最高約２４５℃から２６０℃にまで達し、半田接合の濡れ性が生じる。よって前記塔状バンプ２３０は、銅、金、アルミニウムなど、前記リフロー温度よりも高い融点を有する金属により製造されてもよい。
したがって、前記塔状バンプ２３０を利用することにより、裂け目拡散の抑制、および半田材２５０と塔状バンプ群２３０との半田接合固着力の増強が可能となり、半田接合の信頼性およびＰＯＰモジュール製品の耐用性の向上を実現している。すなわち、熱応力や機械応力の作用を受け、仮に塔状バンプ群２３０の非連続側壁２３３と半田材２５０との半田接合界面において裂け目現象が生じた場合でも、第１裂け目抑制用リング２３１により半田接合裂け目の拡散を抑制し、裂け目は塔状バンプ群２３０の表面に沿って拡散することがなく、ＰＯＰモジュールの微接触半田接合点の電気ショートの問題を回避し、ＰＯＰモジュールをボードレベルで評価した際の信頼性を向上させる。さらに、本実施例の半導体パッケージは一般の無積層パッケージ製品にも適用することができ、例えば、周知のＷｉｎｄｏｗ ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージや狭ピッチＢＧＡパッケージの代替品として利用することが可能である。
（第２実施例）
図４に示すように、本発明の第２実施例による複数の半導体パッケージ３００は相互に積み上げされ、またはプリント回路基板１０上に表面接合される。半導体パッケージ３００は主にチップキャリア３１０、チップ３２０および複数の塔状バンプ３３０を有する。チップキャリア３１０は上面３１１と下面３１２とを有し、下面３１２には複数の第１ガイド接合パッド３１３が設けられ、上面３１１には複数の第２ガイド接合パッド３１４がパッケージ積み上げの転送パッドとして設けられ、それらの第２ガイド接合パッド３１４により他の半導体パッケージ３００を設置している。
第２実施例では、チップ３２０は能動面３２２と反対側の背面３２３とを有し、能動面３２２に複数のバンプ３２１が設置され、フリップチップ技術を用い前記バンプ３２１を介してチップ３２０をチップキャリア３１０に設置され電気的に接続し、さらに底部充填剤を例とする封止体３３０により、バンプ群３２１を密封している。また、チップ３２０はチップキャリア３１０の下面３１２に設置されてもよく、それらの塔状バンプ３３０はチップ３２０の側辺に配列される。これにより、チップキャリア３１０の上面３１１は平坦状になり、チップ３２０と塔状バンプ群３３０とが衝突して損傷する可能性が減少する。また、チップ３２０の背面３２３はチップキャリア３１０の下面３１２に露出され、放熱に有利となる。
図４に示すように、塔状バンプ群３３０は、外部半田接合用として第１ガイド接合パッド群３１３に対応または設置され、半田材３５０を介してプリント回路基板１０の接合パッド１１もしくは下方の他の半導体パッケージ３００の第２ガイド接合パッド群３１４と半田接合している。また、前記塔状バンプ３３０と第１実施例の塔状バンプ群２３０との形状は一致してもしなくてもよいが、具体的な形態において同一となる。各塔状バンプ３３０は少なくとも第１裂け目抑制用リング３３１を有し、前記第１裂け目抑制用リング３３１は第１ガイド接合パッド群３１３とほぼ平行し、半田接合裂け目の拡散を抑制する。また、各塔状バンプ３３０はさらに第２裂け目抑制用リング３３２を有してもよく、前記第２裂け目抑制用リング３３２は第１裂け目抑制用リング３３１と対応する第１ガイド接合パッド３１３との間に位置し、第１裂け目抑制用リング３３１と相互に平行するが、非共面となっている。なお、第２裂け目抑制用リング３３２の内径は第１裂け目抑制用リング３３１の内径よりも大きく、多数の非連続側壁３３３を形成している。よって、前記半導体パッケージ３００が相互に積み上げられたとき、第１裂け目抑制用リング３３１は裂け目の拡散を抑制することができ、かつ半田部材３５０を用いて対応する塔状バンプ群３３０に連結されることにより、より広い半田接合面積と、より複雑な半田接合形状が得られ、半田接合固着力を増強する。また、図５に示すように、塔状バンプ３３０の代わりに他の形状の塔状バンプ群３３０Ａを使用してもよい。前記塔状バンプ３３０Ａは多段の錐体から構成され、第１裂け目抑制用リング３３１Ａと少なくとも第２裂け目抑制用リング３３２Ａとを有していて、第１裂け目抑制用リング３３１Ａと第２裂け目抑制用リング３３２Ａとは第１ガイド接合パッド群３１３とほぼ平行して半田接合裂け目の拡散を抑制する。第２裂け目抑制用リング３３２Ａは第１裂け目抑制用リング３３１Ａと対応する第１ガイド接合パッド３１３との間に位置し、第１裂け目抑制用リング３３１Ａと相互に平行しているが、非同一面となっている。また、第２裂け目抑制用リング３３２Ａは第１裂け目抑制用リング３３１Ａとほぼ同等な内径を有し、鋭角縁部を有する多数の非連続側壁３３３を形成し、半田接合裂け目の抑制効果を増大させ、かつより広い半田接合面積とより堅固な半田接合強度を得ることができる。
図４に示すように、複数の半導体パッケージ３００は相互にプリント回路基板１０上に積み上げられるとき、各半導体パッケージ３００はさらに熱伝対素子３６０、例えばＴＩＭ（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）もしくは放熱ソルタ（ｓｏｌｄｅｒ）を有すれば好ましい。この熱電対素子３６０は、チップ３２０の露出背面３２３に形成され、均等に放熱するためプリント回路基板１０や下方の半導体パッケージ３００のチップキャリア３１０に結合されることが可能となる。なお、各半導体パッケージ３００はさらに底部充填剤のような密封フィルム３７０を有し、この密封フィルム３７０はチップキャリア３１０の下面３１２に形成され、ＰＯＰの積み上げ隙間へのゴミの落下や沈積を避け、汚染や電気ショートが発生しないよう、半田材３５０とチップ３２０とを密封している。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は別添の特許請求の範囲で限定されていて、この保護範囲を基準として、本発明の精神と範囲内に触れるいかなる変更や修正も、本発明の保護範囲に属する。
周知の多数の半導体パッケージをＰＯＰ形態にした状態を示す断面図である。 本発明の第１実施例による半導体パッケージを相互に積み上げた状態を示す断面図である。 本発明の第１実施例による半導体パッケージの塔状バンプを示す斜視図である。 本発明の第２実施例による複数の半導体パッケージが相互にプリント回路基板上に積み上げされた状態を示す断面図である。 本発明の第２実施例による半導体パッケージの塔状バンプを示す斜視図である。
符号の説明
１０：プリント回路基板、１１：接合パッド、２００：半導体パッケージ、２１０：チップキャリア、２１１：上面、２１２：下面、２１３：第１ガイド接合パッド、２１３Ａ：外環面、２１４：第２ガイド接合パッド、２１５：ワイヤボンディング孔、２２０：チップ、２２１：ボンディングワイヤ、２２２：能動面、２２３：背面、２３０：塔状バンプ、２３１：第１裂け目抑制用リング、２３２：第２裂け目抑制用リング、２３３：非連続側壁、２４０：封止体、２５０：半田材、３００：半導体パッケージ、３１０：チップキャリア、３１１：上面、３１２：下面、３１３：第１ガイド接合パッド、３１４：第２ガイド接合パッド、３２０：チップ、３２１：バンプ、３２２：能動面、３２３：背面、３３０：塔状バンプ、３３１：第１裂け目抑制用リング、３３２：第２裂け目抑制用リング、３３３：非連続側壁、３３０Ａ：塔状バンプ、３３１Ａ：第１裂け目抑制用リング、３３２Ａ：第２裂け目抑制用リング、３３３Ａ：非連続側壁、３４０：封止体、３５０：半田材、３６０：熱電対素子、３７０：密封フィルム

Claims (17)

  1. 上面と複数の第１ガイド接合パッドを設置する下面とを有するチップキャリアと、
    チップキャリアに設置され電気的に接続されるチップと、
    外部半田接合用として第１ガイド接合パッド群に対応して設置され、少なくとも第１裂け目抑制用リングを有し、前記第１裂け目抑制用リングは第１ガイド接合パッド群とほぼ平行し、半田接合裂け目の拡散を抑える複数の塔状バンプと、
    を備えることを特徴とする半導体パッケージ。
  2. 各塔状バンプはさらに第２裂け目抑制用リングを有し、前記第２裂け目抑制用リングは、その下面が第１裂け目抑制用リングと対応する第１ガイド接合パッドとの間に位置し、前記下面が第１裂け目抑制用リングの下面と相互に平行し、前記第２裂け目抑制用リングの下面が前記第１裂け目抑制用リングの下面とが非同一面上にあることを特徴とする請求項１記載の半導体パッケージ。
  3. 第２裂け目抑制用リングの内径は、第１裂け目抑制用リングの内径よりも大きいことを特徴とする請求項２記載の半導体パッケージ。
  4. 第２裂け目抑制用リングの内径は、第１裂け目抑制用リングの内径とほぼ同等であることを特徴とする請求項２記載の半導体パッケージ。
  5. 前記第１ガイド接合パッドは、塔状バンプ群に露出される外環面を有することを特徴とする請求項１記載の半導体パッケージ。
  6. 塔状バンプ群を半田接合する半田材を有することを特徴とする請求項１から５に記載の半導体パッケージ。
  7. 前記半田材は、前記第１ガイド接合パッドの外環面まで半田接合されることを特徴とする請求項６記載の半導体パッケージ。
  8. 他の半導体パッケージを設置するため、チップキャリアの上面に複数の第２ガイド接合パッドを設置することを特徴とする請求項１記載の半導体パッケージ。
  9. 前記チップキャリアは、多層プリント回路基板であることを特徴とする請求項１記載の半導体パッケージ。
  10. 前記チップキャリアはワイヤボンディング孔を有し、複数のボンディングワイヤが前記ワイヤボンディング孔を通りチップとチップキャリアとを電気的に接続していることを特徴とする請求項９記載の半導体パッケージ。
  11. 封止体を有し、前記封止体はワイヤボンディング孔に形成され、チップキャリアの下面に突出し、ボンディングワイヤ群を密封することを特徴とする請求項１０記載の半導体パッケージ。
  12. 前記チップの能動面は、チップキャリアの上面に貼着していることを特徴とする請求項１記載の半導体パッケージ。
  13. 前記チップの背面は、チップキャリアの上面に露出していることを特徴とする請求項１２記載の半導体パッケージ。
  14. 前記チップはチップキャリアの下面に設置され、前記塔状バンプはチップの側辺に配列されることを特徴とする請求項１記載の半導体パッケージ。
  15. 前記チップの背面は、チップキャリアの下面に露出していることを特徴とする請求項１４記載の半導体パッケージ。
  16. 熱電対素子を有し、前記熱電対素子はチップの露出する背面に形成されることを特徴とする請求項１５記載の半導体パッケージ。
  17. 密封フィルムを有し、前記密封フィルムはチップキャリアの下面に形成されることを特徴とする請求項１４記載の半導体パッケージ。
JP2007269630A 2007-10-17 2007-10-17 半導体パッケージ Pending JP2009099749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007269630A JP2009099749A (ja) 2007-10-17 2007-10-17 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007269630A JP2009099749A (ja) 2007-10-17 2007-10-17 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2009099749A true JP2009099749A (ja) 2009-05-07

Family

ID=40702472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007269630A Pending JP2009099749A (ja) 2007-10-17 2007-10-17 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2009099749A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015119397A1 (ko) * 2014-02-06 2015-08-13 엘지이노텍 주식회사 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
JP2017199937A (ja) * 2017-08-01 2017-11-02 新光電気工業株式会社 電子部品内蔵基板及びその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275106A (ja) * 1996-04-04 1997-10-21 Nec Corp バンプの構造と形成方法
JPH11260851A (ja) * 1998-03-11 1999-09-24 Matsushita Electric Ind Co Ltd 半導体装置及び該半導体装置の製造方法
JPH11297873A (ja) * 1998-04-13 1999-10-29 Seiko Epson Corp 半導体装置およびその製造方法
JP2001053219A (ja) * 1999-07-30 2001-02-23 Meito Chin スタックメモリモジュール及び多層式スタックメモリモジュール構造
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2001223297A (ja) * 1999-11-30 2001-08-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP2003017523A (ja) * 2001-06-28 2003-01-17 Nec Kansai Ltd 電子部品及びその製造方法並びに突起電極形成基板及びその製造方法
JP2005354070A (ja) * 2004-06-08 2005-12-22 Samsung Electronics Co Ltd ソルダー接合信頼度を高めることができる印刷回路基板及びそれを利用した半導体パッケージモジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275106A (ja) * 1996-04-04 1997-10-21 Nec Corp バンプの構造と形成方法
JPH11260851A (ja) * 1998-03-11 1999-09-24 Matsushita Electric Ind Co Ltd 半導体装置及び該半導体装置の製造方法
JPH11297873A (ja) * 1998-04-13 1999-10-29 Seiko Epson Corp 半導体装置およびその製造方法
JP2001053219A (ja) * 1999-07-30 2001-02-23 Meito Chin スタックメモリモジュール及び多層式スタックメモリモジュール構造
JP2001223297A (ja) * 1999-11-30 2001-08-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2003017523A (ja) * 2001-06-28 2003-01-17 Nec Kansai Ltd 電子部品及びその製造方法並びに突起電極形成基板及びその製造方法
JP2005354070A (ja) * 2004-06-08 2005-12-22 Samsung Electronics Co Ltd ソルダー接合信頼度を高めることができる印刷回路基板及びそれを利用した半導体パッケージモジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015119397A1 (ko) * 2014-02-06 2015-08-13 엘지이노텍 주식회사 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
KR20150092882A (ko) * 2014-02-06 2015-08-17 엘지이노텍 주식회사 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
CN106165553A (zh) * 2014-02-06 2016-11-23 Lg伊诺特有限公司 印刷电路板、包括该印刷电路板的封装基板及其制造方法
US10134679B2 (en) 2014-02-06 2018-11-20 Lg Innotek Co., Ltd. Printed circuit board, package substrate comprising same, and method for manufacturing same
KR102152865B1 (ko) 2014-02-06 2020-09-07 엘지이노텍 주식회사 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
JP2017199937A (ja) * 2017-08-01 2017-11-02 新光電気工業株式会社 電子部品内蔵基板及びその製造方法

Similar Documents

Publication Publication Date Title
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
TWI467726B (zh) 堆疊封裝結構
US9271388B2 (en) Interposer and package on package structure
WO2006132151A1 (ja) インタポーザおよび半導体装置
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
KR20020065045A (ko) 확장 패드들을 포함하는 반도체 칩 패키지
US9633966B2 (en) Stacked semiconductor package and manufacturing method thereof
CN101118889A (zh) 半导体封装结构
KR102717843B1 (ko) 반도체 패키지 및 그의 제조 방법
TWI555147B (zh) 散熱型封裝結構及其散熱件
US20090091026A1 (en) Stackable semiconductor package having plural pillars per pad
JP2013526770A (ja) ワイドバスメモリ及びシリアルメモリをチップ・スケール・パッケージフットプリント内のプロセッサに取り付けるための方法
US20090091027A1 (en) Semiconductor package having restraining ring surfaces against soldering crack
TW201933561A (zh) 半導體元件的安裝結構及半導體元件與基板的組合
JP2009049404A (ja) 多基板ブロック式パッケージおよびその製造方法
CN100539128C (zh) 避免半导体堆叠发生微接触焊点断裂的封装堆叠装置
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
US20120049359A1 (en) Ball grid array package
JP2009099749A (ja) 半導体パッケージ
TWI311354B (en) Multi-chip package structure
JP4829853B2 (ja) 半導体ｐｏｐ装置
KR102573760B1 (ko) 반도체 패키지
JP2008270303A (ja) 積層型半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101209