[go: up one dir, main page]

CN101118889A - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN101118889A
CN101118889A CNA2007100850449A CN200710085044A CN101118889A CN 101118889 A CN101118889 A CN 101118889A CN A2007100850449 A CNA2007100850449 A CN A2007100850449A CN 200710085044 A CN200710085044 A CN 200710085044A CN 101118889 A CN101118889 A CN 101118889A
Authority
CN
China
Prior art keywords
contact pads
pattern
area
columns
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100850449A
Other languages
English (en)
Other versions
CN100562996C (zh
Inventor
牛保刚
曹佩华
蔡豪益
萧永宽
王忠裕
侯上勇
林裕庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101118889A publication Critical patent/CN101118889A/zh
Application granted granted Critical
Publication of CN100562996C publication Critical patent/CN100562996C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体封装结构，包括：一封装基板，其具有一表面，用以接受一半导体芯片，该半导体芯片面对面连接至该封装基板，该表面上具有以多个接触垫构成的一图案，其中，各接触垫用以接受该半导体芯片的一焊接凸块，该图案包括一中央区、一外部区以及一过渡区，其中，该外部区围绕该中央区，该过渡区在该中央区及该外部区之间，且该过渡区的图案密度小于该中央区及该外部区的图案密度。本发明的半导体封装结构可使助焊剂的清洁处理更有效率且更完全，且可避免焊接凸块周围的底部填胶材料剥离，进而增加芯片倒装焊封装处理的可靠度。

Description

半导体封装结构
技术领域
本发明涉及一种半导体封装，尤其涉及一种芯片倒装焊封装的改进凸块(bump)图案。
背景技术
现今众多电子产品中都存在半导体芯片(dice或chips)，随着半导体芯片越小且越复杂，对于如何在半导体芯片以及如印刷电路板或中间基板的承载基板之间制作电连接的问题已经陆续提出各种解决方法。
早期的一种方法是利用焊线接合(wire bonding)以连接半导体芯片的信号连接组件，如连接垫(bond pad)至塑料封装或陶瓷封装中的导线架(leadframe)的导线或针脚(pin)。完成的封装结构固定于如印刷电路板的承载基板上，其中，针脚或导线与承载基板的接触结构电连接。
利用焊线连接半导体芯片至基板以及其处理具有许多问题，例如：半导体芯片的连接垫与基板的接触垫(contact pad)需要紧密的尺寸及间距(pitch)；弯曲且长的焊线引发信号中的电感(inductance)；焊线的损害或弯曲引起邻近焊线之间发生短路；高信号频率半导体芯片的焊线接合处理困难且昂贵。上述问题在整合(integration)层级增加以及半导体芯片包含越多的信号连接组件(如接合垫等)时更为明显。
利用焊接球(solder ball)或凸块的芯片倒装焊封装(flip-chip)技术可减少部分上述问题。在芯片倒装焊封装中，导电凸块，如焊球或焊料，形成于半导体芯片的连接垫位置，以取代焊线接合封装。具有封装基板的导线架在对应于导电凸块的位置形成接触垫；或者，其它承载基板，如印刷线路板，其在对应半导体芯片的连接垫上焊接球的位置形成如接头(terminal)的电连接点。在装配(assembly)过程中，半导体芯片的上表面朝下配置(此即被称为芯片“倒装”的原因)，以在封装基板的对应接触垫上设置焊接球。
芯片倒装焊封装至少可减轻一些电感的问题，因此，其可提供半导体芯片更高频率的性能以及更佳的信号完整性。又如，在一特定范围中，其可允许基板的接触垫尺寸更大、其间距更宽，并且接触垫可置于半导体芯片主动面的任何位置，而不是仅能设置于芯片的周围或其中心之外。
装配过程包含连接芯片的焊接凸块与封装基底的接触垫，焊料再回流(reflow)处理为加热焊接球，直到焊料开始流动并与对应的接触垫连接为止。在连接及加热之前，在至少一需被连接的表面上形成助焊剂(flux)，以在焊接/再回流处理中将大气与表面隔离，并且可在处理中提供黏着力(adhesion)，以将芯片保持于基板上。在冷却之后，焊料可在承载基板与半导体芯片之间形成机械连接及电连接，而助焊剂则通过后续的清洁步骤去除，举例而言，可利用清洗与烘烤的循环步骤去除助焊剂。
在芯片的主动面及基板的覆盖面之间形成树脂底部填胶(epoxyunder-fill)，以便围绕及支撑焊料内连线。底部填胶材料可有效地增加封装内连线的可靠度(reliability)及耐疲劳力(fatigue resistance)。由于芯片与基板的热膨胀系数(CTE)的差异导致热应变的产生，形成于芯片及基底整个表面的底部填胶材料可均匀分散由此热应变产生的应力。若芯片与基板之间的间隔未被底部填胶材料填入，则应力可能由相对薄的焊料内连线所支撑，而导致过早破坏(premature failure)。然而，为了使底部填胶材料发挥其作用，底部填胶材料必须紧黏于芯片及基板表面，即便少许的残余助焊剂都可能导致过早的接合面剥离(delamination)，而最终将导致一或多个内连线的破坏。
又如，随着整合层级的增加，现今的半导体芯片具有更多数量且更接近的连接垫，因此，更多的凸块接近地形成于半导体芯片上。由于凸块的间距越来越小，装配过程更为困难，并且产生更多可靠度问题，例如上述的助焊剂清洁不完全。除了在凸块周围发生底部填胶材料剥离之外，残留的助焊剂也导致凸块之间发生短路，以及其它可靠度问题，因此，去除残留的助焊剂是相当关键的。目前急需一种可提供先进半导体工业的高密度需求的凸块图案，并且以有效率及符合成本效益的方法改善如助焊剂残留引发的可靠度问题。
发明内容
本发明的目的在于，提供一种芯片倒装焊封装的接触垫图案，其有助于改善助焊剂残留的问题，以及改善凸块周围发生底部填胶材料剥离的问题，进而提升半导体封装过程的可靠度。
本发明提供一种半导体封装结构，包括：一封装基板，其具有一表面，用以接受一半导体芯片，该半导体芯片面对面连接至该封装基板，该表面上具有以多个接触垫构成的一图案，其中，各接触垫用以接受该半导体芯片的一焊接凸块，该图案包括一中央区、一外部区以及一过渡区，其中，该外部区围绕该中央区，该过渡区在该中央区及该外部区之间，且该过渡区的图案密度小于该中央区及该外部区的图案密度。本发明另提供一种半导体封装结构，包括：一封装基板，其具有一表面，用以接受一半导体芯片，该半导体芯片面对面连接至该封装基板，该表面上具有以多个接触垫构成的一图案，其中，各接触垫用以接受该半导体芯片的一焊接凸块，该图案包括一中央区以及一外部区，该外部区包括一低密度图案区，其具有小于中央区的图案密度。本发明又提供一种半导体封装结构，包括：一封装基板，其具有一表面，用以接受一半导体芯片，该半导体芯片面对面连接至该封装基板，该表面上具有以多个接触垫构成的一图案，其中，各接触垫用以接受该半导体芯片的一焊接凸块，该图案为一矩形，且具有至少一不具有所述接触垫的通道，所述通道形成于该矩形的角落，由此，在所述通道上相邻的所述接触垫的间距大于在角落中相邻的所述接触垫的间距。
本发明的有益技术效果在于：通过本发明的半导体封装结构，可使助焊剂的清洁处理更有效率且更完全，且可避免焊接凸块周围的底部填胶材料剥离，进而增加芯片倒装焊封装过程的可靠度。
附图说明
图1A-图1C示出了本发明实施例在封装基板上的接触垫图案。
其中，附图标记说明如下：
1接触垫图案               3接触            5长度
7宽度                     9中央区          11外部区
13过渡区                  15角落区         17通道
14列                      19列             21边缘区
27、25、33、35、37间距          31行
具体实施方式
本发明提供一种凸块图案，其可形成在半导体封装基板上，以利用芯片倒装焊封装技术连接半导体芯片。形成在半导体封装基板上的图案可包括多个导电凸块，每个导电凸块可接受形成在半导体芯片上的一对应焊接凸块，并且半导体芯片固定在面对的半导体封装基板上。在一实施例中，每个接触垫可连接至一焊接凸块；在另一实施例中，仅一部分接触垫连接至欲附着的半导体芯片的焊接球，因此，剩余的接触垫未连接至半导体芯片的焊接球。
通过公知的芯片倒装焊封装技术，将半导体芯片固定至半导体封装基板上的接触垫的凸块图案，其处理步骤包括：在半导体芯片上的连接垫或信号连接组件上形成焊接凸块；在至少一具有接触垫(contact pad)的封装基板上形成助焊剂；以及，使芯片对准封装基板。在再回流处理中，组件互相连接，再回流处理具有升温及降温的热处理工艺，举例而言，其处理总时间约介于2至10分钟，升温至约200℃至260℃，并保持温度约1至4分钟。在再回流处理之后，实施去焊剂(deflux)或清洁处理，以去除封装基板及/或芯片上的助焊剂。去除助焊剂之后，在芯片及封装基板之间形成底部填胶材料，以均匀分散形成在封装基板及半导体芯片之间的应力。本发明的凸块图案可使助焊剂的清洁处理更有效率且更完全，由此可减少清洁负担。由于助焊剂清洁处理更有效率，因此，可避免焊接凸块周围的底部填胶材料剥离，进而增加芯片倒装焊封装处理的可靠度。
上述优点可通过形成在封装基板上的凸块接触垫图案的配置来实现。接触垫图案的关键性区域一致，本发明实施例提供的接触垫图案具有以下一个或多个特征：不具有接触垫的通道；位于外部的接触垫列与位于内部的接触垫列交错；部分图案比其它相邻的图案周期性地包含较宽的间距；以及图案的角落包括通道或其它低密度图案部分。需注意的是，上述特征仅为示例，本发明的接触垫图案不以上述实施例为限。
图1A-图1C示出了本发明实施例在封装基板上的接触垫图案1，其可适用于半导体封装处理。首先，请先参照图1A，图案1由多个接触垫3构成，图1B及图1C更清楚地示出了接触垫3。图案1可为矩形或长方形，而在此实施例中其为正方形，图案1的长度5及宽度7可根据应用及设计决定其数值。图案1包括中央区9、外部区11以及在中央区9与外部区11之间的过渡区13。过渡区13中接触垫的图案密度小于在中央区9中接触垫的平均图案密度及外部区11中接触垫的平均图案密度；或者，过渡区13可被视为在中央区9及外部区11之间具有多个不具有接触垫的通道区域。在其它实施例中，过渡区13可包括更明显的空隙，例如更宽的不具有接触垫的通道区域。过渡区13可包括一列或多列14的接触垫，其列(当过渡区13包括多列14的接触垫时)的间距、或其列(当过渡区13包括一列14的接触垫时)与相邻的中央区9及外部区11中接触垫的距离大于外部区11中列的间距。
外部区11包括各种外围部分，例如角落区15，其图案密度小于中央区9的平均图案密度。请参照图1B，外部区11包括以列19排列的接触垫3，角落区15包括斜向通道17，其不具有接触垫3，换句话说，在斜向通道17上相邻的接触垫3之间的距离大于在外部区11的列19中相邻的接触垫3之间的距离，以此形成具有低图案密度的局部周边部分。在其它实施例中，不具接触垫3的通道可垂直于斜向通道17所示出的方向，或以其它锐角角度形成在角落区15中。边缘区21位于图案1中外部区11的角落区15之间，接着请参照图1C，许多列19以一平均间25间隔排列，在外部区11中一些相邻的列以较大的间距27间隔排列。在一实施例中，间距25约为100微米至250微米(μm)，而间距27约为200微米至400微米，举例而言，间距25约为250微米，而间距27约为300微米，然而，其它实施例可具有其它间距值，并不限于此。在外部区11中，较大的间距27可在列19之间周期性地出现。如图1B及图1C所示，外部区11的接触垫3的行31与中央区9及过渡区13的接触垫3交错。在中央区9中，接触垫3以斜的列排列，或者可视为以平行列但间隔行的方式排列，然而，其也可为其它排列方法。行31可平行于图案1的边缘。
在一实施例中，在边缘区21中的列19及行31对称于对角线，举例而言，在边缘区21中沿着图案1顶部排列的接触垫图案排列与在边缘区21中沿着图案1侧面排列的接触垫图案排列相同。在其它实施例中，在边缘区21中沿着图案1顶部排列的接触垫图案排列可与在边缘区21中沿着图案1侧面排列的接触垫图案排列不相同。相对的边缘区21(如沿着顶部及底部的部分)可相同或不同。
请再次参照图1B，图中示出了中央区9、外部区11及过渡区13之间的图案密度差异。在一实施例中，在外部区11中，相邻的列19的相邻的接触垫3的间距33约为150微米；过渡区13中的接触垫3的列与相邻的外部区11中接触垫的列之间的间距35约为150微米至300微米，并且优选约为225微米；中央区9中的具有间隔排列接触垫的相邻的列的接触垫的间距37约为300微米。在其它实施例中，上述间距尺寸可为其它值，并不限于此，举例而言，间距35可远大于300微米以在中央区9以及外部区11之间形成一更大的通道；或者，过渡区13可具有多个列，并以间距35隔开。请再次参照图1A，中央区9可包含不同的图案密度，例如中央区9的某些部分可具有比其它部分更小的图案密度。
本发明实施例的图案排列仅作为示例，并非用以限定本发明的凸块图案，其可为其它各种的图案排列。本发明实施例的矩形图案为半导体封装业界偏好的凸块图案，此图案的角落具有相对于其它区域减少的图案密度，在其它实施例中，外部区11的周边部分可包括减少图案密度的局部区域，例如其具有小于外部区11的其它部分的图案密度，及/或小于中央区9的平均图案密度。本发明实施例的凸块图案排列具有如斜向通道的通道，例如图1B的斜向通道17，或者，具有其它形式的不具接触垫的斜向通道，以在角落形成具有低图案密度的局部区域。在其它实施例中，在角落可形成通道或其它不形成接触垫的图案。在本发明实施例的凸块图案排列中，与中央区9及外部区11具有不同间距的过渡区13可比图1A所示的情况更大，例如其可包括更多列，并以更大的间距隔开。本发明实施例的凸块图案排列中，中央区9的列/行与外部区11的列/行交错，及/或与过渡区13的接触垫列交错。中央区9与外部区11交错的列可具有相同或不同的间距，以及具有不同的排列方式。
实施例中实施方式的描述关联至附图的易读性，其图示为全部实施方式的一部分，在实施方式中，相关名称用词例如“较低、较上、水平、垂直、上、下、顶部、底部等”及其衍生词汇均须参考附图中所示出的方向，这些相关名称用词仅利于实施方式描述的便利性，而不需在特定方向上建构或操作仪器设备。名称用词上关于联系的用词，例如“连接、互连、耦合等”是有关于其中的结构直接或通过中间结构与另一物体紧连或黏合，也包含可动式或刚性连接，除非有另外描述。
虽然本发明已以较佳实施例公开如上，然而并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可做少许更动与润饰，因此，本发明的保护范围应以后附的权利要求书所限定的专利保护范围为准。

Claims (14)

1.一种半导体封装结构，其包括：
一封装基板，其具有一表面，用以接受一半导体芯片，该半导体芯片面对面连接至该封装基板，该表面上具有以多个接触垫构成的一图案，其中，各接触垫用以接受该半导体芯片的一焊接凸块，该图案包括一中央区、一外部区以及一过渡区，其中，该外部区围绕该中央区，该过渡区在该中央区及该外部区之间，且该过渡区中接触垫的图案密度小于该中央区中接触垫的图案密度及该外部区中接触垫的图案密度。
2.如权利要求1所述的半导体封装结构，其中，该外部区包括多个外部列，该中央区包括多个中央列，该过渡区包括至少一过渡列，所述过渡列与所述外部列及中央列交错排列。
3.如权利要求1所述的半导体封装结构，其中，该图案为一矩形，该外部区包括多个角落区及边缘区，所述边缘区形成在所述角落区之间，各角落区包括多个不具有所述接触垫的通道，各边缘区包括一不具有所述接触垫的通道，其中，各通道上相邻列之间的间距大于所述接触垫的列的平均间距。
4.如权利要求1所述的半导体封装结构，其中，该图案为一矩形，该外部区包括多个角落区及边缘区，所述边缘区形成在所述角落区之间，所述接触垫以多个列排列在该外部区，所述边缘区包括位于多个所述列之间的一第一间距、以及大于该第一间距的一第二间距，该第二间距周期性地位于部分所述列之间。
5.如权利要求1所述的半导体封装结构，其中，该图案为一矩形，该外部区包括多个所述接触垫的列，其与该矩形的侧边平行，至少一不具有所述接触垫的通道斜向地形成在该矩形的角落，由此在该通道上相邻的所述接触垫的间距大于在所述列中相邻的所述接触垫的间距。
6.如权利要求1所述的半导体封装结构，其中，该过渡区中的一第一列的接触垫与该外部区的一第二列的接触垫交错排列。
7.如权利要求6所述的半导体封装结构，其中，该过渡区包括多个该第一列，该第一列与该第二列平行，并且该第一列中的接触垫的间距大于该第二列中的接触垫的间距。
8.一种半导体封装结构，包括：
一封装基板，其具有一表面，用以接受一半导体芯片，该半导体芯片面对面连接至该封装基板，该表面上具有以多个接触垫构成的一图案，其中，各接触垫用以接受该半导体芯片的一焊接凸块，该图案包括一中央区以及一外部区，该外部区包括一低密度图案区，该低密度图案区的图案密度小于该中央区的图案密度。
9.如权利要求8所述的半导体封装结构，其中，该图案为一矩形，该低密度图案区形成在该矩形的角落。
10.如权利要求8所述的半导体封装结构，其中，所述接触垫在该外部区排列成多个列，该外部区包括一第一间距，其为多个所述列之间的间距，该低密度图案区包括一通道，以形成一第二间距，该第二间距大于该第一间距，且该第二间距周期性地位于所述列中的两相邻列之间。
11.如权利要求8所述的半导体封装结构，其中，该图案为一矩形，该外部区包括多个所述接触垫的列，其与该矩形的侧边平行，至少一不具有所述接触垫的通道斜向地形成在该矩形的角落，由此在该通道上相邻的所述接触垫的间距大于在所述列中相邻的所述接触垫的间距。
12.如权利要求8所述的半导体封装结构，其中，在该外部区及该中央区之间形成一不具有接触垫的通道。
13.一种半导体封装结构，包括：
一封装基板，其具有一表面，用以接受一半导体芯片，该半导体芯片面对面连接至该封装基板，该表面上具有以多个接触垫构成的一图案，其中，各接触垫用以接受该半导体芯片的一焊接凸块，该图案为一矩形，且具有至少一不具有所述接触垫的通道，所述通道形成于该矩形的角落，由此在所述通道上相邻的所述接触垫的间距大于在角落中相邻的所述接触垫的间距。
14.如权利要求13所述的半导体封装结构，其中，该图案包括一中央区以及一外部区，其中，该外部区具有平行于该矩形的侧边的接触垫列，并且该外部区具有斜向形成的所述通道。
CNB2007100850449A 2006-08-01 2007-02-28 半导体封装结构 Active CN100562996C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/461,663 US7446398B2 (en) 2006-08-01 2006-08-01 Bump pattern design for flip chip semiconductor package
US11/461,663 2006-08-01

Publications (2)

Publication Number Publication Date
CN101118889A true CN101118889A (zh) 2008-02-06
CN100562996C CN100562996C (zh) 2009-11-25

Family

ID=39028348

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100850449A Active CN100562996C (zh) 2006-08-01 2007-02-28 半导体封装结构

Country Status (3)

Country Link
US (1) US7446398B2 (zh)
CN (1) CN100562996C (zh)
TW (1) TWI328868B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456664A (zh) * 2010-10-21 2012-05-16 台湾积体电路制造股份有限公司 用于低应力芯片封装件的向心布局
CN112638034A (zh) * 2019-09-24 2021-04-09 启碁科技股份有限公司 电子装置及其主机板以及封装系统模块
CN113130428A (zh) * 2019-12-30 2021-07-16 联华电子股份有限公司 半导体元件封装结构

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP4795248B2 (ja) * 2005-04-11 2011-10-19 エルピーダメモリ株式会社 半導体装置
US7923847B2 (en) * 2008-08-27 2011-04-12 Fairchild Semiconductor Corporation Semiconductor system-in-a-package containing micro-layered lead frame
JP5340047B2 (ja) * 2009-06-12 2013-11-13 パナソニック株式会社 半導体集積回路装置
US9553040B2 (en) * 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
JP2013218126A (ja) * 2012-04-10 2013-10-24 Japan Display Inc 表示装置
JP5782498B2 (ja) * 2013-01-08 2015-09-24 本田技研工業株式会社 電流印加装置及び半導体素子の製造方法
CN104655885B (zh) * 2013-11-15 2018-01-05 本田技研工业株式会社 电流施加装置以及半导体元件的制造方法
US9508618B2 (en) * 2014-04-11 2016-11-29 Globalfoundries Inc. Staggered electrical frame structures for frame area reduction
US10177107B2 (en) * 2016-08-01 2019-01-08 Xilinx, Inc. Heterogeneous ball pattern package
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US11600544B2 (en) * 2019-02-27 2023-03-07 Intel Corporation Chip package with staggered pin pattern
US11990433B2 (en) * 2021-04-22 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure coupled to multiple interconnect conductive\ structures through trench in substrate
KR20220169043A (ko) * 2021-06-17 2022-12-27 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US20240038672A1 (en) * 2022-07-29 2024-02-01 Qualcomm Incorporated Package comprising integrated devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4600970A (en) * 1984-05-29 1986-07-15 Rca Corporation Leadless chip carriers having self-aligning mounting pads
JP3846611B2 (ja) * 1998-09-25 2006-11-15 ソニー株式会社 実装用半導体部品、実装構造及び実装方法
US6204089B1 (en) * 1999-05-14 2001-03-20 Industrial Technology Research Institute Method for forming flip chip package utilizing cone shaped bumps
US6285560B1 (en) * 1999-09-20 2001-09-04 Texas Instruments Incorporated Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified
US6569753B1 (en) * 2000-06-08 2003-05-27 Micron Technology, Inc. Collar positionable about a periphery of a contact pad and around a conductive structure secured to the contact pads, semiconductor device components including same, and methods for fabricating same
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
US6987031B2 (en) * 2002-08-27 2006-01-17 Micron Technology, Inc. Multiple chip semiconductor package and method of fabricating same
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
US6888360B1 (en) * 2004-02-20 2005-05-03 Research In Motion Limited Surface mount technology evaluation board having varied board pad characteristics
JP4761524B2 (ja) * 2004-09-28 2011-08-31 キヤノン株式会社 プリント配線板及びプリント回路板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456664A (zh) * 2010-10-21 2012-05-16 台湾积体电路制造股份有限公司 用于低应力芯片封装件的向心布局
CN102456664B (zh) * 2010-10-21 2015-11-25 台湾积体电路制造股份有限公司 用于低应力芯片封装件的向心布局
CN112638034A (zh) * 2019-09-24 2021-04-09 启碁科技股份有限公司 电子装置及其主机板以及封装系统模块
CN112638034B (zh) * 2019-09-24 2022-05-27 启碁科技股份有限公司 电子装置及其主机板以及封装系统模块
CN113130428A (zh) * 2019-12-30 2021-07-16 联华电子股份有限公司 半导体元件封装结构

Also Published As

Publication number Publication date
TW200810062A (en) 2008-02-16
TWI328868B (en) 2010-08-11
CN100562996C (zh) 2009-11-25
US7446398B2 (en) 2008-11-04
US20080029876A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
CN100562996C (zh) 半导体封装结构
US7859095B2 (en) Method of manufacturing semiconductor device
US20140036454A1 (en) Bva interposer
WO2009116517A1 (ja) 電子装置及びその製造方法
JP2009212315A (ja) 半導体装置及びその製造方法
JP2011142185A (ja) 半導体装置
US20090091026A1 (en) Stackable semiconductor package having plural pillars per pad
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2007109790A (ja) フリップチップ型半導体装置
JP4417974B2 (ja) 積層型半導体装置の製造方法
JP4910408B2 (ja) 半導体装置
CN101339942A (zh) 避免基板翘曲引起的焊接缺陷的半导体封装接合构造
JP3659872B2 (ja) 半導体装置
JP2009054741A (ja) 半導体パッケージ
JP5297445B2 (ja) 半導体装置
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
CN118645440A (zh) 封装结构的形成方法
JP2000332052A (ja) 半導体装置の製造方法および半導体装置
KR20080065795A (ko) 반도체 칩과 기판의 접합 방법 및 그 구조
JP2009099750A (ja) 半導体パッケージ
JP2011044478A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant