JP2009094311A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】プラズマ処理を行う場合であっても、半導体ウェハ上へのパーティクルの付着を抑制し得る半導体装置の製造方法を提供する。
【解決手段】
不活性ガスより成る第１のガスを反応室内に導入し、プラズマ生成用の高周波電力を印加することにより、第１のガスのプラズマを反応室内に生成し、第１のガスのプラズマが反応室内に存在している状態で、半導体基板を反応室内に搬入する工程と、高周波電力の印加を中断することなく、分子中に水素と窒素とを含む第２のガスを反応室内に導入し、第２のガスのプラズマを半導体基板に照射する工程と、高周波電力の印加を中断することなく、不活性ガスより成る第３のガスを反応室内に導入し、第３のガスのプラズマが反応室内に存在している状態で、半導体基板を反応室内から搬出する工程とを有している。
【選択図】 図４

Description

本発明は、半導体装置の製造方法に係り、特に強誘電体膜を用いたキャパシタを有する半導体装置の製造方法に関する。

近時、キャパシタの誘電体膜として強誘電体膜を用いることが注目されている。このような強誘電体キャパシタを用いた強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）は、高速動作が可能である、低消費電力である、書き込み／読み出し耐久性に優れている等の特徴を有する不揮発性メモリであり、今後の更なる発展が見込まれている。

強誘電体膜を用いた電気的特性の良好なキャパシタを形成するためには、良好な結晶性を有する下部電極を形成し、かかる良好な結晶性を有する下部電極上に強誘電体膜を形成することが重要である。

良好な結晶性を有する下部電極を形成するための技術として、平坦化されたシリコン酸化膜より成る層間絶縁膜の表面に対してＮＨ_３プラズマ処理を行い、かかる層間絶縁膜上にＴｉ膜を形成し、かかるＴｉ膜を窒化することによりＴｉＮ膜を形成し、かかるＴｉＮ膜上にＴｉＡｌＮ膜を形成し、かかるＴｉＡｌＮ膜上にＩｒ膜を形成することにより、ＴｉＮ膜とＴｉＡｌＮ膜とＩｒ膜とを有する下部電極を形成する技術が提案されている（特許文献１，２参照）。

層間絶縁膜に対してＮＨ_３プラズマ処理を行うのは、層間絶縁膜上に良好な結晶性を有するＴｉ膜を形成するためである。即ち、層間絶縁膜に対してＮＨ_３プラズマ処理を行うと、層間絶縁膜の表面の酸素原子がＮＨ基に結合される。そうすると、層間絶縁膜上にＴｉ膜を形成する際に、Ｔｉ原子が層間絶縁膜の表面の酸素原子により捕捉されるのを防止することが可能となり、ｃ軸配向した良質なＴｉ膜を層間絶縁膜上に形成することが可能になる。このような理由により、層間絶縁膜に対してＮＨ_３プラズマ処理が行われる。

Ｔｉ膜を窒化するのは、Ｔｉ膜は酸化されやすい材料である一方、ＴｉＮ膜は耐酸化性が強い材料であるためである。これにより、層間絶縁膜に埋め込まれたタングステンより成る導体プラグの表面が、後工程において酸化されるのを防止することが可能となる。

ＮＨ_３プラズマ処理を行う際には、例えば図２８に示すような平行平板型プラズマＣＶＤ装置が用いられる。図２８は、平行平板型プラズマＣＶＤ装置を示す概略図である。図２８に示すように、例えばアルミニウムより成る反応室３１４内には、例えば酸化アルミニウムより成るサセプタ３１５が設けられている。サセプタ３１５は、半導体ウェハ３１０を載置するためのものである。サセプタ３１５の上方における反応室３１４内には、平板電極３１６が設けられている。平板電極３１６には高周波電力が印加されるようになっている。

ＴｉＡｌＮ膜は、酸素の拡散を防止する酸素バリア膜として機能するものである。これにより、層間絶縁膜に埋め込まれた導体プラグが酸化されるのを確実に防止することが可能となる。

また、下部電極の最上層にＩｒ膜を用いるのは、Ｉｒ膜は、強誘電体膜の材料として用いられるＰＺＴ膜と反応しにくい貴金属材料であるためである。
特開平８−６４７８６号公報 特開２００４−１５３０３１号公報

しかしながら、提案されている半導体装置の製造方法では、ＮＨ_３プラズマ処理を行うと、半導体ウェハ３１０上に大量のパーティクルが付着してしまう場合があった。

本発明の目的は、プラズマ処理を行う場合であっても、半導体ウェハ上へのパーティクルの付着を抑制し得る半導体装置の製造方法を提供することにある。

本発明の一観点によれば、不活性ガスより成る第１のガスを反応室内に導入し、プラズマ生成用の高周波電力を印加することにより、前記第１のガスのプラズマを前記反応室内に生成し、前記第１のガスの前記プラズマが前記反応室内に存在している状態で、半導体基板を前記反応室内に搬入する工程と、前記高周波電力の印加を中断することなく、分子中に水素と窒素とを含む第２のガスを前記反応室内に導入し、前記第２のガスのプラズマを前記半導体基板に照射する工程と、前記高周波電力の印加を中断することなく、不活性ガスより成る第３のガスを前記反応室内に導入し、前記第３のガスのプラズマが前記反応室内に存在している状態で、前記半導体基板を前記反応室内から搬出する工程とを有することを特徴とする半導体装置の製造方法が提供される。

本発明によれば、プラズマによりパーティクルが捕捉されている状態で、半導体基板の反応室内への搬入、ＮＨ_３プラズマ処理、半導体基板の反応室内からの搬出が行われるため、半導体基板上へのパーティクルの付着を防止しつつ、プラズマ処理を行うことができる。本発明によれば、半導体基板上へのパーティクルの付着を防止しつつ、良好な結晶性を有する膜を成膜し得るため、電気的特性が良好で、信頼性が極めて高いキャパシタを有する半導体装置を提供することが可能となる。

提案されている半導体装置の製造方法においては、ＮＨ_３プラズマ処理を行った後、半導体ウェハ３１０を反応室３１４内から搬出する際に、平板電極３１６への高周波電力の印加を中止していた。平板電極３１６に高周波電力を印加した状態で半導体ウェハ３１０を反応室３１４内から搬出した場合には、プラズマ３１８が乱れて異常放電が起こり、パーティクルが大量に発生する虞があるためである。このため、提案されている半導体装置の製造方法においては、反応室３１４内から半導体ウェハ３１０を搬出する前に、平板電極３１６への高周波電力の印加を中止し、反応室３１４内にプラズマ３１８が存在していない状態で、反応室３１４内から半導体ウェハ３１０を搬出していた。提案されている半導体装置の製造方法においては、半導体ウェハ３１０上に多数のパーティクルが付着してしまう場合があった。

本願発明者は鋭意検討した結果、反応室内にプラズマを存在させた状態で、反応室内への半導体ウェハの搬入、プラズマ処理、及び反応室内からの半導体ウェハの搬出を行うことに想到した。プラズマはパーティクルを捕捉する機能を有している。本願発明によれば、プラズマによりパーティクルが捕捉された状態で、反応室内への半導体ウェハの搬入、プラズマ処理、及び反応室内からの半導体ウェハの搬出が行われるため、半導体ウェハ上にパーティクルが付着するのを防止することが可能となる。

［一実施形態］
本発明の第１実施形態による半導体装置の製造方法を図１乃至図１８を用いて説明する。 ［半導体製造装置］
本実施形態による半導体装置の製造方法を説明するに先立って、本実施形態においてプラズマ処理を行う際に用いられる半導体製造装置について図１及び図２を用いて説明する。

図１は、本実施形態において用いられる半導体製造装置を示す概略図である。

半導体製造装置２としては、例えばＨＤＰ−ＣＶＤ（High Density Plasma Chemical Vapor Deposition、高密度プラズマ化学気相堆積）装置を用いることができる。より具体的には、誘導結合型プラズマ（Inductively Coupled Plasma、ＩＣＰ）ＣＶＤ装置を用いることができる。

図１に示すように、プラズマ処理を行う際に用いられる半導体製造装置２は、半導体ウェハ（半導体基板）１０が搬入されるロードロック室２０２と、半導体ウェハ１０を搬送するロボット２０４が内部に設けられた真空搬送室２０６と、半導体ウェハ１０に対してプラズマ処理が行われるプラズマ発生室２０８と、半導体ウェハ１０が搬出されるロードロック室２１０とを有している。なお、ロードロック室２１０に半導体ウェハ１０を搬入することも可能である。また、ロードロック室２０２から半導体ウェハ１０を搬出することも可能である。

ロードロック室２０２，２１０、真空搬送室２０６及びプラズマ発生室２０８には、ロードロック室２０２，２１０、真空搬送室２０６及びプラズマ発生室２０８をそれぞれ真空排気するための配管２１２が設けられている。

プラズマ発生室２０８に設けられた反応室（チャンバ）２１４には、反応室２１４内に所定のガスを導入するためのガスユニット２１６が接続されている。

ガスユニット２１６と反応室２１４との間の配管２１９には、バルブ２２０が設けられている。

図２は、本実施形態において用いられる半導体製造装置のプラズマ発生室を示す概略図である。

図２に示すように、例えばアルミニウムより成る反応室（チャンバ）２１４内には、例えば酸化アルミニウム（アルミナ）より成るサセプタ２１５が設けられている。サセプタ２１５は、半導体ウェハ１０を載置するためのものである。サセプタ２１５には、バイアスとしての低周波電力を印加することが可能になっており、サセプタ２１５にバイアスを印加すると、サセプタ２１５を介して半導体ウェハ１０にバイアスが印加されることとなる。反応室２１４の外側には、反応室２１４内にプラズマを生成するためのコイル（電極）２１６が設けられている。コイル２１６に高周波電力を印加すると、反応室２１４内に導入されたガスが励起され、これにより反応室２１４内にプラズマが生成される。そして、バイアスとしての低周波電力をサセプタ２１５に印加すると、プラズマ２１８が半導体ウェハ１０上に照射される。

本実施形態では、プラズマ処理を行う際に用いる半導体製造装置２として誘導結合型プラズマＣＶＤ装置が用いられるため、半導体ウェハ１０から比較的離れた位置にプラズマ２１８が生成される。このため、本実施形態では、反応室２１４内にプラズマ２１８が生成されている状態を維持したまま、反応室２１４内への半導体ウェハ１０の搬入、プラズマ処理及び反応室２１４からの半導体ウェハ１０の搬出を行うことが可能である。本実施形態によれば、プラズマ２１８によりパーティクル（図示せず）が捕捉されている状態で反応室２１４内への半導体ウェハ１０の搬入、プラズマ処理及び反応室２１４からの半導体ウェハ１０の搬出が行われるため、パーティクルが半導体ウェハ１０の表面に付着するのを防止することが可能となる。

なお、ここでは、プラズマ処理を行う際に用いる半導体製造装置２として誘導結合型プラズマＣＶＤ装置を用いる場合を例に説明したが、プラズマ処理を行う際に用いる半導体製造装置は誘導結合型プラズマＣＶＤ装置に限定されるものではない。半導体ウェハ１０から比較的に離れた位置にプラズマが生成される半導体製造装置を、プラズマ処理を行う際に適宜用いることができる。

（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図３乃至図１８を用いて説明する。図３乃至図１４は、本実施形態による半導体装置の製造方法を示す工程断面図である。

まず、図３（ａ）に示すように、例えばシリコンより成る半導体基板（半導体ウェハ）１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子領域を画定する素子分離領域１２を形成する。

なお、素子分離領域１２の形成方法はＳＴＩ法に限定されるものではない。例えばＬＯＣＯＳ（LOCal Oxidation of Silicon）法により素子分離領域１２を形成してもよい。

次に、イオン注入法により、半導体基板１０内にドーパント不純物を導入することにより、例えばＰ型のウェル１４を適宜形成する。

次に、例えば熱酸化法により、素子領域上に膜厚１０ｎｍのゲート絶縁膜１６を形成する。

次に、例えばＣＶＤ法により、膜厚１８０ｎｍのポリシリコン膜１８を形成する。かかるポリシリコン膜１８は、ゲート電極等となるものである。

次に、フォトリソグラフィ技術を用い、ポリシリコン膜１８をパターニングする。こうして、ポリシリコン膜より成るゲート電極１８が形成される。

次に、ゲート電極１８をマスクとし、イオン注入法により、ゲート電極１８の両側の半導体基板１０内に例えばＮ型のドーパント不純物を導入する。これにより、エクステンションソース／ドレインの浅い領域を構成するエクステンション領域２０が形成される。

次に、全面に、例えばＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜を形成する。

次に、シリコン酸化膜を異方性エッチングする。こうして、ゲート電極１８の側壁部分に、シリコン酸化膜より成るサイドウォール絶縁膜２２が形成される。

次に、サイドウォール絶縁膜２２が形成されたゲート電極１８をマスクとし、イオン注入法により、ゲート電極１８の両側の半導体基板１０内にＮ型のドーパント不純物を導入する。これにより、エクステンションソース／ドレインの深い領域を構成する不純物拡散層２４が形成される。エクステンション領域２０と深い不純物拡散層２４とによりソース／ドレイン拡散層２６が構成される。

次に、全面に、例えばスパッタリング法により、コバルト等より成る高融点金属層（図示せず）を形成する。

次に、熱処理を行うことにより、半導体基板１０の表層部と高融点金属層とを反応させるとともに、ゲート電極１８の上部と高融点金属層とを反応させる。

次に、未反応の高融点金属層を例えばウエットエッチングにより除去する。

こうして、ソース／ドレイン拡散層２６上にコバルトシリサイドより成るソース／ドレイン電極２８ａが形成される。また、ゲート電極１８の上部にコバルトシリサイドより成るシリサイド層２８ｂが形成される。

こうして、図３（ａ）に示すように、ゲート電極１８とソース／ドレイン拡散層２６とを有するトランジスタ３０が形成される。

次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚１００ｎｍのＳｉＯＮより成る絶縁膜（カバー膜）３２を形成する。

次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１．１μｍのシリコン酸化膜より成る層間絶縁膜３４を形成する。

次に、例えばＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）法により、層間絶縁膜３４の表面を平坦化する。こうして、例えば膜厚８００ｎｍの層間絶縁膜が形成される（図３（ｂ）参照）。

次に、図３（ｃ）に示すように、フォトリソグラフィ技術を用い、ソース／ドレイン電極２８ａに達するコンタクトホール３６を形成する。

次に、全面に、例えばスパッタリング法により、例えば膜厚３０ｎｍのＴｉ膜を形成する。

次に、全面に、例えばスパッタリング法により、例えば膜厚５０ｎｍのＴｉＮ膜を形成する。これらＴｉ膜とＴｉＮ膜とにより密着層３８が構成される。

次に、全面に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのタングステン膜４０を形成する（図４（ａ）参照）。

次に、例えばＣＭＰ法により、層間絶縁膜３４の表面が露出するまでタングステン膜４０及び密着層３８を研磨する。こうして、コンタクトホール３６内に、タングステン膜より成る導体プラグ４０が埋め込まれる。タングステン膜４０及び密着層３８を研磨する際には、タングステン膜４０及び密着層３８が過度に研磨され、図４（ｂ）に示すように、導体プラグ４０の上面の高さが層間絶縁膜３４の上面の高さより低くなる。かかる場合には、導体プラグ４０が埋め込まれた箇所に凹部４２が形成されることとなる。かかる凹部４２の深さは、例えば２０ｎｍ程度である。

次に、図１及び図２を用いて上述した半導体製造装置２を用意する。

次に、半導体製造装置２（図１及び図２参照）の反応室２１４内に、Ａｒガスを導入する。Ａｒガスの流量は、例えば１００ｓｃｃｍ程度とする。

また、半導体基板１０を、外部からロードロック室２０２を介して真空搬送室２０６内に搬入する。なお、ロードロック室２１０を介して半導体基板１０を真空搬送室２０６内に搬入することも可能である。

次に、反応室２１４内にプラズマを生成するための高周波電力を、半導体製造装置２のプラズマ発生室２０８に設けられたコイル（電極）２１６に印加する。コイル２１６に印加する高周波電力は、例えば１３．５６ＭＨｚ、１０００Ｗとする。成膜室２１４内の圧力は、例えば１５ｍＴｏｒｒとする。こうして、反応室２１４内においてＡｒガスが励起され、Ａｒプラズマが反応室２１４内に生成される。

次に、コイル２１６への高周波電力の印加を中断することなく、半導体基板１０を真空搬送室２０６内から反応室２１４内に搬入する。即ち、Ａｒプラズマが反応室２１４内に生成されている状態で、半導体基板１０を反応室２１４内に搬入する。成膜室２１４内にプラズマ２１８が生成されている状態で半導体基板１０を反応室２１４内に搬入するため、パーティクルがプラズマ２１８により捕捉されている状態で半導体基板１０が反応室２１４内に搬入されることとなり、半導体基板１０へのパーティクルの付着が防止される。

次に、コイル２１６への高周波電力の印加を中断することなく、反応室２１４内にＮＨ_３（アンモニア）ガスを導入する。ＮＨ_３ガスの流量は、２００ｓｃｃｍ程度とする。また、反応室２１４内へのＡｒガスの導入を中止する。コイル２１６に印加する高周波電力は、例えば１０００Ｗのまま維持する。また、反応室２１４内の圧力は、例えば１５ｍＴｏｒｒのまま維持する。コイル２１６への高周波電力の印加を中断しないため、パーティクルがプラズマ２１８により捕捉されている状態が維持され、半導体基板１０へのパーティクルの付着が防止される。

次に、コイル２１６への高周波電力の印加を中断することなく、バイアスとしての低周波電力を、サセプタ２１５を介して半導体基板１０に印加する。かかるバイアスは、半導体基板１０上にＮＨ_３プラズマが十分に照射されるようにするためのものである。バイアスとして印加する低周波電力の周波数は、例えば４ＭＨｚ程度とする。こうして、図４（ｃ）に示すように、ＮＨ_３ガスを用いて発生させたプラズマ（ＮＨ_３プラズマ）が、半導体基板１０上に形成された層間絶縁膜３４の表面に照射される（ＮＨ_３プラズマ処理）。本実施形態において、ＮＨ_３プラズマ処理を行うのは、層間絶縁膜３４の表面の酸素原子をＮＨ基に結合させることにより、後工程で層間絶縁膜３４上にＴｉ膜４４を形成する際に、Ｔｉ原子が層間絶縁膜３４の表面の酸素原子により捕捉されるのを防止するためである。コイル２１６への高周波電力の印加が維持されているため、プラズマ２１８によりパーティクルが捕捉されている状態が維持され、半導体基板１０へのパーティクルの付着が防止される。

図１５は、バイアスとして印加する低周波電力とシリコン酸化膜のエッチング量との関係を示すグラフである。図１５における横軸はバイアスとして印加する低周波電力の大きさを示しており、図１５における縦軸はシリコン酸化膜のエッチング量を示している。バイアスの印加時間は、３分間とした。また、バイアスとして印加する低周波電力の大きさは、５００Ｗとした。

図１５から分かるように、バイアスとして印加する低周波電力が大きくなるに伴って、シリコン酸化膜のエッチング量が大きくなる。即ち、バイアスとして印加する低周波電力を大きくするに伴って、ＮＨ_３プラズマ処理の効果が大きくなる。

バイアスとして印加する低周波電力をあまりに大きくした場合には、シリコン酸化膜が過度にエッチングされ、表面の平坦性が得られなくなる。従って、シリコン酸化膜が適度にエッチングされ、シリコン酸化膜が過度にエッチングされないように、バイアスの大きさを設定することが望ましい。

図１６は、バイアスとして印加する低周波電力の大きさとＴｉ膜における（００２）配向のピークの積分強度との関係を示すグラフである。図１６における横軸は、バイアスとして印加する低周波電力の大きさを示している。図１６における縦軸は、Ｘ線回折（ＸＲＤ、X-ray Diffraction）装置を用いてロッキングカーブ法により測定された、Ｔｉ膜における（００２）配向のピークの積分強度を示している。試料としては、半導体基板上に形成されたシリコン酸化膜の表面に対してＮＨ_３プラズマ処理を行い、かかるシリコン酸化膜上にＴｉ膜を形成したものを用いた。図１６において●印を用いて示したプロットは、半導体ウェハの中心部についての測定結果であり、図１６において▲印を用いて示したプロットは、半導体ウェハの上端部についての測定結果である。

図１６から分かるように、バイアスとして印加する低周波電力の大きさが大きくなるに伴ってＴｉ膜の結晶性が向上し、バイアスとして印加する低周波電力の大きさが過度に大きくなるとＴｉ膜の結晶性が劣化する。

層間絶縁膜３４が過度にエッチングされるのを防止するとともに、結晶性の良好な膜を層間絶縁膜３４上に形成することを可能にすべく、本実施形態では、バイアスとして半導体基板１０に印加する低周波電力の大きさを５０Ｗ程度とする。

図１７は、ＮＨ_３プラズマによる処理時間とＩｒ膜の結晶性との関係を示すグラフである。図１７における横軸は、ＮＨ_３プラズマによる処理時間を示している。図１７における縦軸は、Ｘ線回折装置を用いてロッキングカーブ法により測定された、Ｉｒ膜における（１１１）配向のピークの半値幅を示している。試料としては、半導体基板上に形成されたシリコン酸化膜の表面に対してＮＨ_３プラズマ処理を行い、かかるシリコン酸化膜上にＴｉ膜を形成し、かかるＴｉ膜を窒化することによりＴｉＮ膜を形成し、かかるＴｉＮ膜上に窒化チタンアルミニウム（ＴｉＡｌＮ）膜を形成し、かかるＴｉＡｌＮ膜上にイリジウム（Ｉｒ）膜を形成したものを用いた。図１７において●印を用いて示したプロットは、半導体ウェハの中心部についての測定結果であり、図１７において▲印を用いて示したプロットは、半導体ウェハの上端部についての測定結果である。

ＮＨ_３プラズマ処理を行わなかった場合、即ち、ＮＨ_３プラズマによる処理時間が０秒の場合と、ＮＨ_３プラズマ処理を行った場合とを比較すると、ＮＨ_３プラズマ処理を行った場合には、Ｉｒ膜における（１１１）配向のピークの半値幅が著しく小さくなっている。このことは、ＮＨ_３プラズマ処理を行うことにより、Ｉｒ膜の結晶性が極めて良好になることを意味している。

また、ＮＨ_３プラズマ処理の時間を長くするに伴って、Ｉｒ膜における（１１１）配向のピークの半値幅が小さくなっている。このことは、ＮＨ_３プラズマ処理の時間を長くするに伴って、Ｉｒ膜の結晶性が向上することを意味する。

図１７から分かるように、１８０秒程度のＮＨ_３プラズマ処理を行えばＩｒ膜の結晶性を十分に向上し得るため、本実施形態では、ＮＨ_３プラズマ処理の時間を例えば１８０秒程度とする。

ところで、層間絶縁膜３４の表面にＮＨ_３プラズマを照射している際に反応室２１４内にＡｒガスを導入した場合には、Ａｒにより層間絶縁膜３４の表面がエッチングされてしまう。この場合には、後工程において、良質なＴｉ膜４４を層間絶縁膜３４上に形成することが困難となる。このため、本実施形態では、ＮＨ_３プラズマ処理を行っている際には、反応室２１４内にＡｒガスを導入しない。

次に、半導体製造装置２のコイル２１６への高周波電力の印加を中断することなく、半導体基板１０へのバイアスの印加を中止する。半導体基板１０へのバイアスの印加を中止することにより、ＮＨ_３プラズマ処理が終了することとなる。コイル２１６への高周波電圧の印加が維持されているため、ＮＨ_３プラズマによりパーティクルが捕捉されている状態が維持され、半導体基板へのパーティクルの付着が防止される。

次に、コイル２１６への高周波電力の印加を中断することなく、反応室２１４内にＡｒガスを導入する。Ａｒガスの流量は、例えば１００ｓｃｃｍ程度とする。また、反応室２１４内へのＮＨ_３ガスの導入を中止する。コイル２１６に印加する高周波電力は、例えば１３．５６ＭＨｚ、１０００Ｗとする。成膜室２１４内の圧力は、例えば１５ｍＴｏｒｒとする。こうして、Ａｒガスが励起され、Ａｒプラズマが反応室２１４内に生成される。コイル２１６への高周波電力の印加が維持されているため、プラズマ２１８によりパーティクルが捕捉されている状態が維持され、半導体基板１０へのパーティクルの付着が防止される。

次に、コイル２１６への高周波電力の印加を中断することなく、半導体基板１０を反応室２１４内から真空搬送室２０６内へと搬出する。即ち、Ａｒプラズマが反応室２１４内に生成されている状態で、半導体基板１０を反応室２１４内から搬出する。反応室２１４内にプラズマ２１８が生成されている状態で半導体基板１０を反応室２１４内から搬出するため、パーティクルがプラズマ２１８により捕捉されている状態で半導体基板１０が反応室２１４内から搬出されることとなり、半導体基板１０へのパーティクルの付着が防止される。

この後、真空搬送室２０６内の半導体基板１０を、ロードロック室２１０を介して半導体製造装置２の外部に搬出する。なお、ロードロック室２０２を介して半導体基板１０を半導体製造装置２の外部に搬出することも可能である。

こうして、プラズマ２１８によりパーティクルが捕捉されている状態で、半導体基板１０の反応室２１４内への搬入、ＮＨ_３プラズマ処理、半導体基板１０の反応室２１４内からの搬出が行われるため、半導体基板１０上へのパーティクルの付着を防止しつつ、半導体基板１０上に形成された層間絶縁膜３４に対してＮＨ_３プラズマ処理を行うことができる。

次に、全面に、例えばＰＶＤ（物理蒸着、Physical Vapor Deposition）装置を用い、例えばＤＣスパッタリング法により、膜厚２０ｎｍのＴｉ膜４４を形成する（図５（ａ）参照）。Ｔｉ膜４４は、自己配向性の強い物質より成る膜（自己配向膜）である。なお、本明細書中において自己配向性とは、下地の結晶性にかかわらず、自ずから所定の方向に配向する性質のことである。また、自己配向膜とは、下地の結晶性にかかわらず、自ずから所定の方向に配向する膜のことである。層間絶縁膜３４の表面が上記のように処理されているため、層間絶縁膜３４上に堆積されたＴｉ原子は酸素原子により捕捉されることなく、層間絶縁膜３４の表面を自在に移動することができる。このため、ｃ軸方向に強く自己配向された結晶性の良好なＴｉ膜４４が層間絶縁膜３４上に形成される。

Ｔｉ膜４４を形成する際の条件は、例えば以下の通りとする。成膜室１４４内の圧力は、０．３Ｐａとする。成膜室２１４以内の雰囲気は、例えばＡｒ雰囲気とする。基板温度は、例えば１５０℃とする。供給するＤＣパワーは、例えば１．４ｋＷとする。ＤＣパワーを供給する時間は、例えば１４秒とする。

次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、窒素雰囲気中にて熱処理を行う。熱処理温度は、例えば６５０℃とする。窒素ガスの流量は、例えば１０ｓｌｍ（standard liter/min）とする。熱処理時間は、例えば１２０秒とする。この熱処理により、上述したＴｉ膜４４がＴｉＮ膜４６となる（図５（ｂ）参照）。ここで、Ｔｉ膜を窒化してＴｉＮ４６膜を形成するのは、Ｔｉ膜４４は酸化されやすい一方、ＴｉＮ膜４６は酸化されにくい膜、即ち、耐酸化性を有する膜であるためである。ｃ軸方向に強く自己配向されたＴｉ膜４４を窒化するため、結晶性の良好なＴｉＮ膜（下地層）４６が形成される。かかるＴｉＮ膜４６は、後工程で形成される酸素バリア膜５４の結晶性を良好にするとともに、かかる酸素バリア膜５４と層間絶縁膜３４との密着性を確保するためのものである。

なお、ここでは、ＴｉＮ膜より成る下地層４６を形成する場合を例に説明したが、かかる下地層４６はＴｉＮ膜に限定されるものではない。酸素バリア膜５４の結晶性を向上させるとともに、かかる酸素バリア膜５４と層間絶縁膜３４との密着性を確保し得る材料を、下地層４６として適宜形成することができる。

次に、ＣＭＰ法により、下地層４６の表面を研磨する。こうして、表面が平坦化されたＴｉＮ膜（平坦化層）４６が形成される（図５（ｃ）参照）。本実施形態において、下地層４６の表面を平坦化するのは、平坦化された下地層４６上には、配向性の良好な膜を形成することが可能なためである。

なお、研磨により平坦化された下地層４６の表面には、酸化物より成る変質層（図示せず）が存在している。

次に、図１及び図２を用いて上述した半導体製造装置２を用意する。

次に、半導体製造装置２の反応室２１４内に、Ａｒガスを導入する。Ａｒガスの流量は、例えば１００ｓｃｃｍ程度とする。

また、半導体基板１０を、外部からロードロック室２０２を介して真空搬送室２０６内に搬入する。なお、ロードロック室２１０を介して半導体基板１０を真空搬送室２０６内に搬入することも可能である。

次に、反応室２１４内にプラズマを生成するための高周波電力を、半導体製造装置２のプラズマ発生室２０８に設けられたコイル２１６に印加する。コイル２１６に印加する高周波電力は、例えば１３．５６ＭＨｚ、１０００Ｗとする。反応室２１４内の圧力は、例えば１５ｍＴｏｒｒとする。こうして、高周波電力によりＡｒガスが反応室２１４内に励起され、Ａｒプラズマが反応室２１４内に生成される。

次に、コイル２１６への高周波電力の印加を中断することなく、半導体基板１０を反応室２１４内に搬入する。即ち、Ａｒプラズマが反応室２１４内に生成されている状態で、半導体基板１０を反応室２１４内に搬入する。成膜室２１４内にプラズマが生成されている状態で半導体基板１０を反応室２１４内に搬入するため、パーティクルがプラズマ２１８により捕捉されている状態で半導体基板１０が反応室２１４内に搬入され、半導体基板１０へのパーティクルの付着が防止される。

次に、コイル２１６への高周波電力の印加を中断することなく、反応室２１４内にＮＨ_３ガスを導入する。ＮＨ_３ガスの流量は、２００ｓｃｃｍ程度とする。また、反応室２１４内へのＡｒガスの導入を中止する。コイル２１６に印加する高周波電力は、１０００Ｗのまま維持する。また、反応室２１４内の圧力は、１５ｍＴｏｒｒのまま維持する。コイルへの高周波電力の印加を中断しないため、パーティクルがプラズマ２１８により捕捉されている状態が維持され、半導体基板１０へのパーティクルの付着が防止される。

次に、コイル２１６への高周波電力の印加を中断することなく、バイアスとしての低周波電力を半導体基板１０に印加する。かかるバイアスは、半導体基板１０上にＮＨ_３プラズマが効率よく照射されるようにするためのものである。バイアスとして半導体基板１０に印加する低周波電力は、例えば４ＭＨｚ、５０Ｗ程度とする。こうして、図６（ａ）に示すように、ＮＨ_３ガスを用いて発生させたプラズマ（ＮＨ_３プラズマ）が、半導体基板１０上に形成された平坦化層（下地層）４６の表面に照射される（ＮＨ_３プラズマ処理）。ＮＨ_３プラズマ処理の時間は、例えば３分間程度とする。本実施形態において、ＮＨ_３プラズマ処理を行うのは、平坦化層４６の表面に存在している変質層（図示せず）を除去し、後工程において平坦化層４６上に良質な膜を生成することを可能とするためである。コイル２１６への高周波電力の印加が維持されているため、プラズマ２１８によりパーティクルが捕捉されている状態が維持され、半導体基板１０へのパーティクルの付着が防止される。

次に、コイル２１６への高周波電力の印加を中断することなく、半導体基板１０へのバイアスの印加を中止する。半導体基板１０へのバイアスの印加を中止することにより、ＮＨ_３プラズマ処理が終了することとなる。コイル２１６への高周波電力の印加が維持されているため、プラズマ２１８によりパーティクルが捕捉されている状態が維持され、半導体基板１０へのパーティクルの付着が防止される。

次に、コイル２１６への高周波電力の印加を中断することなく、反応室２１４内にＡｒガスを導入する。Ａｒガスの流量は、例えば１００ｓｃｃｍ程度とする。また、反応室２１４内へのＮＨ_３ガスの導入を中止する。コイル２１６に印加する高周波電力は、例えば１３．５６ＭＨｚ、１０００Ｗとする。成膜室２１４内の圧力は、例えば１５ｍＴｏｒｒとする。こうして、反応室２１４内においてＡｒガスが励起され、Ａｒプラズマが反応室２１４内に生成される。コイル２１６への高周波電力の印加が維持されているため、プラズマ２１８によりパーティクルが捕捉されている状態が維持され、半導体基板１０へのパーティクルの付着が防止される。

次に、コイル２１６への高周波電力の印加を中断することなく、半導体基板１０を反応室２１４内から真空搬送室２０６内へと搬出する。即ち、Ａｒプラズマが反応室２１４内に生成されている状態で、半導体基板１０を反応室２１４内から搬出する。反応室２１４内にプラズマが生成されている状態で半導体基板１０を反応室２１４内から搬出するため、パーティクルがプラズマ２１８により捕捉されている状態で半導体基板１０が反応室２１４内から搬出されることとなり、半導体基板１０へのパーティクルの付着が防止される。

この後、真空搬送室２０６内の半導体基板１０を、ロードロック室２１０を介して半導体製造装置２の外部に搬出する。なお、ロードロック室２０２を介して半導体基板１０を半導体製造装置２の外部に搬出することも可能である。

こうして、プラズマ２１８によりパーティクルが捕捉されている状態で、半導体基板１０の反応室２１４内への搬入、ＮＨ_３プラズマ処理、半導体基板１０の反応室２１４内からの搬出が行われるため、半導体基板１０上へのパーティクルの付着を防止しつつ、半導体基板１０上に形成された平坦化層４６に対してＮＨ_３プラズマ処理を行うことができる。

次に、全面に、例えばＰＶＤ装置を用い、ＤＣスパッタリング法により、膜厚２０ｎｍのＴｉ膜４８を形成する。Ｔｉ膜４８は、上述したように、自己配向性の強い物質より成る膜（自己配向膜）である。平坦化層４６の表面から酸化物より成る変質層（図示せず）が除去されているため、平坦化層４６上に堆積されたＴｉ原子は酸素原子により捕捉されることなく、平坦化層４６の表面を自在に移動することができる。このため、ｃ軸方向に強く自己配向された結晶性の良好なＴｉ膜４８が平坦化層４６上に形成される。Ｔｉ膜４８を形成する際の条件は、例えば以下の通りとする。成膜室内の圧力は、０．３Ｐａとする。成膜室内の雰囲気は、例えばＡｒ雰囲気とする。基板温度は、例えば１５０℃とする。供給するＤＣパワーは、例えば１．４ｋＷとする。ＤＣパワーを供給する時間は、例えば１４秒とする。

図１８は、平坦化層に対してＮＨ_３プラズマ処理を行った場合とＮＨ_３プラズマ処理を行わなかった場合のＩｒ膜の結晶性の評価結果を示すグラフである。図１８における横軸は、ウェハ番号を示している。図１８における縦軸は、Ｘ線回折装置を用いてロッキングカーブ法により測定された、Ｉｒ膜における（１１１）配向のピークの積分強度を示している。試料としては、ＴｉＮ膜より成る平坦化層の表面に対してＮＨ_３プラズマ処理を行い、かかる平坦化層上にＴｉ膜を形成し、かかるＴｉ膜を窒化することによりＴｉＮ膜を形成し、かかるＴｉＮ膜上にＴｉＡｌＮ膜を形成し、かかる窒化チタンアルミニウム上にＩｒ膜を形成したものを用いた。測定箇所は、半導体ウェハの中心とした。ウェハ番号１〜１５については、平坦化層に対してＮＨ_３プラズマ処理を行った。一方、ウェハ番号１６〜１９については、平坦化層に対してＮＨ_３プラズマ処理を行わなかった。

図１８から分かるように、ウェハ番号１６〜１９の場合、即ち、平坦化層に対してＮＨ_３プラズマ処理を行わなかった場合には、Ｉｒ膜における（１１１）配向のピークの積分強度は比較的小さい。

これに対し、ウェハ番号１〜１５の場合、即ち、平坦化層に対してＮＨ_３プラズマ処理を行った場合には、Ｉｒ膜における（１１１）配向のピークの積分強度は比較的大きい。

これらのことから、平坦化層に対してＮＨ_３プラズマ処理を行うことにより、後工程において良好な結晶性を有する膜を形成しうることが分かる。

次に、例えばＲＴＡ法により、窒素雰囲気中にて熱処理を行う。熱処理温度は、例えば６５０℃とする。窒素ガスの流量は、例えば１０ｓｌｍとする。熱処理時間は、例えば１２０秒とする。この熱処理により、上述したＴｉ膜４８がＴｉＮ膜５０となる（図６（ｃ）参照）。ここで、Ｔｉ膜４８を窒化してＴｉＮ膜５０を形成するのは、Ｔｉ膜４８は酸化されやすい一方、ＴｉＮ膜５０は酸化されにくい膜、即ち、耐酸化性を有する膜であるためである。ｃ軸方向に強く自己配向されたＴｉ膜４８を窒化するため、結晶性の良好なＴｉＮ膜５０が形成される。かかるＴｉＮ膜５０は、後工程で形成される酸素バリア膜５４の結晶性を向上させるためのものである。

こうして、ＴｉＮ膜４６とＴｉＮ膜５０とから成る密着層（導電膜）５２が形成される（図７（ａ）参照）
なお、ここでは、ＴｉＮ膜より成る密着層５２を形成する場合を例に説明したが、かかる密着層５２はＴｉＮ膜に限定されるものではない。酸素バリア膜５４の結晶性を向上させるとともに、かかる酸素バリア膜５４と層間絶縁膜３４との密着性を向上させ得る材料を、密着層５２の材料として適宜用いることができる。

次に、図７（ｂ）に示すように、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＡｌＮより成る導電性の酸素バリア膜（酸素拡散防止膜、導電膜）５４を形成する。かかる酸素バリア膜５４は、後工程において導体プラグ４０の上面が酸化されるのを防止するためのものである。

酸素バリア膜５４を形成する際の条件は、例えば以下の通りとする。即ち、ターゲットとしては、ＴｉＡｌ合金より成るターゲットを用いる。成膜室（チャンバ）内の雰囲気は、Ａｒガスと窒素ガスとの混合ガスより成る雰囲気とする。成膜室内に導入するＡｒガスの流量は、例えば４０ｓｃｃｍとする。成膜室内に導入する窒素ガスの流量は、例えば１０ｓｃｃｍとする。基板温度は、例えば４００℃とする。スパッタパワーは、例えば１ｋＷとする。

次に、図７（ｃ）に示すように、例えばスパッタリング法により、例えば貴金属より成る導電膜５６を形成する。より具体的には、かかる導電膜５６として、例えばイリジウム（Ｉｒ）膜を形成する。導電膜５６の膜厚は、例えば１００ｎｍ程度とする。

こうして、密着層５２と、酸素バリア膜５４と、導電膜５６とにより、下部電極となる積層膜５８が形成される。

次に、図８（ａ）に示すように、全面に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition、有機金属化学気相堆積）法により、キャパシタ誘電体膜６４の一部となる第１層目のＰｂＺｒ_ＸＴｉ_１−ＸＯ_３膜（ＰＺＴ膜）６０を形成する。ＰＺＴ膜６０は、Ｐｂを含むペロブスカイト型の結晶構造を有する強誘電体膜である。ＰＺＴ膜６０をＭＯＣＶＤ法により形成する際には、Ｐｂ、Ｚｒ、Ｔｉの各液体原料を気化することにより原料ガスを生成し、かかる原料ガスを用いてＰＺＴ膜６０を形成する。第１層目のＰＺＴ膜６０の膜厚は、例えば５ｎｍ程度とする。ＰＺＴ膜６０を形成する際の基板温度は、例えば６２０℃とする。成膜室内の圧力は、５Ｔｏｒｒとする。第１層目のＰＺＴ膜６０を形成する際には、比較的低い酸素分圧でＰＺＴ膜を成膜する。比較的低い酸素分圧で第１層目のＰＺＴ膜６０を成膜するのは、比較的低い酸素分圧で成膜することにより、ＰＺＴ膜の結晶性が良好となり、＜１１１＞方向に配向させることができるためである。

次に、図８（ｂ）に示すように、全面に、例えばＭＯＣＶＤ法により、キャパシタ誘電体膜６４の一部となる第２層目のＰＺＴ膜６２を形成する。第２層目のＰＺＴ膜６２の膜厚は、例えば１１５ｎｍ程度とする。第２層目のＰＺＴ膜６２の組成と１層目のＰＺＴ膜６０の組成は、例えば同じとする。第２層目のＰＺＴ膜６２を形成する際には、比較的高い酸素分圧でＰＺＴ膜６２を成膜する。第２層目のＰＺＴ膜６２を比較的低い酸素分圧で成膜すると、ＰＺＴ膜６２中の酸素欠損が多くなり、リーク電流が大きくなってしまうためである。

こうして、第１層目のＰＺＴ膜６０と第２層目のＰＺＴ膜６２とが積層されて成る総膜厚が１２０ｎｍ程度のキャパシタ誘電体膜６４が形成される（図８（ｃ）参照）。

次に、図９（ａ）に示すように、全面に、例えばスパッタリング法により、キャパシタ８０の上部電極７２の一部となる第１層目の酸化イリジウム（ＩｒＯ_Ｘ）膜６６を形成する。ここで、酸化イリジウム膜６６を形成するのは、酸化イリジウム膜６６は水素の拡散を防止する水素バリア膜（水素拡散防止膜）として機能し得るためである。上部電極７２の一部として酸化イリジウム膜６６を用いることにより、水素がキャパシタ誘電体膜６４に達するのを防止することが可能となり、ひいてはキャパシタ誘電体膜６４が水素により還元されるのを防止することが可能となる。酸化イリジウム膜（ＩｒＯ_Ｘ膜）６６における酸素の組成比Ｘは、例えば１．３〜１．９程度とする。酸化イリジウム膜６６の膜厚は、例えば５０ｎｍ程度とする。第１層目の酸化イリジウム膜６６を形成する際には、比較的低い酸素分圧で酸化イリジウム膜６６を形成する。

なお、ここでは、キャパシタ８０の上部電極７２を構成する第１層目の導電膜６６として酸化イリジウム膜を形成する場合を例に説明したが、キャパシタ８０の上部電極７２を構成する第１層目の導電膜６６は酸化イリジウム膜に限定されるものではなく、例えばＳｒＲｕＯ_３（ＳＲＯ）膜を形成してもよい。ＳＲＯ膜も、酸化イリジウム膜と同様に、水素の拡散を防止する水素バリア膜として機能し得る。

次に、ＡｒガスとＯ_２ガスとの混合ガス雰囲気中にて、急速熱処理を行う。かかる混合ガス雰囲気における酸素の濃度は、例えば１％程度とする。熱処理条件は、例えば以下の通りとする。昇温速度は、例えば７０℃／秒程度とする。保持温度は、例えば７２５℃程度とする。保持時間は、例えば６０秒程度とする。酸素を含む混合ガス雰囲気中にて熱処理を行うため、キャパシタ誘電体膜６４中の酸素欠陥に酸素が補充されるのみならず、キャパシタ誘電体膜６４を緻密化させることが可能となる。

なお、キャパシタ８０の上部電極７２の一部を構成する酸化イリジウム膜６６を形成した後に、かかる熱処理を行うのは以下のような理由によるものである。

即ち、酸化イリジウム膜６６を形成する前にかかる熱処理を行った場合には、キャパシタ誘電体膜６４中に存在する気泡が一箇所に集中してしまい、キャパシタ誘電体膜６４にピンホールが生じてしまう場合がある。これに対し、キャパシタ誘電体膜６４上に酸化イリジウム膜６６を形成した後に熱処理を行った場合には、キャパシタ誘電体膜６４の表面の荒れが防止され、キャパシタ誘電体膜６４と酸化イリジウム膜６６との界面が非常に平坦になる。即ち、キャパシタ誘電体膜６４と酸化イリジウム膜６６との界面における欠陥を十分に低減することが可能となる。しかも、酸化イリジウム膜６６は、キャパシタ誘電体膜中からのＰｂやＰｂＯが脱離を防止する機能を有する。このような理由により、酸化イリジウム膜６６を形成した後に、キャパシタ誘電体膜６４に対するかかる熱処理を行う。

次に、図９（ｂ）に示すように、全面に、例えばスパッタリング法により、上部電極７２の一部となる第２層目の酸化イリジウム膜６８を形成する。第２層目の酸化イリジウム膜６８の膜厚は、例えば１００ｎｍ程度とする。第２層目の酸化イリジウム膜６８を形成する際には、酸化イリジウム膜６８の組成が化学量論的組成であるＩｒＯ_２となるように、比較的高い酸素分圧で酸化イリジウム膜６８を形成する。ここで、化学量論的組成の酸化イリジウム膜６８を形成するのは、かかる化学量論的組成の酸化イリジウム膜６８は、水素に対する触媒作用を有するＩｒ金属成分が比較的少なく、水素の拡散を防止する水素バリア膜としての機能が極めて高いためである。

こうして、酸素の組成が比較的低い酸化イリジウム膜（ＩｒＯ_Ｘ）膜６６上に、化学量論的組成の酸化イリジウム膜（ＩｒＯ_２）膜６８が形成される。

次に、図９（ｃ）に示すように、全面に、例えばスパッタリング法により、イリジウム膜７０を形成する。イリジウム膜７０の膜厚は、例えば１００ｎｍ程度とする。かかるイリジウム膜７０は、上部電極７２と導体プラグ１００との間で良好なコンタクトを確保するための導電性向上膜として機能する。

こうして、第１層目の酸化イリジウム膜（第１の導電膜）６６と、第２層目の酸化イリジウム膜（第２の導電膜）６８と、イリジウム膜（第３の導電膜）７０とにより、上部電極となる積層膜７２が形成される。

次に、図１０（ａ）に示すように、全面に、スパッタリング法により、膜厚２００ｎｍのＴｉＮ膜７４を形成する。かかるＴｉＮ膜７４は、上部電極７２、キャパシタ誘電体膜６４、下部電極５８をパターニングする際に用いられるハードマスク７８の一部を構成するものである。

次に、全面に、ＴＥＯＳガスを用いたＣＶＤ法により、膜厚７００ｎｍのシリコン酸化膜７６を形成する。かかるシリコン酸化膜７６は、ＴｉＮ膜７４と相俟って、上部電極７２、キャパシタ誘電体膜６４及び下部電極５８をパターニングする際に用いられるハードマスク７８の一部となるものである。

次に、図１０（ｂ）に示すように、フォトリソグラフィ技術を用い、シリコン酸化膜７６をキャパシタ８０の平面形状にパターニングする。

次に、シリコン酸化膜７６をマスクとしてＴｉＮ膜７４をパターニングする。こうして、ＴｉＮ膜７４とシリコン酸化膜７６とから成るハードマスク７８が形成される。

次に、ハードマスク７８をマスクとして、プラズマエッチング法により、第３の導電膜７０、第２の導電膜６８、第１の導電膜６６、キャパシタ誘電体膜６４、導電膜５６、酸素バリア膜５４及び密着層５２をパターニングする。これにより、密着層５２と酸素バリア膜５４と導電膜５６とから成る下部電極５８が形成される。また、例えばＰＺＴ膜より成るキャパシタ誘電体膜６４が形成される。また、第１の導電膜６６と第２の導電膜６８と第３の導電膜７０とから成る上部電極７２が形成される。下部電極５８とキャパシタ誘電体膜６４と上部電極７２とによりキャパシタ８０が構成される（図１１（ａ）参照）。

次に、全面に、例えばバッチ式のＣＶＤ装置を用い、ＡＬＤ（Atomic Layer Deposition、原子層堆積）法により、水素の拡散を防止する水素バリア膜（水素拡散防止膜）８６の一部となる第１の酸化アルミニウム膜８２を形成する（図１１（ｂ）参照）。第１の酸化アルミニウム膜８２をＡＬＤ法により形成するのは、ステップカバレージの良好な酸化アルミニウム膜８２を形成することが可能なためである。第１の酸化アルミニウム膜８２の膜厚は、数原子層分の膜厚から１０ｎｍ程度とする。ここでは、第１の酸化アルミニウム膜８２の膜厚を、２ｎｍ程度とする。第１の酸化アルミニウム膜８２を形成する際の成膜温度は、例えば２５０℃とする。

次に、酸素雰囲気中にて、熱処理を行う（酸素アニール）。熱処理温度は例えば６００℃とし、熱処理時間は例えば６０分とする。かかる熱処理は、キャパシタ誘電体膜６４中から水分を除去するとともに、キャパシタ誘電体膜６４中に酸素を供給するためのものである。この際、キャパシタ誘電体膜６４からのＰｂの脱離が第１の酸化アルミニウム膜８２により防止され、キャパシタ８０の疲労特性の劣化が防止される。第１の酸化アルミニウム膜８２の膜厚が比較的薄いため、キャパシタ誘電体膜８２中の水分の蒸発が第１の酸化アルミニウム膜８２により妨げられることはない。

なお、ここでは、酸素雰囲気中にて熱処理を行う場合を例に説明したが、オゾンを含む雰囲気中にて熱処理を行ってもよい。

次に、全面に、例えばバッチ式のＣＶＤ装置を用い、ＡＬＤ法により、水素を拡散する水素バリア膜８６の一部となる第２の酸化アルミニウム膜８４を形成する。第２の酸化アルミニウム膜８４をＡＬＤ法により形成するのは、ステップカバレージの良好な酸化アルミニウム膜８４を形成することが可能なためである。第２の酸化アルミニウム膜８４の膜厚は、例えば３８ｎｍ程度とする。第２の酸化アルミニウム膜８４を形成する際の成膜温度は、例えば２５０℃とする。こうして、第１の酸化アルミニウム膜８２と第２の酸化アルミニウム膜８４とにより水素バリア膜（保護膜）８６が形成される（図１１（ｃ）参照）。

次に、酸素とオゾンとを含む雰囲気中にて、熱処理を行う。熱処理温度は例えば５００℃とし、熱処理時間は例えば３０分とし、チャンバ内の圧力は例えば１３３Ｐａ程度とする。この熱処理により、第１の酸化アルミニウム膜８２と第２の酸化アルミニウム膜８４とから成る水素バリア膜（保護膜）８６が緻密化される。キャパシタ誘電体膜６４中の水分を除去するための熱処理が予め行われているため、キャパシタ８０内に水分がこもってしまうことはなく、キャパシタ誘電体膜６４が劣化してしまうことはない。

次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１５００〜２５００ｎｍのシリコン酸化膜より成る層間絶縁膜８８を形成する。

次に、例えばＣＭＰ法により、層間絶縁膜８８の表面を平坦化する（図１２（ａ）参照）。平坦化された後において上部電極７２上に存在する層間絶縁膜８８の膜厚は、例えば３００ｎｍ程度とする。

次に、Ｎ_２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う。この熱処理は、層間絶縁膜８８中の水分を除去するためのものである。

次に、図１２（ｂ）に示すように、全面に、例えば高周波スパッタリング法により、酸化アルミニウム膜９０を形成する。かかる酸化アルミニウム膜９０は、水素の拡散を防止する水素バリア膜として機能するものである。水素バリア膜９０の膜厚は、例えば５０ｎｍ程度とする。かかる水素バリア膜９０を形成する際には、平坦な層間絶縁膜８８上に水素バリア膜９０を形成するため、ステップカバレージを考慮してＡＬＤ法を用いる必要はなく、スパッタリング法を用いることが可能である。

なお、水素バリア膜９０のエッチングを容易化するために、ＡＬＤ法により水素バリア膜９０を比較的薄く形成してもよい。例えば膜厚３０ｎｍ程度の水素バリア膜９０をＡＬＤ法により形成してもよい。

次に、図１３（ａ）に示すように、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、層間絶縁膜９２を形成する。層間絶縁膜９２としては、例えば膜厚２００ｎｍのシリコン酸化膜を形成する。かかる層間絶縁膜９２は、オーバーエッチングにより水素バリア膜９０がエッチングされるのを防止するとともに、配線１０２の信頼性を確保するためのものである。

次に、フォトリソグラフィ技術を用い、層間絶縁膜９２、水素バリア膜９０、層間絶縁膜８８、水素バリア膜８４、水素バリア膜８２に、上部電極７２に達するコンタクトホール９６を形成する。

次に、酸素雰囲気中にて熱処理を行う。この熱処理は、キャパシタ誘電体膜６４に酸素を供給し、キャパシタ８０の電気的特性を回復するためのものである。熱処理を行う際の基板温度は、例えば５００℃とする。熱処理時間は、例えば６０分とする。

次に、フォトリソグラフィ技術を用い、層間絶縁膜９２、水素バリア膜９０、層間絶縁膜８８、水素バリア膜８４、水素バリア膜８２に、導体プラグ４０に達するコンタクトホール９４を形成する（図１３（ｂ）参照）。

次に、全面に、例えばスパッタリング法により、膜厚１００ｎｍのＴｉＮ膜９８を形成する。こうして、ＴｉＮ膜より成る密着層９８が形成される。

次に、全面に、例えばＣＶＤ法により、タングステン膜１００を形成する。タングステン膜１００の膜厚は、コンタクトホール９４，９６内をタングステン膜１００により埋め込むことが可能な膜厚とする。

次に、例えばＣＭＰ法により、層間絶縁膜９２の表面が露出するまで、タングステン膜１００及び密着層９８を研磨する。こうして、コンタクトホール９４，９６内に、タングステンより成る導体プラグ１００が埋め込まれる（図１４（ａ）参照）。

次に、例えばスパッタ法により、膜厚６０ｎｍのＴｉ膜、膜厚３０ｎｍのＴｉＮ膜、膜厚４００ｎｍのＡｌＣｕ合金膜、膜厚５ｎｍのＴｉ膜、及び、膜厚７０ｎｍのＴｉＮ膜を順次成膜する。こうして、Ｔｉ膜、ＴｉＮ膜、ＡｌＣｕ合金膜、Ｔｉ膜及びＴｉＮ膜より成る積層膜が形成される。

次に、フォトリソグラフィ技術を用い、積層膜をパターニングする。こうして、積層膜より成る配線（第１金属配線層）１０２が形成される（図１４（ｂ）参照）。

この後、配線１０２が形成された層間絶縁膜９２上に、更に、層間絶縁膜（図示せず）、導体プラグ（図示せず）、配線（図示せず）等を複数層に亘って形成する。最上層には、シリコン酸化膜及びＳｉＮ膜より成るカバー膜（図示せず）を形成する。

こうして、本実施形態による半導体装置が製造される。

（評価結果）
次に、本実施形態による半導体装置の評価結果を図１９乃至図２７を用いて説明する。図１９乃至図２７は、半導体ウェハ上に付着したパーティクルを示す平面図である。

図１９（ａ）乃至図２３（ｃ）は、本実施形態による半導体装置の製造方法の場合、即ち、プラズマ２１８によりパーティクルが捕捉されている状態で、半導体基板１０の反応室２１４内への搬入、ＮＨ_３プラズマ処理、半導体基板１０の反応室２１４内からの搬出を行った場合を示している。ＮＨ_３プラズマ処理を行う際に用いる半導体製造装置としては、図１及び図２を用いて上述した半導体製造装置２を用いた。

図２４（ａ）乃至図２５（ｂ）は、比較例による半導体装置の製造方法の場合、即ち、プラズマが生成されていない状態で半導体基板１０の反応室内への搬入を行い、この後、ＮＨ_３プラズマ処理を行い、この後、プラズマの生成を中止した後に半導体基板１０の反応室２１４内からの搬出を行った場合を示している。ＮＨ_３プラズマ処理を行う際には、図２８に示すような平行平板型のＣＶＤ装置を用いた。

図２６（ａ）乃至図２７（ｂ）は、ＮＨ_３プラズマ処理を行わなかった場合を示している。

半導体ウェハ１０としては、８インチの半導体ウェハを用いた。また、半導体ウェハ１０のノッチ１０４の位置は、図１９乃至図２７における紙面下側である。また、半導体ウェハ１０上に付着したパーティクル１０６を観測する際には、暗視野光学式欠陥検査装置を用いた。

図２６（ａ）に示す試料において観測されたパーティクルは７個であり、図２６（ｂ）に示す試料において観測されたパーティクルは１０個であり、図２６（ｃ）に示す試料において観測されたパーティクルは４個であり、図２７（ａ）に示す試料において観測されたパーティクルは４個であり、図２７（ｂ）に示す試料において観測されたパーティクルは１５個である。

このことから分かるように、ＮＨ_３プラズマ処理を行わない場合には、半導体ウェハ１０上に多数のパーティクル１０６が付着することはない。

これに対し、図２４（ａ）に示す試料において観測されたパーティクルは２５７５個であり、図２４（ｂ）に示す試料において観測されたパーティクルは６１５個であり、図２４（ｃ）に示す試料において観測されたパーティクルは４８５個であり、図２５（ａ）に示す試料において観測されたパーティクルは４４１個であり、図２５（ｂ）に示す試料において観測されたパーティクルは１８個であった。

このことから分かるように、従来の半導体装置の製造方法の場合、即ち、プラズマ２１８が生成されていない状態で半導体基板１０の反応室２１４内への搬入を行い、この後、ＮＨ_３プラズマ処理を行い、この後、プラズマ２１８の生成を中止した後に半導体基板１０の反応室２１４内からの搬出を行った場合には、多数のパーティクル１０６が半導体ウェハ１０上に付着する場合がある。

一方、図１９（ａ）に示す試料において観測されたパーティクルは１９個であり、図１９（ｂ）に示す試料において観測されたパーティクルは６個であり、図１９（ｃ）に示す試料において観測されたパーティクルは１１個であり、図２０（ａ）に示す試料において観測されたパーティクルは１６個であり、図２０（ｂ）に示す試料において観測されたパーティクルは７個であり、図２０（ｃ）に示す試料において観測されたパーティクルは１０個であり、図２１（ａ）に示す試料において観測されたパーティクルは６個であり、図２１（ｂ）に示す試料において確認されたパーティクルは９個であり、図２１（ｃ）に示す試料において確認されたパーティクルは８個であり、図２２（ａ）に示す試料において確認されたパーティクルは５個であり、図２２（ｂ）に示す試料において確認されたパーティクルは３個であり、図２２（ｃ）に示す試料において確認されたパーティクルは１４個であり、図２３（ａ）に示す試料において確認されたパーティクルは３個であり、図２３（ｂ）に示す試料において確認されたパーティクルは３個であり、図２３（ｃ）に示す試料において確認されたパーティクルは３個であった。

このことから分かるように、本実施形態による半導体装置の製造方法の場合、即ち、プラズマ２１８によりパーティクルが捕捉されている状態で、半導体基板１０の反応室２１４内への搬入、ＮＨ_３プラズマ処理、半導体基板１０の反応室２１４内からの搬出を行った場合には、半導体ウェハ１０上に付着するパーティクル１０６を著しく少なくすることが可能となる。

このように、本実施形態によれば、プラズマによりパーティクルが捕捉されている状態で、半導体基板の反応室内への搬入、ＮＨ_３プラズマ処理、半導体基板の反応室内からの搬出が行われるため、半導体基板上へのパーティクルの付着を防止しつつ、ＮＨ_３プラズマ処理を行うことができる。本実施形態によれば、半導体基板上へのパーティクルの付着を防止しつつ、良好な結晶性を有する膜を成膜し得るため、電気的特性が良好で、信頼性が極めて高いキャパシタを有する半導体装置を提供することが可能となる。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、ＮＨ_３プラズマ処理を行う際に用いる半導体製造装置として、ＨＤＰ−ＣＶＤ装置、より具体的には、誘導結合型プラズマＣＶＤ装置を用いる場合を例に説明したが、ＮＨ_３プラズマ処理を行う際に用いる半導体製造装置はＨＤＰ−ＣＶＤ装置に限定されるものではない。反応室２１４内にプラズマを生成した状態で半導体基板１０の搬入、搬出を行うことが可能な半導体製造装置を広く用いることができる。より具体的には、半導体基板１０から比較的離れた位置にプラズマを生成することが可能な誘導結合型の半導体製造装置を広く用いることができる。例えば、電子サイクロトロン共鳴（ＥＣＲ：Electron Cyclotron Resonance）プラズマＣＶＤ装置、ヘリコン波プラズマＣＶＤ装置等を、ＮＨ_３プラズマ処理を行う際に用いる半導体製造装置として用いることが可能である。

また、上記実施形態では、ＮＨ_３ガスを用いて発生させたプラズマを層間絶縁膜３４の表面に照射することにより、層間絶縁膜３４の表面を処理する場合を例に説明したが、かかるプラズマは、ＮＨ_３ガスを用いて発生させたプラズマに限定されるものではない。分子中に窒素と水素とを含むガスを用いてプラズマを生成し、かかるプラズマを層間絶縁膜３４の表面に照射すればよい。例えば、ヒドラジン（Ｎ_２Ｈ_４）ガスを用いて発生させたプラズマを層間絶縁膜３４の表面に照射することにより、層間絶縁膜３４の表面を処理してもよい。また、窒素と水素との混合ガスを用いて発生させたプラズマを層間絶縁膜３４の表面に照射することにより、層間絶縁膜３４の表面を処理してもよい。

また、上記実施形態では、ＮＨ_３ガスを用いて発生させたプラズマを平坦化層４６の表面に照射することにより、平坦化層４６の表面に存在する変質層を除去する場合を例に説明したが、かかるプラズマは、ＮＨ_３ガスを用いて発生させたプラズマに限定されるものではない。分子中に窒素と水素とを含むガスを用いてプラズマを生成し、かかるプラズマを平坦化層４６の表面に照射すればよい。例えば、ヒドラジン（Ｎ_２Ｈ_４）ガスを用いて発生させたプラズマを平坦化層４６の表面に照射することにより、平坦化層４６の表面に存在する変質層を除去してもよい。また、窒素と水素との混合ガスを用いて発生させたプラズマを平坦化層４６の表面に照射することにより、平坦化層４６の表面に存在する変質層を除去してもよい。

また、上記実施形態では、酸素バリア膜４８の材料としてＴｉＡｌＮを用いる場合を例に説明したが、酸素バリア膜４８の材料はＴｉＡｌＮに限定されるものではない。酸素の拡散を防止し得る導電体を酸素バリア膜４８の材料として適宜用いることができる。例えば、ＴｉＡｌＯＮ、ＴａＡｌＮ又はＴａＡｌＯＮ等を酸素バリア膜４８の材料として用いてもよい。

また、上記実施形態では、キャパシタ誘電体膜６４としてＰＺＴ膜を形成する場合を例に説明したが、キャパシタ誘電体膜６４はＰＺＴ膜に限定されるものではない。本発明の原理は、Ｐｂ若しくはＢｉを含む強誘電体、又は、Ｐｂ若しくはＢｉを含む高誘電体をキャパシタ誘電体膜６４の材料として用いる場合に広く適用することが可能である。例えば、キャパシタ誘電体膜６４として、例えばＳｒＢｉ_２Ｔａ_２Ｏ_９膜（ＳＢＴ膜）を形成してもよい。ＳＢＴ膜は、Ｂｉを含むビスマス層状構造の強誘電体膜である。また、ＰＺＴにＬａが添加された材料より成るＰｂＬａ（Ｚｒ，Ｔｉ）Ｏ_３膜（ＰＬＺＴ膜）をキャパシタ誘電体膜６４として形成してもよい。また、ＰＺＴにＬａ、Ｃａ、Ｓｒ又はＳｉの少なくともいずれかが添加された材料をキャパシタ誘電体膜６４の材料として用いてもよい。また、ＢｉＬａＯ_３膜（ＢＬＴ膜）、ＳｒＢｉ_２（Ｔａ，Ｎｂ）_２Ｏ_９膜（ＳＢＴＮ膜）、Ｂｉ_４Ｔｉ_３Ｏ_９膜、（Ｂｉ，Ｌａ）_４Ｔｉ_３Ｏ_１２膜、ＢｉＦｅＯ_３膜、ＳｒＢｉ_４Ｔｉ_４Ｏ_１５膜、又は（Ｂｉ_１−ＸＲ_Ｘ）Ｔｉ_３Ｏ_１２膜（Ｒは希土類元素）等をキャパシタ誘電体膜６４として形成してもよい。また、（Ｐｂ，Ｂａ，Ｓｒ）ＴｉＯ_３等をキャパシタ誘電体膜６４として用いてもよい。これらは、Ｐｂを含む高誘電体膜である。また、（Ｂｉ，Ｓｒ）ＴｉＯ_３等をキャパシタ誘電体膜６４として用いてもよい。これらは、Ｂｉを含む高誘電体膜である。

本発明の一実施形態において用いられる半導体製造装置を示す概略図である。 本発明の一実施形態において用いられる半導体製造装置のプラズマ発生室を示す概略図である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 バイアスとして印加する低周波電力とシリコン酸化膜のエッチング量との関係を示すグラフである。 バイアスとして印加する低周波電力の大きさとＴｉ膜における（００２）配向のピークの積分強度との関係を示すグラフである。 ＮＨ_３プラズマによる処理時間とＩｒ膜の結晶性との関係を示すグラフである。 平坦化層に対してＮＨ_３プラズマ処理を行った場合とＮＨ_３プラズマ処理を行わなかった場合のＩｒ膜の結晶性の評価結果を示すグラフである。 半導体ウェハ上に付着したパーティクルを示す平面図（その１）である。 半導体ウェハ上に付着したパーティクルを示す平面図（その２）である。 半導体ウェハ上に付着したパーティクルを示す平面図（その３）である。 半導体ウェハ上に付着したパーティクルを示す平面図（その４）である。 半導体ウェハ上に付着したパーティクルを示す平面図（その５）である。 半導体ウェハ上に付着したパーティクルを示す平面図（その６）である。 半導体ウェハ上に付着したパーティクルを示す平面図（その７）である。 半導体ウェハ上に付着したパーティクルを示す平面図（その８）である。 半導体ウェハ上に付着したパーティクルを示す平面図（その９）である。 平行平板型プラズマＣＶＤ装置を示す概略図である。

符号の説明

２…半導体製造装置
１０…半導体基板、半導体ウェハ
１２…素子分離領域
１４…ウェル
１６…ゲート絶縁膜
１８…ゲート電極
２０…エクステンション領域
２２…サイドウォール絶縁膜
２４…不純物拡散層
２６…ソース／ドレイン拡散層
２８ａ…ソース／ドレイン電極
２８ｂ…シリサイド層
３０…トランジスタ
３２…絶縁膜、カバー膜
３４…層間絶縁膜
３６…コンタクトホール
３８…密着層
４０…タングステン膜、導体プラグ
４２…凹部
４４…Ｔｉ膜
４６…ＴｉＮ膜、下地層、平坦化層
４８…Ｔｉ膜
５０…ＴｉＮ膜
５２…密着層、導電膜
５４…酸素バリア膜、導電膜
５６…導電膜
５８…積層膜、下部電極
６０…ＰＺＴ膜
６２…ＰＺＴ膜
６４…キャパシタ誘電体膜
６６…酸化イリジウム膜、導電膜
６８…酸化イリジウム膜、導電膜
７０…イリジウム膜、導電膜
７２…積層膜、上部電極
７４…ＴｉＮ膜
７６…シリコン酸化膜
７８…ハードマスク
８０…キャパシタ
８２…酸化アルミニウム膜、水素バリア膜
８４…酸化アルミニウム膜、水素バリア膜
８６…水素バリア膜
８８…層間絶縁膜
９０…酸化アルミニウム膜、水素バリア膜
９２…層間絶縁膜
９４…コンタクトホール
９６…コンタクトホール
９８…密着層
１００…導体プラグ
１０２…配線
１０４…ノッチ
１０６…パーティクル
２０２…ロードロック室
２０４…ロボット
２０６…真空搬送室
２０８…プラズマ発生室
２１０…ロードロック室
２１２…配管
２１４…反応室、チャンバ
２１５…サセプタ
２１６…ガスユニット
２１８…プラズマ
２１９…配管
２２０…バルブ
３１０…半導体ウェハ
３１４…反応室
３１５…サセプタ
３１６…平板電極
３１８…プラズマ

Claims (5)

1. 不活性ガスより成る第１のガスを反応室内に導入し、プラズマ生成用の高周波電力を印加することにより、前記第１のガスのプラズマを前記反応室内に生成し、前記第１のガスの前記プラズマが前記反応室内に存在している状態で、半導体基板を前記反応室内に搬入する工程と、
   前記高周波電力の印加を中断することなく、分子中に水素と窒素とを含む第２のガスを前記反応室内に導入し、前記第２のガスのプラズマを前記半導体基板に照射する工程と、
   前記高周波電力の印加を中断することなく、不活性ガスより成る第３のガスを前記反応室内に導入し、前記第３のガスのプラズマが前記反応室内に存在している状態で、前記半導体基板を前記反応室内から搬出する工程と
   を有することを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記半導体基板上には、絶縁膜が形成されている
   ことを特徴とする半導体装置の製造方法。
3. 請求項２記載の半導体装置の製造方法において、
   前記半導体基板を前記反応室内から搬出する工程の後に、前記絶縁膜上に導電膜を形成する工程を更に有する
   ことを特徴とする半導体装置の製造方法。
4. 請求項３記載の半導体装置の製造方法において、
   前記導電膜を形成する工程は、チタン膜を形成する工程と、前記チタン膜を窒化することにより窒化チタンより成る前記導電膜を形成する工程とを有する
   ことを特徴とする半導体装置の製造方法。
5. 請求項１記載の半導体装置の製造方法において、
   前記半導体基板上には、導電膜が形成されている
   ことを特徴とする半導体装置の製造方法。

Images