JP2009049199A - 半導体光素子 - Google Patents

Abstract

【課題】 高温時におけるキャリアのリークの増加を抑えつつ活性層へのキャリアの閉じ込め効果を向上可能な半導体光素子を提供することを目的とする。
【解決手段】 半導体光素子１は、第１導電型の半導体基板１０上に設けられており活性層３０を含む半導体メサ部２と、半導体メサ部２の活性層３０の側面上に設けられており半導体メサ部２を埋め込む第２導電型の第１埋め込み層６０ａと、第１埋め込み層上に設けられた第１導電型の第２埋め込み層６０ｂと、第１埋め込み層６０ａと半導体メサ部２の活性層３０との間に設けられたキャリア漏れ防止層５０と、を有し、キャリア漏れ防止層５０は第１埋め込み層６０ａのバンドギャップエネルギーより大きいバンドギャップエネルギーを有する。
【選択図】 図１

Description

本発明は、半導体光素子に関する。

半導体光素子の分野では、しきい値電流を低減するために、導波路構造として埋め込み型を採用し、電流狭窄を達成することが知られている(例えば、特許文献１参照)。具体的には、半導体メサ部に含まれた活性層の両側面上にｐ型ＩｎＰ層、ｎ型ＩｎＰ層及びｐ型ＩｎＰ層を順次積層する。これにより、電流が流れる領域を活性層が含まれる半導体メサ部に限定することで、電流狭窄を達成している。
特開平３−１１２１８５号公報

しかし、半導体光素子の高温動作時には、半導体メサ部の活性層に注入されたキャリアが熱的に励起されて活性層の両側面に接しているｐ型ＩｎＰ層の伝導帯に漏れてしまうという、いわゆるキャリアオーバーフロー現象が生じる。このオーバーフロー現象は、高温時における半導体光素子の電流―光出力特性劣化の一つの原因となっている。

本発明は上記事情を鑑みてなされたものであり、高温時におけるキャリアのリークの増加を抑えつつ活性層へのキャリアの閉じ込め効果を向上可能な半導体光素子を提供することを課題とする。

上述の課題を解決するため、本発明による半導体光素子は、半導体基板上に設けられており活性層を含む半導体メサ部と、半導体メサ部の前記活性層の側面上に設けられており半導体メサ部を埋め込む第１導電型の第１埋め込み層と、第１埋め込み層上に設けられた第２導電型の第２埋め込み層と、第１埋め込み層と半導体メサ部の活性層との間に設けられた第３埋め込み層と、を有し、第３埋め込み層が第１埋め込み層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有する。

本発明の半導体光素子では、半導体メサ部の活性層と第１埋め込み層との間に、第１埋め込み層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有する第３埋め込み層を設けることで、高温動作時にキャリアが活性層から第１埋め込み層にオーバーフローすることを抑制することができる。これにより、高温動作時におけるキャリアのリークの増加を抑えつつ活性層への閉じ込め効果を向上させることができる。また、第３埋め込み層がＧａＩｎＰ半導体材料からなることが好適である。この場合、キャリアが活性層から第１埋め込み層に漏れることを効果的に抑制することができる。

また、第３埋め込み層の厚みが５ｎｍ以上２０ｎｍ以下であることが好適である。第３埋め込み層の厚みを５ｎｍ以上にすることで、いわゆるトンネリング現象による活性層から第１埋め込み層へのキャリアの透過を抑制することができる。また、第３埋め込み層の厚みを２０ｎｍ以下にすることで、格子不整合が生じる場合に第３埋め込み層に発生する結晶欠陥の密度を低下させることができる。また、第３埋め込み層がアンドープ半導体材料からなることが好適である。この場合、第３埋め込み層の抵抗が高くなるので、キャリア漏れをより少なくすることができる。

また、第３埋め込み層が、ｐ型不純物がドープされた半導体材料からなることが好適である。この場合も、第３埋め込み層の抵抗が高くなるので、キャリア漏れをより少なくすることができる。また、第３埋め込み層中のｐ型不純物によって第３埋め込み層のキャリア（電子）に対するポテンシャル障壁が全体的に高くなる。これにより、キャリアオーバーフロー現象をより効果的に抑制することができる。

本発明によれば、高温時におけるキャリアのリークの増加を抑えつつ活性層への閉じ込め効果を向上可能な半導体光素子が提供される。

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。

図１は、本実施形態に係る半導体光素子１を模式的に示す断面図である。図１に示される半導体光素子１は、例えば半導体レーザである。半導体光素子１は、例えば、光通信に用いられる１．２５μｍ〜１．６５μｍの波長を出力する半導体レーザである。半導体光素子１は、第１導電型の半導体基板１０、半導体メサ部２、キャリア漏れ防止層５０（第３埋め込み層）、埋め込み層６０、第２導電型のコンタクト層７０及び電極９０を備える。第１導電型の半導体基板１０は、例えばｎ型不純物がドープされたＩｎＰ基板である。第１導電型の半導体基板１０の裏面には電極１００（例えば、カソード電極）が設けられている。電極１００は、例えばＡｕＧｅ層／Ｎｉ層／Ａｕ層からなる。

半導体メサ部２は、第１導電型の半導体基板１０上に設けられている。半導体メサ部２は、下部の第１導電型のクラッド層２０と、上部の第２導電型のクラッド層４０と、第１導電型のクラッド層２０と第２導電型のクラッド層４０との間に設けられた活性層３０とを含む。第１導電型のクラッド層２０は、例えばｎ型不純物がドープされたＩｎＰからなる。第２導電型のクラッド層４０は、例えばｐ型不純物がドープされたＩｎＰからなる。クラッド層２０及びクラッド層４０のそれぞれのキャリア濃度は、例えば１×１０^１７ｃｍ^−３から１×１０^１８ｃｍ^−３である。

活性層３０は、例えば、多重井戸型構造（ＭＱＷ）であり、交互に積層された井戸層及びバリア層を有する。井戸層及びバリア層は、例えば互いに組成が異なるＧａＩｎＡｓＰからなる。クラッド層２０及びクラッド層４０のバンドギャップエネルギーは活性層のバンドギャップエネルギーより高いことが好ましい。これにより、活性層３０からクラッド層２０、クラッド層４０へのキャリアオーバーフローが抑制される。活性層３０はバンドギャップエネルギーＥ_ｇ１を有する。

埋め込み層６０は、第２導電型の第１埋め込み層６０ａ、第１導電型の第２埋め込み層６０ｂを含む。第１埋め込み層６０ａは、キャリア漏れ防止層５０上に設けられている。第１埋め込み層６０ａは、例えばｐ型不純物がドープされたＩｎＰからなる。第１の埋め込み層６０ａのキャリア濃度は、例えば５×１０^１７ｃｍ^−３から５×１０^１８ｃｍ^−３程度である。第１埋め込み層６０ａはバンドギャップエネルギーＥ_ｇ２を有する。

第２埋め込み層６０ｂは、第１埋め込み層６０ａ上に設けられており、例えばｎ型不純物がドープされたＩｎＰからなる。第２埋め込み層６０ｂのキャリア濃度は、例えば５×１０^１７ｃｍ^−３から５×１０^１８ｃｍ^−３程度である。

第２導電型のコンタクト層７０は、第２導電型の第１コンタクト層７０ａ及び第２導電型の第２コンタクト層７０ｂを含む。第１コンタクト層７０ａは、半導体メサ部２、キャリア漏れ防止層５０及び埋め込み層６０上に設けられている。第１コンタクト層７０ａは、例えばｐ型不純物がドープされたＩｎＰからなる。第１コンタクト層７０ａ上には、第２コンタクト層７０ｂが設けられている。第２コンタクト層７０ｂは、例えばｐ型不純物がドープされたＧａＩｎＡｓからなる。第２コンタクト層７０ｂを設けることで、第２コンタクト層７０ｂと電極９０とのオーミック接触をより好適に実現することができる。

第２コンタクト層７０ｂ上には絶縁体層８０が設けられており、絶縁体層８０は半導体メサ部２の位置に合わせて設けられた開口８０ａを有する。絶縁体層８０は、例えばＳｉＮ又はＳｉＯ_２からなる。この開口８０ａを介して電極９０と第２コンタクト層７０ｂとがオーミック接触し、キャリアはこの開口８０ａを介して、半導体メサ部２の活性層３０に注入される。

電極９０は、絶縁体層８０及び第２コンタクト層７０ｂ上に設けられている。電極９０は、例えばＴｉ層／Ｐｔ層／Ａｕ層からなる。

キャリア漏れ防止層５０は、活性層３０の両側面と第1埋め込み層６０aとの間に設けられており、半導体メサ部２を埋め込む。キャリア漏れ防止層５０は、例えばアンドープＧａ_ＸＩｎ_１−ＸＰ（０．１≦Ｘ≦０．３）からなる。アンドープＧａ_ＸＩｎ_１−ＸＰは半絶縁性を有しかつ高抵抗であるため、キャリアを活性層３０に有効に閉じ込めることができる。キャリア漏れ防止層５０はバンドギャップエネルギーＥ_ｇ３を有する。キャリア漏れ防止層５０は（意図しない）残留ｎ型不純物を含んでいてもよい。かかる場合、ｎ型不純物濃度は、例えば１×１０^１５ｃｍ^−３以下である。キャリア漏れ防止層５０のバンドギャップエネルギーＥ_ｇ３は第１埋め込み層６０ａのバンドギャップエネルギーＥ_ｇ２より大きい。キャリア漏れ防止層５０の厚みは５ｎｍ以上２０ｎｍ以下であることが好ましい。

上述の半導体光素子１では、例えば電極９０が高電位となるように電極９０と電極１００との間に電圧を印加すると、電極９０からのキャリア（正孔）は絶縁体層８０の開口８０ａを介して活性層３０に注入される。また、注入されたキャリアは埋め込み層６０にはほとんど流れず、半導体メサ部２のみに流れ、活性層３０に注入される。キャリア漏れ防止層５０及び埋め込み層６０により、キャリアが活性層３０に効率的に閉じ込められる。活性層３０に閉じこめられたキャリアは、活性層３０おいて再結合し、活性層３０から光が出射される。

本実施形態におけるキャリア漏れ防止層５０の厚みは５ｎｍ以上２０ｎｍ以下であることが好ましい。キャリア漏れ防止層５０の厚みは５ｎｍ以上にすることにより、いわゆるトンネリング現象によるキャリアの活性層３０から第１埋め込み層６０ａへの透過を防止することができる。また、キャリア漏れ防止層５０の弾性限界を越えないようにキャリア漏れ防止層５０の厚みを２０ｎｍ以下にすることにより、へテロエピタキシャル成長（例えばＩｎＰとＧａＩｎＰ）においてキャリア漏れ防止層５０と半導体基板１０や半導体メサ部２との格子不整合により生じる結晶欠陥密度を低下させることができる。

図２は、図１のII−II線における活性層３０、キャリア漏れ防止層５０及び第１埋め込み層６０ａのバンドギャップエネルギーを示す。Ｅ_ｇ１は活性層３０のバンドギャップエネルギーを示す。Ｅ_ｇ３はキャリア漏れ防止層５０のバンドギャップエネルギーを示す。Ｅ_ｇ２は第１埋め込み層６０ａのバンドギャップエネルギーを示す。Ｅ_Cは伝導帯のエネルギーレベルを示し、Ｅ_Vは価電子帯のエネルギーレベルを示す。

活性層３０と第１埋め込み層６０ａとの間に設けられた漏れ防止層５０はバンドギャップエネルギーＥ_ｇ３を有する。Ｅ_ｇ３は第１埋め込み層６０ａのバンドギャップエネルギーＥ_ｇ２より大きい。これは、キャリア漏れ防止層５０の伝導帯（Ｅ_Ｃ）のエネルギーが第１埋め込み層６０ａの伝導帯（Ｅ_Ｃ）のエネルギーより大きいことを意味する。そのため、キャリア漏れ防止層５０を設けない場合と比べて、半導体メサ部２の活性層３０の両側面においてキャリア（電子）に対するポテンシャル障壁が高くなる。その結果、半導体光素子の高温動作時に、キャリアが熱的に励起されて第１埋め込み層に漏れてしまう、いわゆるキャリアオーバーフロー現象が抑制される。したがって、キャリア漏れ防止層５０を設けることで、高温動作時におけるキャリアのリークの増加を抑えつつ活性層への閉じ込め効果を向上させることができる。

続いて、半導体光素子１の製造方法について説明する。まず、第１導電型の半導体基板上に第１導電型のクラッド層と、活性層と、第２導電型のクラッド層とを順次成長する。この各層の成長には、例えばＭＯＶＰＥやＭＢＥなどの気相成長法を用いることができる。次に、第２導電型のクラッド層上に絶縁体層（例えばＳｉＮ層）を、堆積させる。その後、通常のフォトリソグラフィー技術を用いて、ストライプ状の絶縁体層を形成する。このストライプの絶縁体層をマスクとして例えばＳｉＣｌ_４などのガスを用いたドライエッチングあるいはリン酸系、硫酸系、又はＢｒ・メタノールのエッチング液によるウェットエッチングで第１導電型の半導体基板が露出するまで第１導電型のクラッド層、活性層、及び第２導電型のクラッド層をエッチングして半導体メサ部２を形成する。

次に、半導体メサ部２を埋め込むように活性層の両側面上にキャリア漏れ防止層５０を成長する。この成長には、例えばＭＯＶＰＥやＭＢＥなどの気相成長法を用いることができる。次に、第１埋め込み層６０ａ、第２埋め込み層６０ｂをも順次成長する。ｐ型の不純物としては、例えばＺｎ等を用いることができる。ｎ型の不純物としては、例えばＳ、Ｓｅ及びＳｉ等が挙げられる。

次に、絶縁体層を除去した後、半導体メサ部２、キャリア漏れ防止層５０及び埋め込み層６０上に第１コンタクト層７０ａを、そして第1コンタクト層７０ａ上には第２導電型の第２コンタクト層７０ｂを順次成長する。次に、半導体メサ部２の位置に合わせた開口８０ａを有する絶縁体層８０を第２コンタクト層７０ｂ上に形成する。次に、例えば蒸着法やスパッタ法を用いて、開口８０ａ内の第２コンタクト層７０ｂ及び絶縁体層８０上に電極９０（例えば、アノード電極）を形成する。次に、第１導電型の半導体基板１０の裏面上に電極１００（例えば、カソード電極）を形成する。これにより、半導体光素子１が製造される。

以上、本発明の好適な実施形態及について説明してきたが、本実施形態は本発明の要旨を逸脱しない範囲で様々な変更が可能である。例えば、半導体光素子１は、ＬＥＤ、ファブリペロー型量子細線レーザ、量子箱レーザ、又は、量子箱活性層を有する面発光レーザ等であってもよい。本実施形態では、活性層３０は多重量子井戸構造（ＭＱＷ）を有しているが、バルク構造又は単一量子井戸構造（ＳＱＷ）を有してもよい。

本実施形態では、半導体基板１０の導電型はｎ型であるが、ｐ型であってもよい。この場合には、クラッド層２０及び第２埋め込み層６０ｂの導電型が、ｐ型に変更される。よって、クラッド層４０、コンタクト層７０、第１埋め込み層６０ａの導電型はｎ型であることが好ましい。

本実施形態では、半導体基板１０はＩｎＰ半導体材料からなるが、ＧａＡｓ半導体材料から構成されていてもよい。かかる場合、埋め込み層６０もＧａＡｓ半導体材料からなることが好ましい。

本実施形態では、半導体光素子１は開口８０ａを有する絶縁体層８０を備えているが、絶縁体層８０を備えなくてもよい。

本実施形態では、キャリア漏れ防止層５０がアンドープＧａ_ＸＩｎ_１−ＸＰからなるが、これに限られない。キャリア漏れ防止層５０は、ｐ型不純物がドープされた半導体材料から構成されていてもよい。この場合、キャリア漏れ防止層５０の抵抗が高くなるので、キャリア漏れを少なくすることができる。また、キャリア漏れ防止層５０がアンドープ半導体材料からなる場合と比べて、ｐ型不純物によってキャリア漏れ防止層５０のキャリア（電子）に対するポテンシャル障壁が全体的にさらに高くなり、高温動作時におけるキャリア（電子）オーバーフロー現象がより効果的に抑制される。したがって、漏れ防止層５０が、ｐ型不純物がドープされた半導体材料からなる場合も、高温動作時におけるキャリアリークの増加を抑えつつ活性層３０への閉じ込め効果を向上させることができる。

キャリア漏れ防止層５０は、例えばＺｎ、Ｃ、Ｂｅ等のｐ型不純物がドープされたＧａ_ＸＩｎ_１−ＸＰからなることが好ましい。また、キャリア漏れ防止層５０のｐ型不純物濃度は、例えば５×１０^１５ｃｍ^−３から１×１０^１９ｃｍ^−３であることが好ましい。

実施形態に係る半導体光素子を模式的に示す断面図である。 図１のII−II線におけるバンドギャップエネルギーを説明するための図である。

符号の説明

１…半導体光素子、１０…第１導電型の半導体基板、２０…第１導電型のクラッド層、３０…活性層、４０…第２導電型のクラッド層、５０…キャリア漏れ防止層、６０…埋め込み層、６０ａ…第１埋め込み層、６０ｂ…第２埋め込み層、７０ａ…第２導電型の第１コンタクト層、７０ｂ…第２導電型の第２コンタクト層、８０…絶縁体層、８０ａ…開口、９０…電極、１００…電極、Ｅ_ｇ１…活性層のバンドギャップエネルギー、Ｅ_ｇ２…第１埋め込み層のバンドギャップエネルギー、Ｅ_ｇ３…漏れ防止層のバンドギャップエネルギー、Ｅ_C…伝導帯のエネルギーレベル、Ｅ_V…価電子帯のエネルギーレベル。

Claims (5)

1. 半導体基板上に設けられており、活性層を含む半導体メサ部と、
   前記半導体メサ部の前記活性層の側面上に設けられており、前記半導体メサ部を埋め込む第１導電型の第１埋め込み層と、
   前記第１埋め込み層上に設けられた第２導電型の第２埋め込み層と、
   前記第１埋め込み層と前記半導体メサ部の前記活性層との間に設けられた第３埋め込み層と、を有し、
   前記第３埋め込み層が第１埋め込み層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有する、半導体光素子。
2. 前記第３埋め込み層がＧａＩｎＰ半導体材料からなる、請求項１に記載の半導体光素子。
3. 前記第３埋め込み層の厚みが５ｎｍ以上２０ｎｍ以下である、請求項２に記載の半導体光素子。
4. 前記第３埋め込み層がアンドープ半導体材料からなる、請求項１〜請求項３のいずれか一項に記載の半導体光素子。
5. 前記第３埋め込み層が、ｐ型不純物がドープされた半導体材料からなる、請求項１〜請求項３のいずれか一項に記載の半導体光素子。

Images