JP2009032865A - Electronic device, and method for manufacturing electronic device - Google Patents
Electronic device, and method for manufacturing electronic device Download PDFInfo
- Publication number
- JP2009032865A JP2009032865A JP2007194621A JP2007194621A JP2009032865A JP 2009032865 A JP2009032865 A JP 2009032865A JP 2007194621 A JP2007194621 A JP 2007194621A JP 2007194621 A JP2007194621 A JP 2007194621A JP 2009032865 A JP2009032865 A JP 2009032865A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic device
- conductive adhesive
- reflow
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、電子装置およびその製造方法に係り、特に基板の両面にはんだリフローを用いて実装される表面実装部品を備えた電子装置およびその実装方法に関する。 The present invention relates to an electronic device and a method for manufacturing the same, and more particularly to an electronic device including a surface-mounted component mounted on both surfaces of a substrate using solder reflow and a method for mounting the same.
近年、電子機器は小型化が進んでおり、その中に内蔵される基板は搭載部品の高密度化、小型化が図られており、これらを実現1つの方法として基板の両面に部品を搭載してきた。 In recent years, electronic devices have been miniaturized, and the board incorporated in the electronic equipment has been designed to increase the density and miniaturization of the mounted components. As one way to achieve these, components have been mounted on both sides of the substrate. It was.
基板の両面に部品を実装する方法としては下記に示す方法がある。まず、一方の基板面Aのランドに印刷などによりはんだを供給し、その上面に表面実装部品を搭載する。そして、赤外線や熱風などを用いたリフロー炉によりはんだを溶融させて基板のランドと部品の端子を接続させる。(1回目のリフロー工程)次に基板を反転させ、もう一方の基板面Bのランドに印刷などによりはんだを供給し、その上面に表面実装部品を搭載する。そして、リフロー炉によりはんだを溶融させて基板のランドと部品の端子を接続させる。(2回目のリフロー工程)
しかし、このような工程では2回目のリフロー工程時に基板面Aは下方向にあり、先に実装した部品を下方向にある状態ではんだが再溶融するので、はんだの表面張力より部品の自重の方が大きい部品は、基板より外れ落下するということがあった。この落下は、重量が大きい実装部品で確立が高くなることは当然である。
As a method for mounting components on both sides of the substrate, there are the following methods. First, solder is supplied to the land on one substrate surface A by printing or the like, and a surface-mounted component is mounted on the upper surface. Then, the solder is melted by a reflow furnace using infrared rays or hot air to connect the land of the substrate and the terminal of the component. (First reflow process) Next, the substrate is turned over, solder is supplied to the lands on the other substrate surface B by printing or the like, and a surface-mounted component is mounted on the upper surface. Then, the solder is melted by a reflow furnace to connect the land of the substrate and the terminal of the component. (Second reflow process)
However, in such a process, the substrate surface A is in the downward direction during the second reflow process, and the solder is remelted in a state where the previously mounted component is in the downward direction. Larger components sometimes fall off the board. Naturally, this drop is more likely to be established with heavy mounted components.
このため上記課題を解決する方法として下記に示す方法が知られている。即ち、特開平8−78837号公報(特許文献1)には、基板面Bに搭載される表面実装部品の底面にあたる位置の基板に孔を設け、基板面Bに部品を搭載しリフローした後に基板を反転させ、先に記載した孔に孔の側壁と搭載部品の底面を確実に接着する量の熱硬化性接着剤を塗布し、その上に部品を搭載し、リフロー工程においてリフロー加熱における温度カーブ特性を利用し、はんだの溶融温度に到達する以前に部品と基板を熱硬化性接着剤により結合、固定する方法が記載されている。 Therefore, the following methods are known as methods for solving the above problems. That is, in Japanese Patent Application Laid-Open No. 8-78837 (Patent Document 1), a hole is provided in a substrate corresponding to the bottom surface of a surface-mounted component mounted on the substrate surface B, the component is mounted on the substrate surface B, and the substrate is reflowed. , And apply the thermosetting adhesive in an amount sufficient to adhere the side wall of the hole and the bottom of the mounted component to the hole described above, mount the component on it, and the temperature curve for reflow heating in the reflow process A method is described in which properties are used to bond and fix a component and a substrate with a thermosetting adhesive before reaching the melting temperature of the solder.
また、特開平6−85452号公報(特許文献2)には、基板と表面実装部品(QFP)とをはんだ付けした後で表面実装部品と基板とに跨って熱硬化性接着剤を塗布して、部品の落下を防止する方法が記載されている。 In JP-A-6-85452 (Patent Document 2), after soldering a substrate and a surface mount component (QFP), a thermosetting adhesive is applied across the surface mount component and the substrate. A method for preventing the parts from falling is described.
また、特開平4−245495号公報(特許文献3)には、先に部品を搭載する基板面に用いるはんだを高融点のものを使用し、後に部品を搭載する基板面に用いるはんだを低融点のものを使用して、先にはんだ付けしたはんだを溶融させないことにより部品の落下を防止する方法が記載されている。 Japanese Patent Laid-Open No. 4-245495 (Patent Document 3) uses a solder having a high melting point that is used for a substrate surface on which a component is first mounted, and uses a solder having a low melting point that is used later on a substrate surface on which the component is mounted. The method of preventing the fall of components by not melting the previously soldered solder is described.
さらに、特開2005−166903号公報(特許文献4)には、表面実装部品に回路機能を有しないダミーリードを設けて、そのダミーリードと基板を耐熱性の接着剤により接着、固定することにより部品の落下を防止する方法が記載されている。 Furthermore, Japanese Patent Laid-Open No. 2005-166903 (Patent Document 4) provides a dummy lead that does not have a circuit function on a surface-mounted component, and the dummy lead and a substrate are bonded and fixed with a heat-resistant adhesive. A method for preventing the parts from falling is described.
しかし、特許文献1の方法では、基板に孔を設けるため基板の配線レイアウトに制約ができ高密度実装には不向きであり、また実装部品のモールド樹脂には離型剤が含有しているために部品裏面が接着剤に対してなじみが悪く、リフロー時に部品が落下することがある。
However, in the method of
また、特許文献2の方法でもモールド樹脂に含有している離型剤によりモールド樹脂と接着剤とのなじみが悪く、リフロー時に部品が落下することがある。 Further, in the method of Patent Document 2, the familiarity between the mold resin and the adhesive is poor due to the release agent contained in the mold resin, and the part may fall during reflow.
また、特許文献3の方法では、2種類のはんだを用いるためリフローの温度プロファイルが2種類必要であり、設定の切り替えを行うので工程が煩雑になってしまう。
Further, in the method of
さらに、特許文献4の方法では、回路機能を有しないダミーリードが必要であり市販品の表面実装部品にこの技術を適用することが困難である。
Furthermore, in the method of
本発明の目的は、上記した従来技術の課題を解決し、基板の両面に表面実装部品をリフローにより実装する際に、部品の落下を防止する実装構造を有する電子装置およびその製造方法を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems of the prior art and provide an electronic device having a mounting structure that prevents a component from dropping when a surface-mounted component is mounted on both surfaces of a substrate by reflow, and a method for manufacturing the same. There is.
上記目的を達成するために、本発明は、基板の両面に表面実装部品を搭載した電子装置において、前記基板の両面の内の少なくとも一方の面における、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定した組合せと導電性接着剤を用いて電気的に接続して固定した組合せとを有することを特徴とする。 In order to achieve the above object, according to the present invention, in an electronic device in which surface-mounted components are mounted on both surfaces of a substrate, a plurality of lands provided on the substrate on at least one surface of both surfaces of the substrate, In combination with a plurality of terminals of a surface mount component, the combination includes a combination that is electrically connected and fixed using solder and a combination that is electrically connected and fixed using a conductive adhesive .
また、本発明は、前記電子装置において、前記導電性接着剤を用いて接続して固定される前記ランドと前記端子との組合せは複数組であることを特徴とする。 According to the present invention, in the electronic device, there are a plurality of combinations of the land and the terminal that are connected and fixed using the conductive adhesive.
また、本発明は、前記電子装置において、前記導電性接着剤を用いて電気的に接続して固定される前記複数組は、前記表面実装部品の少なくとも一つの対角する位置に配置された前記ランドと前記端子との2組の組合せを含むことを特徴とする。 In the electronic device, the plurality of sets that are electrically connected and fixed using the conductive adhesive are arranged at at least one diagonal position of the surface mount component. It includes two combinations of a land and the terminal.
また、本発明は、前記電子装置において、前記導電性接着剤を用いて電気的に接続して固定される前記複数組は、前記表面実装部品の少なくとも端部に位置する前記ランドと前記端子との2組の組合せを含むことを特徴とする。 In the electronic device, the plurality of sets to be electrically connected and fixed using the conductive adhesive may include the land and the terminal located at least at an end portion of the surface mount component. These two combinations are included.
また、本発明は、前記電子装置において、前記はんだを用いて前記端子を接続して固定する前記ランドと前記導電性接着剤を用いて前記端子を接続して固定する前記ランドとが異なった形状であることを特徴とする。 According to the present invention, in the electronic device, the land for connecting and fixing the terminal using the solder is different from the land for connecting and fixing the terminal using the conductive adhesive. It is characterized by being.
また、本発明は、前記電子装置において、前記はんだを用いて前記端子を接続して固定する前記ランドの表面積が、前記導電性接着剤を用いて前記端子を接続して固定する前記ランドの表面積よりも小さいことを特徴とする。 In the electronic device, the surface area of the land for connecting and fixing the terminal using the solder is the surface area of the land for connecting and fixing the terminal using the conductive adhesive. It is characterized by being smaller than.
また、本発明は、前記電子装置において、前記基板の内層にはグランド層が内蔵され、前記表面実装部品のグランド端子は配線により前記グランド層と接続され、前記表面実装部品の共通の信号端子は他の配線により接続されていることを特徴とする。 In the electronic device, a ground layer is built in an inner layer of the substrate, a ground terminal of the surface mount component is connected to the ground layer by wiring, and a common signal terminal of the surface mount component is It is connected by other wiring.
また、本発明は、基板の両面に表面実装部品を搭載した電子装置において、前記基板の一方の面Aは、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定した組合せと導電性接着剤を用いて電気的に接続して固定した組合せとを有し、前記基板の他方の面Bは、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定したことを特徴とする。 The present invention is also directed to an electronic device having surface-mounted components mounted on both sides of a substrate, wherein one surface A of the substrate is a combination of a plurality of lands provided on the substrate and a plurality of terminals of the surface-mounted component. And the other surface B of the substrate is provided on the substrate. The combination of the substrate is electrically connected and fixed using a solder, and the combination is electrically connected and fixed using a conductive adhesive. In the combination of the plurality of lands formed and the plurality of terminals of the surface mount component, they are electrically connected and fixed using solder.
また、本発明は、リフローにより基板の両面に表面実装部品を実装する製造方法において、前記基板の一方の面Aに対して前記表面実装部品の一部の端子をリフローによりはんだ付けする第1の工程と、該第1の工程により前記基板の一方の面Aに対してリフローによりはんだ付けされなかった表面実装部品の端子に導電性接着剤を塗布する第2の工程と、前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする第3の工程とを有し、該第3の工程において、前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする際、リフローの温度プロファイルの予備加熱温度を利用してはんだが溶融する前に、前記第2の工程により前記一方の面Aに塗布された導電性接着剤を硬化させて電気的に接続させることを特徴とする。 According to the present invention, in the manufacturing method in which the surface mounting components are mounted on both surfaces of the substrate by reflow, a first terminal of the surface mounting components is soldered to the one surface A of the substrate by reflow. A second step of applying a conductive adhesive to a terminal of a surface-mounted component that has not been soldered to one surface A of the substrate by reflowing in the first step, and the other step of the substrate A third step of soldering the terminals of the surface-mounted component to the surface B by reflow, and in the third step, the terminals of the surface-mounted component are connected to the other surface B of the substrate. When soldering by reflow, before the solder is melted by using the preheating temperature of the reflow temperature profile, the conductive adhesive applied to the one surface A is cured by the second step. Characterized in that for electrically connecting.
また、本発明は、リフローにより基板の両面に表面実装部品を実装する製造方法において、前記基板の一方の面Aに対して表面実装部品の一部の端子を除きはんだを供給し、残りの端子に導電性接着剤を塗布しリフローによりはんだ付けする第4の工程と、前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする第5の工程とを有し、
該第4の工程において、前記基板の一方の面Aに対して前記表面実装部品の端子をリフローによりはんだ付けする際、リフローの温度プロファイルの予備加熱温度を利用してはんだが溶融する前に、前記第4の工程により前記一方の面Aに塗布された導電性接着剤を硬化させて電気的に接続させることを特徴とする。
Further, the present invention provides a method for mounting surface-mounted components on both surfaces of a substrate by reflow, supplying solder to one surface A of the substrate excluding some terminals of the surface-mounted components, and remaining terminals A fourth step of applying a conductive adhesive to the surface and soldering by reflow, and a fifth step of soldering the terminals of the surface-mounted component to the other surface B of the substrate by reflow,
In the fourth step, when soldering the terminal of the surface-mounted component to one surface A of the substrate by reflow, before the solder is melted using the preheating temperature of the reflow temperature profile, The conductive adhesive applied to the one surface A in the fourth step is cured and electrically connected.
本発明によれば、表面実装部品を基板の両面に実装する際に、当該表面実装部品の端子(例えばリードや電極)をはんだと導電性接着剤との組み合わせを用いて、基板(例えばその電極)へ電気的に接続して、接着、固定することにより当該はんだの2回目のリフロー時に基板の下面側に搭載されている表面実装部品の落下を、有効に防止することができる。 According to the present invention, when a surface mount component is mounted on both sides of a substrate, a terminal (for example, a lead or an electrode) of the surface mount component is used by using a combination of solder and a conductive adhesive. ) Is electrically connected, and is bonded and fixed, so that it is possible to effectively prevent the surface-mounted component mounted on the lower surface side of the board from dropping at the time of the second reflow of the solder.
以下、本発明を実施するための最良の形態を、図を参照しながら説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
図1は本発明に係る基板の両面に半導体装置(表面実装部品)が実装されて構成される電子装置の実施例1の基板のA面の外観を示す斜視図である。図1において、1は基板、2a、2bは基板上に配設された複数のランド、3は基板1の両面に実装される半導体素子(図示せず)を内蔵した半導体装置(表面実装部品)、4は基板1の両面に実装される夫々の半導体装置3に形成された複数のリード(端子)、5は基板1の両面に形成された複数のランド2bと複数のリード4との組合せをそれぞれ接続するためのはんだ、6は基板1のA面に形成された複数のランド2aと複数のリード(端子)4との組合せをそれぞれ接続するための導電性接着剤である。図1及び図2に示すように、半導体装置(表面実装部品)3の少なくとも一つの対角する位置に配置された(設けられた)例えば2組のランド2aとリード(端子)4とはそれぞれ導電性接着剤6を用いて接続して固定され、他のランド2bとリード(端子)4とはそれぞれはんだを用いて接続して固定される。即ち、基板1のA面側においては、複数組のランド2aとリード(端子)4とは、導電性接着剤6を用いて接続して固定され、他のランド2bとリード(端子)4とはそれぞれはんだを用いて接続して固定される。他方、基板1のB面側においては、全てのランド2bとリード(端子)4とはそれぞれはんだを用いて接続して固定される。
FIG. 1 is a perspective view showing an external appearance of an A surface of a substrate of Example 1 of an electronic device constituted by mounting a semiconductor device (surface mount component) on both surfaces of a substrate according to the present invention. In FIG. 1, 1 is a substrate, 2a and 2b are a plurality of lands disposed on the substrate, and 3 is a semiconductor device (surface mount component) incorporating semiconductor elements (not shown) mounted on both sides of the
図2は本発明の実施例1の基板のA面を示す平面図である。図2中には、図3で説明する実施例1の工程を説明するための断面の位置をあらわすA−Aラインが記載されている。この位置は、半導体装置(表面実装部品)3の端部に位置する、はんだ5で接続しているリード(端子)4と導電性接着剤6で接続しているリード4との中心を通る位置である。
FIG. 2 is a plan view showing the A surface of the substrate according to the first embodiment of the present invention. In FIG. 2, an AA line showing the position of a cross section for explaining the process of the
図3は本発明の実施例1の実装方法(製造方法)の工程を表す断面図である。断面図は、半導体装置3の中にあるインナーリード、金線、半導体素子は省略した。図3(a)では、基板1のA面に配置されているランド2b上にはんだ5を印刷する。図3(b)では、基板1のA面に半導体装置(表面実装部品)3を搭載する。図3(c)では、リフロー炉によりはんだ5は、溶融され、基板1のA面のランド2bと基板1のA面に搭載された半導体装置3のリード4とは電気的に接続されて接着、固定される。図3(d)では、リード4と未接続であった複数組である例えば2組のランド2a上に導電性接着剤6を塗布する。塗布する方法としては、基板1のA面には部品が既に搭載されているので印刷方式は困難なため、ディスペンサを用いた方法が一般的である。図3(e)では、まず基板1を上下反転させる。そして、基板1のB面に配置されているランド2b上にはんだ5を印刷し、その上に半導体装置3を搭載する。図3(f)では、リフロー炉の温度プロファイルの予備加熱工程で基板1のA面に塗布した導電性接着剤6を硬化させ、基板1のA面のランド2aと基板1のA面に搭載された半導体装置3のリード4とが電気的に接続されて接着、固定される。そして、リフロー炉の温度プロファイルの本加熱工程で基板1のB面上に印刷したはんだ5は溶融され、ランド2bとリード4は電気的に接続されて接着、固定される。
FIG. 3 is a cross-sectional view showing a process of the mounting method (manufacturing method) of the first embodiment of the present invention. In the sectional view, inner leads, gold wires, and semiconductor elements in the
図4は、リフロー炉内に投入された基板の温度プロファイルのイメージ図を示す。横軸は表面実装部品3を搭載した基板1がリフロー炉内に投入されてからの経過時間、縦軸は基板温度を示す。図4中に記載されている記号は、はんだの融点を表すT0、予備加熱温度T1、本加熱時の最高温度T2、予備加熱工程時間S1、本加熱工程時間S2である。導電性接着剤6はT1の温度でS1の時間で硬化させる。そして、温度がT0以上になりはんだが再溶融を開始しても、表面実装部品は導電性接着剤で基板に固定されているので基板1から落下するのを防止できる。
FIG. 4 shows an image diagram of the temperature profile of the substrate placed in the reflow furnace. The horizontal axis represents the elapsed time since the
上記のように構成、実装することにより、2回目のリフローで、基板下面のA面のはんだ5も一斉に溶融するが、半導体装置3のリード4とランド2aは導電性接着剤6により接着、固定されているので部品落下を有効に防止することができる。
By configuring and mounting as described above, the
図10は本実施例1の断面構造を表す断面図である。基板1の内層にはグランド層9が内蔵され、基板1の両面には半導体装置(表面実装部品)3が搭載されている。半導体装置3のグランド端子はランドを介して配線10aによりグランド層9と接続され、共通の信号端子はランドを介して配線10bにより接続される。
FIG. 10 is a cross-sectional view illustrating a cross-sectional structure of the first embodiment. A
上記のような構造にすることにより、配線を短くすることができノイズを低減する効果がある。また、配線の自由度が増えるため配線レイアウトが容易になるという効果もある。 With the above structure, the wiring can be shortened and the noise can be reduced. Further, since the degree of freedom of wiring is increased, there is an effect that the wiring layout becomes easy.
ここで、導電性接着剤を使用する箇所、接続面積を決定する場合に考慮すべき点について述べる。図11は導電性接着剤の強度評価(シェア試験)をするための構成を表す断面図である。基板1のランド2aにはチップ部品(表面実装部品)を模擬したCuブロック11が導電性接着剤6を介して接続されており、ツール12を矢印の方向に移動させることによりCuブロック11を押して破壊したときのシェア強度を測定した。
Here, points to be considered when determining the location where the conductive adhesive is used and the connection area will be described. FIG. 11 is a cross-sectional view showing a configuration for conducting strength evaluation (shear test) of a conductive adhesive. A Cu block 11 simulating a chip component (surface mounted component) is connected to the
図12は図11で測定したシェア強度の結果である。評価した導電性接着剤は、はんだ代替用として販売されているもので、樹脂Aはナミックス社製のH9626、樹脂Bはエマーソン&カミング社製のCE−3920である。この結果からシェア強度は、1kgf/mm2以上あることがわかった。この値を利用して導電性接着剤を使用する箇所、接続面積を決定すればよい。 FIG. 12 shows the result of the shear strength measured in FIG. The evaluated conductive adhesive is sold as a substitute for solder. Resin A is H9626 manufactured by NAMICS, and resin B is CE-3920 manufactured by Emerson & Cumming. From this result, it was found that the shear strength was 1 kgf / mm 2 or more. What is necessary is just to determine the location and connection area which use a conductive adhesive using this value.
但し、半導体装置3のリード4の剛性が小さい場合は対角する位置に2本以上のリードを導電性接着剤を用いて固定する必要があるのは言うまでもない。また、新規に導電性接着剤を採用する場合は、同様な試験を行い基準となる値を測定する必要があることは言うまでもない。
However, it goes without saying that when the rigidity of the
上述した本実施例に用いられる導電性接着剤の主成分の接着剤は、2次リフロー時に溶けないことが前提であり、再軟化温度がリフロー温度より高い熱可塑性樹脂、もしくは熱硬化性樹脂を用いるのは言うまでもない。また、導電性接着剤はディスペンサなどで塗布するので、塗布する箇所が少ない方が工程時間を短縮することができる。故にはんだで接続された端子数(電極数)は、導電性接着剤を用いて接続された端子数(電極数)より同数以上であることは言うまでもない。 The adhesive as the main component of the conductive adhesive used in the embodiment described above is based on the premise that it does not melt during secondary reflow, and a thermoplastic resin or a thermosetting resin whose resoftening temperature is higher than the reflow temperature. Needless to say, it is used. In addition, since the conductive adhesive is applied by a dispenser or the like, the process time can be shortened when there are few places to apply. Therefore, it goes without saying that the number of terminals (number of electrodes) connected by solder is equal to or more than the number of terminals (number of electrodes) connected using a conductive adhesive.
従って、本実施例1では導電性接着剤6で接続している箇所は2ヶ所であるが、それ以上でも良い。但し、前述したように、導電性接着剤はディスペンサなどで塗布するので、塗布する箇所が少ない方が工程時間を短縮することができる。このことから、塗布する箇所は少ない方が良いので落下する可能性がない半導体装置にはこの構造にする必要がなく、落下防止する半導体装置でも必要最低限にすることが重要である。また、8ピンのSOPで説明したが、多ピンのSOPや形状が異なるSOJ、QFPなどの半導体装置にも適用できることは言うまでもない。
Therefore, in Example 1, there are two places connected by the
図5は本発明に係る基板の両面にチップ部品(表面実装部品)が実装されて構成される電子装置の実施例2の基板のA面の外観を示す斜視図である。基板1にはランド2a、2bが設置されており、ランド2aには導電性接着剤6、ランド2bにははんだ5を介してチップ部品(表面実装部品)7の電極(端子)8のそれぞれと電気的に接続されている。
FIG. 5 is a perspective view showing the external appearance of the A surface of the substrate of Example 2 of the electronic device configured by mounting chip components (surface mounted components) on both surfaces of the substrate according to the present invention. The
図6は本発明の実施例2の基板のA面を示す平面図である。図中には、図7で説明する実施例2の工程を説明するための断面の位置をあらわすB−Bラインが記載されている。この位置は、はんだ5で接続している一方の電極(端子)8の中心と導電性接着剤6で接続している他方の電極(端子)8の中心とを通る位置である。
FIG. 6 is a plan view showing the A surface of the substrate according to the second embodiment of the present invention. In the drawing, a BB line representing the position of the cross section for explaining the process of the embodiment 2 described in FIG. 7 is described. This position is a position passing through the center of one electrode (terminal) 8 connected by the
図7は本発明の実施例2の実装方法(製造方法)の工程を表す断面図である。図7(a)では、基板1のA面に配置されているランド2b上にはんだ5を印刷し、ランド2a上に導電性接着剤6を塗布する。図7(b)では、基板1のA面にチップ部品(表面実装部品)7を搭載する。図7(c)では、リフロー炉の温度プロファイルの予備加熱工程で基板1のA面に塗布した導電性接着剤6を硬化させ、ランド2aと電極(端子)8とが導電性接着剤6により電気的に接続されて接着、固定される。そして、リフロー炉の温度プロファイルの本加熱工程で基板1のA面上に印刷したはんだ5は溶融され、ランド2bと電極(端子)8とがはんだ5により電気的に接続されて接着、固定される。図7(d)では、まず基板1を上下反転させる。そして、基板1のB面に配置されているランド2b上にはんだ5を印刷し、その上にチップ部品7を搭載する。図7(e)では、リフロー炉の温度プロファイルの本加熱工程で基板1のB面上に印刷したはんだ5は溶融され、ランド2bと電極(端子)8とがはんだ5により電気的に接続されて接着、固定される。
FIG. 7 is a cross-sectional view showing a process of the mounting method (manufacturing method) of the second embodiment of the present invention. In FIG. 7A, the
上記のように構成、実装することにより、2回目のリフローで、基板下面のA面のはんだ5も一斉に溶融するが、チップ部品7の電極(端子)8とランド2aとは導電性接着剤6により接着、固定されているので部品落下を有効に防止することができる。
By configuring and mounting as described above, the
本実施例2は、2電極であるチップ部品で説明したが、リードや電極などの端子が少ない表面実装部品に有効な方法であり、端子数(リード数)が少ない半導体装置や電解コンデンサ、コイルなどにも適用できるのは言うまでもない。その他の構成及び効果は実施例1と同じであるので、説明を省略する。 Although the second embodiment has been described with a chip component having two electrodes, it is an effective method for a surface mount component having a small number of terminals such as leads and electrodes, and a semiconductor device, electrolytic capacitor, and coil having a small number of terminals (number of leads). Needless to say, it can also be applied. Other configurations and effects are the same as those of the first embodiment, and thus description thereof is omitted.
図8は本発明に係る基板の両面に半導体装置(表面実装部品)が実装されて構成される電子装置の実施例3の基板のA面の外観を示す斜視図である。本実施例3の特徴は、はんだが接続される基板のランドと導電性接着剤が接続される基板のランドが異なった形状に構成したことである。図8の構成では、導電性接着剤6が塗布されるランド2aは、はんだ5が印刷されるランド2bより例えば表面積が大きな形状になっている。
FIG. 8 is a perspective view showing the external appearance of the A surface of the substrate of Example 3 of the electronic device configured by mounting the semiconductor device (surface mount component) on both surfaces of the substrate according to the present invention. The feature of the third embodiment is that the land of the substrate to which the solder is connected and the land of the substrate to which the conductive adhesive is connected are formed in different shapes. In the configuration of FIG. 8, the
このような構造にすることにより、導電性接着剤6の塗布が容易になるという効果がある。また、導電性接着剤6の塗布量を多くすることができるので、重量が重い部品でも導電性接着剤の塗布する箇所を少なくでき塗布時間を短縮する効果もある。その他の構成及び効果は実施例1と同じであるので、説明を省略する。
With such a structure, there is an effect that the application of the
図9は本発明に係る基板の両面に半導体装置(表面実装部品)が実装されて構成される電子装置の実施例4の基板のA面の外観を示す斜視図である。本実施例4の特徴は、半導体装置3の端部(角部)に設けられたリード(端子)4を導電性接着剤6によりランド2aに電気的に接続して固定する構成としたことである。即ち、半導体装置3に設けられたリード(端子)4のうち、最も外側である端部(角部)の4本は導電性接着剤6により電気的に接続してランド2aに固定され、それ以外のリード4ははんだ5によりランド2bに電気的に接続して固定される。
FIG. 9 is a perspective view showing the external appearance of the A surface of the substrate of Example 4 of the electronic device configured by mounting the semiconductor device (surface mount component) on both surfaces of the substrate according to the present invention. The feature of the fourth embodiment is that the lead (terminal) 4 provided at the end (corner) of the
このような構造にすることにより、温度サイクル信頼性を考えたときに最大応力は、最も外側である端部(角部)の接続部に発生する。そのような箇所に一般的にはんだに比べヤング率の小さい(やわらかい)導電性接着剤を用いることにより応力を緩和し、接続寿命を長くする効果もある。その他の構成及び効果は実施例1と同じであるので、説明を省略する。 By adopting such a structure, the maximum stress is generated at the outermost end (corner) connection portion when temperature cycle reliability is considered. By using a conductive adhesive having a smaller Young's modulus (softer) than solder in such places, stress can be relieved and the connection life can be extended. Other configurations and effects are the same as those of the first embodiment, and thus description thereof is omitted.
1…基板、2a、2b…ランド、3…半導体装置(表面実装部品)、4…リード(端子)、5…はんだ、6…導電性接着剤、7…チップ部品(表面実装部品)、8…電極(端子)、9…グランド層、10a、10b…配線、11…Cuブロック、12…ツール。
DESCRIPTION OF
Claims (10)
前記基板の両面の内の少なくとも一方の面における、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定した組合せと導電性接着剤を用いて電気的に接続して固定した組合せとを有することを特徴とする電子装置。 In electronic devices with surface-mounted components on both sides of the board,
In a combination of a plurality of lands provided on the substrate and a plurality of terminals of the surface mount component on at least one surface of both surfaces of the substrate, a combination electrically connected and fixed using solder An electronic device comprising: a combination electrically connected and fixed using a conductive adhesive.
前記導電性接着剤を用いて接続して固定される前記ランドと前記端子との組合せは複数組であることを特徴とする電子装置。 The electronic device according to claim 1,
An electronic device comprising a plurality of combinations of the land and the terminal connected and fixed using the conductive adhesive.
前記導電性接着剤を用いて電気的に接続して固定される前記複数組は、前記表面実装部品の少なくとも一つの対角する位置に配置された前記ランドと前記端子との2組の組合せを含むことを特徴とする電子装置。 The electronic device according to claim 2.
The plurality of sets that are electrically connected and fixed using the conductive adhesive include two sets of combinations of the land and the terminal arranged at at least one diagonal position of the surface mount component. An electronic device comprising:
前記導電性接着剤を用いて電気的に接続して固定される前記複数組は、前記表面実装部品の少なくとも端部に位置する前記ランドと前記端子との2組の組合せを含むことを特徴とする電子装置。 The electronic device according to claim 2.
The plurality of sets electrically connected and fixed using the conductive adhesive include a combination of two sets of the land and the terminal located at at least an end of the surface mount component. Electronic device to play.
前記はんだを用いて前記端子を接続して固定する前記ランドと前記導電性接着剤を用いて前記端子を接続して固定する前記ランドとが異なった形状であることを特徴とする電子装置。 The electronic device according to claim 1,
The electronic device according to claim 1, wherein the land for connecting and fixing the terminal using the solder and the land for connecting and fixing the terminal using the conductive adhesive have different shapes.
前記はんだを用いて前記端子を接続して固定する前記ランドの表面積が、前記導電性接着剤を用いて前記端子を接続して固定する前記ランドの表面積よりも小さいことを特徴とする電子装置。 The electronic device according to claim 5.
An electronic device, wherein a surface area of the land for connecting and fixing the terminal using the solder is smaller than a surface area of the land for connecting and fixing the terminal using the conductive adhesive.
前記基板の内層にはグランド層が内蔵され、前記表面実装部品のグランド端子は配線により前記グランド層と接続され、前記表面実装部品の共通の信号端子は他の配線により接続されていることを特徴とする電子装置。 The electronic device according to claim 1,
A ground layer is built in the inner layer of the substrate, ground terminals of the surface mount component are connected to the ground layer by wiring, and common signal terminals of the surface mount component are connected by other wiring. An electronic device.
前記基板の一方の面Aは、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定した組合せと導電性接着剤を用いて電気的に接続して固定した組合せとを有し、
前記基板の他方の面Bは、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定したことを特徴とする電子装置。 In electronic devices with surface-mounted components on both sides of the board,
One surface A of the substrate is a combination of a plurality of lands provided on the substrate and a plurality of terminals of the surface mount component, and a combination electrically connected and fixed using solder and a conductive adhesive A combination that is electrically connected and fixed using
The other surface B of the board is electrically connected and fixed using solder in a combination of a plurality of lands provided on the board and a plurality of terminals of the surface mount component. apparatus.
前記基板の一方の面Aに対して前記表面実装部品の一部の端子をリフローによりはんだ付けする第1の工程と、
該第1の工程により前記基板の一方の面Aに対してリフローによりはんだ付けされなかった表面実装部品の端子に導電性接着剤を塗布する第2の工程と、
前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする第3の工程とを有し、
該第3の工程において、前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする際、リフローの温度プロファイルの予備加熱温度を利用してはんだが溶融する前に、前記第2の工程により前記一方の面Aに塗布された導電性接着剤を硬化させて電気的に接続させることを特徴とする電子装置の製造方法。 In the manufacturing method of mounting surface mount components on both sides of the board by reflow,
A first step of soldering some of the terminals of the surface-mounted component to one surface A of the substrate by reflow;
A second step of applying a conductive adhesive to the terminals of the surface-mounted component that has not been soldered by reflow to the one surface A of the substrate in the first step;
A third step of soldering the terminals of the surface mount component to the other surface B of the substrate by reflowing,
In the third step, when soldering the terminals of the surface mount component to the other surface B of the substrate by reflow, before the solder is melted using the preheating temperature of the reflow temperature profile, A method of manufacturing an electronic device, comprising: curing and electrically connecting the conductive adhesive applied to the one surface A in the second step.
前記基板の一方の面Aに対して表面実装部品の一部の端子を除きはんだを供給し、残りの端子に導電性接着剤を塗布しリフローによりはんだ付けする第4の工程と、
前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする第5の工程とを有し、
該第4の工程において、前記基板の一方の面Aに対して前記表面実装部品の端子をリフローによりはんだ付けする際、リフローの温度プロファイルの予備加熱温度を利用してはんだが溶融する前に、前記第4の工程により前記一方の面Aに塗布された導電性接着剤を硬化させて電気的に接続させることを特徴とする電子装置の製造方法。 In the manufacturing method of mounting surface mount components on both sides of the board by reflow,
A fourth step of supplying solder to one surface A of the substrate except for some terminals of the surface mount component, applying a conductive adhesive to the remaining terminals, and soldering by reflow;
A fifth step of soldering the terminals of the surface mount component to the other surface B of the substrate by reflowing,
In the fourth step, when soldering the terminal of the surface-mounted component to one surface A of the substrate by reflow, before the solder is melted using the preheating temperature of the reflow temperature profile, A method for manufacturing an electronic device, comprising: curing and electrically connecting the conductive adhesive applied to the one surface A in the fourth step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007194621A JP2009032865A (en) | 2007-07-26 | 2007-07-26 | Electronic device, and method for manufacturing electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007194621A JP2009032865A (en) | 2007-07-26 | 2007-07-26 | Electronic device, and method for manufacturing electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009032865A true JP2009032865A (en) | 2009-02-12 |
Family
ID=40403078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007194621A Pending JP2009032865A (en) | 2007-07-26 | 2007-07-26 | Electronic device, and method for manufacturing electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009032865A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038066A1 (en) * | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | Power semiconductor device |
CN109491111A (en) * | 2017-09-12 | 2019-03-19 | 松下知识产权经营株式会社 | The manufacturing method of apparatus for mounting component and installation base plate |
CN111954392A (en) * | 2019-05-15 | 2020-11-17 | 株式会社小糸制作所 | Electronic component mounting substrate and method for manufacturing same |
CN114271038A (en) * | 2019-08-23 | 2022-04-01 | 株式会社富士 | Electronic circuit device and method for manufacturing the same |
-
2007
- 2007-07-26 JP JP2007194621A patent/JP2009032865A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038066A1 (en) * | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | Power semiconductor device |
CN104604344A (en) * | 2012-09-07 | 2015-05-06 | 三菱电机株式会社 | Power semiconductor device |
US9620444B2 (en) | 2012-09-07 | 2017-04-11 | Mitsubishi Electric Corporation | Power semiconductor device |
CN109491111A (en) * | 2017-09-12 | 2019-03-19 | 松下知识产权经营株式会社 | The manufacturing method of apparatus for mounting component and installation base plate |
CN109491111B (en) * | 2017-09-12 | 2022-12-02 | 松下知识产权经营株式会社 | Component mounting device and method for manufacturing mounting substrate |
CN111954392A (en) * | 2019-05-15 | 2020-11-17 | 株式会社小糸制作所 | Electronic component mounting substrate and method for manufacturing same |
JP2020188160A (en) * | 2019-05-15 | 2020-11-19 | 株式会社小糸製作所 | Electronic component mounting substrate and manufacturing method therefor |
JP7352377B2 (en) | 2019-05-15 | 2023-09-28 | 株式会社小糸製作所 | Electronic component mounting board and its manufacturing method |
CN111954392B (en) * | 2019-05-15 | 2024-10-25 | 株式会社小糸制作所 | Electronic component mounting board and method for manufacturing the same |
CN114271038A (en) * | 2019-08-23 | 2022-04-01 | 株式会社富士 | Electronic circuit device and method for manufacturing the same |
CN114271038B (en) * | 2019-08-23 | 2024-05-03 | 株式会社富士 | Electronic circuit device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8338715B2 (en) | PCB with soldering pad projections forming fillet solder joints and method of production thereof | |
US20130329391A1 (en) | Printed wiring board, electronic device, and method for manufacturing electronic device | |
JPH04192596A (en) | Mounting structure of electronic component | |
JP2009032865A (en) | Electronic device, and method for manufacturing electronic device | |
US8218333B2 (en) | Printed circuit board and mounting structure for surface mounted device | |
JP2004288820A (en) | Electronic-circuit module and its manufacturing method | |
JP2008288490A (en) | Process for producing built-in chip substrate | |
CN100391318C (en) | Electronic device with switching structure and switching method thereof | |
JPH11345826A (en) | Semiconductor device, method of manufacturing semiconductor device, and method of mounting semiconductor device | |
JPH11163489A (en) | Mounting structure of electronic component | |
JP2003249746A (en) | Printed wiring board | |
JP4381657B2 (en) | Circuit board and electronic component mounting method | |
JP2006066811A (en) | Mask for solder printing, method for mounting component | |
JP2007258654A (en) | Circuit board land connection method and the circuit board | |
JP2007324214A (en) | Solder joint component mounting structure, portable electronic device having solder joint component mounting structure, and underfill agent filling confirmation method in solder joint component mounting structure | |
JP3136997U (en) | Three-dimensional mounting structure for electronic components | |
JP2009231467A (en) | Board unit, electronic apparatus, and board unit manufacturing method | |
JP2004146476A (en) | Structure of printed circuit board and piezoelectric oscillator using the same | |
JPH07297526A (en) | Printed-circuit board | |
US20070148950A1 (en) | Object and bonding method thereof | |
JPH1140918A (en) | Ceramics element, component-mounting board and wiring board | |
JP2004048072A (en) | Resin wiring board and its manufacture | |
JP3834118B2 (en) | Soldering method | |
JP2006041121A (en) | Electronic component with lead terminal and method of packaging electronic component | |
JP2003060336A (en) | Method for mounting semiconductor device and semiconductor package |