JP2009032730A

JP2009032730A - 半導体装置

Info

Publication number: JP2009032730A
Application number: JP2007192207A
Authority: JP
Inventors: Yoshikazu Nakagawa; 義和中川
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2007-07-24
Filing date: 2007-07-24
Publication date: 2009-02-12

Abstract

【課題】上層配線と下層配線との間の絶縁耐圧を一定以上に維持しつつ、それ以外の部分の層間絶縁膜の膜厚を小さくすることができる、半導体装置を提供する。
【解決手段】半導体基板１上には、ソース配線１０が形成されている。ソース配線１０上には、第２層間絶縁膜１２および第３層間絶縁膜１４が積層されている。第３層間絶縁膜１４上には、ドレイン配線１５が形成されている。ドレイン配線１５は、平面視でソース配線１０と交差し、少なくともこの交差部分が第３層間絶縁膜１４から浮いた状態で離間している。第３層間絶縁膜１４とドレイン配線１５との間には、隙間１６が生じている。この隙間１６には、低誘電率体１７が設けられている。
【選択図】図１

Description

この発明は、多層配線構造を有する半導体装置に関する。

たとえば、電気機器の電源をコントロールするための半導体装置として、高耐圧素子と制御回路とを１つのチップに集積した、いわゆるインテリジェント・パワー・デバイスが知られている。
このインテリジェント・パワー・デバイスでは、半導体基板上に複数の配線層を積層した多層配線構造が採用されている。各配線層は、高耐圧素子のための配線層および制御回路のための配線層として共有される。そのため、各配線層を絶縁分離するための層間絶縁膜は、高耐圧素子の上層配線と下層配線との間で絶縁破壊が生じない膜厚に設定されている。
特開２０００−２００９０５号公報

最近、インテリジェント・パワー・デバイスにおいても、チップサイズの縮小の要求から、各素子の微細化が検討されている。素子の微細化に伴い、配線、配線と素子とを電気的に接続するためのコンタクトホール、および各配線間を電気的に接続するためのビアホールを微細化する必要が生じる。微細なコンタクトホールやビアホールを形成するためには、層間絶縁膜の膜厚を小さくしなければならない。

しかし、層間絶縁膜の膜厚を小さくすると、絶縁耐圧が小さくなるため、高耐圧素子の上層配線と下層配線との間で絶縁破壊を生じるおそれがある。また、層間絶縁膜の膜厚を小さくすると、上層配線と下層配線との間に生じる寄生容量が増大する。寄生容量の増大は、制御回路に含まれるＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタにおいて問題となる。

寄生容量の増大を抑えるために、層間絶縁膜の材料として、一般的に用いられるＳｉＯ₂（酸化シリコン）よりも誘電率の低いＬｏｗ−ｋ膜材料を用いることが考えられる。しかしながら、Ｌｏｗ−ｋ膜材料を用いると、層間絶縁膜の絶縁耐圧がさらに低下してしまう。
そこで、本発明の目的は、高電圧のかかる上層配線と下層配線との間の絶縁耐圧を一定以上に維持しつつ、それ以外の部分の層間絶縁膜の膜厚を小さくすることができる、半導体装置を提供することである。

上記目的を達成するための請求項１記載の発明は、基板と、前記基板上に形成された下層配線と、前記下層配線上に積層された層間絶縁膜と、前記層間絶縁膜上に形成され、平面視で前記下層配線と交差し、少なくとも当該交差する部分が前記層間絶縁膜から浮いた状態で離間する上層配線と、前記層間絶縁膜と前記上層配線との間に形成される隙間を埋め尽くし、前記層間絶縁膜の材料以下の誘電率を有する材料からなる低誘電率体とを備える、半導体装置である。

この構成によれば、基板上には、下層配線が形成されている。下層配線上には、層間絶縁膜が積層されている。層間絶縁膜上には、上層配線が形成されている。上層配線は、平面視で下層配線と交差し、少なくともこの交差部分が層間絶縁膜から浮いた状態で離間している。そのため、層間絶縁膜と上層配線との間には、隙間が生じている。この隙間は、層間絶縁膜の材料以下の誘電率を有する材料からなる低誘電率体で埋め尽くされている。これにより、上層配線と下層配線との間での絶縁耐圧の向上を図ることができる。したがって、高電圧のかかる上層配線と下層配線との間での絶縁耐圧を一定以上に維持しつつ、それ以外の部分の層間絶縁膜の膜厚を小さくすることができる。層間絶縁膜の膜厚を小さくすることにより、層間絶縁膜に設けられるコンタクトホールやビアホールの微細化を図ることができる。その結果、この半導体装置が有する素子の微細化を図ることができる。

層間絶縁膜と低誘電率体とは、誘電率の等しい材料（たとえば、同じ材料）で構成してもよいし、層間絶縁膜の材料よりも誘電率の低い材料で低誘電率体を構成してもよい。たとえば、層間絶縁膜をＳｉＯ₂で構成し、低誘電率体をＬｏｗ−ｋ膜材料（ＳｉＯＣ，ＳｉＯＦなど）で構成すれば、十分な耐圧を確保することができる。
請求項２に記載の発明は、前記基板に作り込まれたＤＭＯＳ（Double diffused Metal Oxide Semiconductor）トランジスタをさらに備え、前記下層配線は、前記ＤＭＯＳトランジスタのソース領域と電気的に接続されるソース配線を含み、前記上層配線は、前記ＤＭＯＳトランジスタのドレイン領域に電気的に接続されるドレイン配線であり、平面視で前記ソース配線と交差し、前記ＤＭＯＳトランジスタのドリフト領域を横切って設けられており、前記ソース配線および前記ドリフト領域と対向する部分が前記層間絶縁膜から浮いた状態で離間している、請求項１に記載の半導体装置である。

この構成によれば、ドレイン配線は、平面視でソース配線と交差し、また、ＤＭＯＳトランジスタのドリフト領域を横切っている。ドレイン配線におけるソース配線と対向する部分（平面視でソース配線と交差する部分）およびドリフト領域を横切る部分は、層間絶縁膜から浮いた状態で離間しており、その隙間には低誘電率体が埋められている。ドレイン配線とソース配線との間に低誘電率体が介在されることにより、それらの間での絶縁耐圧を向上させることができる。これにより、ドレイン配線に高電圧（たとえば、１００Ｖ以上）が印加され、ドレイン配線とソース配線との間に大きな電位差が生じたときに、ドレイン配線とソース配線との間で層間絶縁膜の絶縁破壊が生じるのを防止することができる。また、低誘電率体がドレイン配線とドリフト領域との間に介在されることにより、ドレイン配線に高電圧が印加されたときに、ドリフト領域に誘起される電荷の量を低減することができる。その結果、誘起された電荷に起因するＤＭＯＳトランジスタの耐圧の低下を防止することができる。

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構造を模式的に示す断面図である。
半導体装置は、半導体基板１を備えている。この半導体基板１は、たとえば、Ｓｉ（シリコン）からなる。
半導体基板１上には、Ｎ^-型（低濃度Ｎ型）エピタキシャル層２が積層されている。Ｎ^-型エピタキシャル層２には、その積層方向に貫通して、図示しない平面視矩形環状のディープトレンチが形成されている。このディープトレンチによって、ディープトレンチに囲まれる領域３は、その周囲から分離（素子分離）されている。そして、その領域３は、高耐圧ＤＭＯＳトランジスタが形成されるトランジスタ形成領域とされている。

トランジスタ形成領域３において、Ｎ^-型エピタキシャル層２の表層部には、Ｐ型ボディ拡散領域４とＮ⁺型（高濃度Ｎ型）ドレイン拡散領域５とが間隔を空けて形成されている。また、Ｐ型ボディ拡散領域４の表層部には、Ｎ⁺型ソース領域６が形成されている。Ｎ^-型エピタキシャル層２の表層部において、Ｐ型ボディ拡散領域４とディープトレンチとの間、およびＰ型ボディ拡散領域４とＮ⁺型ドレイン拡散領域５との間には、ＬＯＣＯＳ７が形成されている。さらに、Ｎ^-型エピタキシャル層２上には、ポリシリコンからなるゲート電極８が形成されている。このゲート電極８は、その一端が、Ｐ型ボディ拡散領域４とＮ⁺型ドレイン拡散領域５との間に配置されたＬＯＣＯＳ７に乗り上げ、他端が、Ｐ型ボディ拡散領域４上に配置されている。ゲート電極８とＰ型ボディ拡散領域４との間には、ゲート絶縁膜２９が介在されている。

Ｎ^-型エピタキシャル層２およびゲート電極８には、ＳｉＯ₂からなる第１層間絶縁膜９が形成されている。第１層間絶縁膜９上には、第１配線層２１が形成されている。この第１配線層２１は、Ａｌ（アルミニウム）−Ｃｕ（銅）合金（以下、「ＡｌＣｕ」という。）からなる下層配線としてのソース配線１０とＡｌＣｕからなる第１ドレインパッド１１ａとＡｌＣｕからなるゲートパッド３１を有している。

第１層間絶縁膜９には、第１ドレインパッド１１ａとＮ⁺型ドレイン拡散領域５とが対向する部分において、コンタクトホール１８ａが貫通形成されている。コンタクトホール１８ａには、Ｗ（タングステン）からなるコンタクトプラグ１９ａが埋設されている。これにより、第１ドレインパッド１１ａとＮ⁺型ドレイン拡散領域５とが電気的に接続されている。また、第１層間絶縁膜９には、ソース配線１０とＮ⁺型ソース領域６とが対向する部分において、コンタクトホール１８ｂが貫通形成されている。コンタクトホール１８ｂには、Ｗからなるコンタクトプラグ１９ｂが埋設されている。これにより、ソース配線１０とＮ⁺型ソース領域６とが電気的に接続されている。さらに、第１層間絶縁膜９には、ゲートパッド３１とゲート電極８とが対向する部分において、ビアホール１８ｃが貫通形成されている。ビアホール１８ｃには、Ｗからなるビア１９ｃが埋設されている。これにより、ゲートパッド３１とゲート電極８とが電気的に接続されている。

第１配線層２１上には、ＳｉＯ₂からなる第２層間絶縁膜１２が形成されている。ソース配線１０、第１ドレインパッド１１ａおよびゲートパッド３１は、この第２層間絶縁膜１２によって被覆されている。第２層間絶縁膜１２上には、第２配線層２２が形成されている。第２配線層２２は、ＡｌＣｕからなるゲート配線１３とＡｌＣｕからなる第２ドレインパッド１１ｂとを有している。

第２層間絶縁膜１２には、第２ドレインパッド１１ｂと第１ドレインパッド１１ａとが対向する部分において、ビアホール１８ｄが貫通形成されている。ビアホール１８ｄには、Ｗからなるビア１９ｄが埋設されている。これにより、第２ドレインパッド１１ｂと第１ドレインパッド１１ａとが電気的に接続されている。また、第２層間絶縁膜１２には、ゲート配線１３とゲートパッド３１とが対向する部分において、ビアホール１８ｅが貫通形成されている。ビアホール１８ｅには、Ｗからなるビア１９ｅが埋設されている。これにより、ゲート配線１３とゲートパッド３１とが電気的に接続されている。

第２配線層２２上には、ＳｉＯ₂からなる第３層間絶縁膜１４が形成されている。ゲート配線１３および第２ドレインパッド１１ｂは、この第３層間絶縁膜１４によって被覆されている。第３層間絶縁膜１４上には、第３配線層２３が形成されている。第３配線層２３は、ＡｌＣｕからなる上層配線としてのドレイン配線１５を有している。ドレイン配線１５は、平面視でソース配線１０と交差し、Ｐ型ボディ拡散領域４とＮ⁺型ドレイン拡散領域５との間のドリフト領域３０を横切り、第２ドレインパッド１１ｂの上方まで延びている。そして、このドレイン配線１５は、ソース配線１０と対向する部分（後述する所定部分Ｂと平面視で交差する部分）が、第３層間絶縁膜１４から盛り上がったブリッジ状に形成されている。このブリッジ状に形成された部分（以下、「ブリッジ部分」という。）２４と第３層間絶縁膜１４との間に形成される隙間１６には、Ｌｏｗ−ｋ膜材料であるＳｉＯＣ（炭素が添加された酸化シリコン）からなる低誘電率体１７が設けられている。低誘電率体１７は、上面の角部が丸まった断面略台形状をなしている。

また、第３層間絶縁膜１４には、ドレイン配線１５と第２ドレインパッド１１ｂとが対向する部分において、ビアホール１８ｆが貫通形成されている。ビアホール１８ｆには、Ｗからなるビア１９ｆが埋設されている。これにより、ドレイン配線１５と第２ドレインパッド１１ｂとが電気的に接続されている。
ここで、ソース配線１０は、接地された配線である。一方、ドレイン配線１５は、高電圧（たとえば、１００Ｖ以上）が印加される配線である。したがって、ソース配線１０とドレイン配線１５との間には、ドレイン配線１５への高電圧の印加時に、その高電圧と等しい電位差が生じる。

図２は、ソース配線１０、ドレイン配線１５および低誘電率体１７の配置を図解的に示す平面図である。
ソース配線１０およびドレイン配線１５は、それぞれ平面視で互いに交差する部分を有している。すなわち、ドレイン配線１５は、ソース配線１０における所定部分Ｂ（図中にハッチングを付して示す部分）の上方において、所定方向（ソース配線１０の延伸方向Ｃと交差する方向）Ａに延び、平面視でその所定部分Ｂと交差している。

低誘電率体１７は、ソース配線１０とドレイン配線１５との間において、平面視で所定部分Ｂを含む領域２５に形成されている。この低誘電率体１７上をドレイン配線１５が引き回されることにより、ドレイン配線１５は、第３層間絶縁膜１４から浮き上がった状態に離間するブリッジ部分２４を有している。
図３Ａ〜３Ｃは、低誘電率体１７の形成方法を説明するための模式的な断面図である。

まず、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、図３Ａに示すように、第３層間絶縁膜１４上に、絶縁材料２０が形成される。
次に、フォトリソグラフィ工程およびエッチング工程により、絶縁材料２０が選択的に除去される。これにより、図３Ｂに示すように、第３層間絶縁膜１４上に、第３層間絶縁膜１４を介してソース配線１０と対向する、低誘電率体１７が形成される。

次いで、スパッタ法により、第３層間絶縁膜１４および低誘電率体１７上に、金属膜（図示せず）が形成される。その後、フォトリソグラフィ工程およびエッチング工程により、金属膜が選択的に除去される。これにより、図３Ｃに示すように、第３層間絶縁膜１４および低誘電率体１７上に、低誘電率体１７を介してソース配線１０と対向する部分を有するドレイン配線１５が形成される。

以上のように、半導体基板１上には、ソース配線１０が形成されている。ソース配線１０上には、第２層間絶縁膜１２および第３層間絶縁膜１４が積層されている。第３層間絶縁膜１４上には、ドレイン配線１５が形成されている。ドレイン配線１５は、平面視でソース配線１０と交差し、少なくともこの交差部分が第３層間絶縁膜１４から浮いた状態で離間している。そのため、第３層間絶縁膜１４とドレイン配線１５との間には、隙間１６が生じている。この隙間１６には、低誘電率体１７が設けられている。これにより、ソース配線１０とドレイン配線１５との間での絶縁耐圧の向上を図ることができる。したがって、ソース配線１０とドレイン配線１５との間での絶縁耐圧を一定以上に維持しつつ、各層間絶縁膜９，１２，１４の膜厚を小さくすることができる。各層間絶縁膜９，１２，１４の膜厚を小さくすることにより、各層間絶縁膜９，１２，１４に設けられるコンタクトホール１８ａ，１８ｂやビアホール１８ｃ，１８ｄ，１８ｅ，１８ｆの微細化を図ることができる。そのため、この半導体装置が有する素子の微細化を図ることができる。

また、低誘電率体１７は、上面の角部が丸まった断面略台形状をなしている。したがって、ドレイン配線１５は、低誘電率体１７上に乗り上げるブリッジ部分２４で急峻な傾斜を有しておらず、ほぼ一定の膜厚に形成されている。よって、配線の部分的な薄化による断線の発生を防止することができ、信頼性の高いドレイン配線１５を得ることができる。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することもできる。

たとえば、図４に示すように、ドレイン配線１５において、ソース配線１０およびドリフト領域３０と対向する部分が、第３層間絶縁膜１４から浮いた状態で離間するブリッジ部分２４とされ、このブリッジ部分２４と第３層間絶縁膜１４との間に低誘電率体１７が設けられていてもよい。
低誘電率体１７がドレイン配線１５とソース配線１０との間に介在されることにより、それらの間での絶縁耐圧を向上させることができる。これにより、ドレイン配線１５に高電圧（たとえば、１００Ｖ以上）が印加され、ドレイン配線１５とソース配線１０との間に大きな電位差が生じたときに、ドレイン配線１５とソース配線１０との間で各層間絶縁膜１２，１４の絶縁破壊が生じるのを防止することができる。また、低誘電率体１７がドレイン配線１５とドリフト領域３０との間に介在されることにより、ドレイン配線１５に高電圧が印加されたときに、ドリフト領域３０に誘起される電荷の量を低減することができる。その結果、誘起された電荷に起因するＤＭＯＳトランジスタの耐圧の低下を防止することができる。

また、上記の実施形態では、ソース配線１０、第１ドレインパッド１１ａ，第２ドレインパッド１１ｂ、ゲートパッド３１、ゲート配線１３およびドレイン配線１５の材料として、ＡｌＣｕを例示したが、これらは、他の導電性材料で形成されていてもよい。他の導電性材料としては、たとえば、Ｃｕなどを例示することができる。また、ドレイン配線１５は、第３層間絶縁膜１４上にＴｉ（チタン）層、Ｐｔ（白金）層およびＡｕ（金）層をこの順で積層して形成されていることが好ましい。この場合、ドレイン配線１５を保護するための保護膜を不要にすることができる。

また、上記の実施形態では、第１層間絶縁膜９、第２層間絶縁膜１２および第３層間絶縁膜１４の材料として、ＳｉＯ₂を例示したが、これらは、Ｌｏｗ−ｋ膜材料で形成されていてもよい。Ｌｏｗ−ｋ膜材料としては、たとえば、ＳｉＯＣ、ＳｉＯＦ（フッ素が添加された酸化シリコン）などを例示することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

本発明の一実施形態に係る半導体装置の構造を模式的に示す断面図である。図１の半導体装置における配線の配置を図解的に示す平面図である。図１の半導体装置における、低誘電率体の形成工程を示す模式的な断面図である。図３Ａの次の工程を示す模式的な断面図である。図３Ｂの次の工程を示す模式的な断面図である。本発明の他の実施形態に係る半導体装置の構造を模式的に示す断面図である。

符号の説明

５Ｎ⁺型ドレイン拡散領域（ドレイン領域）
６Ｎ⁺型ソース領域（ソース領域）
１０ソース配線（下層配線）
１２第２層間絶縁膜（層間絶縁膜）
１４第３層間絶縁膜（層間絶縁膜）
１５ドレイン配線（上層配線）
１６隙間
１７低誘電率体

Claims

基板と、
前記基板上に形成された下層配線と、
前記下層配線上に積層された層間絶縁膜と、
前記層間絶縁膜上に形成され、平面視で前記下層配線と交差し、少なくとも当該交差する部分が前記層間絶縁膜から浮いた状態で離間する上層配線と、
前記層間絶縁膜と前記上層配線との間に形成される隙間を埋め尽くし、前記層間絶縁膜の材料以下の誘電率を有する材料からなる低誘電率体とを備える、半導体装置。
前記基板に作り込まれたＤＭＯＳトランジスタをさらに備え、
前記下層配線は、前記ＤＭＯＳトランジスタのソース領域と電気的に接続されるソース配線を含み、
前記上層配線は、前記ＤＭＯＳトランジスタのドレイン領域に電気的に接続されるドレイン配線であり、平面視で前記ソース配線と交差し、前記ＤＭＯＳトランジスタのドリフト領域を横切って設けられ、前記ソース配線および前記ドリフト領域と対向する部分が前記層間絶縁膜から浮いた状態で離間している、請求項１に記載の半導体装置。