JP2008519475A - 周波数分岐回路 - Google Patents

Abstract

本発明は、アンテナ端子（ＡＮＴ）、第１の信号経路（Ｓ１）および第２の信号経路（Ｓ２）を備えた周波数分岐回路に関する。第１の信号経路（Ｓ１）中にはバンドパスフィルタ（Ｆ１）が配置され、第２の信号経路（Ｓ２）中には第２のバンドパスフィルタ（Ｆ２）が配置されている。第２の信号経路（Ｓ２）中、アンテナ側に整合回路（ＭＡ）が配置されており、この整合回路（ＭＡ）は第１のインピーダンス素子（Ｚ１）を備えアースへ向かう並列分岐路を有している。整合回路（ＭＡ）にはさらに、薄膜共振器（Ｒ１）と第２のインピーダンス素子（Ｚ３）から成る並列接続回路が配置されている。整合回路（ＭＡ）により、第１のフィルタ（Ｆ１）の通過領域において第２のフィルタ（Ｆ２）の入力側に開放終端が形成される。

Description

本発明は、たとえば携行可能な移動無線端末機器のフロントエンド回路などに組み込み可能な周波数分岐回路に関する。

薄膜共振器を備えた周波数分岐回路ないしは周波数分波回路は、たとえば、EP 1058383 A3によって知られている。

国際公開WO 2004/047290 A1によれば周波数分岐回路を備えたフロントエンド回路が知られており、この回路の場合には移相器として、受信経路中に配置されバンドパスフィルタの前段に接続されたλ／４導体が用いられる。

本発明の課題は、省スペース型の移相器を備えそれぞれ異なる信号経路間の分離が良好に行われる周波数分岐回路を提供することにある。

本発明によればこの課題は、請求項１の特徴を備えた周波数分岐回路によって解決される。従属請求項には本発明の有利な実施形態が記載されている。

本発明は、アンテナ端子と２つの信号経路を備えた周波数分岐回路ないしは周波数分波回路に関し、２つの信号経路中にはそれぞれ１つのバンドパスフィルタが配置されている。信号経路の一方（たとえば第２の信号経路）においてアンテナ端子とバンドパスフィルタとの間に、移相器として適した整合回路が配置されている。整合回路はアースへの分岐路を有しており、この分岐路中に第１のインピーダンス素子Ｚ１が配置されている。整合回路において信号経路中に、音響波により動作する共振器と第２のインピーダンス素子から成る並列接続回路が配置されている。

１つの実施形態によれば、音響波により動作する共振器は音響体積波ないしはバルク音波により動作する薄膜共振器である。別の実施形態によれば、音響波により動作する共振器は音響表面波により動作する少なくとも１つの薄膜共振器を有している。

整合回路は実質的に移相器有利には１８０°移相器として機能し、これにより他方の（第１の）信号経路の通過領域において、後段に接続されたフィルタすなわち第２の信号経路中に配置された第２のフィルタの入力側に開放端が形成される。

本発明の１つの実施形態によれば、整合回路の一部を第１の信号経路中に、一部を第２の信号経路中に配置することができる。整合回路により（アンテナ端子と第２のバンドパスフィルタの入力側との間で）、１８０°よりも少ない位相回転を実現させることができる。

本発明の有する利点とは、省スペースで移相器を構成しながら各信号経路間の良好な分離が得られることである。本発明によるコンポーネントはＥＳＤ耐性が高い点で優れており、その理由は並列分岐を介してエネルギーの一部分をアースへ流すことができるからである。

有利には、周波数分岐回路はデュプレクサを成している。この場合、第１の信号経路を送信経路とし、第２の信号経路を受信経路とするのが有利である。択一的に、周波数分岐回路をダイプレクサとしてもよく、たとえば２つの周波数帯域の信号を分離するためのダイプレクサとすることができる。

インピーダンス素子とは、本発明では複素インピーダンスをもつ電気コンポーネントのことである。インピーダンス素子を、たとえばインダクタンス、キャパシタンスまたは薄膜共振器といった個別回路素子としてもよいし、あるいはこれらの回路素子の組み合わせ（直列接続または並列接続）としてもよい。インピーダンス素子として、たとえば直列共振回路または並列共振回路として構成されたＬＣ素子を用いることができる。

第２の信号経路中、薄膜共振器と第２のインピーダンス素子から成る並列接続回路のほかにさらに別の直列インピーダンス素子を配置することもでき、これをインダクタンスまたはキャパシタンスとして選択するのが有利である。直列インピーダンス素子をたとえば、並列分岐路の接続ノードと第２のフィルタの入力側との間に配置することができる。別の直列インピーダンス素子をたとえば、アンテナ端子と並列分岐路の接続ノードとの間に配置することができる。１つの実施形態によれば、並列分岐路をアンテナ端子にダイレクトに接続することができる。

有利であるのは、薄膜共振器と第２のインピーダンス素子から成る並列接続回路もしくは第２の信号経路中に順次接続されたすべての素子から成る回路が、第２のフィルタの通過領域にある共振周波数をもつことである。並列分岐路中に配置されている第１のインピーダンス素子を、キャパシタンス、インダクタンスまたは薄膜共振器とすることができる。第１のインピーダンス素子がインダクタンスとキャパシタンス（または薄膜共振器）も有するように構成することができ、これらは互いに並列に結線されていて並列共振回路を成している。

さらに有利であるのは、並列分岐路中に配置された並列共振回路が第２のフィルタの通過領域内にある共振周波数をもつことである。

第１の信号経路に整合素子たとえばインダクタンスを設けることができ、これを第１のフィルタの前段または後段に配置することができる。さらに第２の信号経路に、第２のフィルタの後段に配置された整合素子たとえばインダクタンスを設けることができる。

バンドパスフィルタは有利には、梯子型の構造あるいは（たとえば対称に信号が導かれる場合）格子型の構造で薄膜共振器により構成することができる。梯子型フィルタの場合、信号経路中に配置された直列共振器ならびに並列分岐路中に配置された並列共振器が設けられている。並列分岐によって信号経路がアースと接続されており、あるいは２つの信号経路が互いに接続されている。

並列共振器を個々の並列分岐路において、別のインピーダンス素子有利にはインダクタンスと直列に接続することができる。同じフィルタにおける２つの異なる並列分岐路を、付加的なインピーダンス素子たとえばインダクタンス、キャパシタンスまたは導体区間によって、互いに電気的に結合することができる。

１つの有利な実施形態によれば、第２のフィルタの薄膜共振器ならびに整合回路中に配置された薄膜共振器が１つの共通のチップ上に形成されている。整合回路中に配置された薄膜共振器の共振周波数を、第２の信号経路中に配置された第２のフィルタにおける直列共振器の共振周波数に対応させるのが有利である。

第１のインピーダンス素子をＥＳＤ保護素子たとえばバリスタまたはインダクタンスとすることができ、アンテナ側で発生した過電圧をアースに流すためにこれを用いることができる。

第１および／または第２のフィルタを、非対称および対称の電気的ゲートを備えたバランとして構成することができる。

１つの実施形態によれば、第１のフィルタ（有利には送信側フィルタ）は音響体積波ないしはバルク音波によって動作し、第２のフィルタ（有利には受信側フィルタ）は音響表面波によって動作する。

以下では、本発明を実施例および付属の図面に基づき詳細に説明する。なお、これらの図面には本発明の様々な実施例が概略的に示されており、縮尺どおりには描かれていない。同一部分または同機能の部分は、同一の参照記号によって示されている。

図１は、第２の信号経路中にアースへの分岐路ならびに薄膜共振器を備えた整合回路の一例を示す図である。

図２は、別の整合回路を備えた周波数分岐回路を示す図である。

図３は、梯子型構造で形成されたバンドパスフィルタおよび第２の信号経路においてアンテナ側に配置された整合回路を備えた周波数分岐回路を示す図である。

図４および図５は、送信経路およびそこに実装されたバランないしは平衡−不平衡変換器をそれぞれ示す図である。

図１に示されている整合回路ＭＡには、第２の信号経路Ｓ２中に配置された薄膜共振器Ｒ１と、第２の信号経路Ｓ２をアースとつなぐ分岐路とが設けられている。
分岐路中には第１のインピーダンス素子が配置されており、これはここではインダクタンスＬ１として選択されている。薄膜共振器Ｒ１に並列にインダクタンスＬ３が接続されており、これは本発明によれば第２のインピーダンス素子を成すものである。この実施形態ではインダクタンスＬ１は、アンテナ端子ＡＮＴとダイレクトに接続されている。なお、ここには第１の信号経路は描かれていないが、この信号経路を第２の信号経路Ｓ２に対し並列にやはりアンテナ端子ＡＮＴと接続することができる。

図２には、第１の信号経路Ｓ１と第２の信号経路Ｓ２を有する周波数分岐回路ないしは周波数分波回路が描かれている。第１の信号経路Ｓ１によって、アンテナ端子ＡＮＴと周波数分岐回路の第１の端子Ｐ１とが接続される。第２の信号経路Ｓ２によって、アンテナ端子ＡＮＴと周波数分岐回路の第２の端子Ｐ２とが接続される。第１の信号経路Ｓ１中にはバンドパスフィルタＦ１が配置され、第２の信号経路Ｓ２中には第２のバンドパスフィルタＦ２が配置されている。この場合、第２の信号経路Ｓ２においてアンテナ端子ＡＮＴと第２のフィルタＦ２の入力側との間に整合回路ＭＡが配置されている。整合回路ＭＡはアースへの分岐路を有しており、この分岐路中に第１のインピーダンス素子Ｚ１が配置されている。第２の信号経路Ｓ２中には薄膜共振器Ｒ１と第２のインピーダンス素子Ｚ３から成る並列接続回路が配置されており、これは別のインピーダンス素子Ｚ２と直列に接続されている。このインピーダンス素子Ｚ２は、上述の並列接続回路と分岐路接続ノードとの間に配置されている。

整合回路ＭＡは、第２のフィルタＦ２の通過帯域において最大の透過特性ないしは通過特性をもち、第１のフィルタＦ１の通過帯域において有利には最大の阻止特性をもっている。インピーダンス素子のインピーダンス値は、この条件を満たすように選定されている。

図３には、デュプレクサとして構成されている周波数分岐回路が示されている。送信経路ＴＸは第１の信号経路Ｓ１に対応し、受信経路ＲＸは第２の信号経路Ｓ２に対応する。送信経路ＴＸは送信入力側ＴＸ−ＩＮに接続され、受信経路ＲＸは受信出力側ＲＸ−ＯＵＴと接続されている。

フィルタＦ１，Ｆ２は梯子型配置の薄膜共振器を有している。信号経路中に配置された共振器は直列共振器であり、フィルタの分岐路中に配置された共振器は並列共振器である。各並列共振器はそれぞれ、アースに向かう方向でインピーダンス素子Ｚ５，Ｚ６，Ｚ７，Ｚ８，Ｚ９，Ｚ１０と直列に接続されている。また、インピーダンス素子Ｚ１４，Ｚ１５，Ｚ１６，Ｚ１７を介して、それぞれ異なる分岐路が結合されている。各並列分岐路の結合によってたとえば、個々の信号経路の通過帯域外の信号を抑圧するため回路の伝達関数に付加的な極位置を生じさせることができる。インピーダンス素子は殊に、個々のバンドパスフィルタの帯域幅拡大の役割を果たす。インピーダンス素子Ｚ１〜Ｚ１７をインダクタンスまたはキャパシタンスとするのがよい。１つの実施形態によれば、インピーダンス素子Ｚ１４，Ｚ１５，Ｚ１６，Ｚ１７がそれぞれ１つの導体区間を成すように構成できる。

整合回路ＭＡは図２とは異なり、受信経路においてアンテナ側に配置されたインピーダンス素子Ｚ１３を有している。インピーダンス素子Ｚ１３，Ｚ２と共振器Ｒ１の直列接続における共振ないしは直列共振は、有利には第２のフィルタＦ２の通過周波数に相応する。共振器Ｒ１と第２のインピーダンス素子Ｚ３の並列接続における並列共振の周波数は有利には第１のフィルタＦ１の通過帯域中にあり、このことによって送信動作中の両方の信号経路ＴＸ，ＲＸの分離が改善される。

第１のフィルタＦ１はインピーダンス素子Ｚ１１，Ｚ１２と直列に接続されており、これらはインピーダンス素子Ｚ９，Ｚ１０，Ｚ１４とともに送信経路ＴＸのための整合回路網を成している。第２のフィルタＦ２は、出力側のインピーダンス素子Ｚ４と直列に接続されている。インピーダンス素子Ｚ４〜Ｚ８，Ｚ１５，Ｚ１６，Ｚ１７ならびに整合回路ＭＡは、受信経路ＲＸのための整合回路網を成している。

共振器Ｒ１は有利には、フィルタ２に組み込まれている共振器たとえば直列共振器と同じ層構造を有しており、共振周波数も等しい。ただし、共振器Ｒ１には異なる層構造を採用することも可能であり、これによってその共振周波数を受信側フィルタＦ２における直列共振器の共振周波数に対しシフトさせることもできる。

１つの実施形態によれば、送信側フィルタＦ１と受信側フィルタＦ２はそれぞれ１つのチップ上に配置されている。整合回路は有利にはチップ上またはチップ内に実装されており、その上に受信側フィルタＦ２が実装されている。１つの有利な実施形態によれば、インピーダンス素子Ｚ１〜Ｚ１７（殊に第２のインピーダンス素子Ｚ３）が同じ基板に埋め込まれているかまたはその基板上に配置されており、その上に対応するバンドパスフィルタが実装されている。また、周波数分岐回路全体を有利には表面実装に適したチップ素子として実現することも可能である。

図４には本発明の１つの実施形態が示されており、これによれば第１のフィルタＦ１は電気的に対称な状態（平衡状態）で、２つの直列分岐路とこれらの直列分岐路をつなぐ少なくとも１つの並列分岐路を備えた格子型構造として構成されている。第１のフィルタＦ１とアンテナ端子との間に、バランＢＡないしは平衡−不平衡変換器が配置されている。送信経路ＴＸにおいて非対称（非平衡）に形成されたアンテナ側の部分には、整合インピーダンスＺ１１が配置されている。送信経路ＴＸにおいて対称（平衡）に形成されたアンテナ側の部分は２つの信号経路ＴＸ１，ＴＸ２を有しており、これらの信号経路にはそれぞれ整合インピーダンスＺ１２ａ，Ｚ１２ｂが配置されている。

図５に示されている本発明の１つの実施形態によれば、第１のフィルタＦ１は共振器スタックを有しており、これには互いに音響的に結合されかつ層によって互いに電気的に分離された２つの共振器が設けられている。この場合、共振器スタックはバランとして結線されている。バランの機能は、送信経路ＴＸにおいて別のやり方で実現することもできる。また、インピーダンス素子Ｚ１１，Ｚ１２ａ，Ｚ１２ｂを、それぞれＬＣ回路として実現することができる。

さらに受信経路ＲＸと受信側フィルタつまり第２のフィルタＦ２も、図４または図５に従って実現することができる。

本発明は図面に示した素子ないしはコンポーネントの個数に限定されるものではなく、図示した並列分岐の個数あるいはフィルタあたりの共振器の個数に限定されるものではない。整合回路ＭＡには、移相に適したさらに別のコンポーネントを含めることができる。整合回路ＭＡあるいは梯子型または格子型の構造を備えた個々のフィルタに、２つ以上の並列分岐を設けることができる。

第２の信号経路中にアースへの分岐路ならびに薄膜共振器を備えた整合回路の一例を示す図 別の整合回路を備えた周波数分岐回路を示す図 梯子型構造で形成されたバンドパスフィルタおよび第２の信号経路においてアンテナ側に配置された整合回路を備えた周波数分岐回路 送信経路およびそこに実装されたバランないしは平衡−不平衡変換器を示す図 送信経路およびそこに実装されたバランないしは平衡−不平衡変換器を示す図

符号の説明

ＡＮＴ アンテナ端子
ＢＡ バラン
５１ 第１の信号経路
５２ 第２の信号経路
Ｆ１ 第１のフィルタ
Ｆ２ 第２のフィルタ
Ｒ１ 薄膜共振器
Ｋ 結合層
Ｌ１，Ｌ３ インダクタンス
Ｐ１ 第１の信号経路の端子
Ｐ２ 第２の信号経路の端子
ＴＸ 送信経路
ＲＸ 受信経路
ＴＸ−ＩＮ 送信経路ＴＸの入力側
ＲＸ−ＯＵＴ 受信経路ＲＸの出力側
Ｚ１ 第１のインピーダンス素子
Ｚ１３ 第４のインピーダンス素子
Ｚ２ 第３のインピーダンス素子
Ｚ３ 第２のインピーダンス素子
Ｚ４〜Ｚ１２，Ｚ１４〜Ｚ１７ さらに別のインピーダンス素子

Claims (22)

1. 周波数分岐回路において、
   アンテナ端子（ＡＮＴ）と、
   第１の信号経路（Ｓ１）および第２の信号経路（Ｓ２）と、
   前記第１の信号経路（Ｓ１）中に配置された第１のバンドパスフィルタ（Ｆ１）および前記第２の信号経路（Ｓ２）中に配置された第２のバンドパスフィルタ（Ｆ２）と、
   前記第２の信号経路（Ｓ２）中でアンテナ側に配置された整合回路（ＭＡ）が設けられており、該整合回路（ＭＡ）はアースへ向かう並列分岐路を有しており、該並列分岐路中に第１のインピーダンス素子（Ｚ１）が配置されており、
   前記整合回路（ＭＡ）に、音響波によって動作する共振器（Ｒ１）と第２のインピーダンス素子（Ｚ３）から成る並列接続回路が配置されており、
   前記整合回路（ＭＡ）は移相器として動作し、該整合回路（ＭＡ）にょり、前記第１のフィルタ（Ｆ１）の通過領域において前記第２のフィルタ（Ｆ２）の入力側に開放終端が形成されることを特徴とする、
   周波数分岐回路。
2. 請求項１記載の周波数分岐回路において、
   前記第１のインピーダンス素子（Ｚ１）はインダクタンス（Ｌ１）であることを特徴とする周波数分岐回路。
3. 請求項１記載の周波数分岐回路において、
   前記第１のインピーダンス素子（Ｚ１）はキャパシタンスであることを特徴とする周波数分岐回路。
4. 請求項１記載の周波数分岐回路において、
   前記第１のインピーダンス素子（Ｚ１）は音響波により動作する共振器であることを特徴とする周波数分岐回路。
5. 請求項１記載の周波数分岐回路において、
   前記第１のインピーダンス（Ｚ１）は、音響波により動作する共振器とインダクタンス（Ｌ１）から成る並列接続回路であり、該並列接続回路の共振周波数は前記第２のフィルタ（Ｆ２）の通過周波数に相応することを特徴とする周波数分岐回路。
6. 請求項１から５のいずれか１項記載の周波数分岐回路において、
   前記第２のインピーダンス素子（Ｚ３）はインダクタンス（Ｌ３）であることを特徴とする周波数分岐回路。
7. 請求項１から５のいずれか１項記載の周波数分岐回路において、
   前記第２のインピーダンス素子（Ｚ３）はキャパシタンスであることを特徴とする周波数分岐回路。
8. 請求項１から７のいずれか１項記載の周波数分岐回路において、
   前記第２の信号経路（Ｓ２）中、音響的に動作する共振器（Ｒ１）と第２のインピーダンス素子（Ｚ３）から成る並列接続回路と前記並列分岐路の接続点との間に、第３のインピーダンス素子（Ｚ２）が配置されていることを特徴とする周波数分岐回路。
9. 請求項８記載の周波数分岐回路において、
   前記第３のインピーダンス素子（Ｚ２）はインダクタンスまたはキャパシタンスであることを特徴とする周波数分岐回路。
10. 請求項１から９のいずれか１項記載の周波数分岐回路において、
    前記第２の信号経路（Ｓ２）中、前記アンテナ端子（ＡＮＴ）と前記並列分岐路の接続点との間に第４のインピーダンス素子（Ｚ１３）が配置されていることを特徴とする周波数分岐回路。
11. 請求項１０記載の周波数分岐回路において、
    前記第４のインピーダンス素子（Ｚ１３）はインダクタンスまたはキャパシタンスであることを特徴とする周波数分岐回路。
12. 請求項１から１１のいずれか１項記載の周波数分岐回路において、
    第１および／または第２のフィルタ（Ｆ１，Ｆ２）は、個々の信号経路（Ｓ１，Ｓ２）中に直列共振器が配置され並列分岐中に並列共振器が配置された梯子型構造を有しており、前記並列分岐において個々の並列共振器とアースとの間にインピーダンス素子（Ｚ５，Ｚ６，Ｚ７，Ｚ８，Ｚ９，Ｚ１０）が配置されていることを特徴とする周波数分岐回路。
13. 請求項１２記載の周波数分岐回路において、
    それぞれ異なる少なくとも２つの並列分岐が別のインピーダンス素子（Ｚ１４，Ｚ１５，Ｚ１６，Ｚ１７）により互いに電気的に接続されていることを特徴とする周波数分岐回路。
14. 請求項１から１３のいずれか１項記載の周波数分岐回路において、
    前記第１の信号経路（Ｓ１）中、前記第１のフィルタ（Ｆ１）の前段および／または後段に別のインピーダンス素子（Ｚ１１，Ｚ１２）が配置されていることを特徴とする周波数分岐回路。
15. 請求項１から１４のいずれか１項記載の周波数分岐回路において、
    前記第２の信号経路（Ｓ２）中、前記第２のフィルタ（Ｆ２）の後段に別のインピーダンス素子（Ｚ４）が配置されていることを特徴とする周波数分岐回路。
16. 請求項１から１５のいずれか１項記載の周波数分岐回路において、
    第２の信号経路（Ｓ２）中に配置され順次接続されている前記整合回路（ＭＡ）の各素子（Ｚ１３，Ｚ２，Ｚ３，Ｒ１）から成る回路の共振周波数は、前記第２のフィルタ（Ｆ２）の通過周波数に相応することを特徴とする周波数分岐回路。
17. 請求項１から１６のいずれか１項記載の周波数分岐回路において、
    前記第２の信号経路（Ｓ２）は受信経路であり、前記第１の信号経路（Ｓ１）は送信経路であることを特徴とする周波数分岐回路。
18. 請求項１から１７のいずれか１項記載の周波数分岐回路において、
    前記第１のインピーダンス素子（Ｚ１）は、アンテナ側で生じる過電圧をアースへ導くために用いられることを特徴とする周波数分岐回路。
19. 請求項１から１８のいずれか１項記載の周波数分岐回路において、
    前記第１および／または第２のフィルタ（Ｆ１，Ｆ２）はそれぞれバランとして構成されていることを特徴とする周波数分岐回路。
20. 請求項１から１９のいずれか１項記載の周波数分岐回路において、
    音響波により動作する前記共振器（Ｒ１）は、音響体積波により動作する薄膜共振器であることを特徴とする周波数分岐回路。
21. 請求項１から１９のいずれか１項記載の周波数分岐回路において、
    音響波により動作する前記共振器（Ｒ１）は、音響表面波により動作する少なくとも１つの変換器を有することを特徴とする周波数分岐回路。
22. 請求項１７から１９のいずれか１項記載の周波数分岐回路において、
    前記第１のフィルタ（Ｆ１）は音響体積波により動作し、前記第２のフィルタ（Ｆ２）は音響表面波により動作することを特徴とする周波数分岐回路。

Images