[go: up one dir, main page]

JP2008227111A - Schottky barrier semiconductor device and manufacturing method thereof - Google Patents

Schottky barrier semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2008227111A
JP2008227111A JP2007062706A JP2007062706A JP2008227111A JP 2008227111 A JP2008227111 A JP 2008227111A JP 2007062706 A JP2007062706 A JP 2007062706A JP 2007062706 A JP2007062706 A JP 2007062706A JP 2008227111 A JP2008227111 A JP 2008227111A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
low
concentration
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007062706A
Other languages
Japanese (ja)
Inventor
Tetsuya Kitada
哲也 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007062706A priority Critical patent/JP2008227111A/en
Publication of JP2008227111A publication Critical patent/JP2008227111A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a Schottky barrier semiconductor device capable of suppressing a drop of forward voltage of a large current area of a semiconductor device in which the surface of a Schottky contact has unevenness to save the contact area, and to provide a manufacturing method thereof. <P>SOLUTION: The semiconductor device has a structure in which a plurality of second N-type semiconductor layers 3 continuing from an N-type semiconductor substrate 1 are formed so as to extend in the layer of a low-concentration N-type semiconductor layer 4, a protrusion portion 8a forming a part of a Schottky metal 8 is formed between second N-type semiconductor layers 3 so as to extend into the layer of the low-concentration N-type semiconductor layer 4. In this structure, an electron flow is supplied from the second N-type semiconductor layer 3 to the Schottky metal 8, and thus, the entire surface of the Schottky contact surface becomes an effective current path to suppress the drop of a forward voltage of the large current area. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明はショットキーバリア半導体装置及びその製造方法に関し、特に順方向電圧降下を抑制する技術に係るものである。   The present invention relates to a Schottky barrier semiconductor device and a manufacturing method thereof, and particularly relates to a technique for suppressing a forward voltage drop.

従来のショットキーバリア半導体装置としては、ショットキー接合面を凹凸形状に形成してショットキー接合の面積を増加させるものがあった。図9は従来のショットキーバリア半導体装置を示すものである。   As a conventional Schottky barrier semiconductor device, there is one in which the area of the Schottky junction is increased by forming the Schottky junction surface in an uneven shape. FIG. 9 shows a conventional Schottky barrier semiconductor device.

図9(a)において、101はnのシリコン基板、102はn層、103は酸化シリコン膜、104は金属膜、105はP領域、106は平坦部、107は凸部、111はショットキー接合面を各々示している。 In FIG. 9A, 101 is an n + silicon substrate, 102 is an n layer, 103 is a silicon oxide film, 104 is a metal film, 105 is a P region, 106 is a flat portion, 107 is a convex portion, and 111 is a Schottky. Each joint surface is shown.

半導体基板はnのシリコン基板101の上にn層102が形成してあり、このn層102にはその表面から層内へ延在する環状のP領域105が形成してある。半導体基板の一方側の主面をなすn層102の周縁部には酸化シリコン膜103が形成してあり、酸化シリコン膜103はn層102の周縁端からP領域105の上を途中位置まで環状に覆っている。 In the semiconductor substrate, an n layer 102 is formed on an n + silicon substrate 101, and an annular P region 105 extending from the surface into the layer is formed in the n layer 102. A silicon oxide film 103 is formed on the peripheral portion of the n layer 102 forming one main surface of the semiconductor substrate, and the silicon oxide film 103 is annularly extended from the peripheral edge of the n layer 102 to the middle of the P region 105. Covered.

半導体基板の一方側の主面において酸化シリコン膜103で囲んだ領域には金属膜104が形成してあり、金属膜104はn層102およびP領域105の一部を覆うとともに、その周縁部が酸化シリコン膜103の上へ延在している。   A metal film 104 is formed in a region surrounded by the silicon oxide film 103 on the main surface on one side of the semiconductor substrate. The metal film 104 covers a part of the n layer 102 and the P region 105 and has a peripheral portion thereof. It extends onto the silicon oxide film 103.

n層102と金属膜104との界面において、金属膜104に平坦部106と凸部107とを形成し、ショットキー接合面111を平坦部106と凸部107とで凹凸形状となすことでショットキー接合面111を拡大してその面積を増加させている。   At the interface between the n layer 102 and the metal film 104, a flat portion 106 and a convex portion 107 are formed on the metal film 104, and the Schottky junction surface 111 is formed into an uneven shape by the flat portion 106 and the convex portion 107. The key joint surface 111 is enlarged to increase its area.

この構成によれば、ショットキー接合面111の面積が増加することになるので順方向電流に伴う電圧降下を抑えることができた。
特開平9−283771号公報
According to this configuration, since the area of the Schottky junction surface 111 is increased, a voltage drop due to the forward current can be suppressed.
JP-A-9-283377

しかしながら、上述した従来の構成では、nのシリコン基板101からn層102を経て金属層104に達する順方向電流の電子流は、凸部107に集中して平坦部106には到達し難い傾向を有する。これはn層102に比して金属層104の電気抵抗成分が低く、凸部107において最短経路となることに起因している。 However, in the conventional configuration described above, the electron current of the forward current that reaches the metal layer 104 from the n + silicon substrate 101 through the n layer 102 tends to concentrate on the convex portion 107 and hardly reach the flat portion 106. Have This is because the electric resistance component of the metal layer 104 is lower than that of the n layer 102 and the shortest path is formed in the convex portion 107.

この傾向は、順方向電流が大きくなる程に、また凸部107の突出距離が大きくなる程に顕著に現れる。このため、図9(b)に示すように、ショットキー接合面が平面構造をなす半導体装置との比較においてショットキー接合面が凹凸形状をなす半導体装置は、順方向電流が小さい領域では電圧降下を抑えることができるものの、順方向電流が大きくなる程に電流に伴う電圧降下を抑える効果が低下して両者に相違はなくなるので、広い電流域で一様な効果が得られないという課題を有していた。   This tendency becomes more prominent as the forward current increases and as the protrusion distance of the protrusion 107 increases. For this reason, as shown in FIG. 9B, a semiconductor device having a concavo-convex shape on the Schottky junction surface in comparison with a semiconductor device having a planar structure on the Schottky junction surface has a voltage drop in a region where the forward current is small. However, as the forward current increases, the effect of suppressing the voltage drop due to the current decreases and there is no difference between the two, so there is a problem that a uniform effect cannot be obtained in a wide current range. Was.

本発明は上記の課題を解決するものであり、順方向電流の小電流域から大電流域までの広い電流域で一様に電圧降下を抑えることが可能なショットキーバリア半導体装置及びその製造方法を提供することを目的とする。   The present invention solves the above problems, and a Schottky barrier semiconductor device capable of uniformly suppressing a voltage drop in a wide current region from a small current region to a large current region of a forward current and a method for manufacturing the same. The purpose is to provide.

上記の課題を解決するために、本発明のショットキーバリア半導体装置は、半導体基板が基層上に複数の半導体層を形成したものであって、前記基層上に同じ導電型をなす低濃度半導体層が形成され、前記低濃度半導体層と異なる導電型をなすガードリング層が前記低濃度半導体層の表面から層内へ延在して環状に形成され、前記低濃度半導体層と同じ導電型をなす第一の半導体層が前記基層と前記低濃度半導体層との界面から前記低濃度半導体層の層内へ延在して前記ガードリング層に対向して環状に形成され、前記第一の半導体層で囲まれた領域内に前記低濃度半導体層と同じ導電型をなす複数の第二の半導体層が前記基層と前記低濃度半導体層との界面から前記低濃度半導体層の層内へ延在して互いに平行に形成されてなり、前記半導体基板の一方側の主面の周縁部に環状の絶縁保護膜が前記低濃度半導体層の周縁端から前記ガードリング層の途中までを覆って形成され、前記絶縁保護膜で囲まれる前記半導体基板の一方側の主面にショットキーメタルが形成され、ショットキーメタルが前記低濃度半導体層および前記ガードリング層の一部を覆うとともに、ショットキーメタルの周縁部が前記絶縁保護膜の上まで延在し、ショットキーメタルの複数の突出部が前記低濃度半導体層の層内へ延在して互いに平行に形成されるとともに、前記突出部が第二の半導体層の相互間にそれぞれ位置し、前記ショットキーメタルの上にメタル電極が形成されたことを特徴とする。   In order to solve the above problems, a Schottky barrier semiconductor device according to the present invention is a low-concentration semiconductor layer in which a semiconductor substrate has a plurality of semiconductor layers formed on a base layer, and has the same conductivity type on the base layer. A guard ring layer having a conductivity type different from that of the low-concentration semiconductor layer is formed in an annular shape extending from the surface of the low-concentration semiconductor layer into the layer and having the same conductivity type as the low-concentration semiconductor layer A first semiconductor layer is formed in an annular shape so as to extend from the interface between the base layer and the low-concentration semiconductor layer into the low-concentration semiconductor layer and to face the guard ring layer. A plurality of second semiconductor layers having the same conductivity type as the low concentration semiconductor layer extend from the interface between the base layer and the low concentration semiconductor layer into the layer of the low concentration semiconductor layer in a region surrounded by Formed in parallel with each other, the semiconductor An annular insulating protective film is formed on the peripheral edge of the main surface on one side of the substrate so as to cover from the peripheral edge of the low-concentration semiconductor layer to the middle of the guard ring layer, and is surrounded by the insulating protective film. A Schottky metal is formed on one main surface, and the Schottky metal covers a part of the low-concentration semiconductor layer and the guard ring layer, and a peripheral portion of the Schottky metal extends above the insulating protective film. A plurality of Schottky metal protrusions extending into the low-concentration semiconductor layer and formed in parallel with each other, and the protrusions are located between the second semiconductor layers, A metal electrode is formed on the Schottky metal.

また、前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、前記低濃度半導体層と異なる導電型をなす第三の半導体層が形成されたことを特徴とする。   Further, a third semiconductor layer having a conductivity type different from that of the low-concentration semiconductor layer is formed at a tip position facing the other main surface side of the semiconductor substrate in each projecting portion of the Schottky metal. And

また、前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、絶縁層が形成されたことを特徴とする。
また、前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、第二のショットキーメタルが形成されたことを特徴とする。
In addition, an insulating layer is formed at a tip position facing each other main surface side of the semiconductor substrate in each projecting portion of the Schottky metal.
Further, a second Schottky metal is formed at a tip position facing each other main surface side of the semiconductor substrate in each projecting portion of the Schottky metal.

本発明のショットキーバリア半導体装置の製造方法は、基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、前記基層上にエピタキシャル成長にて同じ導電型をなす低濃度半導体層を形成し、前記低濃度半導体層の上に熱酸化法にて絶縁保護膜を形成する初期酸化工程と、前記絶縁保護膜に選択的なエッチングを施して所定部分を窓開けして前記低濃度半導体層の表面を露出させ、前記絶縁保護膜をマスクとして前記低濃度半導体層と同じ導電型をなすドーパントを注入し、熱拡散法にてドライブ拡散を施すことにより、前記低濃度半導体層の表面から層内へ延在して前記基層に達する環状の第一の半導体層と複数の互いに平行な第二の半導体層とを形成するとともに、前記第二の半導体層を前記第一の半導体層に囲まれた領域内に形成する第一導電型半導体層形成工程と、前記絶縁保護膜の全てをエッチング除去し、前記第一の半導体層と前記第二の半導体層と前記低濃度半導体層の表面上にエピタキシャル成長により低濃度半導体層を積み上げて形成し、積み上げた前記低濃度半導体層の上に前記絶縁保護膜を再び形成する低濃度半導体層積み上げ工程と、前記低濃度半導体層と前記絶縁保護膜とに選択的なエッチングを施して所定部分に溝を形成し、前記溝の側部及び底部に犠牲酸化を施し、再び前記絶縁保護膜に選択的なエッチングを施して所定部分に窓を形成して前記低濃度半導体層の表面を露出させる窓開け工程と、露出した前記低濃度半導体層の表面に前記絶縁保護膜をマスクとして前記低濃度半導体層と異なる導電型をなすドーパントを注入し、熱拡散法にてドライブ拡散を施すことにより、前記低濃度半導体層の表面から層内へ延在して前記第一の半導体層に対向して環状をなすガードリング層を形成するガードリング層形成工程と、前記絶縁保護膜に選択的なエッチングを施して、前記半導体基板の一方側の主面の周縁端から前記ガードリング層の途中までを覆う環状の前記絶縁保護膜を残し、他の部分の前記絶縁保護膜を除去して前記溝を含む前記低濃度半導体層の表面と前記ガードリング層の一部の表面とを露出させる絶縁保護膜除去工程と、前記絶縁保護膜で囲まれた前記半導体基板の一方側の主面にショットキーメタルをスパッタにて形成し、前記ショットキーメタルで前記低濃度半導体層およびガードリング層の露出面を覆うとともに、前記ショットキーメタルの周縁部を前記絶縁保護膜の上に延在させ、かつ前記低濃度半導体層の前記溝に前記ショットキーメタルの一部をなす突出部を形成して前記第二の半導体層の相互間に前記突出部を配置し、前記ショットキーメタルの上にメタル電極をスパッタにて形成するメタル形成工程とを含むことを特徴とする。   A method for manufacturing a Schottky barrier semiconductor device according to the present invention is a method for manufacturing a semiconductor device using a semiconductor substrate in which a plurality of semiconductor layers are formed on a base layer. The low concentration of the same conductivity type by epitaxial growth on the base layer An initial oxidation step of forming a semiconductor layer and forming an insulating protective film on the low-concentration semiconductor layer by a thermal oxidation method; and selectively etching the insulating protective film to open a predetermined portion and opening the predetermined portion The low concentration semiconductor layer is exposed by exposing the surface of the low concentration semiconductor layer, implanting a dopant having the same conductivity type as the low concentration semiconductor layer using the insulating protective film as a mask, and performing drive diffusion by a thermal diffusion method. An annular first semiconductor layer extending from the surface of the substrate to reach the base layer and a plurality of mutually parallel second semiconductor layers are formed, and the second semiconductor layer is formed as the first semiconductor layer. A first conductive type semiconductor layer forming step formed in a region surrounded by the semiconductor layer; and all of the insulating protective film is removed by etching, the first semiconductor layer, the second semiconductor layer, and the low concentration semiconductor A low-concentration semiconductor layer stacking step of forming a low-concentration semiconductor layer on the surface of the layer by epitaxial growth and forming the insulating protective film again on the stacked low-concentration semiconductor layer; The insulating protective film is selectively etched to form grooves in predetermined portions, the side and bottom portions of the grooves are subjected to sacrificial oxidation, and the insulating protective film is selectively etched again to open windows in the predetermined portions. Forming a window to expose the surface of the low-concentration semiconductor layer, and forming a different conductivity type from the low-concentration semiconductor layer using the insulating protective film as a mask on the exposed surface of the low-concentration semiconductor layer -By injecting a punt and performing drive diffusion by a thermal diffusion method, a guard ring layer that extends from the surface of the low-concentration semiconductor layer into the layer and faces the first semiconductor layer is formed. A guard ring layer forming step, and an annular insulating protective film that covers the insulating ring from the peripheral edge of the main surface on one side of the semiconductor substrate to the middle of the guard ring layer by selectively etching the insulating protective film. An insulating protective film removing step for removing the insulating protective film in other portions to expose a surface of the low-concentration semiconductor layer including the groove and a part of the surface of the guard ring layer; and A Schottky metal is formed on one main surface of the semiconductor substrate surrounded by sputtering by sputtering, the Schottky metal covers the exposed surfaces of the low-concentration semiconductor layer and the guard ring layer, and the shot A peripheral portion of the key metal extends on the insulating protective film, and a projecting portion that forms a part of the Schottky metal is formed in the groove of the low-concentration semiconductor layer. And a metal forming step of forming a metal electrode by sputtering on the Schottky metal.

本発明のショットキーバリア半導体装置の製造方法は、基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、前記半導体基板の基材に選択的エッチング除去を施して、前記基材の表面から前記基層に達する環状の第一の半導体層を形成するとともに、前記第一の半導体層に囲まれた領域に、互いに平行をなして前記基材の表面から前記基層に達する複数の第二の半導体層を形成する半導体層形成工程と、前記基層と前記第一の半導体層および前記第二の半導体層の上に前記基層と同じ導電型をなす低濃度半導体層をエピタキシャル成長にて形成し、前記低濃度半導体層に選択的なエッチングを施して前記第二の半導体層の相互間に前記基層に向かう複数の溝を形成する低濃度半導体層積み上げ工程とを含むことを特徴とする。   A method for manufacturing a Schottky barrier semiconductor device according to the present invention is a method for manufacturing a semiconductor device using a semiconductor substrate in which a plurality of semiconductor layers are formed on a base layer, wherein the substrate of the semiconductor substrate is selectively etched away. Forming an annular first semiconductor layer reaching the base layer from the surface of the base material, and parallel to each other in a region surrounded by the first semiconductor layer from the surface of the base material to the base layer A semiconductor layer forming step of forming a plurality of second semiconductor layers reaching, and epitaxial growth of a low concentration semiconductor layer having the same conductivity type as the base layer on the base layer, the first semiconductor layer, and the second semiconductor layer Forming a plurality of grooves toward the base layer between the second semiconductor layers by selectively etching the low-concentration semiconductor layer, And wherein the Mukoto.

本発明のショットキーバリア半導体装置の製造方法は、基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、前記半導体基板の基層の一方側の主面の所定部分に前記基層と同じ導電型をなすドーパントを注入して第一の半導体層用ドーピング部および第二の半導体層用ドーピング部を形成するドーピング工程と、
前記基層の一方側の主面上にエピタキシャル成長にて前記基層と同じ導電型をなす低濃度半導体層を形成するとともに、前記第一の半導体層用ドーピング部および前記第二の半導体層用ドーピング部の前記ドーパントを前記低濃度半導体層内部へ所望の位置まで拡散させることにより、前記低濃度半導体層内に環状の第一の半導体層を形成するとともに、前記第一の半導体層に囲まれた領域に複数の互いに平行な第二の半導体層を形成し、低濃度半導体層に選択的なエッチングを施して前記第二の半導体層の相互間に前記基層に向かう複数の溝を形成する低濃度半導体層積み上げ工程を含むことを特徴とする。
A method for manufacturing a Schottky barrier semiconductor device according to the present invention is a method for manufacturing a semiconductor device using a semiconductor substrate in which a plurality of semiconductor layers are formed on a base layer, and a predetermined portion of a main surface on one side of the base layer of the semiconductor substrate. A doping step of implanting a dopant having the same conductivity type as the base layer to form a first semiconductor layer doping portion and a second semiconductor layer doping portion;
A low-concentration semiconductor layer having the same conductivity type as that of the base layer is formed by epitaxial growth on one main surface of the base layer, and the first semiconductor layer doping portion and the second semiconductor layer doping portion are formed. By diffusing the dopant into the low concentration semiconductor layer to a desired position, an annular first semiconductor layer is formed in the low concentration semiconductor layer, and in a region surrounded by the first semiconductor layer. A low-concentration semiconductor layer that forms a plurality of second semiconductor layers parallel to each other and selectively etches the low-concentration semiconductor layer to form a plurality of grooves toward the base layer between the second semiconductor layers It includes a stacking process.

以上のように本発明によれば、ショットキーメタルが複数の突出部において低濃度半導体層の層内に延在してショットキー接合面が拡大することと、半導体基板の基層に接合する複数の第二の半導体層が低濃度半導体層の層内に延在して半導体基板の主面間方向において第二の半導体層がショットキーメタルに近接することで、順方向バイアスの印加時に主に第二の半導体層が電子流をショットキーメタルへ供給することと、ショットキーメタルの突出部の相互間に第二のN型半導体層が平行に位置することにより、半導体基板の一方側の主面における低濃度半導体層とショットキーメタルとの界面、および低濃度半導体層の層内における低濃度半導体層と突出部との界面の全てのショットキー接合面が有効な電流通過断面となり、大電流域でも電圧降下を抑えることができ、順方向電流の小電流域から大電流域までの広い電流域で一様に電圧降下を抑えることが可能となる。   As described above, according to the present invention, the Schottky metal extends into the layer of the low-concentration semiconductor layer at the plurality of protrusions to enlarge the Schottky junction surface, and the plurality of the Schottky metal bonded to the base layer of the semiconductor substrate. The second semiconductor layer extends into the low-concentration semiconductor layer, and the second semiconductor layer is close to the Schottky metal in the direction between the main surfaces of the semiconductor substrate. The main surface on one side of the semiconductor substrate by the second semiconductor layer supplying the electron current to the Schottky metal and the second N-type semiconductor layer being positioned in parallel between the protrusions of the Schottky metal All the Schottky junction surfaces at the interface between the low-concentration semiconductor layer and the Schottky metal in the semiconductor layer and the interface between the low-concentration semiconductor layer and the protrusion in the low-concentration semiconductor layer are effective current-passing cross sections. Also it is possible to suppress the voltage drop uniformly and it is possible to suppress the voltage drop in a wide current region from the small-current region of the forward current to a large current region.

以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は、本発明の実施の形態1におけるショットキーバリア半導体装置を示するものであり、(a)はショットキーバリア半導体装置の断面図であり、(b)はショットキーバリア半導体装置において半導体基板の上に構成される電極とショットキーメタルとを除去した状態を示すものであって、(a)のA−A矢視断面図である。
Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
1A and 1B show a Schottky barrier semiconductor device according to a first embodiment of the present invention. FIG. 1A is a cross-sectional view of the Schottky barrier semiconductor device, and FIG. 1B shows a semiconductor in the Schottky barrier semiconductor device. It is the state which removed the electrode comprised on a board | substrate and Schottky metal, and is AA arrow sectional drawing of (a).

図1において、1はN型半導体基板、2は第一のN型半導体層、3は第二のN型半導体層、4は低濃度N型半導体層、5はP型ガードリング層、6は半導体基板、7は絶縁保護膜、8はショットキーメタル、8aはショットキーメタルの突出部、9はメタル電極を各々示している。   In FIG. 1, 1 is an N-type semiconductor substrate, 2 is a first N-type semiconductor layer, 3 is a second N-type semiconductor layer, 4 is a low-concentration N-type semiconductor layer, 5 is a P-type guard ring layer, and 6 is A semiconductor substrate, 7 is an insulating protective film, 8 is a Schottky metal, 8a is a projecting portion of the Schottky metal, and 9 is a metal electrode.

図1において、半導体基板6は基層をなすシリコンからなるN型半導体基板1の上に低濃度N型半導体層4が形成してある。この低濃度N型半導体層4にはP型ガードリング層5が環状に形成してあり、P型ガードリング層5は半導体基板6の一方側の主面をなす低濃度N型半導体層4の表面からその層内へ延在している。さらに、低濃度N型半導体層4には第一のN型半導体層2がP型ガードリング層5と対向して環状に形成してあり、第一のN型半導体層2はN型半導体基板1と低濃度N型半導体層4との界面から低濃度N型半導体層4の層内へ延在している。   In FIG. 1, a semiconductor substrate 6 has a low concentration N-type semiconductor layer 4 formed on an N-type semiconductor substrate 1 made of silicon as a base layer. A P-type guard ring layer 5 is formed in an annular shape in the low-concentration N-type semiconductor layer 4, and the P-type guard ring layer 5 is a low-concentration N-type semiconductor layer 4 that forms the main surface on one side of the semiconductor substrate 6. Extends from the surface into the layer. Further, the first N-type semiconductor layer 2 is formed in an annular shape facing the P-type guard ring layer 5 in the low-concentration N-type semiconductor layer 4, and the first N-type semiconductor layer 2 is an N-type semiconductor substrate. 1 extends from the interface between the low concentration N-type semiconductor layer 4 and the low concentration N-type semiconductor layer 4.

半導体基板6の低濃度N型半導体層4には、第一のN型半導体層2で囲まれた内側の領域に複数の第二のN型半導体層3が互いに平行な板状に形成してあり、第二のN型半導体層3はN型半導体基板1と低濃度N型半導体層4との界面から低濃度N型半導体層4の層内へ延在している。第二のN型半導体層3の形状は板状に限らず、柱状をなす複数の第二のN型半導体層3を列状に配置することも可能であり、点在する状態に配置しても良い。   In the low-concentration N-type semiconductor layer 4 of the semiconductor substrate 6, a plurality of second N-type semiconductor layers 3 are formed in a plate shape parallel to each other in an inner region surrounded by the first N-type semiconductor layer 2. The second N-type semiconductor layer 3 extends from the interface between the N-type semiconductor substrate 1 and the low-concentration N-type semiconductor layer 4 into the layer of the low-concentration N-type semiconductor layer 4. The shape of the second N-type semiconductor layer 3 is not limited to a plate shape, and a plurality of columnar second N-type semiconductor layers 3 can be arranged in a row, and arranged in a scattered state. Also good.

半導体基板6は一方側の主面が低濃度N型半導体層4およびP型ガードリング層5からなり、一方側の主面と表裏をなす他方側の主面がN型半導体基板1からなる。半導体基板6の一方側の主面をなす低濃度N型半導体層4の周縁部には酸化シリコンからなる絶縁保護膜7が環状に形成してあり、絶縁保護膜7は低濃度N型半導体層4の周縁端からP型ガードリング層5の上の途中位置までを環状に覆っている。   The semiconductor substrate 6 includes a low concentration N-type semiconductor layer 4 and a P-type guard ring layer 5 on one side, and an N-type semiconductor substrate 1 on the other side that is opposite to the main surface on one side. An insulating protective film 7 made of silicon oxide is formed in an annular shape at the peripheral edge of the low-concentration N-type semiconductor layer 4 forming one main surface of the semiconductor substrate 6, and the insulating protective film 7 is formed of a low-concentration N-type semiconductor layer. 4 is circularly covered from the peripheral edge of 4 to the middle position on the P-type guard ring layer 5.

半導体基板6の一方側の主面において絶縁保護膜7に囲まれた領域にはショットキーメタル8が形成してあり、ショットキーメタル8は低濃度N型半導体層4およびP型ガードリング層5の露出面を覆うとともに、その周縁部が絶縁保護膜7の上に延在している。   A Schottky metal 8 is formed in a region surrounded by the insulating protective film 7 on the main surface on one side of the semiconductor substrate 6. The Schottky metal 8 is composed of the low-concentration N-type semiconductor layer 4 and the P-type guard ring layer 5. The peripheral surface of the insulating protective film 7 extends over the exposed surface.

ショットキーメタル8は複数の突出部8aを有しており、突出部8aはショットキーメタル8から低濃度N型半導体層4の層内へ延在して相互に平行な板状をなし、突出部8aのそれぞれが第二のN型半導体層3の相互間の中間に位置している。ショットキーメタル8の上にはメタル電極9が形成してある。突出部8aの形状は板状に限らず、柱状をなす複数の第二のN型半導体層3を列状に配置することも可能であり、点在する状態に配置しても良い。   The Schottky metal 8 has a plurality of projecting portions 8a. The projecting portions 8a extend from the Schottky metal 8 into the layer of the low-concentration N-type semiconductor layer 4 to form a plate shape parallel to each other. Each of the portions 8 a is located in the middle between the second N-type semiconductor layers 3. A metal electrode 9 is formed on the Schottky metal 8. The shape of the protruding portion 8a is not limited to a plate shape, and a plurality of columnar second N-type semiconductor layers 3 can be arranged in a row, or may be arranged in a scattered state.

上記した構成によれば、半導体基板6の一方側の主面上に形成したショットキーメタル8がその複数の突出部8aにおいて半導体基板6の他方側の主面へ向けて低濃度N型半導体層4の層内に延在することで、ショットキーメタル8と低濃度N型半導体層4との界面をなすショットキー接合面が拡大してその面積が増加する。   According to the above-described configuration, the Schottky metal 8 formed on the main surface on one side of the semiconductor substrate 6 is a low-concentration N-type semiconductor layer toward the main surface on the other side of the semiconductor substrate 6 at the plurality of protrusions 8a. 4, the Schottky junction surface forming the interface between the Schottky metal 8 and the low-concentration N-type semiconductor layer 4 is enlarged, and the area thereof is increased.

さらに、半導体基板6の他方側の主面をなすN型半導体基板1に接合する複数の第二のN型半導体層3が半導体基板6の一方側の主面へ向けて低濃度N型半導体層4の層内に延在することにより、半導体基板6の主面間方向において第二のN型半導体層3がショットキーメタル8に近接することになるので、順方向バイアスの印加時には、主に第二のN型半導体層3が電子流をショットキーメタル8へ供給する。   Further, a plurality of second N-type semiconductor layers 3 bonded to the N-type semiconductor substrate 1 forming the other main surface of the semiconductor substrate 6 are lightly doped N-type semiconductor layers toward the one main surface of the semiconductor substrate 6. 4, the second N-type semiconductor layer 3 comes close to the Schottky metal 8 in the direction between the main surfaces of the semiconductor substrate 6. The second N-type semiconductor layer 3 supplies an electron flow to the Schottky metal 8.

そして、ショットキーメタル8の突出部8aの相互間に第二のN型半導体層3が平行に位置し、突出部8aと第二のN型半導体層3が半導体基板6の主面に沿った方向において対向することで、突出部8aを含むショットキーメタル8と低濃度N型半導体層4とのショットキー接合面をなす全界面、つまり半導体基板6の一方側の主面における低濃度N型半導体層4とショットキーメタル8との界面、および低濃度N型半導体層4の層内における低濃度N型半導体層4と突出部8aとの界面の全てのショットキー接合面が有効な電流通過断面なり、大電流域でも電圧降下を抑えることができる。   The second N-type semiconductor layer 3 is positioned in parallel between the protrusions 8 a of the Schottky metal 8, and the protrusion 8 a and the second N-type semiconductor layer 3 are along the main surface of the semiconductor substrate 6. By facing each other in the direction, the low-concentration N-type at the entire interface forming the Schottky junction surface between the Schottky metal 8 including the protrusion 8 a and the low-concentration N-type semiconductor layer 4, that is, the main surface on one side of the semiconductor substrate 6. All the Schottky junction surfaces at the interface between the semiconductor layer 4 and the Schottky metal 8 and the interface between the low concentration N-type semiconductor layer 4 and the protruding portion 8a in the layer of the low concentration N-type semiconductor layer 4 are effective in passing current. The cross section makes it possible to suppress the voltage drop even in a large current region.

よって、図1(c)に示すように、ショットキー接合面が平面構造をなす半導体装置との比較において本発明に係るショットキーバリア半導体装置は、順方向電流の小電流域から大電流域までの広い電流域で一様に電圧降下を抑えることが可能である。   Therefore, as shown in FIG. 1C, the Schottky barrier semiconductor device according to the present invention is compared with a semiconductor device having a planar structure of a Schottky junction surface from a small current region to a large current region of the forward current. It is possible to suppress the voltage drop uniformly in a wide current range.

ここで、ショットキーメタル8の突出部8aのサイズおよびその相互間の間隔は一様に等しいことが好ましい。また、第二のN型半導体層3のサイズは一様に等しいことが好ましく、その相互間の間隔は突出部8aの相互間の間隔と等しいことが好ましく、第二のN型半導体層3はこれら間隔を保ってショットキーメタル8の突出部8aの相互間の中央に位置することが好ましい。   Here, it is preferable that the size of the protruding portion 8a of the Schottky metal 8 and the interval between them are uniformly equal. Moreover, it is preferable that the size of the 2nd N type semiconductor layer 3 is equal equally, and it is preferable that the space | interval between them is equal to the space | interval between the protrusion parts 8a, and the 2nd N type semiconductor layer 3 is It is preferable that the distance between the protrusions 8a of the Schottky metal 8 is maintained at the center between them.

これらの好ましい条件によれば、動作時の電界と電流との偏りを防止できるので、ショットキーバリア半導体装置としての動作をより安定した信頼性の高いものとすることができる。   According to these preferable conditions, the bias between the electric field and current during operation can be prevented, so that the operation as a Schottky barrier semiconductor device can be made more stable and reliable.

なお、本実施の形態においては、複数の第二のN型半導体層3およびショットキーメタルの突出部8aを平行に形成したものとして説明したが、上述したように、両者を点在する柱状等としても同様の作用効果を得ることができる。
(実施の形態2)
図2は、本発明の実施の形態2のショットキーバリア半導体装置の断面図である。図2において、図1と同じ構成要素については同じ符号を用いてその説明を省略する。
In the present embodiment, the plurality of second N-type semiconductor layers 3 and the Schottky metal protrusions 8a are described as being formed in parallel. However, as described above, a columnar shape or the like interspersed with both. However, similar effects can be obtained.
(Embodiment 2)
FIG. 2 is a cross-sectional view of the Schottky barrier semiconductor device according to the second embodiment of the present invention. In FIG. 2, the same components as those in FIG.

図2において、低濃度N型半導体層4の一方側の主面上に形成したショットキーメタル8には低濃度N型半導体層4の層内へ延在する複数の突出部8aが形成してあり、突出部8aの先端位置、つまり他方の主面側に対向する部位にはP型半導体層10が形成してある。   In FIG. 2, the Schottky metal 8 formed on one main surface of the low-concentration N-type semiconductor layer 4 has a plurality of protrusions 8a extending into the layer of the low-concentration N-type semiconductor layer 4. In addition, a P-type semiconductor layer 10 is formed at a tip position of the protruding portion 8a, that is, a portion facing the other main surface side.

上記の構成によれば、逆方向バイアスの印加時における突出部8aの先端での強電界が緩和できる。つまり、図1における構成では、逆方向バイアスの印加時に突出部8aの先端に電界集中が誘起されて突出部8aの先端において強電界となる。しかし、本実施の形態2では、逆方向バイアスの印加時に単位体積当たりに蓄積される負電荷量は、ショットキーメタル8に比してP型半導体層10の方が圧倒的に少量となるので、突出部8aの先端に誘起される電界集中が緩和されるとともに電界が弱まる。このため、実施の形態1で得られる順方向電圧降下の抑制効果に加えてリーク電流の抑制効果が得られる。
(実施の形態3)
図3は、本発明の実施の形態3のショットキーバリア半導体装置の断面図である。図3において、図1と同じ構成要素については同じ符号を用いてその説明を省略する。
According to said structure, the strong electric field in the front-end | tip of the protrusion part 8a at the time of application of a reverse bias can be relieve | moderated. That is, in the configuration shown in FIG. 1, an electric field concentration is induced at the tip of the protrusion 8a when a reverse bias is applied, and a strong electric field is generated at the tip of the protrusion 8a. However, in the second embodiment, the amount of negative charge accumulated per unit volume when a reverse bias is applied is much smaller in the P-type semiconductor layer 10 than in the Schottky metal 8. The electric field concentration induced at the tip of the protrusion 8a is relaxed and the electric field is weakened. For this reason, in addition to the forward voltage drop suppression effect obtained in the first embodiment, the leakage current suppression effect is obtained.
(Embodiment 3)
FIG. 3 is a cross-sectional view of the Schottky barrier semiconductor device according to the third embodiment of the present invention. In FIG. 3, the same components as those in FIG.

図3において、低濃度N型半導体層4の一方側の主面上に形成したショットキーメタル8には低濃度N型半導体層4の層内へ延在する複数の突出部8aが形成してあり、突出部8aの先端位置、つまり他方の主面側に対向する部位には酸化シリコン等からなる絶縁層11が形成してある。   In FIG. 3, the Schottky metal 8 formed on one main surface of the low-concentration N-type semiconductor layer 4 has a plurality of protrusions 8 a extending into the layer of the low-concentration N-type semiconductor layer 4. In addition, an insulating layer 11 made of silicon oxide or the like is formed at the tip position of the protruding portion 8a, that is, at the portion facing the other main surface side.

上記の構成によれば、逆方向バイアスの印加時における突出部8aの先端におけるリーク電流が絶縁層11で遮断される。つまり、逆方向バイアスの印加時に突出部8aの先端に電界集中が誘起されて突出部8aの先端において強電界となるが、絶縁層11がリーク電流を遮断する。よって、実施の形態1で得られる順方向電圧降下の抑制効果に加えて、リーク電流の抑制効果が得られる。
(実施の形態4)
図4は、本発明の実施の形態4のショットキーバリア半導体装置の断面図である。図4において、図1と同じ構成要素については同じ符号を用いてその説明を省略する。
According to the above configuration, the insulating layer 11 blocks the leakage current at the tip of the protruding portion 8a when the reverse bias is applied. That is, when a reverse bias is applied, an electric field concentration is induced at the tip of the protrusion 8a and a strong electric field is generated at the tip of the protrusion 8a, but the insulating layer 11 blocks the leakage current. Therefore, in addition to the forward voltage drop suppression effect obtained in the first embodiment, the leakage current suppression effect is obtained.
(Embodiment 4)
FIG. 4 is a cross-sectional view of the Schottky barrier semiconductor device according to the fourth embodiment of the present invention. In FIG. 4, the same components as those in FIG.

図4において、低濃度N型半導体層4の一方側の主面上に形成したショットキーメタル8には低濃度N型半導体層4の層内へ延在する複数の突出部8aが形成してあり、突出部8aの先端位置、つまり他方の主面側に対向する部位には第二のショットキーメタル12が形成してある。   In FIG. 4, the Schottky metal 8 formed on one main surface of the low-concentration N-type semiconductor layer 4 has a plurality of protrusions 8a extending into the layer of the low-concentration N-type semiconductor layer 4. In addition, a second Schottky metal 12 is formed at the tip position of the protruding portion 8a, that is, at the portion facing the other main surface.

上記の構成によれば、ショットキー接合面の全面積に占めるショットキーメタル8と第二のショットキーメタル12との割合を変化させるだけでショットキーバリア半導体装置の電気特性を連続的に変化させることができる。   According to the above configuration, the electrical characteristics of the Schottky barrier semiconductor device are continuously changed only by changing the ratio of the Schottky metal 8 and the second Schottky metal 12 occupying the entire area of the Schottky junction surface. be able to.

よって、実施の形態1において示したように、全てのショットキー接合面を有効な電流通過断面として活用し、かつ使用用途に応じた最適な電気特性を有するショットキーバリア半導体装置を実現することができる。   Therefore, as shown in the first embodiment, it is possible to realize a Schottky barrier semiconductor device that uses all the Schottky junction surfaces as effective current passing sections and has optimum electrical characteristics according to the intended use. it can.

例えば、ショットキーメタル8としてバリアハイトを低くするメタルを用いるとともに、第二のショットキーメタル12としてバリアハイトを高くするメタルを用いる場合には、ショットキーメタル8と第二のショットキーメタル12との界面位置を一方側の主面側に移動させれば、比較的低リーク特性を有するショットキーバリア半導体装置を実現することができる。あるいは、ショットキーメタル8と第二のショットキーメタル12との界面位置を他方側の主面側に移動させれば、比較的順方向電圧降下の小さいショットキーバリア半導体装置を実現することができる。   For example, when a metal that lowers the barrier height is used as the Schottky metal 8 and a metal that increases the barrier height is used as the second Schottky metal 12, the interface between the Schottky metal 8 and the second Schottky metal 12 is used. If the position is moved to one main surface side, a Schottky barrier semiconductor device having relatively low leakage characteristics can be realized. Alternatively, if the interface position between the Schottky metal 8 and the second Schottky metal 12 is moved to the other main surface, a Schottky barrier semiconductor device with a relatively small forward voltage drop can be realized. .

以下に本発明に係るショットキーバリア半導体装置の製造方法を説明する。図5および図6は製造過程の主な工程の終了時点におけるショットキーバリア半導体装置の断面を示すものである。   A method for manufacturing a Schottky barrier semiconductor device according to the present invention will be described below. 5 and 6 show a cross section of the Schottky barrier semiconductor device at the end of the main steps of the manufacturing process.

図5および図6において、1はN型半導体基板、2は第一のN型半導体層、3は第二のN型半導体層、4は低濃度N型半導体層、4aは溝、5はP型ガードリング層、6は半導体基板、7は絶縁保護膜、7aは窓、8はショットキーメタル、8aはショットキーメタルの突出部、9はメタル電極を示している。   5 and 6, 1 is an N-type semiconductor substrate, 2 is a first N-type semiconductor layer, 3 is a second N-type semiconductor layer, 4 is a low-concentration N-type semiconductor layer, 4a is a groove, and 5 is P A type guard ring layer, 6 is a semiconductor substrate, 7 is an insulating protective film, 7a is a window, 8 is a Schottky metal, 8a is a Schottky metal protrusion, and 9 is a metal electrode.

図5(a)は初期酸化工程を示すものであり、半導体基板の基層をなすシリコンからなるN型半導体基板1の上にエピタキシャル成長にて低濃度N型半導体層4を形成し、低濃度N型半導体層4の上に熱酸化法にて酸化シリコンを形成して絶縁保護膜7を得る。   FIG. 5A shows an initial oxidation step. A low-concentration N-type semiconductor layer 4 is formed by epitaxial growth on an N-type semiconductor substrate 1 made of silicon which forms the base layer of the semiconductor substrate. An insulating protective film 7 is obtained by forming silicon oxide on the semiconductor layer 4 by thermal oxidation.

図5(b)はN型半導体層形成工程を示すものであり、先の初期酸化工程の後に選択的エッチング除去を施し、絶縁保護膜7の所定部分、つまり第一のN型半導体層2と第二のN型半導体層3との形成予定部に位置する部分を所定形状に窓開けして低濃度N型半導体層4の表面を露出させる。   FIG. 5B shows an N-type semiconductor layer forming step, in which selective etching removal is performed after the initial oxidation step, and a predetermined portion of the insulating protective film 7, that is, the first N-type semiconductor layer 2 and A portion located at a portion where the second N-type semiconductor layer 3 is to be formed is opened in a predetermined shape to expose the surface of the low-concentration N-type semiconductor layer 4.

次に、絶縁保護膜7をマスクとして低濃度N型半導体層4の表面にN型ドーパントである燐を注入し、熱拡散法にてドライブ拡散を施して環状の第一のN型半導体層2と複数の互いに平行な第二のN型半導体層3とを形成する。第一のN型半導体層2は低濃度N型半導体層4の表面から層内へ延在してN型半導体基板1に達し、第二のN型半導体層3は、環状の第一のN型半導体層2に囲まれた低濃度N型半導体層4の表面から層内へ延在してN型半導体基板1に達する。尚、ドライブ拡散の際の熱により第一のN型半導体層2と第二のN型半導体層3との上には再び絶縁保護膜7が形成される。図5(b)はこの状態を示している。   Next, phosphorus, which is an N-type dopant, is implanted into the surface of the low-concentration N-type semiconductor layer 4 using the insulating protective film 7 as a mask, and drive diffusion is performed by a thermal diffusion method to thereby form a first annular N-type semiconductor layer 2. And a plurality of parallel second N-type semiconductor layers 3 are formed. The first N-type semiconductor layer 2 extends from the surface of the low-concentration N-type semiconductor layer 4 into the layer and reaches the N-type semiconductor substrate 1, and the second N-type semiconductor layer 3 is formed of a ring-shaped first N-type semiconductor layer 2. Extends from the surface of the low-concentration N-type semiconductor layer 4 surrounded by the n-type semiconductor layer 2 into the layer and reaches the n-type semiconductor substrate 1. Note that an insulating protective film 7 is formed again on the first N-type semiconductor layer 2 and the second N-type semiconductor layer 3 by heat during drive diffusion. FIG. 5B shows this state.

図5(c)は低濃度N型半導体層積み上げ工程を示すものであり、先のN型半導体層形成工程の後に、絶縁保護膜7の全てをエッチング除去し、第一のN型半導体層2と第二のN型半導体層3と低濃度N型半導体層4の表面の上に、再びエピタキシャル成長により低濃度N型半導体層4を積み上げる。次に、積み上げた低濃度N型半導体層4の上に絶縁保護膜7を再形成する。   FIG. 5C shows a low-concentration N-type semiconductor layer stacking step. After the previous N-type semiconductor layer forming step, all of the insulating protective film 7 is removed by etching, and the first N-type semiconductor layer 2 is removed. The low-concentration N-type semiconductor layer 4 is again stacked on the surfaces of the second N-type semiconductor layer 3 and the low-concentration N-type semiconductor layer 4 by epitaxial growth. Next, the insulating protective film 7 is formed again on the stacked low concentration N-type semiconductor layer 4.

図5(d)は溝形成工程を示すものであり、先の低濃度N型半導体層積み上げ工程の後に、選択的エッチング除去を施し、低濃度N型半導体層4とその上に位置する絶縁保護膜7の所定部分、つまりショットキーメタル8の突出部8aの形成予定部に位置する部分に所定形状の複数の平行な溝4aを彫る。ここで、溝4aは第二のN型半導体層3の相互間の中央に位置し、所定深さを有する。   FIG. 5 (d) shows a groove forming process. After the low-concentration N-type semiconductor layer stacking step, selective etching removal is performed, and the low-concentration N-type semiconductor layer 4 and the insulation protection located thereon are provided. A plurality of parallel grooves 4 a having a predetermined shape are carved in a predetermined portion of the film 7, that is, a portion located in a portion where the projecting portion 8 a of the Schottky metal 8 is to be formed. Here, the groove 4a is located at the center between the second N-type semiconductor layers 3 and has a predetermined depth.

図6(a)は窓開け工程を示すものであり、先の溝形成工程の後に、溝4aの側部及び底部に犠牲酸化を施し、第一のN型半導体層2の上に位置する絶縁保護膜7に選択的エッチング除去を施し、絶縁保護膜7の所定部分、つまりP型ガードリング層5の形成予定部に位置する部分に環状の窓7aを形成して低濃度N型半導体層4の表面を露出させる。   FIG. 6A shows a window opening process. After the previous groove forming process, sacrificial oxidation is performed on the side and bottom of the groove 4a, and the insulation located on the first N-type semiconductor layer 2 is shown. The protective film 7 is selectively etched away, and an annular window 7a is formed in a predetermined portion of the insulating protective film 7, that is, a portion where the P-type guard ring layer 5 is to be formed, to form the low-concentration N-type semiconductor layer 4 To expose the surface.

図6(b)はP型ガードリング層形成工程を示すものであり、先の窓開け工程の後に、絶縁保護膜7をマスクとして窓7aに露出する低濃度N型半導体層4の表面にP型ドーパントであるボロンを注入し、熱拡散法にてドライブ拡散を施してP型ガードリング層5を形成する。P型ガードリング層5は、低濃度N型半導体層4の表面から層内へ延在し、第一のN型半導体層2に対向して環状をなす。この時点で、N型半導体基板1と第一のN型半導体層2と第二のN型半導体層3と低濃度N型半導体層4とP型ガードリング層5とからなる半導体基板6が構成される。   FIG. 6B shows a P-type guard ring layer forming process. After the previous window opening process, P is formed on the surface of the low-concentration N-type semiconductor layer 4 exposed to the window 7a using the insulating protective film 7 as a mask. Boron, which is a type dopant, is implanted, and drive diffusion is performed by a thermal diffusion method to form a P type guard ring layer 5. The P-type guard ring layer 5 extends from the surface of the low-concentration N-type semiconductor layer 4 into the layer and has a ring shape facing the first N-type semiconductor layer 2. At this point, the semiconductor substrate 6 including the N-type semiconductor substrate 1, the first N-type semiconductor layer 2, the second N-type semiconductor layer 3, the low-concentration N-type semiconductor layer 4, and the P-type guard ring layer 5 is configured. Is done.

図6(c)は絶縁保護膜除去工程を示すものであり、先のP型ガードリング形成工程の後に、絶縁保護膜7に選択的エッチングを施し、半導体基板6の一方側の主面の周縁部を覆う環状の絶縁保護膜7を残してその他の部分の絶縁保護膜7を除去する。この結果、残った環状の絶縁保護膜7が低濃度N型半導体層4の周縁部からP型ガードリング層5の途中位置までを覆い、溝4aを含む低濃度N型半導体層4の表面とP型ガードリング層5の一部の表面が露出する。   FIG. 6C shows an insulating protective film removing process. After the previous P-type guard ring forming process, the insulating protective film 7 is selectively etched, and the peripheral edge of the main surface on one side of the semiconductor substrate 6 is shown. The remaining part of the insulating protective film 7 is removed while leaving the annular insulating protective film 7 covering the part. As a result, the remaining annular insulating protective film 7 covers from the peripheral portion of the low-concentration N-type semiconductor layer 4 to the middle position of the P-type guard ring layer 5, and the surface of the low-concentration N-type semiconductor layer 4 including the groove 4 a A part of the surface of the P-type guard ring layer 5 is exposed.

図6(d)はメタル形成工程を示すものであり、先の絶縁保護膜除去工程の後に、スパッタにて、絶縁保護膜7で囲まれた半導体基板6の一方側の主面、つまり溝4aを含む低濃度N型半導体層4の表面とP型ガードリング層5の一部の表面に、チタンからなるショットキーメタル8およびショットキーメタル8の一部である突出部8aを形成する。ショットキーメタル8は低濃度N型半導体層4の表面とP型ガードリング層5の一部の表面を覆ってその周縁部が絶縁保護膜7の周縁部へ延在し、溝4aに形成した突出部8aは半導体基板6の他方側の主面に向けて低濃度N型半導体層4の層内に延在しており、第二のN型半導体層3の相互間の中央に位置し、所定深さを有する。   FIG. 6D shows a metal forming process. After the previous insulating protective film removing process, the main surface on one side of the semiconductor substrate 6 surrounded by the insulating protective film 7, that is, the groove 4a is formed by sputtering. A Schottky metal 8 made of titanium and a protruding portion 8a that is a part of the Schottky metal 8 are formed on the surface of the low-concentration N-type semiconductor layer 4 containing P and the surface of a part of the P-type guard ring layer 5. The Schottky metal 8 covers the surface of the low-concentration N-type semiconductor layer 4 and a part of the surface of the P-type guard ring layer 5, and its peripheral portion extends to the peripheral portion of the insulating protective film 7 to form the groove 4 a. The protruding portion 8a extends into the layer of the low-concentration N-type semiconductor layer 4 toward the other main surface of the semiconductor substrate 6, and is located in the center between the second N-type semiconductor layers 3, It has a predetermined depth.

次に、ショットキーメタル8の上にアノードである銀からなるメタル電極9をスパッタにて形成する。この結果、複数の第二のN型半導体層3が半導体基板6の他方側の主面側から一方側の主面側に向けて低濃度N型半導体層4の層内へ延在し、複数の突出部8aが半導体基板6の一方側の主面側から他方側の主面側に向けて低濃度N型半導体層4の層内へ延在し、第二のN型半導体層3の相互間の中央に突出部8aが位置し、突出部8aの相互間の中央に第二のN型半導体層3が位置する状態のショットキーバリア半導体装置となる。   Next, a metal electrode 9 made of silver as an anode is formed on the Schottky metal 8 by sputtering. As a result, the plurality of second N-type semiconductor layers 3 extend from the other main surface side of the semiconductor substrate 6 toward the one main surface side into the layer of the low-concentration N-type semiconductor layer 4. Of the second N-type semiconductor layer 3 extends from the main surface on one side of the semiconductor substrate 6 toward the other main surface into the low-concentration N-type semiconductor layer 4. Thus, the Schottky barrier semiconductor device is formed in a state in which the protruding portion 8a is located at the center between and the second N-type semiconductor layer 3 is located at the center between the protruding portions 8a.

ここで、図5(a)から図5(d)に示したN型半導体基板1に第一のN型半導体層2と第二のN型半導体層3と低濃度N型半導体層4と溝4aとを形成する方法は図7に示す方法でも良い。   Here, the first N-type semiconductor layer 2, the second N-type semiconductor layer 3, the low-concentration N-type semiconductor layer 4, and the groove are formed in the N-type semiconductor substrate 1 shown in FIGS. The method of forming 4a may be the method shown in FIG.

図7(a)はN型半導体基板1を示している。
図7(b)はN型半導体層形成工程を示しており、半導体基板の基材として所定厚さを有するN型半導体基板1に選択的エッチング除去を施すことにより、底部に残存するN型半導体基板1で半導体基板の基層の部位を形成し、かつ元の基材としてのN型半導体基板1の表面から基層に達する環状の第一のN型半導体層2を形成するとともに、第一のN型半導体層2に囲まれた領域に、互いに平行をなして元の基材としてのN型半導体基板1の表面から基層に達する複数の第二のN型半導体層3を形成する。
FIG. 7A shows an N-type semiconductor substrate 1.
FIG. 7B shows an N-type semiconductor layer forming step. The N-type semiconductor remaining at the bottom by selectively etching away the N-type semiconductor substrate 1 having a predetermined thickness as a base material of the semiconductor substrate. The substrate 1 forms the base layer portion of the semiconductor substrate, and the annular first N-type semiconductor layer 2 reaching the base layer from the surface of the N-type semiconductor substrate 1 as the original base material is formed. A plurality of second N-type semiconductor layers 3 reaching the base layer from the surface of the N-type semiconductor substrate 1 as an original base material are formed in a region surrounded by the type semiconductor layer 2 in parallel with each other.

図7(c)は低濃度N型半導体層積み上げ工程を示すものであり、先のN型半導体層形成工程の後に、N型半導体基板1と第一のN型半導体層2および第二のN型半導体層3の上に低濃度N型半導体層4をエピタキシャル成長にて形成する。そして、低濃度N型半導体層4に選択的なエッチングを施し、第二のN型半導体層3の相互間にN型半導体基板1に向かう複数の溝4aを彫る。   FIG. 7C shows a low-concentration N-type semiconductor layer stacking step. After the previous N-type semiconductor layer forming step, the N-type semiconductor substrate 1, the first N-type semiconductor layer 2, and the second N-type semiconductor layer are formed. A low-concentration N-type semiconductor layer 4 is formed on the type semiconductor layer 3 by epitaxial growth. Then, the low-concentration N-type semiconductor layer 4 is selectively etched to carve a plurality of grooves 4 a toward the N-type semiconductor substrate 1 between the second N-type semiconductor layers 3.

ここで、N型半導体基板1と第一のN型半導体層2と第二のN型半導体層3とのドーパント濃度は特に異なる必要はなく同濃度で良い。
さらに、図5(a)から図5(d)に示したN型半導体基板1に第一のN型半導体層2と第二のN型半導体層3と低濃度N型半導体層4と溝4aとを形成する別の方法を図8に示す。
Here, the dopant concentrations of the N-type semiconductor substrate 1, the first N-type semiconductor layer 2, and the second N-type semiconductor layer 3 do not have to be different, and may be the same.
Further, the first N-type semiconductor layer 2, the second N-type semiconductor layer 3, the low-concentration N-type semiconductor layer 4, and the groove 4a are formed on the N-type semiconductor substrate 1 shown in FIGS. 5 (a) to 5 (d). Another method of forming is shown in FIG.

図8(a)はドーピング工程を示しており、半導体基板の基層をなすN型半導体基板1の一方側の主面上における第一のN型半導体層2の形成予定部にN型ドーパントを注入して第一のN型半導体層用トーピング部2aを形成し、同じく第二のN型半導体層3の形成予定部にN型ドーパントを注入して第二のN型半導体層用ドーピング部3aを形成する。   FIG. 8A shows a doping process, in which an N-type dopant is implanted into a portion where the first N-type semiconductor layer 2 is to be formed on one main surface of the N-type semiconductor substrate 1 that forms the base layer of the semiconductor substrate. Then, the first N-type semiconductor layer topping portion 2a is formed, and the N-type dopant is injected into the portion where the second N-type semiconductor layer 3 is to be formed, so that the second N-type semiconductor layer doping portion 3a is formed. Form.

図8(b)は低濃度N型半導体層積み上げ工程を示すものであり、N型半導体基板1の一方側の主面上にエピタキシャル成長にて低濃度N型半導体層4を形成する。このとき、同工程で加えられる熱を利用して、第一のN型半導体層用ドーピング部2a及び第二のN型半導体層用ドーピング部3aのドーパントを低濃度N型半導体層4の内部へ所望の位置まで拡散させることで、第一のN型半導体層2および第二のN型半導体層3を形成する。そして、低濃度N型半導体層4に選択的なエッチングを施して、第二のN型半導体層3の相互間にN型半導体基板1へ向かう溝4aを彫る。この結果、図5(d)と同様に、N型半導体基板1と第一のN型半導体層2と第二のN型半導体層3と低濃度N型半導体層4と溝4aとが形成される。   FIG. 8B shows a low-concentration N-type semiconductor layer stacking step, in which a low-concentration N-type semiconductor layer 4 is formed on one main surface of the N-type semiconductor substrate 1 by epitaxial growth. At this time, using the heat applied in the same step, the dopants of the first N-type semiconductor layer doping part 2 a and the second N-type semiconductor layer doping part 3 a are introduced into the low-concentration N-type semiconductor layer 4. By diffusing to a desired position, the first N-type semiconductor layer 2 and the second N-type semiconductor layer 3 are formed. Then, the low-concentration N-type semiconductor layer 4 is selectively etched to carve a groove 4 a toward the N-type semiconductor substrate 1 between the second N-type semiconductor layers 3. As a result, as in FIG. 5D, the N-type semiconductor substrate 1, the first N-type semiconductor layer 2, the second N-type semiconductor layer 3, the low-concentration N-type semiconductor layer 4, and the trench 4a are formed. The

これらの製造方法によれば、第一のN型半導体層2及び第二のN型半導体層3を形成する際にドライブ拡散が不要となる。
尚、上述した本発明の各実施の形態においては、第二のN型半導体層3よりもショットキーメタル8の突出部8aが少数で、全ての突出部8aが第二のN型半導体層3の相互間に位置する構成として説明した。
According to these manufacturing methods, drive diffusion is not required when the first N-type semiconductor layer 2 and the second N-type semiconductor layer 3 are formed.
In each of the embodiments of the present invention described above, the number of protrusions 8a of the Schottky metal 8 is smaller than that of the second N-type semiconductor layer 3, and all the protrusions 8a are the second N-type semiconductor layer 3. The configuration is described as being located between the two.

しかし、本発明は、上述した実施の形態に限定されるものではなく、第二のN型半導体層3とショットキーメタル8の突出部8aとを同数とし、配列方向の一方側において最外側の第二のN型半導体層3より外側位置にショットキーメタル8の突出部8aが位置する構成とすることも可能である。   However, the present invention is not limited to the above-described embodiment, and the same number of second N-type semiconductor layers 3 and projecting portions 8a of Schottky metal 8 are provided, and the outermost side on one side in the arrangement direction. It is also possible to adopt a configuration in which the protruding portion 8a of the Schottky metal 8 is positioned outside the second N-type semiconductor layer 3.

また、第二のN型半導体層3よりもショットキーメタル8の突出部8aの数を多くして、配列方向の両側において最外側の第二のN型半導体層3より外側位置にショットキーメタル8の突出部8aが位置する構成とすることも可能である。   Further, the number of projecting portions 8a of the Schottky metal 8 is larger than that of the second N-type semiconductor layer 3, and the Schottky metal is positioned outside the outermost second N-type semiconductor layer 3 on both sides in the arrangement direction. It is also possible to adopt a configuration in which eight protruding portions 8a are located.

尚、本発明の実施の形態において、半導体基板、第一の半導体層、第二の半導体層をN型とし、ガードリング層をP型として説明したが、これにも限定されるものではなく、双方を逆に反転させても良い。その場合、アノードがカソードとなる。   In the embodiment of the present invention, the semiconductor substrate, the first semiconductor layer, and the second semiconductor layer are described as N-type, and the guard ring layer is described as P-type. However, the present invention is not limited to this. You may reverse both. In that case, the anode becomes the cathode.

本発明はショットキーバリア半導体装置として有用であり、特に大電流を通電させるものに適している。   The present invention is useful as a Schottky barrier semiconductor device, and is particularly suitable for a device that conducts a large current.

本発明の実施の形態1におけるショットキーバリア半導体装置を示すものであり、(a)は断面図、(b)は(a)のA−A矢視断面図、(c)は従来との性能の比較を示すグラフ図BRIEF DESCRIPTION OF THE DRAWINGS The Schottky barrier semiconductor device in Embodiment 1 of this invention is shown, (a) is sectional drawing, (b) is AA arrow sectional drawing of (a), (c) is the performance with the past. Graph showing a comparison of 本発明の実施の形態2におけるショットキーバリア半導体装置の断面図Sectional drawing of the Schottky barrier semiconductor device in Embodiment 2 of this invention 本発明の実施の形態3におけるショットキーバリア半導体装置の断面図Sectional drawing of the Schottky barrier semiconductor device in Embodiment 3 of this invention 本発明の実施の形態4におけるショットキーバリア半導体装置の断面図Sectional drawing of the Schottky barrier semiconductor device in Embodiment 4 of this invention 本発明の製造方法における主な工程を示す断面図Sectional drawing which shows the main processes in the manufacturing method of this invention 同製造方法における主な工程を示す断面図Sectional drawing which shows the main processes in the manufacturing method 本発明の他の製造方法における主な工程を示す断面図Sectional drawing which shows the main processes in the other manufacturing method of this invention 本発明の他の製造方法における主な工程を示す断面図Sectional drawing which shows the main processes in the other manufacturing method of this invention 従来のショットキーバリア半導体装置を示すものであり、(a)は断面図、(b)は従来の性能の比較を示すグラフ図1 shows a conventional Schottky barrier semiconductor device, where (a) is a cross-sectional view and (b) is a graph showing a comparison of conventional performance.

符号の説明Explanation of symbols

1 N型半導体基板
2 第一のN型半導体層
2a 第一のN型半導体層用ドーピング部
3 第二のN型半導体層
3a 第二のN型半導体層用ドーピング部
4 低濃度N型半導体層
4a 溝
5 P型ガードリング層
6 半導体基板
7 絶縁保護膜
7a 窓
8 ショットキーメタル
8a ショットキーメタルの突出部
9 メタル電極
10 P型半導体層
11 絶縁層
12 第二のショットキーメタル
101 nのシリコン基板
102 n層
103 酸化シリコン
104 金属膜
105 P領域
106 平坦部
107 凸部
111 ショットキー接合面
DESCRIPTION OF SYMBOLS 1 N type semiconductor substrate 2 1st N type semiconductor layer 2a 1st doping part for N type semiconductor layers 3 2nd N type semiconductor layer 3a 2nd doping part for N type semiconductor layers 4 Low concentration N type semiconductor layer 4a Groove 5 P-type guard ring layer 6 Semiconductor substrate 7 Insulating protective film 7a Window 8 Schottky metal 8a Schottky metal protrusion 9 Metal electrode 10 P-type semiconductor layer 11 Insulating layer 12 Second Schottky metal 101 n + Silicon substrate 102 n layer 103 silicon oxide 104 metal film 105 P region 106 flat part 107 convex part 111 Schottky junction surface

Claims (7)

半導体基板が基層上に複数の半導体層を形成したものであって、前記基層上に同じ導電型をなす低濃度半導体層が形成され、前記低濃度半導体層と異なる導電型をなすガードリング層が前記低濃度半導体層の表面から層内へ延在して環状に形成され、前記低濃度半導体層と同じ導電型をなす第一の半導体層が前記基層と前記低濃度半導体層との界面から前記低濃度半導体層の層内へ延在して前記ガードリング層に対向して環状に形成され、前記第一の半導体層で囲まれた領域内に前記低濃度半導体層と同じ導電型をなす複数の第二の半導体層が前記基層と前記低濃度半導体層との界面から前記低濃度半導体層の層内へ延在して互いに平行に形成されてなり、
前記半導体基板の一方側の主面の周縁部に環状の絶縁保護膜が前記低濃度半導体層の周縁端から前記ガードリング層の途中までを覆って形成され、前記絶縁保護膜で囲まれる前記半導体基板の一方側の主面にショットキーメタルが形成され、ショットキーメタルが前記低濃度半導体層および前記ガードリング層の一部を覆うとともに、ショットキーメタルの周縁部が前記絶縁保護膜の上まで延在し、ショットキーメタルの複数の突出部が前記低濃度半導体層の層内へ延在して互いに平行に形成されるとともに、前記突出部が第二の半導体層の相互間にそれぞれ位置し、前記ショットキーメタルの上にメタル電極が形成されたことを特徴とするショットキーバリア半導体装置。
A semiconductor substrate having a plurality of semiconductor layers formed on a base layer, wherein a low concentration semiconductor layer having the same conductivity type is formed on the base layer, and a guard ring layer having a conductivity type different from that of the low concentration semiconductor layer is provided. A first semiconductor layer extending from the surface of the low-concentration semiconductor layer into the layer and formed in a ring shape and having the same conductivity type as the low-concentration semiconductor layer is formed from the interface between the base layer and the low-concentration semiconductor layer. A plurality of layers extending into the low-concentration semiconductor layer so as to face the guard ring layer and having the same conductivity type as that of the low-concentration semiconductor layer in a region surrounded by the first semiconductor layer A second semiconductor layer extending from the interface between the base layer and the low-concentration semiconductor layer into the low-concentration semiconductor layer and formed in parallel with each other,
An annular insulating protective film is formed on the peripheral edge of the main surface on one side of the semiconductor substrate so as to cover from the peripheral edge of the low-concentration semiconductor layer to the middle of the guard ring layer, and is surrounded by the insulating protective film A Schottky metal is formed on the main surface on one side of the substrate, the Schottky metal covers a part of the low-concentration semiconductor layer and the guard ring layer, and the peripheral edge of the Schottky metal extends to the insulating protective film. A plurality of Schottky metal protrusions extending into the low-concentration semiconductor layer and formed in parallel with each other, and the protrusions are positioned between the second semiconductor layers, respectively. A Schottky barrier semiconductor device, wherein a metal electrode is formed on the Schottky metal.
前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、前記低濃度半導体層と異なる導電型をなす第三の半導体層が形成されたことを特徴とする請求項1に記載のショットキーバリア半導体装置。 A third semiconductor layer having a conductivity type different from that of the low-concentration semiconductor layer is formed at a tip position facing the other main surface side of the semiconductor substrate in each projecting portion of the Schottky metal. The Schottky barrier semiconductor device according to claim 1. 前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、絶縁層が形成されたことを特徴とする請求項1に記載のショットキーバリア半導体装置。 2. The Schottky barrier semiconductor device according to claim 1, wherein an insulating layer is formed at a tip position facing each other main surface side of the semiconductor substrate in each projecting portion of the Schottky metal. 前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、第二のショットキーメタルが形成されたことを特徴とする請求項1に記載のショットキーバリア半導体装置。 2. The Schottky barrier semiconductor according to claim 1, wherein a second Schottky metal is formed at a tip position facing each other main surface side of the semiconductor substrate in each projecting portion of the Schottky metal. apparatus. 基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、
前記基層上にエピタキシャル成長にて同じ導電型をなす低濃度半導体層を形成し、前記低濃度半導体層の上に熱酸化法にて絶縁保護膜を形成する初期酸化工程と、
前記絶縁保護膜に選択的なエッチングを施して所定部分を窓開けして前記低濃度半導体層の表面を露出させ、前記絶縁保護膜をマスクとして前記低濃度半導体層と同じ導電型をなすドーパントを注入し、熱拡散法にてドライブ拡散を施すことにより、前記低濃度半導体層の表面から層内へ延在して前記基層に達する環状の第一の半導体層と複数の互いに平行な第二の半導体層とを形成するとともに、前記第二の半導体層を前記第一の半導体層に囲まれた領域内に形成する第一導電型半導体層形成工程と、
前記絶縁保護膜の全てをエッチング除去し、前記第一の半導体層と前記第二の半導体層と前記低濃度半導体層の表面上にエピタキシャル成長により低濃度半導体層を積み上げて形成し、積み上げた前記低濃度半導体層の上に前記絶縁保護膜を再び形成する低濃度半導体層積み上げ工程と、
前記低濃度半導体層と前記絶縁保護膜とに選択的なエッチングを施して所定部分に溝を形成し、前記溝の側部及び底部に犠牲酸化を施し、再び前記絶縁保護膜に選択的なエッチングを施して所定部分に窓を形成して前記低濃度半導体層の表面を露出させる窓開け工程と、
露出した前記低濃度半導体層の表面に前記絶縁保護膜をマスクとして前記低濃度半導体層と異なる導電型をなすドーパントを注入し、熱拡散法にてドライブ拡散を施すことにより、前記低濃度半導体層の表面から層内へ延在して前記第一の半導体層に対向して環状をなすガードリング層を形成するガードリング層形成工程と、
前記絶縁保護膜に選択的なエッチングを施して、前記半導体基板の一方側の主面の周縁端から前記ガードリング層の途中までを覆う環状の前記絶縁保護膜を残し、他の部分の前記絶縁保護膜を除去して前記溝を含む前記低濃度半導体層の表面と前記ガードリング層の一部の表面とを露出させる絶縁保護膜除去工程と、
前記絶縁保護膜で囲まれた前記半導体基板の一方側の主面にショットキーメタルをスパッタにて形成し、前記ショットキーメタルで前記低濃度半導体層およびガードリング層の露出面を覆うとともに、前記ショットキーメタルの周縁部を前記絶縁保護膜の上に延在させ、かつ前記低濃度半導体層の前記溝に前記ショットキーメタルの一部をなす突出部を形成して前記第二の半導体層の相互間に前記突出部を配置し、前記ショットキーメタルの上にメタル電極をスパッタにて形成するメタル形成工程とを含むことを特徴とするショットキーバリア半導体装置の製造方法。
In a method for manufacturing a semiconductor device using a semiconductor substrate formed by forming a plurality of semiconductor layers on a base layer,
An initial oxidation step of forming a low concentration semiconductor layer having the same conductivity type by epitaxial growth on the base layer, and forming an insulating protective film on the low concentration semiconductor layer by a thermal oxidation method;
The insulating protective film is selectively etched to open a predetermined portion to expose the surface of the low-concentration semiconductor layer, and a dopant having the same conductivity type as the low-concentration semiconductor layer is formed using the insulating protective film as a mask. By implanting and performing drive diffusion by a thermal diffusion method, an annular first semiconductor layer extending from the surface of the low-concentration semiconductor layer into the layer and reaching the base layer and a plurality of parallel second semiconductor layers Forming a semiconductor layer and forming the second semiconductor layer in a region surrounded by the first semiconductor layer;
All of the insulating protective film is removed by etching, and low concentration semiconductor layers are stacked and formed by epitaxial growth on the surfaces of the first semiconductor layer, the second semiconductor layer, and the low concentration semiconductor layer. A low concentration semiconductor layer stacking step for re-forming the insulating protective film on the concentration semiconductor layer;
The low concentration semiconductor layer and the insulating protective film are selectively etched to form grooves in predetermined portions, sacrificial oxidation is performed on the side and bottom of the grooves, and the insulating protective film is selectively etched again. A window opening step of forming a window in a predetermined portion and exposing the surface of the low concentration semiconductor layer,
By implanting a dopant having a conductivity type different from that of the low-concentration semiconductor layer into the exposed surface of the low-concentration semiconductor layer using the insulating protective film as a mask, and performing drive diffusion by a thermal diffusion method, the low-concentration semiconductor layer A guard ring layer forming step of forming an annular guard ring layer extending from the surface of the substrate into the layer and facing the first semiconductor layer;
The insulating protective film is selectively etched to leave the annular insulating protective film covering from the peripheral edge of the main surface on one side of the semiconductor substrate to the middle of the guard ring layer, and the insulation of the other part. An insulating protective film removing step of removing the protective film to expose the surface of the low-concentration semiconductor layer including the groove and a part of the surface of the guard ring layer;
A Schottky metal is formed by sputtering on one main surface of the semiconductor substrate surrounded by the insulating protective film, and the exposed surfaces of the low-concentration semiconductor layer and the guard ring layer are covered with the Schottky metal, and A peripheral portion of the Schottky metal extends on the insulating protective film, and a projecting portion that forms a part of the Schottky metal is formed in the groove of the low-concentration semiconductor layer to form the second semiconductor layer. A method of manufacturing a Schottky barrier semiconductor device, comprising: a metal forming step of disposing the protrusions between each other and forming a metal electrode on the Schottky metal by sputtering.
基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、
前記半導体基板の基材に選択的エッチング除去を施して、前記基材の表面から前記基層に達する環状の第一の半導体層を形成するとともに、前記第一の半導体層に囲まれた領域に、互いに平行をなして前記基材の表面から前記基層に達する複数の第二の半導体層を形成する半導体層形成工程と、
前記基層と前記第一の半導体層および前記第二の半導体層の上に前記基層と同じ導電型をなす低濃度半導体層をエピタキシャル成長にて形成し、前記低濃度半導体層に選択的なエッチングを施して前記第二の半導体層の相互間に前記基層に向かう複数の溝を形成する低濃度半導体層積み上げ工程とを含むことを特徴とするショットキーバリア半導体装置の製造方法。
In a method for manufacturing a semiconductor device using a semiconductor substrate formed by forming a plurality of semiconductor layers on a base layer,
A selective etching removal is performed on the base material of the semiconductor substrate to form an annular first semiconductor layer reaching the base layer from the surface of the base material, and in a region surrounded by the first semiconductor layer, Forming a plurality of second semiconductor layers that are parallel to each other and reach the base layer from the surface of the substrate; and
A low-concentration semiconductor layer having the same conductivity type as the base layer is formed on the base layer, the first semiconductor layer, and the second semiconductor layer by epitaxial growth, and the low-concentration semiconductor layer is selectively etched. And a low concentration semiconductor layer stacking step of forming a plurality of grooves toward the base layer between the second semiconductor layers.
基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、
前記半導体基板の基層の一方側の主面の所定部分に前記基層と同じ導電型をなすドーパントを注入して第一の半導体層用ドーピング部および第二の半導体層用ドーピング部を形成するドーピング工程と、
前記基層の一方側の主面上にエピタキシャル成長にて前記基層と同じ導電型をなす低濃度半導体層を形成するとともに、前記第一の半導体層用ドーピング部および前記第二の半導体層用ドーピング部の前記ドーパントを前記低濃度半導体層内部へ所望の位置まで拡散させることにより、前記低濃度半導体層内に環状の第一の半導体層を形成するとともに、前記第一の半導体層に囲まれた領域に複数の互いに平行な第二の半導体層を形成し、低濃度半導体層に選択的なエッチングを施して前記第二の半導体層の相互間に前記基層に向かう複数の溝を形成する低濃度半導体層積み上げ工程を含むことを特徴とするショットキーバリア半導体装置の製造方法。
In a method for manufacturing a semiconductor device using a semiconductor substrate formed by forming a plurality of semiconductor layers on a base layer,
Doping step of forming a first semiconductor layer doping portion and a second semiconductor layer doping portion by injecting a dopant having the same conductivity type as that of the base layer into a predetermined portion of one main surface of the base layer of the semiconductor substrate When,
A low-concentration semiconductor layer having the same conductivity type as that of the base layer is formed by epitaxial growth on one main surface of the base layer, and the first semiconductor layer doping portion and the second semiconductor layer doping portion are formed. By diffusing the dopant into the low concentration semiconductor layer to a desired position, an annular first semiconductor layer is formed in the low concentration semiconductor layer, and in a region surrounded by the first semiconductor layer. A low-concentration semiconductor layer that forms a plurality of second semiconductor layers parallel to each other and selectively etches the low-concentration semiconductor layer to form a plurality of grooves toward the base layer between the second semiconductor layers A method for manufacturing a Schottky barrier semiconductor device, comprising a stacking step.
JP2007062706A 2007-03-13 2007-03-13 Schottky barrier semiconductor device and manufacturing method thereof Withdrawn JP2008227111A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007062706A JP2008227111A (en) 2007-03-13 2007-03-13 Schottky barrier semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007062706A JP2008227111A (en) 2007-03-13 2007-03-13 Schottky barrier semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2008227111A true JP2008227111A (en) 2008-09-25

Family

ID=39845384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007062706A Withdrawn JP2008227111A (en) 2007-03-13 2007-03-13 Schottky barrier semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2008227111A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253122A (en) * 2008-04-09 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> Rectifier element
KR101427948B1 (en) * 2012-12-18 2014-08-08 현대자동차 주식회사 Schottky barrier diode and method for manufacturing the same
CN110383487A (en) * 2017-03-08 2019-10-25 雷声公司 Schottky contact structure for semiconductor device and method for forming such Schottky contact structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253122A (en) * 2008-04-09 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> Rectifier element
KR101427948B1 (en) * 2012-12-18 2014-08-08 현대자동차 주식회사 Schottky barrier diode and method for manufacturing the same
US9368649B2 (en) 2012-12-18 2016-06-14 Hyundai Motor Company Schottky barrier diode and method of manufacturing the same
CN110383487A (en) * 2017-03-08 2019-10-25 雷声公司 Schottky contact structure for semiconductor device and method for forming such Schottky contact structure
CN110383487B (en) * 2017-03-08 2023-07-04 雷声公司 Schottky contact structure and method of forming same for semiconductor device

Similar Documents

Publication Publication Date Title
US7816733B2 (en) SiC semiconductor having junction barrier schottky device
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
JP2011100877A (en) Semiconductor device and method of manufacturing the same
JP5564890B2 (en) Junction field effect transistor and manufacturing method thereof
JP7420485B2 (en) Silicon carbide semiconductor device and its manufacturing method
JP2008244371A (en) Schottky barrier semiconductor device and manufacturing method thereof
US20180138288A1 (en) Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor
JP2005229071A (en) Schottky barrier diode
JP5669712B2 (en) Manufacturing method of semiconductor device
JP4764003B2 (en) Semiconductor device
JP5415018B2 (en) Semiconductor device
JP2008227111A (en) Schottky barrier semiconductor device and manufacturing method thereof
JP2008251757A (en) Semiconductor device
JP2010003988A (en) Method for processing sic film, and manufacturing method of semiconductor device
JP4018650B2 (en) Schottky barrier diode and manufacturing method thereof
JP2008078175A (en) Process for fabricating trench mos type silicon carbide semiconductor device
JP6092680B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20210013947A (en) Schottky barrier diode
US8237239B2 (en) Schottky diode device and method for fabricating the same
JP2007235064A (en) Schottky barrier semiconductor device, and method of manufacturing same
KR102424762B1 (en) Schottky barrier diode and method of manufacturing the schottky barrier diode
JP2007184439A (en) Semiconductor device
JP2016063119A (en) diode
JP2016526804A (en) High voltage field effect transistor with multiple injection layers.
JP7405230B2 (en) switching element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090723

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111117