[go: up one dir, main page]

JP2008216607A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2008216607A
JP2008216607A JP2007053600A JP2007053600A JP2008216607A JP 2008216607 A JP2008216607 A JP 2008216607A JP 2007053600 A JP2007053600 A JP 2007053600A JP 2007053600 A JP2007053600 A JP 2007053600A JP 2008216607 A JP2008216607 A JP 2008216607A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
liquid crystal
transistor substrate
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007053600A
Other languages
English (en)
Other versions
JP2008216607A5 (ja
JP5066943B2 (ja
Inventor
Eiichi Onaka
栄一 尾中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007053600A priority Critical patent/JP5066943B2/ja
Publication of JP2008216607A publication Critical patent/JP2008216607A/ja
Publication of JP2008216607A5 publication Critical patent/JP2008216607A5/ja
Application granted granted Critical
Publication of JP5066943B2 publication Critical patent/JP5066943B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】 透過型の液晶表示装置において、光利用効率を良くする
【解決手段】 薄膜トランジスタ基板2の上面において、ゲート電極10を含む走査ライン3および補助容量ライン7下には第1、第2の反射膜8a、8bが設けられ、データライン4下には第3の反射膜8cが設けられ、ソース電極16下には第4の反射膜8dが設けられている。そして、バックライト42からの光が第1〜第4の反射膜8a、8b、8c、8dの下面に照射されると、その反射光が薄膜トランジスタ基板2、偏光板21および導光板43を透過して反射層44で反射され、この反射光の少なくとも一部が表示に寄与することとなり、光利用効率を良くすることができる。
【選択図】 図1

Description

この発明は液晶表示装置に関する。
従来の液晶表示装置には、薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがほぼ方形枠状のシール材を介して貼り合わされ、シール材の内側における両パネル間に液晶が封入され、薄膜トランジスタパネル下にバックライトが配置されたものがある(例えば、特許文献1参照)。
特開2005−345581号公報
上記従来の液晶表示装置における薄膜トランジスタパネルは、薄膜トランジスタ基板と、薄膜トランジスタ基板上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、薄膜トランジスタ基板上に設けられ、ゲート電極に接続された走査ラインと、薄膜トランジスタ基板上に設けられ、ドレイン電極に接続されたデータラインと、薄膜トランジスタ基板上に設けられ、ソース電極に接続された画素電極とを備えた構造となっている。
この場合、ゲート電極および走査ラインはタンタルによって形成されている。ソース電極、ドレイン電極およびデータラインはITOによって形成されている。画素電極は、ITOからなる透過用画素電極部と、銀合金からなる反射用画素電極部とからなっている。一方、対向パネルの対向基板下において走査ラインおよびデータラインに対応する部分にはブラックマトリクスが設けられている。
ところで、上記従来の液晶表示装置では、透過型として使用するとき、バックライトからの光が透過用画素電極部等を透過して対向パネルの上面側に出射され、表示が行なわれる。このとき、バックライトからの光が反射用画素電極部で反射され、この反射光がバックライトでさらに反射され、この反射光が透過用画素電極部を透過すると、この透過光が表示に寄与することになる。
しかしながら、上記従来の液晶表示装置では、走査ラインが反射率が低いタンタルによっ形成されているため、バックライトからの光が走査ラインでほとんど反射されず、またデータラインが透明なITOによって形成され、対向基板下においてデータラインに対応する部分にブラックマトリクスが設けられているため、バックライトからの光がデータラインを透過してもブラックマトリクスでほとんど反射されず、光利用効率が悪いという問題があった。
そこで、この発明は、光利用効率を良くすることができる液晶表示装置を提供することを目的とする。
請求項1に記載の発明は、薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがシール材を介して貼り合わされ、前記シール材の内側における前記両パネル間に液晶が封入され、前記薄膜トランジスタパネル下にバックライトが配置された液晶表示装置において、前記薄膜トランジスタパネルは、薄膜トランジスタ基板と、前記薄膜トランジスタ基板上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタ基板上に設けられ、前記ゲート電極に接続された走査ラインと、前記薄膜トランジスタ基板上に設けられ、前記ドレイン電極に接続されたデータラインと、前記薄膜トランジスタ基板上に設けられ、前記ソース電極に接続された画素電極とを備え、前記薄膜トランジスタ基板上において少なくとも前記走査ライン下および前記データライン下に反射膜が設けられていることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記各反射膜は前記薄膜トランジスタ基板の上面に互いに連続して設けられていることを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記各反射膜は前記薄膜トランジスタ基板の上面に互いに分離して設けられていることを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記薄膜トランジスタは逆スタガ型であり、前記走査ラインはそれに対応する前記反射膜の上面に設けられていることを特徴とするものである。
請求項5に記載の発明は、請求項4に記載の発明において、前記ゲート電極下における前記薄膜トランジスタ基板の上面に反射膜が設けられ、前記ゲート電極は当該反射膜の上面に設けられていることを特徴とするものである。
請求項6に記載の発明は、請求項3に記載の発明において、前記薄膜トランジスタはスタガ型であり、前記データラインはそれに対応する前記反射膜の上面に設けられていることを特徴とするものである。
請求項7に記載の発明は、請求項6に記載の発明において、前記ソース電極下および前記ドレイン電極下における前記薄膜トランジスタ基板の上面に反射膜が設けられ、前記ソース電極および前記ドレイン電極は当該各反射膜の上面に設けられていることを特徴とするものである。
請求項8に記載の発明は、請求項1に記載の発明において、前記薄膜トランジスタ基板上に補助容量ラインが設けられ、前記補助容量ライン下における前記薄膜トランジスタ基板の上面に反射膜が前記各反射膜と連続して設けられていることを特徴とするものである。
請求項9に記載の発明は、請求項1に記載の発明において、前記薄膜トランジスタ基板上に補助容量ラインが設けられ、前記補助容量ライン下における前記薄膜トランジスタ基板の上面に反射膜が前記各反射膜と分離して設けられていることを特徴とするものである。
請求項10に記載の発明は、請求項9に記載の発明において、前記薄膜トランジスタは逆スタガ型であり、前記補助容量ラインはそれに対応する前記反射膜の上面に設けられていることを特徴とするものである。
請求項11に記載の発明は、薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがシール材を介して貼り合わされ、前記シール材の内側における前記両パネル間に液晶が封入され、前記薄膜トランジスタパネル下にバックライトが配置された液晶表示装置において、前記薄膜トランジスタパネルは、薄膜トランジスタ基板と、前記薄膜トランジスタ基板上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタ基板上に設けられ、前記ゲート電極に接続された走査ラインと、前記薄膜トランジスタ基板上に設けられ、前記ドレイン電極に接続されたデータラインと、前記薄膜トランジスタ基板上に設けられ、前記ソース電極に接続された画素電極とを備え、前記薄膜トランジスタは逆スタガ型であり、前記薄膜トランジスタ基板の上面に反射膜を兼ねた前記ゲート電極および前記走査ラインが設けられ、且つ、少なくとも前記データライン下における前記薄膜トランジスタ基板の上面に反射膜が設けられていることを特徴とするものである。
請求項12に記載の発明は、請求項11に記載の発明において、前記薄膜トランジスタ基板の上面に反射膜を兼ねた補助容量ラインが設けられていることを特徴とするものである。
請求項13に記載の発明は、薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがシール材を介して貼り合わされ、前記シール材の内側における前記両パネル間に液晶が封入され、前記薄膜トランジスタパネル下にバックライトが配置された液晶表示装置において、前記薄膜トランジスタパネルは、薄膜トランジスタ基板と、前記薄膜トランジスタ基板上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタ基板上に設けられ、前記ゲート電極に接続された走査ラインと、前記薄膜トランジスタ基板上に設けられ、前記ドレイン電極に接続されたデータラインと、前記薄膜トランジスタ基板上に設けられ、前記ソース電極に接続された画素電極とを備え、前記薄膜トランジスタはスタガ型であり、前記薄膜トランジスタ基板の上面に反射膜を兼ねた前記ソース電極、前記ドレイン電極および前記データラインが設けられ、且つ、少なくとも前記走査ライン下における前記薄膜トランジスタ基板の上面に反射膜が設けられていることを特徴とするものである。
請求項14に記載の発明は、請求項13に記載の発明において、前記薄膜トランジスタ基板上に絶縁膜を介して補助容量ラインが設けられ、前記補助容量ライン下における前記薄膜トランジスタ基板の上面に反射膜が設けられていることを特徴とするものである。
この発明によれば、薄膜トランジスタ基板上において少なくとも走査ライン下およびデータライン下に反射膜を設けることにより、または、薄膜トランジスタが逆スタガ型であるとき、薄膜トランジスタ基板の上面に反射膜を兼ねたゲート電極および走査ラインを設け、且つ、少なくともデータライン下における薄膜トランジスタ基板の上面に反射膜を設けることにより、あるいは、薄膜トランジスタがスタガ型であるとき、薄膜トランジスタ基板の上面に反射膜を兼ねたソース電極、ドレイン電極およびデータラインを設け、且つ、少なくとも走査ライン下における薄膜トランジスタ基板の上面に反射膜を設けることにより、光利用効率を良くすることができる。
(第1実施形態)
図1はこの発明の第1実施形態としての液晶表示装置の要部の断面図を示し、図2は同液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示す。この場合、図1は図2のI−I線に沿う部分の断面図に相当する。この液晶表示装置は、薄膜トランジスタパネル1と該薄膜トランジスタパネル1上に対向配置された対向パネル31とがほぼ方形枠状のシール材(図示せず)を介して貼り合わされ、シール材の内側における両パネル1、31間に液晶41が封入され、薄膜トランジスタパネル1下にバックライト42が配置された構造となっている。
まず、図2を参照して、薄膜トランジスタパネル1の平面的な構造について説明する。薄膜トランジスタパネル1はガラス等からなる薄膜トランジスタ基板2を備えている。薄膜トランジスタ基板2上には複数の走査ライン3および複数のデータライン4がマトリクス状に設けられている。この場合、複数の走査ライン3は行方向に延びて設けられ、複数のデータライン4は列方向に延びて設けられている。
薄膜トランジスタ基板2上において走査ライン3とデータライン4とで囲まれた領域内には長方形状の画素電極5が設けられている。ここで、図2を明確にする目的で、画素電極5の縁部に斜めの短い実線のハッチングが記入されている(以下、同様)。画素電極5はスイッチング素子としての薄膜トランジスタ6を介して走査ライン3およびデータライン4に接続されている。
薄膜トランジスタ基板2上には複数の補助容量ライン7が行方向に延びて設けられている。画素電極5との間で補助容量部を形成するための補助容量ライン7は当該画素電極5の上辺部と重ね合わされている。この場合、補助容量ライン7のデータライン4と交差する部分の幅はその他の部分の幅よりも狭くなっている(図5参照)。
次に、図1および図2を参照して説明する。薄膜トランジスタ基板2の上面の所定の箇所には銀や銀合金等の高反射性金属からなる第1〜第4の反射膜8a、8b、8c、8dが設けられている。第1〜第4の反射膜8a、8b、8c、8dについては、後で説明する。第1〜第4の反射膜8a、8b、8c、8dを含む薄膜トランジスタ基板2の上面には窒化シリコン等からなる下層絶縁膜9が設けられている。
下層絶縁膜9の上面の所定の箇所にはクロム等からなるゲート電極10(図5参照)および該ゲート電極10に接続された走査ライン3が設けられている。下層絶縁膜9の上面の他の所定の箇所にはクロム等からなる補助容量ライン7が設けられている。ゲート電極10、走査ライン3および補助容量ライン7を含む薄膜トランジスタ基板2の上面には窒化シリコン等からなるゲート絶縁膜11が設けられている。
ゲート電極10上におけるゲート絶縁膜11の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜12が設けられている。半導体薄膜12の上面ほぼ中央部には窒化シリコン等からなるチャネル保護膜13が設けられている。チャネル保護膜13の上面両側およびその両側における半導体薄膜12の上面にはn型アモルファスシリコンからなるオーミックコンタクト層14、15が設けられている。
オーミックコンタクト層14、15の上面にはクロム等からなるソース電極16およびドレイン電極17が設けられている。ゲート絶縁膜11の上面の所定の箇所にはクロム等からなるデータライン4がドレイン電極17に接続されて設けられている。ここで、薄膜トランジスタ6は、逆スタガ型であり、ゲート電極10、ゲート絶縁膜11、半導体薄膜12、チャネル保護膜13、オーミックコンタクト層14、15、ソース電極16およびドレイン電極17により構成されている。
薄膜トランジスタ6およびデータライン4を含むゲート絶縁膜11の上面には窒化シリコン等からなるオーバーコート膜18が設けられている。オーバーコート膜18の上面の所定の箇所にはITO等からなる画素電極5が設けられている。画素電極5は、オーバーコート膜18に設けられたコンタクトホール19を介してソース電極16に接続されている。画素電極5を含むオーバーコート膜18の上面には配向膜20が設けられている。薄膜トランジスタ基板2の下面には偏光板21が設けられている。
一方、対向パネル31はガラス等からなる対向基板32を備えている。対向基板32の下面にはブラックマトリクス33、カラーフィルタ34、ITO等からなる対向電極35および配向膜36が設けられている。ブラックマトリクス33については、後で説明する。対向基板32の上面には偏光板37が設けられている。
バックライト42は、導光板43の下面に反射層44が設けられ、導光板43の一端面の外側に発光ダイオード等からなる光源(図示せず)が設けられた構造となっている。そして、光源が点灯すると、光源からの光が導光板43で導光され且つ反射層44で反射された後に導光板43の上面からそのほぼ垂直上方に出射されるようになっている。
ここで、図3は図1および図2に示す第1〜第4の反射膜8a、8b、8c、8d等を説明するために示す平面図である。第1、第2の反射膜8a、8bは互いに連続して行方向に延びて設けられている。第3の反射膜8cは、相隣接する第1、第2の反射膜8a、8b間において列方向に延びて設けられている。第4の反射膜8dは、第1の反射膜8aの上辺の所定の箇所から上方に突出するように設けられている。この場合、第1〜第4の反射膜8a、8b、8c、8dは互いに連続するように形成されている。
そして、第1、第2の反射膜8a、8bは、図2に示すゲート電極10を含む走査ライン3、補助容量ライン7およびその間の隙間のすべてと重ね合わされている。第3の反射膜8cは、相隣接する第1、第2の反射膜8a、8b間において、図2に示すデータライン4のすべてと重ね合わされている。第4の反射膜8dは、図2に示すソース電極16のうちゲート電極10の上方に突出された部分のすべてと重ね合わされている。
次に、図3を参照して、ブラックマトリクス33について説明する。図3において画素電極5よりもやや小さめの二点鎖線で示すものは、ブラックマトリクス33の開口部33aを示す。ブラックマトリクス33の開口部33aの外側領域に遮光性の金属材料が配置されており、内側領域が開口された領域である。この場合、ブラックマトリクス33は、第1〜第4の反射膜8a、8b、8c、8dと画素電極5との間の隙間から、バックライト42からの光が漏れるのを防止するためのものである。
そして、この液晶表示装置では、バックライト42を点灯させると、バックライト42からの光が偏光板21、薄膜トランジスタ基板2、下層絶縁膜9、ゲート絶縁膜11、オーバーコート膜18、画素電極5、配向膜20、液晶41、配向膜36、対向電極35、カラーフィルタ34、対向基板32および偏光板37を透過して偏光板37の上面側に出射され、これにより表示を行なう。
ところで、このような表示を行なっている状態において、バックライト42からの光が第1〜第4の反射膜8a、8b、8c、8dの下面に照射されると、その反射光が薄膜トランジスタ基板2、偏光板21および導光板43を透過して反射層44で反射され、この反射光の少なくとも一部が表示に寄与することとなり、光利用効率を良くすることができる。なお、第1〜第4の反射膜8a、8b、8c、8dは電気的にどことも接続されていないようにしてもよく、また走査ライン3、データライン4および補助容量ライン7のいずれかと同じ電位あるいはそれらと異なる電位を与えるようにしてもよい。
(第2実施形態)
図4はこの発明の第2実施形態としての液晶表示装置の要部の断面図を示し、図5は同液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示す。この場合、図4は図5のIV−IV線に沿う部分の断面図に相当する。また、図6は図4および図5に示す反射膜を説明するために示す平面図である。
この液晶表示装置において、図1〜図3に示す液晶表示装置と異なる点は、第1〜第4の反射膜8a、8b、8c、8dを互いに分離した点である。この場合、第1の反射膜8aは、ゲート電極10を含む走査ライン3のすべてと重ね合わされている。第2の反射膜8bは、補助容量ライン7のすべてと重ね合わされている。
このようにした場合には、走査ライン3、補助容量ライン7、データライン4およびソース電極16が第1〜第4の反射膜8a、8b、8c、8dを介して互いに寄生容量を持つのを防止することができる。なお、第1、第2の反射膜8a、8bは電気的にどことも接続されていないようにしてもよく、また適当な電位を与えるようにしてもよい。
(第3実施形態)
図7はこの発明の第3実施形態としての液晶表示装置の要部の断面図を示す。この液晶表示装置において、図4に示す液晶表示装置と異なる点は、下層絶縁膜9を省略し、薄膜トランジスタ基板2の上面に第1〜第4の反射膜8a、8b、8c、8dを設け、第1の反射膜8aの上面にゲート電極10を含む走査ライン3を設け、第2の反射膜8bの上面に補助容量ライン7を設けた点である。
このようにした場合には、下層絶縁膜9を有していないので、下層絶縁膜9を成膜するための工程が不要となり、その分だけ工程数を低減することができる。また、ゲート電極10を含む走査ライン3および補助容量ライン7は、実質的には、第1、第2の反射膜8a、8bを有する2層構造となるので、その配線抵抗が低下し、時定数を小さくすることができる。なお、第3の反射膜8cは電気的にどことも接続されていないようにしてもよく、また適当な電位を与えるようにしてもよい。
(第4実施形態)
図8はこの発明の第4実施形態としての液晶表示装置の要部の断面図を示す。この液晶表示装置において、図7に示す液晶表示装置と異なる点は、第1、第2の反射膜8a、8bを省略し、ゲート電極10を含む走査ライン3および補助容量ライン7を第3、第4の反射膜8c、8dと共に銀や銀合金等の高反射性金属によって形成し、ゲート電極10を含む走査ライン3および補助容量ライン7に反射膜を兼ねさせた点である。
このようにした場合には、ゲート電極10を含む走査ライン3、補助容量ライン7および第3、第4の反射膜8c、8dを同一の工程で形成することができるので、図7に示す場合と比較して、その分だけ工程数を低減することができる。なお、第3の反射膜8cは電気的にどことも接続されていないようにしてもよく、また適当な電位を与えるようにしてもよい。
(第5実施形態)
図9はこの発明の第5実施形態としての液晶表示装置の要部の断面図を示す。この液晶表示装置において、図1に示す液晶表示装置と大きく異なる点は、薄膜トランジスタ6をスタガ型とした点である。
すなわち、薄膜トランジスタ6は、下層絶縁膜9の上面に設けられたクロム等からなるソース電極16およびドレイン電極17と、ソース電極16およびドレイン電極17の上面に設けられたn型アモルファスシリコンからなるオーミックコンタクト層14、15と、オーミックコンタクト層14、15の上面およびその間の下層絶縁膜9の上面に設けられたアモルファスシリコンからなる半導体薄膜12と、半導体薄膜12上におけるゲート絶縁膜11の上面に設けられたクロム等からなるゲート電極10と、により構成されている。
この場合、ゲート電極10に接続された走査ライン3および補助容量ライン7は、ゲート絶縁膜11の上面にクロム等によって形成されて設けられている。ドレイン電極17に接続されたデータライン4は、下層絶縁膜9の上面にクロム等によって形成されて設けられている。画素電極5は、ゲート絶縁膜11およびオーバーコート膜18に設けられたコンタクトホール19を介してソース電極16に接続されている。
なお、このようなスタガ型の薄膜トランジスタ6を備えた液晶表示装置において、図10に示すこの発明の第6実施形態のように、第1〜第4の反射膜8a、8b、8c、8dを互いに分離するようにしてもよい。
また、図11に示すこの発明の第7実施形態のように、下層絶縁膜9を省略し、第3の反射膜8cの上面にドレイン電極17を含むデータライン4を設け、第4の反射膜8dの上面にソース電極16を設けるようにしてもよい。この場合、ゲート電極10を除く走査ライン3下における薄膜トランジスタ基板2の上面には第1の反射膜8a(図示せず)が設けられている。
さらに、図12に示すこの発明の第8実施形態のように、ドレイン電極17を含むデータライン4およびソース電極16を第2の反射膜8b(およびゲート電極10を除く走査ライン3下における薄膜トランジスタ基板2の上面に設けられた第1の反射膜8a)と共に銀や銀合金等の高反射性金属によって形成するようにしてもよい。
この発明の第1実施形態としての液晶表示装置の要部の断面図。 図1に示す液晶表示装置の薄膜トランジスタパネルの一部の透過平面図。 図1および図2に示す反射膜等を説明するために示す平面図。 この発明の第2実施形態としての液晶表示装置の要部の断面図。 図4に示す液晶表示装置の薄膜トランジスタパネルの一部の透過平面図。 図4および図5に示す反射膜を説明するために示す平面図。 この発明の第3実施形態としての液晶表示装置の要部の断面図。 この発明の第4実施形態としての液晶表示装置の要部の断面図。 この発明の第5実施形態としての液晶表示装置の要部の断面図。 この発明の第6実施形態としての液晶表示装置の要部の断面図。 この発明の第7実施形態としての液晶表示装置の要部の断面図。 この発明の第8実施形態としての液晶表示装置の要部の断面図。
符号の説明
1 薄膜トランジスタパネル
2 薄膜トランジスタ基板
3 走査ライン
4 データライン
5 画素電極
6 薄膜トランジスタ
7 補助容量ライン
8a、8b、8c、8d 第1〜第4の反射膜
9 下層絶縁膜
10 ゲート電極
11 ゲート絶縁膜
12 半導体薄膜
13 チャネル保護膜
14、15 オーミックコンタクト層
16 ソース電極
17 ドレイン電極
18 オーバーコート膜
20 配向膜
21 偏光板
31 対向パネル
32 対向基板
33 ブラックマトリクス
34 カラーフィルタ
35 対向電極
36 配向膜
37 偏光板
41 液晶
42 バックライト
43 導光板
44 反射層

Claims (14)

  1. 薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがシール材を介して貼り合わされ、前記シール材の内側における前記両パネル間に液晶が封入され、前記薄膜トランジスタパネル下にバックライトが配置された液晶表示装置において、前記薄膜トランジスタパネルは、薄膜トランジスタ基板と、前記薄膜トランジスタ基板上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタ基板上に設けられ、前記ゲート電極に接続された走査ラインと、前記薄膜トランジスタ基板上に設けられ、前記ドレイン電極に接続されたデータラインと、前記薄膜トランジスタ基板上に設けられ、前記ソース電極に接続された画素電極とを備え、前記薄膜トランジスタ基板上において少なくとも前記走査ライン下および前記データライン下に反射膜が設けられていることを特徴とする液晶表示装置。
  2. 請求項1に記載の発明において、前記各反射膜は前記薄膜トランジスタ基板の上面に互いに連続して設けられていることを特徴とする液晶表示装置。
  3. 請求項1に記載の発明において、前記各反射膜は前記薄膜トランジスタ基板の上面に互いに分離して設けられていることを特徴とする液晶表示装置。
  4. 請求項3に記載の発明において、前記薄膜トランジスタは逆スタガ型であり、前記走査ラインはそれに対応する前記反射膜の上面に設けられていることを特徴とする液晶表示装置。
  5. 請求項4に記載の発明において、前記ゲート電極下における前記薄膜トランジスタ基板の上面に反射膜が設けられ、前記ゲート電極は当該反射膜の上面に設けられていることを特徴とする液晶表示装置。
  6. 請求項3に記載の発明において、前記薄膜トランジスタはスタガ型であり、前記データラインはそれに対応する前記反射膜の上面に設けられていることを特徴とする液晶表示装置。
  7. 請求項6に記載の発明において、前記ソース電極下および前記ドレイン電極下における前記薄膜トランジスタ基板の上面に反射膜が設けられ、前記ソース電極および前記ドレイン電極は当該各反射膜の上面に設けられていることを特徴とする液晶表示装置。
  8. 請求項1に記載の発明において、前記薄膜トランジスタ基板上に補助容量ラインが設けられ、前記補助容量ライン下における前記薄膜トランジスタ基板の上面に反射膜が前記各反射膜と連続して設けられていることを特徴とする液晶表示装置。
  9. 請求項1に記載の発明において、前記薄膜トランジスタ基板上に補助容量ラインが設けられ、前記補助容量ライン下における前記薄膜トランジスタ基板の上面に反射膜が前記各反射膜と分離して設けられていることを特徴とする液晶表示装置。
  10. 請求項9に記載の発明において、前記薄膜トランジスタは逆スタガ型であり、前記補助容量ラインはそれに対応する前記反射膜の上面に設けられていることを特徴とする液晶表示装置。
  11. 薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがシール材を介して貼り合わされ、前記シール材の内側における前記両パネル間に液晶が封入され、前記薄膜トランジスタパネル下にバックライトが配置された液晶表示装置において、前記薄膜トランジスタパネルは、薄膜トランジスタ基板と、前記薄膜トランジスタ基板上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタ基板上に設けられ、前記ゲート電極に接続された走査ラインと、前記薄膜トランジスタ基板上に設けられ、前記ドレイン電極に接続されたデータラインと、前記薄膜トランジスタ基板上に設けられ、前記ソース電極に接続された画素電極とを備え、前記薄膜トランジスタは逆スタガ型であり、前記薄膜トランジスタ基板の上面に反射膜を兼ねた前記ゲート電極および前記走査ラインが設けられ、且つ、少なくとも前記データライン下における前記薄膜トランジスタ基板の上面に反射膜が設けられていることを特徴とする液晶表示装置。
  12. 請求項11に記載の発明において、前記薄膜トランジスタ基板の上面に反射膜を兼ねた補助容量ラインが設けられていることを特徴とする液晶表示装置。
  13. 薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがシール材を介して貼り合わされ、前記シール材の内側における前記両パネル間に液晶が封入され、前記薄膜トランジスタパネル下にバックライトが配置された液晶表示装置において、前記薄膜トランジスタパネルは、薄膜トランジスタ基板と、前記薄膜トランジスタ基板上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタ基板上に設けられ、前記ゲート電極に接続された走査ラインと、前記薄膜トランジスタ基板上に設けられ、前記ドレイン電極に接続されたデータラインと、前記薄膜トランジスタ基板上に設けられ、前記ソース電極に接続された画素電極とを備え、前記薄膜トランジスタはスタガ型であり、前記薄膜トランジスタ基板の上面に反射膜を兼ねた前記ソース電極、前記ドレイン電極および前記データラインが設けられ、且つ、少なくとも前記走査ライン下における前記薄膜トランジスタ基板の上面に反射膜が設けられていることを特徴とする液晶表示装置。
  14. 請求項13に記載の発明において、前記薄膜トランジスタ基板上に絶縁膜を介して補助容量ラインが設けられ、前記補助容量ライン下における前記薄膜トランジスタ基板の上面に反射膜が設けられていることを特徴とする液晶表示装置。
JP2007053600A 2007-03-05 2007-03-05 液晶表示装置 Expired - Fee Related JP5066943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007053600A JP5066943B2 (ja) 2007-03-05 2007-03-05 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007053600A JP5066943B2 (ja) 2007-03-05 2007-03-05 液晶表示装置

Publications (3)

Publication Number Publication Date
JP2008216607A true JP2008216607A (ja) 2008-09-18
JP2008216607A5 JP2008216607A5 (ja) 2010-03-11
JP5066943B2 JP5066943B2 (ja) 2012-11-07

Family

ID=39836723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007053600A Expired - Fee Related JP5066943B2 (ja) 2007-03-05 2007-03-05 液晶表示装置

Country Status (1)

Country Link
JP (1) JP5066943B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013083805A (ja) * 2011-10-11 2013-05-09 Japan Display Central Co Ltd 液晶表示装置
JP2016095336A (ja) * 2014-11-12 2016-05-26 株式会社ジャパンディスプレイ 液晶表示装置
JP2019168596A (ja) * 2018-03-23 2019-10-03 株式会社ジャパンディスプレイ 表示装置
CN113391482A (zh) * 2020-03-13 2021-09-14 夏普株式会社 显示装置
JP2022109334A (ja) * 2018-03-23 2022-07-27 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10989957B2 (en) 2017-06-08 2021-04-27 Sharp Kabushiki Kaisha Liquid crystal display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318377A (ja) * 2000-05-10 2001-11-16 Sony Corp 液晶表示装置
JP2003029295A (ja) * 2001-07-11 2003-01-29 Sony Corp 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318377A (ja) * 2000-05-10 2001-11-16 Sony Corp 液晶表示装置
JP2003029295A (ja) * 2001-07-11 2003-01-29 Sony Corp 液晶表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013083805A (ja) * 2011-10-11 2013-05-09 Japan Display Central Co Ltd 液晶表示装置
US9268178B2 (en) 2011-10-11 2016-02-23 Japan Display Inc. Liquid crystal display device
JP2016095336A (ja) * 2014-11-12 2016-05-26 株式会社ジャパンディスプレイ 液晶表示装置
JP2019168596A (ja) * 2018-03-23 2019-10-03 株式会社ジャパンディスプレイ 表示装置
JP7083675B2 (ja) 2018-03-23 2022-06-13 株式会社ジャパンディスプレイ 表示装置
JP2022109334A (ja) * 2018-03-23 2022-07-27 株式会社ジャパンディスプレイ 表示装置
JP7218467B2 (ja) 2018-03-23 2023-02-06 株式会社ジャパンディスプレイ 表示装置
CN113391482A (zh) * 2020-03-13 2021-09-14 夏普株式会社 显示装置

Also Published As

Publication number Publication date
JP5066943B2 (ja) 2012-11-07

Similar Documents

Publication Publication Date Title
JP4356750B2 (ja) 液晶表示装置及びその製造方法
JP5548488B2 (ja) 液晶表示パネル
JP4799952B2 (ja) 液晶表示装置
CN103488012B (zh) 像素结构、像素结构的制作方法以及有源元件阵列基板
CN101750781A (zh) 液晶显示装置及其制造方法
US20230205020A1 (en) Display device
JP5066943B2 (ja) 液晶表示装置
US10634945B2 (en) Reflective liquid crystal display
US10042221B2 (en) Liquid crystal display device
US6999149B2 (en) Active matrix display device with electrode between adjacent pixels
JP5066940B2 (ja) 液晶表示装置
US20250068020A1 (en) Display device
JP2008083389A (ja) 液晶表示素子
WO2014054558A1 (ja) 半導体装置及び表示装置
US10168581B2 (en) Display device
JP2009069443A (ja) 液晶表示装置
JP2009151285A (ja) 液晶表示装置及びその製造方法
CN101276090A (zh) 液晶显示装置及电子设备
JP4496600B2 (ja) 電気光学装置及びプロジェクタ
TWI451177B (zh) 主動元件、畫素結構、驅動電路以及顯示面板
KR20080060889A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP5207947B2 (ja) 液晶表示装置及びその製造方法
JP5288726B2 (ja) 液晶表示装置
JP5070743B2 (ja) 薄膜トランジスタパネルおよび液晶表示装置
JP2006215060A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees