JP2008198687A - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP2008198687A JP2008198687A JP2007030034A JP2007030034A JP2008198687A JP 2008198687 A JP2008198687 A JP 2008198687A JP 2007030034 A JP2007030034 A JP 2007030034A JP 2007030034 A JP2007030034 A JP 2007030034A JP 2008198687 A JP2008198687 A JP 2008198687A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- resistor
- main
- sub
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 abstract description 14
- 238000005476 soldering Methods 0.000 abstract description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、プリント配線板に関し、さらに詳しくは、表面実装型電流検出用抵抗器を実装するための配線パターンに関する。 The present invention relates to a printed wiring board, and more particularly to a wiring pattern for mounting a surface mount type current detection resistor.
DC/DCコンバータなどのIC(Integrated Circuit)をプリント配線板上に実装するに際しては、出力電流を検出するために、低抵抗でかつ誤差の小さい精密抵抗器を外付けで実装する場合がある。このような抵抗器として表面実装型抵抗器を用いた場合における従来の配線パターンを図8に示し、表面実装型抵抗器を図9に示す。 When an IC (Integrated Circuit) such as a DC / DC converter is mounted on a printed wiring board, a precision resistor having a low resistance and a small error may be externally mounted in order to detect an output current. FIG. 8 shows a conventional wiring pattern when a surface-mounted resistor is used as such a resistor, and FIG. 9 shows a surface-mounted resistor.
図8を参照して、表面実装型抵抗器1をはんだ付けするための各パッドは2つに分割されている。すなわち、各パッドは、面積の大きい主パッド2,3と、面積の小さい副パッド4,5とからなる。また、図9を参照して、表面実装型抵抗器1は、抵抗体6、一方電極7及び他方電極8からなる。
Referring to FIG. 8, each pad for soldering the surface-mounted
再び図8を参照して、抵抗器1の一方電極7は主パッド2及び副パッド4にまたがって配置され、はんだ付けされる。一方、抵抗器1の他方電極8は主パッド3及び副パッド5にまたがって配置され、はんだ付けされる。ICから出力された大電流は主引出線9、主パッド2、抵抗器1、主パッド3及び主引出線10の順に流れる。副パッド4,5から延び出している副引出線11,12は電圧計に接続され、これにより抵抗器1にかかる電圧が測定され、抵抗器に流れる電流が検出される。このように電流検出用抵抗器に対して、実際の大電流を流すラインと、電流を検出するためのラインとをそれぞれ別々に設けたものを一般に「ケルビン接続」と呼んでいる。ケルビン接続によれば、パッドが一体的な場合と比較して、大電流が流れても電流検出用のラインがその影響を受けにくく、より正確に電流を検出できる。
Referring to FIG. 8 again, the one
しかしながら、ケルビン接続にも問題がある。図9を参照して、抵抗器1の規格上の抵抗値は抵抗体6の基準点X及びYの間に現れる。一方電極7が主パッド2に接触する基準点Xの真下の位置をX1とすると、位置X1と副引出線11との間には一定の距離L1がある。他方電極8が主パッド3に接触する基準点Yの真下の位置をY1とすると、位置Y1と副引出線12との間には一定の距離L1(たとえば2.0mm)がある。したがって、抵抗体6の規格上の抵抗値以外に、これらの距離L1に相当する抵抗値が加わってしまい、正確に電流を検出できないという問題がある。ただし、副引出線11,12を副パッド4,5の外側ではなく内側から延び出すように配置すれば、その距離L2(たとえば1.25mm)は少しだけ短くなるが、それ以上短くすることはできない。
However, there are problems with Kelvin connections. Referring to FIG. 9, the standard resistance value of
また、はんだは主パッド2及び副パッド4にまたがって塊で盛り付けられるが、主パッド2及び副パッド4の面積が異なるため、表面張力の大きい主パッド2にはんだが偏ってしまう。主パッド3及び5側もこれと同様である。そのため、接触不良が起きやすいという問題がある。
Further, the solder is placed in a lump over the
特開2002−372551号公報(特許文献1)には、電流検出用抵抗器の実装構造に関する技術が開示されている。この技術によると、電流検出用抵抗器の電圧検出端子(ケルビン端子)に接続する基板上の配線パターンを、電流検出用抵抗器の抵抗体と電気的絶縁を取りながら抵抗体の被測定電流経路に沿って延長してから、被測定電流経路と直角方向に引き出している。また、被測定電流電極の一部を電圧検出端子として用いている電流検出用抵抗器において、被測定電流電極の電圧検出端子部分と基板上のパターンの接続点を、電流検出用抵抗器の抵抗体の被測定電流に沿った方向の中心軸から、互いに反対方向に離隔して配置している。この構造をとると、抵抗体の被測定電流経路とケルビン端子からの配線パターンが相互インダクタンスにより磁気結合し、ケルビン端子間で検出される電圧には、被測定電流経路のインダクタンスの影響による電流の時間的変化に比例した誤差電圧に対して、相互インダクタンスにより形成される電圧がこれを打ち消すように作用する、というものである。しかしながら、ここで用いられている各パッドは2つに分割されていない。
本発明の目的は、より正確に電流を検出できるケルビン接続パターンを有するプリント配線板を提供することである。 The objective of this invention is providing the printed wiring board which has a Kelvin connection pattern which can detect an electric current more correctly.
本発明によるプリント配線板は、第1及び第2の主パッドと、第1及び第2の主引出線と、第1及び第2の副パッドと、第1及び第2の副引出線とを備える。第1の主パッドは、表面実装型抵抗器の一方電極がはんだ付けされる。第2の主パッドは、抵抗器の他方電極がはんだ付けされる。第1の主引出線は、第1の主パッドから延び出す。第2の主引出線は、第2の主パッドから延び出す。第1の副パッドは、第1の主パッドに隣接して配置され、抵抗器の一方電極が第1の主パッドと一緒にはんだ付けされる。第2の副パッドは、第2の主パッドに隣接して配置され、抵抗器の他方電極が第2の主パッドと一緒にはんだ付けされる。第1の副引出線は、抵抗器の規格上の抵抗値が現れる一方基準点に近い第1の副パッドの特定位置から延び出す。第2の副引出線は、抵抗器の規格上の抵抗値が現れる他方基準点に近い第2の副パッドの特定位置から延び出す。 The printed wiring board according to the present invention includes first and second main pads, first and second main lead lines, first and second sub pads, and first and second sub lead lines. Prepare. The first main pad is soldered to one electrode of the surface mount resistor. The second main pad is soldered to the other electrode of the resistor. The first main lead line extends from the first main pad. The second main lead line extends from the second main pad. The first sub-pad is disposed adjacent to the first main pad, and one electrode of the resistor is soldered together with the first main pad. The second subpad is disposed adjacent to the second main pad, and the other electrode of the resistor is soldered together with the second main pad. The first sub lead line extends from a specific position of the first sub pad close to the reference point while the resistance value on the standard of the resistor appears. The second sub lead line extends from a specific position of the second sub pad near the reference point on the other hand, where the resistance value on the standard of the resistor appears.
このプリント配線板では、副パッドの特定位置から副引出線が延び出しているので、特定位置と副引出線との間の距離が短くなる。その結果、抵抗器に流れる電流を正確に検出できる。 In this printed wiring board, since the sub leader line extends from the specific position of the sub pad, the distance between the specific position and the sub leader line is shortened. As a result, the current flowing through the resistor can be accurately detected.
好ましくは、第1の主パッドは概略矩形をなす。第1の副パッドは第1の主パッドの互いに隣接する2辺を囲む概略L字形をなす。第2の主パッドは概略矩形をなす。第2の副パッドは第2の主パッドの互いに隣接する2辺を囲む概略L字形をなす。ここで、矩形は長方形だけでなく正方形も含む。 Preferably, the first main pad has a substantially rectangular shape. The first sub pad has a substantially L shape surrounding two adjacent sides of the first main pad. The second main pad is substantially rectangular. The second sub pad has a substantially L shape surrounding two adjacent sides of the second main pad. Here, the rectangle includes not only a rectangle but also a square.
この場合、はんだ付けを完了した抵抗器の両側に主パッド及び副パッドの端部が露出し、はんだ付けの良否を目視で判別できる。 In this case, the ends of the main pad and the sub pad are exposed on both sides of the resistor that has been soldered, and the quality of soldering can be visually determined.
好ましくは、第1の主パッドの面積は第1の副パッドの面積と同じである。第2の主パッドの面積は第2の副パッドの面積と同じである。ここでは、面積は厳密に同じである必要はなく、実質的に同じでよい。具体的には、面積に10%程度の差があってもよい。 Preferably, the area of the first main pad is the same as the area of the first sub pad. The area of the second main pad is the same as the area of the second sub pad. Here, the areas do not have to be exactly the same, but may be substantially the same. Specifically, there may be a difference of about 10% in the area.
この場合、両パッドにわたって盛り付けられたはんだに働く表面張力が同じになる。したがって、はんだが偏ることなく、両方にまたがって均等に盛り付けられる。その結果、抵抗器を確実にはんだ付けでき、接触不良が起こりにくい。 In this case, the surface tension acting on the solder placed over both pads is the same. Therefore, the solder is evenly spread over both without unevenness. As a result, the resistor can be reliably soldered and contact failure is unlikely to occur.
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.
図1を参照して、DC/DCコンバータ用のIC13には一般に、抵抗器1及びパワートランジスタ14が外付けで接続される。抵抗器1は出力電流を検出するためのもので、抵抗値が低くかつその誤差が小さい精密抵抗が用いられる。
Referring to FIG. 1, generally, a
[第1の実施の形態]
表面実装型抵抗器1をプリント配線板にはんだ付けするためのパッドの構造を図2に示す。図2を参照して、本発明の実施の形態によるプリント配線板は、主パッド20及び21と、主引出線22及び23と、副パッド24及び25と、副引出線26及び27とを備える。
[First Embodiment]
A pad structure for soldering the surface-mounted
主パッド20は、表面実装型抵抗器1の一方電極7がはんだ付けされる。主パッド21は、抵抗器1の他方電極8がはんだ付けされる。主引出線22は、主パッド20から延び出す。主引出線23は、主パッド21から延び出す。副パッド24は、主パッド20に隣接して配置され、抵抗器1の一方電極7が主パッド20と一緒にはんだ付けされる。副パッド25は、主パッド21に隣接して配置され、抵抗器1の他方電極8が主パッド21と一緒にはんだ付けされる。副引出線26は、抵抗器1の規格上の抵抗値が現れる一方基準点Xに近い副パッド24の特定位置X1から延び出す。副引出線27は、抵抗器1の規格上の抵抗値が現れる他方基準点Yに近い副パッド25の特定位置Y1から延び出す。
The
主パッド20は概略矩形をなす。副パッド24は主パッド20の互いに隣接する2辺を囲む概略L字形をなす。主パッド21は概略矩形をなす。副パッド25は主パッド21の互いに隣接する2辺を囲む概略L字形をなす。主パッド20の面積は副パッド24の面積とほぼ同じである。主パッド21の面積は副パッド25の面積とほぼ同じである。
The
図3は、ケルビン接続の等価回路である。ROUTは抵抗器1の値、rF1は主パッド20側の内部抵抗、rF2は主パッド21側の内部抵抗、rS1は副パッド24側の内部抵抗、rS2は副パッド25側の内部抵抗である。抵抗器1の両電極7,8は内部抵抗rS1,rS2を介して電圧計に接続される。したがって、内部抵抗rS1,rS2が小さいほど抵抗器1に流れる電流を正確に検出できる。
FIG. 3 is an equivalent circuit of Kelvin connection. R OUT is the value of the
このプリント配線板では、特定位置X1,Y1直近の副パッド24,25内側から副引出線26,27が延び出しているので、特定位置X1,Y1から副引出線26,27の端までの距離L3(たとえば0.25mm)が従来よりも短くなる。その結果、内部抵抗rS1,rS2が小さくなるので、抵抗器1に流れる電流を正確に検出できる。
In this printed wiring board, since the
また、抵抗器1をリフローではんだ付けする際には、あらかじめクリームはんだを主パッド20,21及び副パッド24,25にまたがるように塊で盛り付けるが、主パッド20,21の面積は副パッド24,25の面積とほぼ同じであるから、はんだに働く表面張力もほぼ同じになる。したがって、はんだが主パッド20,21又は副パッド24,25のいずれかに偏ることはなく、両方にまたがって均等に盛り付けられる。その結果、抵抗器1を主パッド20,21及び副パッド24,25に確実にはんだ付けでき、接触不良が起こりにくい。
In addition, when soldering the
また、主パッド20,21は概略矩形をなし、副パッド24,25は概略L字形をなしているので、はんだ付けを完了した抵抗器1の両側に主パッド20,21及び副パッド24,25の端部が露出し、はんだ付けの良否を目視で判別できる。
Further, since the
リニアテクノロジー製LTC3728LXを用いたDC/DCコンバータでは、電流制限用に精密抵抗器が使用される。規格によると、制限電流Imaxは精密抵抗器の値をRsenseとすると次の式(1)により求められる。
Imax=50mV/Rsense (1)
In the DC / DC converter using the LTC3728LX made by Linear Technology, a precision resistor is used for current limiting. According to the standard, the limit current Imax can be obtained by the following equation (1) when the value of the precision resistor is Rsense.
Imax = 50 mV / Rsense (1)
Imax=5.000Aとするためには、Rsense=0.01Ωとする必要がある。これは、パッドの抵抗を無視した場合の設計理想値である。 In order to set Imax = 5.000 A, it is necessary to set Rsense = 0.01Ω. This is a design ideal value when the resistance of the pad is ignored.
図1に示したパッドを用いた場合と、図8に示したパッドを用いた場合とについて、制限電流を求めると、次の表1のとおりである。
幅1mm、厚さ35μmの銅箔の長さ1cm(=10mm)当たりの抵抗値は一般に0.0048Ωであるから、従来のパッドの抵抗は0.00096Ω(=2.0mm×0.0048Ω/10)となるのに対し、本発明のパッドの抵抗は0.00012Ω(=0.25mm×0.0048Ω/10)となる。制限電流は、従来の場合は4.562Aであるが、本発明の場合は4.941Aである。したがって、設計理想値に対する検出誤差は、従来の場合は7.5%であるが、本発明の場合は1.2%である。このように、本発明の制限電流は設計理想値に近く、従来よりも正確に電流を検出できる。 Since the resistance value per 1 cm (= 10 mm) of a copper foil having a width of 1 mm and a thickness of 35 μm is generally 0.0048Ω, the resistance of the conventional pad is 0.00096Ω (= 2.0 mm × 0.0048Ω / 10 ), The resistance of the pad of the present invention is 0.00012Ω (= 0.25 mm × 0.0048Ω / 10). The limiting current is 4.562 A in the conventional case, but is 4.941 A in the present invention. Therefore, the detection error with respect to the design ideal value is 7.5% in the conventional case, but 1.2% in the present invention. Thus, the limiting current of the present invention is close to the design ideal value, and the current can be detected more accurately than in the past.
[第2の実施の形態]
上記第1の実施の形態では、主パッドの面積と副パッドの面積とをほぼ同じにしているが、たとえば図4に示すように、主パッド30,31を概略コの字形にし、副パッド32,33を矩形にし、主パッド30,31の内側に配置してもよい。ただし、この場合、主パッド30,31及び副パッド32,33にわたって盛り付けたはんだが表面張力の違いで主パッド30,31側に偏る可能性がある。また、抵抗器1の実装後は副パッド32,33が隠れてしまうので、はんだ付けの良否を目視で判別できない。
[Second Embodiment]
In the first embodiment, the area of the main pad and the area of the sub pad are substantially the same. For example, as shown in FIG. , 33 may be rectangular and arranged inside the
[第3の実施の形態]
また、たとえば図5に示すように、主パッド34,35及び副パッド36,37を全て同じ面積の長方形にし、互いに隣接して配置してもよい。ただし、この場合は、抵抗器1の実装後は副パッド36,37がほとんど隠れてしまうので、はんだ付けの良否を目視で判別しにくい。
[Third Embodiment]
Further, as shown in FIG. 5, for example, the
[第4の実施の形態]
上記第1〜第3の実施の形態は図9に示した表面実装型抵抗器1に適したパターンであるが、この第4の実施の形態は図6に示した表面実装型抵抗器40に適したパターンである。表面実装型抵抗器40では、規格上の抵抗値が現れる基準点X及びYが両端面の中心にある。両端面から延び出す一方電極41及び他方電極42は抵抗器本体43に沿って折り曲げられ、抵抗器本体43に貼り付けられている。抵抗器本体43は樹脂で形成され、その中に抵抗体が封入されている。
[Fourth Embodiment]
The first to third embodiments have patterns suitable for the surface-mounted
表面実装型抵抗器40を実装するためには、図7に示すように、概略矩形の主パッド44,45を内側に配置し、概略L字型の副パッド46,47を外側に配置する。主引出線48,49は主パッド44,45の内側から延び出す。副引出線50,51は副パッド46,47の外側にある特定位置X1,Y1から延び出す。
In order to mount the surface-mounted
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。 While the embodiments of the present invention have been described above, the above-described embodiments are merely examples for carrying out the present invention. Therefore, the present invention is not limited to the above-described embodiment, and can be implemented by appropriately modifying the above-described embodiment without departing from the spirit thereof.
1,40 表面実装型抵抗器
20,21,30,31,34,35,44,45 主パッド
24,25,32,33,36,37,46,47 副パッド
7,41 一方電極
8,42 他方電極
22,23,48,49 主引出線
26,27,50,51 副引出線
X,Y 基準点
X1,Y1 特定位置
1,40 Surface
Claims (3)
前記抵抗器の他方電極がはんだ付けされる第2の主パッドと、
前記第1の主パッドから延び出す第1の主引出線と、
前記第2の主パッドから延び出す第2の主引出線と
前記第1の主パッドに隣接して配置され、前記抵抗器の一方電極が前記第1の主パッドと一緒にはんだ付けされる第1の副パッドと、
前記第2の主パッドに隣接して配置され、前記抵抗器の他方電極が前記第2の主パッドと一緒にはんだ付けされる第2の副パッドと、
前記抵抗器の規格上の抵抗値が現れる一方基準点に近い前記第1の副パッドの特定位置から延び出す第1の副引出線と、
前記抵抗器の規格上の抵抗値が現れる他方基準点に近い前記第2の副パッドの特定位置から延び出す第2の副引出線とを備えたことを特徴とするプリント配線板。 A first main pad to which one electrode of the surface mount resistor is soldered;
A second main pad to which the other electrode of the resistor is soldered;
A first main lead line extending from the first main pad;
A second main lead line extending from the second main pad; and a second main lead line disposed adjacent to the first main pad, wherein one electrode of the resistor is soldered together with the first main pad. 1 subpad,
A second subpad disposed adjacent to the second main pad, wherein the other electrode of the resistor is soldered together with the second main pad;
A first sublead line extending from a specific position of the first subpad close to a reference point while a resistance value on the standard of the resistor appears;
A printed wiring board, comprising: a second sub lead line extending from a specific position of the second sub pad near the reference point on the other side where a resistance value on the standard of the resistor appears.
前記第1の主パッドは概略矩形をなし、前記第1の副パッドは前記第1の主パッドの互いに隣接する2辺を囲む概略L字形をなし、前記第2の主パッドは概略矩形をなし、前記第2の副パッドは前記第2の主パッドの互いに隣接する2辺を囲む概略L字形をなす、ことを特徴とするプリント配線板。 The printed wiring board according to claim 1,
The first main pad has a generally rectangular shape, the first sub pad has a generally L-shape that surrounds two adjacent sides of the first main pad, and the second main pad has a generally rectangular shape. The printed wiring board is characterized in that the second sub pad has a substantially L shape surrounding two adjacent sides of the second main pad.
前記第1の主パッドの面積は前記第1の副パッドの面積と同じであり、前記第2の主パッドの面積は前記第2の副パッドの面積と同じである、ことを特徴とするプリント配線板。 The printed wiring board according to claim 1 or 2,
The area of the first main pad is the same as the area of the first sub pad, and the area of the second main pad is the same as the area of the second sub pad. Wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007030034A JP4403428B2 (en) | 2007-02-09 | 2007-02-09 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007030034A JP4403428B2 (en) | 2007-02-09 | 2007-02-09 | Printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008198687A true JP2008198687A (en) | 2008-08-28 |
JP4403428B2 JP4403428B2 (en) | 2010-01-27 |
Family
ID=39757386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007030034A Expired - Fee Related JP4403428B2 (en) | 2007-02-09 | 2007-02-09 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4403428B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101815400B (en) * | 2009-02-20 | 2012-06-20 | 沈阳铁路信号有限责任公司 | Divided type pad with surface mount elements |
JP2013187354A (en) * | 2012-03-08 | 2013-09-19 | Koa Corp | Mounting structure of resistor for current detection |
JP2017216468A (en) * | 2014-11-20 | 2017-12-07 | 日本精工株式会社 | Heat dissipation substrate for mounting electronic component |
CN107578867A (en) * | 2017-09-01 | 2018-01-12 | 郑州云海信息技术有限公司 | An integrated packaging structure of precision resistors |
JP2018014502A (en) * | 2014-11-20 | 2018-01-25 | 日本精工株式会社 | Heat dissipation board for mounting electronic components |
US10388596B2 (en) | 2014-11-20 | 2019-08-20 | Nsk Ltd. | Electronic part mounting heat-dissipating substrate |
CN110557887A (en) * | 2018-05-31 | 2019-12-10 | 京东方科技集团股份有限公司 | Circuit alignment assembly and display device |
CN111337726A (en) * | 2020-04-10 | 2020-06-26 | 深圳市欣旺达电气技术有限公司 | Circuit structure based on patch shunt and current detection method |
-
2007
- 2007-02-09 JP JP2007030034A patent/JP4403428B2/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101815400B (en) * | 2009-02-20 | 2012-06-20 | 沈阳铁路信号有限责任公司 | Divided type pad with surface mount elements |
JP2013187354A (en) * | 2012-03-08 | 2013-09-19 | Koa Corp | Mounting structure of resistor for current detection |
JP2017216468A (en) * | 2014-11-20 | 2017-12-07 | 日本精工株式会社 | Heat dissipation substrate for mounting electronic component |
JP2018014502A (en) * | 2014-11-20 | 2018-01-25 | 日本精工株式会社 | Heat dissipation board for mounting electronic components |
US10192818B2 (en) | 2014-11-20 | 2019-01-29 | Nsk Ltd. | Electronic part mounting heat-dissipating substrate |
US10249558B2 (en) | 2014-11-20 | 2019-04-02 | Nsk Ltd. | Electronic part mounting heat-dissipating substrate |
US10388596B2 (en) | 2014-11-20 | 2019-08-20 | Nsk Ltd. | Electronic part mounting heat-dissipating substrate |
CN107578867A (en) * | 2017-09-01 | 2018-01-12 | 郑州云海信息技术有限公司 | An integrated packaging structure of precision resistors |
CN110557887A (en) * | 2018-05-31 | 2019-12-10 | 京东方科技集团股份有限公司 | Circuit alignment assembly and display device |
US11013116B2 (en) | 2018-05-31 | 2021-05-18 | Boe Technology Group Co., Ltd. | Flexible assembly for display device and display device |
CN110557887B (en) * | 2018-05-31 | 2021-10-12 | 京东方科技集团股份有限公司 | Circuit alignment assembly and display device |
CN111337726A (en) * | 2020-04-10 | 2020-06-26 | 深圳市欣旺达电气技术有限公司 | Circuit structure based on patch shunt and current detection method |
Also Published As
Publication number | Publication date |
---|---|
JP4403428B2 (en) | 2010-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4403428B2 (en) | Printed wiring board | |
CN109313218B (en) | Mounting structure and mounting substrate for shunt resistor | |
JP6074696B2 (en) | Resistor terminal connection structure | |
WO2016035256A1 (en) | Shunt resistor | |
JP2006242946A (en) | Surface-mount integrated current sensor | |
JP2004221160A (en) | Resistor for sensing current | |
JP2002202326A (en) | Current detector equipped with hall element | |
JP2016054224A (en) | Shunt resistor | |
US11226356B2 (en) | Shunt resistor and shunt resistor mount structure | |
KR100616743B1 (en) | Temperature detection element and circuit board having same | |
JP7341594B2 (en) | shunt resistance module | |
JP2006112868A (en) | Resistor for current detection | |
JP4814553B2 (en) | Current detection resistor | |
KR20090000596U (en) | Shunt Resistor Structures Used for Current Measurement | |
WO2022124255A1 (en) | Shunt resistor and mounting structure therefor | |
JP3688691B2 (en) | Resistors and circuit boards | |
WO2016017334A1 (en) | Electrical current detection apparatus | |
JP6959406B2 (en) | Current detector | |
JP6295410B2 (en) | Method of measuring resistance value of chip resistor and mounting method of chip resistor | |
JP2009008548A (en) | Printed circuit board and electronic apparatus | |
JP2007078599A (en) | Resistor for current detection and control device | |
US20230164923A1 (en) | Solder joint inspection features | |
WO2022070623A1 (en) | Jumper element, shunt resistor device and method for adjusting charateristics of shunt resistor device for current detection | |
JP2011165844A (en) | Resistor | |
JPH02195269A (en) | Current sensing unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4403428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151113 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151113 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |