JP2008191473A - 音データ処理装置 - Google Patents

Abstract

【課題】音データ処理装置を含む電子機器の消費電力を低減する。
【解決手段】音データをデコード処理するデコーダ２２と、外部メモリに接続されるインターフェース部２４と、インターフェース部２４に装着された外部メモリ１０２から音データを読み出し、デコーダ２２へ転送するデータ転送制御部２６と、デコーダ２２、インターフェース部２４及びデータ転送制御部２６の処理を制御する中央処理部２０と、を備えることによって上記課題を解決することができる。
【選択図】図１

Description

本発明は、外部メモリに格納された音データを読み込んで処理する音データ処理装置に関する。

近年、フラッシュメモリ等の外部メモリを接続することによって、外部メモリに格納されている音データを読み込んでデコード処理等を施す音データ処理装置が広く用いられている。

図３に背景技術となる音データ処理装置１００の構成を示す。音データ処理装置１００は、中央処理部（ＣＰＵ）１０、デコーダ１２及びインターフェース部（ＩＦ部）１４を含んで構成される。ＩＦ部１４にフラッシュメモリ等の外部メモリ１０２を接続することによって、外部メモリ１０２がＣＰＵ１０において認識される。ＣＰＵ１０は、外部メモリ１０２が認識されると、ユーザからの指示等に基づいて外部メモリ１０２内に予め格納されている音データをＩＦ部１４を介して読み出し、所定のタイミングでデコーダ１２へ転送する。デコーダ１２は、外部メモリ１０２から転送されてきた音データを所定のフォーマットに準じてデコードしてオーディオ出力として出力する。

また、特許文献１には、複数の音声コーデックに対応するマルチコーデック対応のオーディオシステムを提供する技術が開示されている。これは、ＣＰＵにより、デジタル信号処理部（ＤＳＰ）内蔵のＲＡＭに記憶されている音声コーデックプログラムが、デジタル信号処理部によりデコードする音楽情報に対応するものであるか否かを判定し、対応するか否かによって処理を変更するものである。

特開２００１−２０２０９４号公報

ところで、音データ処理装置１００は携帯用の圧縮音楽再生装置に搭載されることが多い。このような場合、ＣＰＵ１０は、ユーザからのキー入力の受付処理、表示装置の制御処理等の多数の処理を行わなければいけない場合があり、音データの転送に特化されていない。

そうすると、単に外部メモリからの音データの読み出し及びデコーダへの転送のみを行っている場合でも多機能のＣＰＵ１０全体をアクティブな状態にする必要があり、装置全体としての消費電力が増加してしまう問題がある。

本発明は、音データをデコード処理するデコーダと、外部メモリに接続されるインターフェース部と、前記インターフェース部に接続された外部メモリから音データを読み出し、前記デコーダへ転送するデータ転送制御部と、前記デコーダ、前記インターフェース部及び前記データ転送制御部の処理を制御する中央処理部と、を備えることを特徴とする音データ処理装置である。

ここで、前記データ転送制御部は、前記中央処理部の命令に応じて、所定の量の前記音データを転送する制御を行うことが好適である。また、前記中央処理部は、前記データ転送制御部へ前記音データを転送する命令を出力した後、前記データ転送制御部が動作する期間に動作を停止することが好適である。

本発明によれば、外部メモリに格納された音データを転送する際の消費電力を抑制することができる。

［装置構成］
本発明の実施の形態における音データ処理装置２００は、図１に示すように、中央処理部（ＣＰＵ）２０、デコーダ２２、インターフェース部（ＩＦ部）２４及びデータ転送制御部２６を含んで構成される。

ＣＰＵ２０、デコーダ２２、ＩＦ部２４及びデータ転送制御部２６はバスを介して互いにデータの送受信が可能となるように接続される。音データ処理装置２００は、ＩＦ部２４を介して外部メモリ１０２に接続される。外部メモリ１０２は、フラッシュメモリ等のメモリカードとすることができる。

ＣＰＵ２０は、音データ処理装置２００を含む電子機器を統合的に制御する半導体素子である。音データ処理装置２００を搭載する電子機器としては、例えば、圧縮音楽再生装置、無線通信手段を有する携帯電話、データ管理を行うためのＰＤＡ等を挙げることができる。ＣＰＵ２０は、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）とすることができる。ＣＰＵ２０は、内蔵メモリに登録されているプログラムを実行することによって電子機器を制御する。

例えば、音データ処理装置２００が圧縮音楽再生装置である場合、ＣＰＵ２０は、バスに接続されている操作部（図示しない）からユーザのキー入力を受け付け、そのキー入力に応じて音楽の再生条件を制御して、その制御の結果を表示装置（図示しない）に表示させる制御を行う。

デコーダ２２は、所定のフォーマットで符号化処理や圧縮処理された音データをバスから取り込み、音データをそのフォーマットに準じて伸張処理や復号化処理する。音データの符号化方式には、例えば、ＷＭＡ，ＡＭＲ，ＤｉｖＸ，Ｇ．７２３，ＭＰ３，ＡＡＣが挙げられる。

ＩＦ部２４は、外部メモリ１０２の装着するためのアダプタ部、外部メモリ１０２の外部端子に電気的に接続されるコネクタ部、外部メモリ１０２とのデータの読み出し及びデータの書き込みを行うデータ処理部を含んで構成される。

ＩＦ部２４のアダプタ部は、外部メモリ１０２の外形に合わせられた挿入スペースを有する。ＩＦ部２４のコネクタ部は、外部メモリ１０２がアダプタ部に装着された場合に、外部メモリ１０２に設けられた電極と接触することによって、外部メモリ１０２の内部電気回路とＩＦ部２４のデータ処理部とを電気的に接続する。

外部メモリ１０２がメモリカードである場合、例えば、ＩＦ部２４のデータ処理部はＰＣカードＡＴＡ規格インターフェースに準拠するレジスタを介して、制御プログラム又は制御ロジック回路がＣＰＵ２０又はデータ転送制御部２６からのデータ読み出し等の命令を解釈し、アダプタ部に装着された外部メモリ１０２のタイプに応じたコマンドに変換する。コマンドは、外部メモリ１０２の内部電気回路に送られ、外部メモリ１０２に格納されているデータ（音データ）が読み出される。

データ転送制御部２６は、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送を行うための制御回路である。データ転送制御部２６を用いたデータ読み出しでは、ＣＰＵ２０の演算処理を介さずに、外部メモリ１０２から音データを直接読み出すことができる。

データ転送制御部２６は、データ転送に関する汎用的な機能を持たせるために、データ転送の制御方法（以後、コマンドと呼ぶ）を複数保持するためのコマンドメモリ２８を備えることが好適である。コマンドメモリ２８は、格納するコマンドの数に対応した複数のレジスタで構成することができ、ＣＰＵ２０によってコマンドが設定される。ＣＰＵ２０は、データ転送制御部２６に対してコマンドに従いデータ転送の制御を開始するための指示のみを送信し、その指示に応じてデータ転送制御部２６はコマンドメモリ２８からコマンドを順に読み取り実行する。データ転送制御部２６がコマンドメモリ２８を備えることによって、回路規模の増大を防ぎつつ、様々なデータ転送に適応することが可能なデータ転送制御部２６が実現できる。

ＣＰＵ２０を用いたデータ転送では、ＣＰＵ２０は、ＩＦ部２４へのデータ読出命令、外部メモリ１０２からのデータの読み出し、ＩＦ部２４からデコーダ２２へのデータ転送の３ステップを行う命令を出力して、音データの転送を制御する。

一方、データ転送制御部２６を用いたデータ転送では、ＣＰＵ２０からデータ転送制御部２６へ転送命令が一旦行われると、データ転送制御部２６はＩＦ部２４へのデータ読出命令、外部メモリ１０２からのデータの読み出し、ＩＦ部２４からデコーダ２２へのデータ転送の３ステップを行う命令を出力して音データの転送を制御する。データ転送制御部２６は、データ転送処理を随時監視し、一群の音データ（例えば、１曲分の音データ）のデータ転送が終了した時点でＣＰＵ２０へデータ転送処理の終了を示す信号を出力する。

［制御方法］
次に、図２に示すフローチャートを参照して、本実施の形態における音データ処理装置２００における制御について説明する。以下の説明では、再生対象となる音データが格納された外部メモリ１０２はＩＦ部２４に予め装着されているものとする。

ステップＳ１０では、音データの再生処理命令が受け付けられる。ＣＰＵ２０は、操作部等のユーザインターフェース（図示しない）から音データ再生処理命令と読み出し対象となる音データを特定する特定情報を受け付ける。特定情報は、ＩＦ部２４に装着された外部メモリ１０２から予め読み出された音データのファイル名リストをユーザインターフェースの表示部（図示しない）に表示し、そのリストから再生の対象となるファイル名をユーザに選択させてもよい。ＣＰＵ２０は、音データ再生処理命令と特定情報を受け付けると、ステップＳ１２へ処理を移行させる。

ステップＳ１２では、ＣＰＵ２０からデータ転送制御部２６へ音データの読み出しを指示するコマンドが送信される。ＣＰＵ２０は、ステップＳ１０で音データ再生処理命令を受け付けると、特定情報と共に読み出し処理を開始させるコマンドをデータ転送制御部２６へ送信する。ステップＳ１４では、データ転送制御部２６においてＣＰＵ２０からのコマンドが受け付けられる。

ステップＳ１６では、ＣＰＵ２０へのクロックの供給を停止して、ＣＰＵ２０の動作を停止する。このとき、ＣＰＵ２０は割り込み信号が入力されない限り動作の停止を継続する。ステップＳ１８では、データ転送制御部２６がＩＦ部２４、デコーダ２２に命令を送ることによって、外部メモリ１０２に格納された音データを読み出してデコード処理を行い、オーディオ信号を出力する処理を開始する。

ステップＳ２０では、データ転送制御部２６は、ステップＳ１８において求められたメモリ空間から、ＩＦ部２４を介して外部メモリ１０２から音データを所定のバイト数毎に読み出し、ＣＰＵ２０を介することなくデコーダ２２へ転送する制御を継続して行う。デコーダ２２は、データ転送制御部２６から入力されるデータを順次デコードしてオーディオ信号として出力する。

ステップＳ２２では、読み出し対象として指定された音データが総て読み出されたか否かが判定される。データ転送制御部２６は、ステップＳ１８において求められたメモリ空間に格納されている音データの総ての読み出しが終了したか否かを判定し、終了していればステップＳ２４に処理を移行させ、そうでなければステップＳ２０へ処理を戻す。

ステップＳ２４では、データ転送制御部２６からＣＰＵ２０へ処理が戻される。データ転送制御部２６は、バースト転送が終了したことを示す終了信号をＣＰＵ２０へ送信する。ＣＰＵ２０において終了信号が受信され、データ転送処理が終了する。

以上のように、本実施の形態では、音データ処理装置２００におけるデータ転送処理が実質的にＣＰＵ２０を介さずに行われる。これによって、ＣＰＵ２０における処理の負担を軽減できると共に、データ転送制御部２６がデータ転送を制御する期間にＣＰＵ２０の動作を停止することができるため、音データ処理装置２００を含む電子機器の消費電力を低減することができる。

本発明の実施の形態では、外部メモリ１０２は着脱可能なメモリカードである場合を示したが、本発明はこれに限定されるものではない。例えば、外部メモリ１０２は、圧縮音楽再生装置などの電子機器に音データ処理装置２００と共に搭載された内蔵型のメモリチップとしてもよい。このとき、音データ処理装置２００は、外部のコンピュータよりメモリチップに音楽データを書き込むための入出力インターフェースを備えることが好適である。入出力インターフェースは、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）を用いることができる。

また、本発明の実施の形態では、音データ処理装置２００は音楽再生のための場合を示したが、本発明はこれに限定されるものではない。例えば、音データ処理装置２００の機能は、圧縮された映像データの再生処理に転用することができる。圧縮された映像データとしては、Ｍｐｅｇ（登録商標），ＷＭＶ（Ｗｉｎｄｏｗｓ Ｍｅｄｉａ Ｖｉｄｅｏ）（登録商標）等の形式が挙げられる。

本発明の実施の形態における音データ処理装置の構成を示すブロック図である。 本発明の実施の形態における音データ処理装置の処理方法を示すフローチャートである。 背景技術における音データ処理装置の構成を示すブロック図である。

符号の説明

１０ ＣＰＵ、１２ デコーダ、１４ ＩＦ部、２０ ＣＰＵ、２２ デコーダ、２４ ＩＦ部、２６ データ転送制御部、１００，２００ 音データ処理装置、１０２ 外部メモリ。

Claims (3)

1. 音データをデコード処理するデコーダと、
   外部メモリに接続されるインターフェース部と、
   前記インターフェース部に接続された外部メモリから音データを読み出し、前記デコーダへ転送するデータ転送制御部と、
   前記デコーダ、前記インターフェース部及び前記データ転送制御部の処理を制御する中央処理部と、
   を備えることを特徴とする音データ処理装置。
2. 請求項１に記載の音データ処理装置であって、
   前記データ転送制御部は、前記中央処理部の命令に応じて、所定の量の前記音データを転送する制御を行うことを特徴とする音データ処理装置。
3. 請求項１又は２に記載の音データ処理装置であって、
   前記中央処理部は、
   前記データ転送制御部へ前記音データを転送する命令を出力した後、前記データ転送制御部が動作する期間に動作を停止することを特徴とする音データ処理装置。

Images