JP2008177254A

JP2008177254A - インダクタ及びその製造方法

Info

Publication number: JP2008177254A
Application number: JP2007007519A
Authority: JP
Inventors: Yasuhiro Nakada; 泰弘中田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2007-01-16
Filing date: 2007-01-16
Publication date: 2008-07-31

Abstract

【課題】大きなインダクタンスを得ることができると共に内部電極と外部電極間で断線することのないインダクタを提供する。
【解決手段】本発明のインダクタ１０は、複数の絶縁層１１と複数のスパイラル電極１２とが交互に積層して形成された積層体１３と、積層体１３の両端面それぞれに形成された一対の外部電極１４と、を備え、複数のスパイラル電極１２は、スパイラル状に二回巻かれた複数の第１のスパイラル電極１２Ａと、これらの第１のスパイラル電極１２Ａの上下にそれぞれ配置されて外部電極１４に電気的に接続され且つスパイラル状に一回巻かれた第２のスパイラル電極１２Ｂと、を有し、また、第２のスパイラル電極１２Ｂの膜厚は、第１のスパイラル電極１２Ａの膜厚より厚く形成されている。
【選択図】図１

Description

本発明は、絶縁層とスパイラル状の内部電極とが交互に積層された積層型のインダクタに関し、更に詳しくは、大きなインダクタンスを得ることができるインダクタ及びその製造方法に関するものである。

この種のインダクタとしては、例えば特許文献１に記載の積層インダクタ及び特許文献２に記載のインダクタがある。特許文献１の技術では、感光性導体ペーストを用いて絶縁体シート上に導体パターン膜を形成し、露光、現像によって約半ターン分のパターンを形成する。そして、導体パターン膜の端部を、スルーホールを介して接続しながら絶縁体シートを順次積層し、積層方向に絶縁シートを介して半ターン分の導体パターン膜を積層して周回する導体パターンをコイル状に形成している。これにより、導体膜厚を大きくして積層インダクタのＱを向上させている。

また、特許文献２の技術では、絶縁層の上に感光性電極ペーストを塗布し、フォトリソグラフィ法で、露光、現像することにより配線パターンを形成し、この配線パターンの上に感光性絶縁ペーストを塗布し、フォトリソグラフィ法で、露光、現像することによりビアホールを有する絶縁層を形成する。これにより、配線パターンを多ターン化及び多層化し、高インダクタンス化と同時に低直流抵抗化を実現している。

特開平０８−３３９９３５特開２００５−１０９０９７

しかしながら、特許文献１の積層インダクタの場合には、上下の各導体パターン膜がそれぞれ半ターン分しかなく、上下の導体パターン膜で一ターン分を形成するため、積層インダクタとしては、複数の導体パターン膜からなるコイルの巻数が少なく、大きなインダクタンスを得ることができない。

特許文献２のインダクタの場合には、各配線パターンが多ターン化されているため、特許文献１のインダクタのような問題はない。しかしながら、この場合には配線パターンが多ターン化したスパイラル状に形成されているため、配線パターンの膜厚が厚くなると、例えば図７の（ａ）の模式図に示すように所定のフォトマスク１を介して感光性電極ペーストを露光しても、配線パターンの多ターン化により線路２Ａ、２Ａの隙間が狭くなるため、線路２Ａ、２Ａ間の未露光部分２Ｂの奥まで現像液が十分に行き渡らない。そのため、現像処理により感光性電極ペーストの未露光部分２Ａが残り、そのまま焼成すると同図の（ｂ）の模式図に示すように線路２、２が短絡することがある。このような不都合を解消するために配線パターンの膜厚を薄くすると、配線パターンが薄くなって外部電極と十分に接続されず、この部分で断線する虞がある。

本発明は、上記課題を解決するためになされたもので、大きなインダクタンスを得ることができると共に内部電極と外部電極間での断線を確実に防止することができるインダクタ及びその製造方法を提供することを目的としている。

本発明の請求項１に記載のインダクタは、複数の絶縁層と複数のスパイラル電極とが交互に積層して形成された積層体と、この積層体の両端面それぞれに形成された一対の外部電極と、を備えたインダクタにおいて、上記複数のスパイラル電極は、スパイラル状に複数回巻かれた複数の第１のスパイラル電極と、これらの第１のスパイラル電極の上下にそれぞれ配置されて上記外部電極に電気的に接続され且つスパイラル状に単数回巻かれた第２のスパイラル電極と、を有し、また、上記第２のスパイラル電極の膜厚は、上記第１のスパイラル電極の膜厚より厚く形成されていることを特徴とするものである。

また、本発明の請求項２に記載のインダクタの製造方法は、複数の絶縁層と複数のスパイラル電極とが交互に積層して形成された積層体と、この積層体の両端面それぞれに形成された一対の外部電極と、を備え、上記複数のスパイラル電極は、スパイラル状に複数回巻かれた複数の第１のスパイラル電極と、これらの第１のスパイラル電極の上下にそれぞれ配置されて上記外部電極に電気的に接続され且つスパイラル状に単数回巻かれた第２のスパイラル電極と、を有するインダクタを製造する方法であって、感光性電極ペーストを用いて、未焼成の絶縁層上に単数回巻きの第２のスパイラル電極層を厚膜状に形成する工程と、上記感光性電極ペーストを用いて、上記未焼成の絶縁層及び上記第２のスパイラル電極層を被覆する未焼成の絶縁層上に第２のスパイラル電極層の膜厚より薄い複数回巻きの第１のスパイラル電極層を形成する工程と、上記感光性電極ペーストを用いて、最上層の第２のスパイラル電極層を被覆する未焼成の絶縁層上に単数回巻きの第２のスパイラル電極層を厚膜状に形成する工程と、を備えたことを特徴とするものである。

本発明によれば、大きなインダクタンスを得ることができると共に内部電極と外部電極間での断線を確実に防止することができるインダクタ及びその製造方法を提供することができる。

以下、図１〜図６に示す実施形態に基づいて本発明を説明する。尚、各図中、図１の（ａ）、（ｂ）はそれぞれの本発明のインダクタの一実施形態を示す図で、（ａ）はその断面図、（ｂ）はその斜視図、図２の（ａ）〜（ｆ）はそれぞれ図１に示すインダクタの製造工程を工程順に示す断面図、図３〜図６はそれぞれ図２に示す工程に対応する平面図である。

本実施形態のインダクタ１０は、例えば図１の（ａ）に示すように、複数の絶縁層１１と複数のスパイラル電極１２とが交互に積層されて形成された積層体１３と、この積層体１３の左右両端面それぞれに形成された一対の外部電極１４と、を備え、全体として同図の（ｂ）に示すように矩形状に形成されている。複数のスパイラル電極１２は、上下のスパイラル電極１２が互いに絶縁層１１を貫通するビアホール導体（図示せず）を介して電気的に接続され、全体として矩形状のコイルとして形成されている。このインダクタ１０は、後述するようにフォトリソグラフィ技術に基づいて作製される。

複数のスパイラル電極１２は、図１の（ａ）に示すように、インダクタンスを高めるための複数の第１のスパイラル電極１２Ａと、第１のスパイラル電極１２Ａの上下に配置され且つ外部電極１４と接続するための引き出し電極部１２Ｂ_１を有する第２のスパイラル電極１２Ｂとからなっている。第１のスパイラル電極１２Ａは、大きなインダクタンスを得るためにスパイラル状に複数回（図１では二回）巻かれた内部電極として形成されている。第２のスパイラル電極１２Ｂは、引き出し電極部１２Ｂ_１を有し、スパイラル状に一回だけ巻かれた内部電極として形成されている。

第１のスパイラル電極１２Ａは、上述のように大きなインダクタンスを得るために上下の絶縁層１１、１１間で可能な限り巻数が多くなるように形成されている。第１のスパイラル電極１２Ａの巻数が多くなると線路の間隔が狭くなるため、第１のスパイラル電極１２Ａは、パターンの線路間に現像液が確実に浸透するように薄い膜厚で形成されている。一方、第２のスパイラル電極１２Ｂは、外部電極１４と電気的に確実に接続するために膜厚が厚く形成されている。第２のスパイラル電極１２Ｂの厚膜が厚くなると、パターンの線路の間隔が狭くなるほど現像液が浸透し難くなるため、線路が並走しないように極力少ない巻数、本実施形態では一回巻きで形成されている。

本実施形態のインダクタ１０は、最小サイズで縦０．４ｍｍ×横０．２ｍｍ×高さ０．２ｍｍの大きさまで作製することができる。この完成品では、第１のスパイラル電極１２Ａは、線路幅２０μｍで線路間隔１０μｍであることが好ましく、膜厚は６μｍが好ましく、５μｍがより好ましい。第２のスパイラル電極１２Ｂの膜厚は、外部電極１４と確実に電気的に接続するためには、例えば７μｍ以上が好ましい。

絶縁層１１を形成する材料は、絶縁性材料であれば特に制限されないが、例えばセラミック等の絶縁性材料が好ましい。スパイラル電極１２及びビアホール導体の材料は、導電性金属であれば特に制限されないが、例えば銀、銅等が好ましい。また、外部電極１４を形成する材料は、導電性金属であれば特に制限されないが、例えば銀、銅、ニッケルまたはこれらの合金等が好ましい。本実施形態では、インダクタはフォトリソグラフィ法で作製されるため、絶縁層１１は感光性絶縁ペーストを用いて形成され、スパイラル電極及びビアホール導体は感光性電極ペーストを用いて形成される。最下層及び最上層の絶縁層１１は、ビアホールがないため、感光性絶縁ペーストを用いなくても良い。外部電極１４は、感光性でない電極ペーストを用いて形成される。

次に、図２〜図６を参照しながら本発明のインダクタの製造方法の一実施形態について説明する。尚、図２〜図６では一個のインダクタしか記載してないが、一枚の支持体で複数のインダクタが同時に作製される。

まず、図２の（ａ）及び図３の（ａ）に示すようにＰＥＴ等からなるシート状の支持体１００の上面に絶縁ペーストを塗布して一層目の絶縁層部１１１を形成する。この絶縁層部１１１の上面に感光性電極ペーストを図２の（ｂ）に示すように厚膜状に塗布した後、感光性電極ペーストを、所定のフォトマスクを介して紫外線に露光し、現像を行うことにより、図２の（ｂ）及び図３の（ｂ）に示すように単数回（一回）巻きの第２のスパイラル電極部１１２Ｂが厚膜の内部電極部として形成される。第２のスパイラル電極部１１２Ｂは一回巻きのパターンで形成されるため、感光性電極ペーストが厚膜であっても所定のパターンに従って現像液が十分に浸透し、第２のスパイラル電極部１１２Ｂが確実に形成される。

第２のスパイラル電極部１１２Ｂは、図２の（ｂ）、（ｃ）に示すように厚膜の一回巻きで線路が並走しない内部電極部として形成されている。図３の（ｂ）に示すように、第２のスパイラル電極部１１２Ｂの一端が左側の外部電極１４との引き出し電極部１１２Ｂ_１となり、他端が絶縁層部１１１の左下の隅の内側に位置している。

次いで、一層目の絶縁層部１１１の上面に感光性絶縁ペーストを塗布して第２のスパイラル電極部１１２Ｂを感光性絶縁ペーストで被覆した後、感光性絶縁ペーストを、所定のフォトマスクを介して紫外線に露光し、現像を行うことにより、図２の（ｃ）及び図３の（ｃ）に示すように第２のスパイラル電極部１１２Ｂの他端部に達する貫通孔（ビアホール）Ｈを有する二層目の絶縁層部１１１が形成される。尚、図２の（ｂ）ではビアホールは省略されている。この絶縁層部１１１の上面に感光性電極ペーストを第２のスパイラル電極部１１２Ｂと比較して薄膜状に塗布すると共に絶縁層部１１１のビアホールＨを感光性電極ペーストで充填した後、感光性電極ペーストを、所定のフォトマスクを介して紫外線に露光し、現像を行うことにより、図２の（ｄ）及び図３の（ｄ）に示すように複数回（本実施形態では二回）巻きの第１のスパイラル電極部１１２Ａが二層目の薄膜の内部電極部として形成される。第１のスパイラル電極部１１２Ａは薄膜であるため、線路の間隔が狭くてもその隙間に現像液が十分に浸透し、現像時に未露光部分の感光性電極ペーストを除去することができ、第１のスパイラル電極部１１２Ａが短絡することなく確実に形成される。

第１のスパイラル電極部１１２Ａは、図２の（ｄ）及び図３の（ｄ）に示すように二回巻きの薄膜の内部電極部として形成されている。第１のスパイラル電極部１１２Ａは、図３の（ｃ）、（ｄ）に示すように外端部がビアホール導体部（図示せず）を介して下側の第２のスパイラル電極１１２Ｂの他端部に電気的に接続されており、内端部が絶縁層部１１１の下辺中央の内側に位置している。以降の第１のスパイラル電極部１１２Ａは、全て実質的に同一の膜厚で第２のスパイラル電極部１１２Ｂより薄く形成される。

然る後、二層目の絶縁層部１１１の上面に感光性絶縁ペーストを塗布して第１のスパイラル電極部１１２Ａを感光性絶縁ペーストで被覆した後、感光性絶縁ペーストを、所定のフォトマスクを介して紫外線に露光し、現像を行うことにより、図４の（ａ）に示すように第１のスパイラル電極部１１２Ａの内端部に達するビアホールＨを有する三層目の絶縁層部１１１が形成される。この絶縁層部１１１の上面に感光性電極ペーストを薄膜状に塗布すると共に絶縁層部１１１のビアホールＨを感光性電極ペーストで充填した後、感光性電極ペーストを、所定のフォトマスクを介して紫外線に露光し、現像を行うことにより、図４の（ｂ）に示すように二回巻きの第１のスパイラル電極部１１２Ａが三層目の内部電極として形成される。

第１のスパイラル電極部１１２Ａは、図４の（ｂ）に示すように、図３の（ｄ）に示す下側の第２のスパイラル電極１１２Ａを水平方向に反転した形状になっている。この第２のスパイラル電極１１２Ａの内端部がビアホール導体部（図示せず）を介して下側の第１のスパイラル電極１１２Ａの内端部に電気的に接続されており、外端部が絶縁層部１１１の下辺の右端近傍に位置している。

三層目の絶縁層部１１１の上面に感光性絶縁ペーストを塗布して二層目の第１のスパイラル電極部１１２Ａを感光性絶縁ペーストで被覆した後、感光性絶縁ペーストを、所定のフォトマスクを介して紫外線に露光し、現像を行うことにより、図４の（ｃ）に示すように第１のスパイラル電極部１１２Ａの外端部に達するビアホールＨを有する４層目の絶縁層部１１１が形成される。この絶縁層部１１１の上面に感光性電極ペーストを塗布すると共に絶縁層部１１１のビアホールＨを感光性電極ペーストで充填した後、感光性電極ペーストを、所定のフォトマスクを介して紫外線に露光し、現像を行うことにより、図４の（ｄ）に示すように二回巻きの第１のスパイラル電極部１１２Ａが４層目の内部電極として形成される。

この第１のスパイラル電極部１１２Ａは、図４の（ｄ）に示すように同図の（ｂ）に示す下側の第１のスパイラル電極１１２Ａと実質的に同一形状に形成されており、その外端部がビアホール導体部（図示せず）を介して下側の第２のスパイラル電極１１２Ｂの外端部に電気的に接続されている。

その後は、図５の（ａ）〜（ｃ）に示すように同一パターンのビアホールＨを有する絶縁層部１１１と同一パターンを有する第１のスパイラル電極部１１２Ａをこの順序で交互に積層する。これにより、上下の第１のスパイラル電極１１２Ａ同士はそれぞれの外端部がビアホール導体を介して互いに電気的に接続される。そして、最上層の第１のスパイラル電極部１１２Ａを感光性絶縁ペーストで被覆し、この感光性絶縁ペーストを紫外線に露光し、現像することにより、同図の（ｃ）に示すように第１のスパイラル電極部１１２Ａの外端部に達するビアホールＨを有する絶縁層部１１１が形成される。

この絶縁層部１１１の上面に感光性電極ペーストを厚膜状に塗布すると共に絶縁層部１１１のビアホールＨを感光性電極ペーストで充填した後、感光性電極ペーストを、所定のフォトマスクを介して紫外線に露光し、現像を行うことにより、図２の（ｅ）及び図６の（ａ）に示すように一回巻きの第２のスパイラル電極部１１２Ｂが厚膜で最上層の内部電極部として形成される。この第２のスパイラル電極部１１２Ｂは、図６の（ａ）に示すように最下層の第２のスパイラル電極１１２Ａを水平方向に反転した形状であること以外は、実質的に同一である。

この第２のスパイラル電極部１１２Ｂは、図２の（ｅ）及び図６の（ａ）に示すように一端が右側の外部電極１４との引き出し電極部１１２Ｂ_１となり、他端が絶縁層部１１１の右下の隅の内側に位置し且つ下側の第１のスパイラル電極１１２Ａの外端部とビアホール導体を介して電気的に接続されている。

最後に、図２の（ｆ）及び図６の（ｂ）に示すように第２のスパイラル電極１１２Ｂを最上層の絶縁層部１１１で被覆することにより、スパイラル電極部１１２を内蔵する未焼成の積層体１１３が支持体１００上に形成される。この支持体１００上には上述のように複数の未焼成の積層体１１３から同時に形成される。

未焼成の積層体１１３から支持体１００を剥離した後、カッターを用いて個々の未焼成の積層体１１３に分割した後、所定の焼成工程を経て積層体１３が得られる。この積層体１３をバレル研磨して第２のスパイラル電極１２Ｂの引き出し電極部１２Ｂ_１を積層体１３の端面から露出させる。その後、積層体１３の端面にディップ法等により電極ペーストを塗布することにより外部電極１４を形成すると、図１の（ａ）、（ｂ）に示すインダクタが得られる。

以上説明したように本実施形態によれば、複数の絶縁層１１と複数のスパイラル電極１２とが交互に積層して形成された積層体１３と、積層体１３の両端面それぞれに形成された一対の外部電極１４と、を備え、複数のスパイラル電極１２は、スパイラル状に二回巻かれた複数の第１のスパイラル電極１２Ａと、これらの第１のスパイラル電極１２Ａの上下にそれぞれ配置されて外部電極１４に電気的に接続され且つスパイラル状に一回巻かれた第２のスパイラル電極１２Ｂと、を有し、且つ、第２のスパイラル電極１２Ｂの膜厚は、第１のスパイラル電極１２Ａの膜厚より厚く形成されているため、スパイラル電極１２の主要部となる二回巻きの第１のスパイラル電極１２Ａにより大きなインダクタンスを得ることができると共に、外部電極１４との電気的な接続部となる厚膜で一回巻きの第２のスパイラル電極１２Ｂにより外部電極１４と電気的に確実に接続することができ、両者間での断線を確実に防止することができる。

また、本実施形態によれば、複数のスパイラル電極１２は、いずれも感光性電極ペーストを用いてフォトリソグラフィ法によって形成されるため、複数回巻回された微細な電極パターンを有するスパイラル電極１２をであっても確実に形成することができ、インダクタ１０の高インダクタンス化及び小型化を促進することができる。

尚、本発明は上記実施形態に何等制限されるものではなく、本発明の構成要素は本発明の要旨を逸脱しない限り適宜設計変更することができる。

本発明は、携帯電話等の電子機器のインダクタ及びその製造方法として好適に利用することができる。

（ａ）、（ｂ）はそれぞれ本発明のインダクタの一実施形態を示すで、（ａ）はその断面図、（ｂ）はその斜視図ある。（ａ）〜（ｆ）はそれぞれ図１に示すインダクタの製造工程を工程順に示す断面図である。（ａ）〜（ｄ）はそれぞれ図１に示すインダクタの製造工程を工程順に示す各層の平面図である。（ａ）〜（ｄ）はそれぞれ図３に示す製造工程に続く工程を工程順に示す各層の平面図である。（ａ）〜（ｄ）はそれぞれ図４に示す製造工程に続く工程を工程順に示す各層の平面図である。（ａ）、（ｂ）はそれぞれ図４に示す製造工程に続く工程を工程順に示す各層の平面図である。従来のインダクタのスパイラル電極を製造する工程の要部を拡大して示す断面図である。

符号の説明

１０インダクタ
１１絶縁層
１２スパイラル電極
１２Ａ第１のスパイラル電極
１２Ｂ第２のスパイラル電極
１３積層体
１４外部電極
１１１絶縁層部（未焼成の絶縁層）
１１２Ａ第１のスパイラル電極部
１１２Ｂ第２のスパイラル電極部

Claims

複数の絶縁層と複数のスパイラル電極とが交互に積層して形成された積層体と、この積層体の両端面それぞれに形成された一対の外部電極と、を備えたインダクタにおいて、上記複数のスパイラル電極は、スパイラル状に複数回巻かれた複数の第１のスパイラル電極と、これらの第１のスパイラル電極の上下にそれぞれ配置されて上記外部電極に電気的に接続され且つスパイラル状に単数回巻かれた第２のスパイラル電極と、を有し、また、上記第２のスパイラル電極の膜厚は、上記第１のスパイラル電極の膜厚より厚く形成されていることを特徴とするインダクタ。
複数の絶縁層と複数のスパイラル電極とが交互に積層して形成された積層体と、この積層体の両端面それぞれに形成された一対の外部電極と、を備え、上記複数のスパイラル電極は、スパイラル状に複数回巻かれた複数の第１のスパイラル電極と、これらの第１のスパイラル電極の上下にそれぞれ配置されて上記外部電極に電気的に接続され且つスパイラル状に単数回巻かれた第２のスパイラル電極と、を有するインダクタを製造する方法であって、
感光性電極ペーストを用いて、未焼成の絶縁層上に単数回巻きの第２のスパイラル電極層を厚膜状に形成する工程と、
上記感光性電極ペーストを用いて、上記未焼成の絶縁層及び上記第２のスパイラル電極層を被覆する未焼成の絶縁層上に第２のスパイラル電極層の膜厚より薄い複数回巻きの第１のスパイラル電極層を形成する工程と、
上記感光性電極ペーストを用いて、最上層の第２のスパイラル電極層を被覆する未焼成の絶縁層上に単数回巻きの第２のスパイラル電極層を厚膜状に形成する工程と、
を備えたことを特徴とするインダクタの製造方法。