JP2008166529A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008166529A JP2008166529A JP2006355027A JP2006355027A JP2008166529A JP 2008166529 A JP2008166529 A JP 2008166529A JP 2006355027 A JP2006355027 A JP 2006355027A JP 2006355027 A JP2006355027 A JP 2006355027A JP 2008166529 A JP2008166529 A JP 2008166529A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxynitride
- oxynitride film
- film
- hydrofluoric acid
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 152
- 239000010703 silicon Substances 0.000 claims abstract description 152
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 152
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000007864 aqueous solution Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 41
- 239000010410 layer Substances 0.000 claims description 39
- 238000005498 polishing Methods 0.000 claims description 30
- 238000010438 heat treatment Methods 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 8
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 8
- 239000002002 slurry Substances 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 45
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 3
- 230000002209 hydrophobic effect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000724 energy-dispersive X-ray spectrum Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005661 hydrophobic surface Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】酸化窒化シリコン膜を形成後にフッ酸水溶液処理を行った場合に発生する欠陥を低減することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、半導体基板上に酸化窒化シリコン膜を形成する工程(ステップS10)と、酸化窒化シリコン膜の表面を親水性とするための処理を行う工程(ステップS12)と、酸化窒化シリコン膜の表面にフッ酸水溶液処理を行う工程(ステップS14)と、を有する半導体装置の製造方法である。
【選択図】図5
【解決手段】本発明は、半導体基板上に酸化窒化シリコン膜を形成する工程(ステップS10)と、酸化窒化シリコン膜の表面を親水性とするための処理を行う工程(ステップS12)と、酸化窒化シリコン膜の表面にフッ酸水溶液処理を行う工程(ステップS14)と、を有する半導体装置の製造方法である。
【選択図】図5
Description
本発明は半導体装置の製造方法に関し、特に、酸化窒化シリコン膜を有する半導体装置の製造方法に関する。
半導体装置を製造する際に、半導体基板上に酸化窒化シリコン膜を成膜する場合がある。酸化窒化シリコン膜は例えば反射防止膜として使用される。酸化窒化シリコン膜の成膜方法としては、例えばプラズマCVD法またはLP−CVD(減圧CVD)法が用いられる。また、フッ酸(HF)と水(H2O)の混合液であるフッ酸水溶液にウェハを浸漬する処理(フッ酸水溶液処理またはHF処理と言う)を行う場合がある。フッ酸水溶液処理は、例えばエッチングの残渣の除去や自然酸化膜の除去に用いられる。
特許文献1には、シリコン基板にLOCOS酸化膜を成長する前に保護酸化膜をエッチングせずに残し、シリコン基板表面を親水性の窒化シリコン膜および保護酸化膜で覆った状態で洗浄する技術が開示されている。これにより、洗浄による洗浄残渣の発生を抑制することができる。
特開昭59−90942号公報
酸化窒化シリコン膜を形成後に酸化窒化シリコン膜の表面をフッ酸水溶液処理を行った場合、酸化窒化シリコン膜上に欠陥が生じることがある。本発明は、酸化窒化シリコン膜を形成後にフッ酸水溶液処理を行った場合に発生する欠陥を低減することが可能な半導体装置の製造方法を提供することを目的とする。
本発明は、半導体基板上に酸化窒化シリコン膜を形成する工程と、前記酸化窒化シリコン膜の表面を親水性とするための処理を行う工程と、前記酸化窒化シリコン膜の前記表面にフッ酸水溶液処理を行う工程と、を有する半導体装置の製造方法である。本発明によれば、フッ酸水溶液処理により、酸化窒化シリコン膜の表面に欠陥が発生すること抑制することができる。
上記構成において、前記酸化窒化シリコン膜の表面を親水性とするための処理を行う工程は、前記フッ酸水溶液処理後の前記酸化窒化シリコン膜の前記表面における水の接触角が25°以下とする処理を含む構成とすることができる。この構成によれば、フッ酸水溶液処理により、酸化窒化シリコン膜の表面に発生する欠陥をほとんどなくすことができる。
上記構成において、前記酸化窒化シリコン膜の表面を親水性とするための処理を行う工程は熱処理工程を含む構成とすることができる。この構成によれば、熱処理により簡単に酸化窒化シリコン膜の表面を親水性とすることができる。
本発明は、半導体基板上に酸化窒化シリコン膜を形成する工程と、800℃以上の熱処理を行う工程と、前記酸化窒化シリコン膜の前記表面にフッ酸水溶液処理を行う工程と、を有する半導体装置の製造方法である。本発明によれば、フッ酸水溶液処理により、酸化窒化シリコン膜の表面に欠陥が発生すること抑制することができる。
上記構成において、前記酸化窒化シリコン膜上に開口部を有するフォトレジストを形成する工程を有し、前記酸化窒化シリコン膜は前記開口部を有するフォトレジストを形成する際の反射防止膜である構成とすることができる。この構成によれば、反射防止膜である酸化窒化シリコン膜の表面に欠陥が発生すること抑制することができる。
上記構成において、前記酸化窒化シリコン膜上にトップ層を形成する工程と、前記トップ層を前記酸化窒化シリコン膜まで研磨する工程と、を有する構成とすることができる。この構成によれば、研磨のストッパである酸化窒化シリコン膜の表面に欠陥が発生すること抑制することができる。
上記構成において、前記トップ層を研磨する工程は、セリアスラリを用いて前記トップ層を研磨する工程を含む構成とすることができる。この構成によれば、研磨のストッパである酸化窒化シリコン膜の研磨速度を遅くすることができる。
上記構成において、前記酸化窒化シリコン膜に開口部を設け、該開口部下の前記半導体基板にトレンチを形成する工程を有し、前記酸化窒化シリコン膜の前記表面にフッ酸水溶液処理を行う工程は、前記トレンチ内にフッ酸水溶液処理を行う工程を含む構成とすることができる。この構成によれば、半導体基板内にトレンチを形成する際に用いられる酸化窒化シリコン膜表面に欠陥が発生すること抑制することができる。
上記構成において、前記トレンチ内および前記酸化窒化シリコン膜上に絶縁膜を形成する工程と、前記絶縁膜を前記酸化窒化シリコン膜まで研磨する工程と、を有する構成とすることができる。この構成によれば、トレンチ内に絶縁層を形成する際に用いられる酸化窒化シリコン膜表面に欠陥が発生すること抑制することができる。
上記構成において、前記半導体基板上に層間絶縁膜を形成する工程と、前記酸化窒化シリコン膜に開口部を形成し、該開口部下の前記層間絶縁膜にコンタクトホールを形成する工程と、を有し、前記酸化窒化シリコン膜の前記表面にフッ酸水溶液処理を行う工程は、前記コンタクトホール内にフッ酸水溶液処理を行う工程を含む構成とすることができる。この構成によれば、層間絶縁膜内にコンタクトホールを形成する際に用いられる酸化窒化シリコン膜表面に欠陥が発生すること抑制することができる。
上記構成において、前記コンタクトホール内および前記酸化窒化シリコン膜上に金属膜を形成する工程と、前記金属膜を前記酸化窒化シリコン膜まで研磨する工程と、を有する構成とすることができる。この構成によれば、コンタクトホール内に金属層を形成する際に用いられる酸化窒化シリコン膜表面に欠陥が発生すること抑制することができる。
本発明によれば、酸化窒化シリコン膜を形成後にフッ酸水溶液処理を行った場合に発生する欠陥を低減することが可能な半導体装置の製造方法を提供することができる。
まず、発明者は酸化窒化シリコン膜を成膜後にその表面をフッ酸水溶液処理した場合にその表面に発生する欠陥について調べた。シリコン基板上にLP−CVD法を用い窒化シリコン(SiN)膜を成膜し、窒化シリコン膜上にプラズマCVD法を用い酸化窒化シリコン膜を成膜した。酸化窒化シリコン(SiON)膜の表面をフッ酸水溶液に浸漬後、水でリンスした。図1は、この酸化窒化シリコン膜表面のSEM(走査線型電子顕微鏡)画像の模式図である。酸化窒化シリコン膜表面に凸球状の欠陥が発生している。
図2(a)は欠陥部分をFIB(集束イオン線)を用い切断しその断面をTEM(透過型電子顕微鏡)観察した画像の模式図である。シリコン基板上にLP−CVD法を用い窒化シリコン(SiN)膜が成膜され、窒化シリコン膜上にプラズマCVD法を用い酸化窒化シリコン膜が成膜されている。酸化窒化シリコン膜上に欠陥が形成されている。図2(b)および図2(c)は、それぞれ、酸化窒化シリコン膜Aおよび欠陥BをEDX(エネルギー分散X線分光)法を用い分析したスペクトルである。図2(b)を参照に、酸化窒化シリコン膜Aでは、シリコン(Si)の信号とともに、酸素(O)および窒素(N)の信号が観察される。一方、図2(c)を参照に、欠陥Bでは、シリコンの信号が主であり酸素および窒素の信号はほとんど観測されない。なお、シリコン、酸素および窒素以外の信号は、EDX分析に用いた試料を保持したホルダーのチタン、FIBのガリウム、炭素等である。図2(c)のように、欠陥の主成分はシリコンであることがわかった。
次に、プラズマCVD法を用い酸化窒化シリコン膜を成膜したシリコン基板(ウェハ)を、HFとH2Oの体積比1:50のフッ酸水溶液に浸漬し、水洗後乾燥させた。フッ酸水溶液処理の時間に対するウェハの欠陥数を調査した。図3はフッ酸水溶液処理(HF処理)時間に対するウェハ内の欠陥数を表している。図3のように、フッ酸水溶液処理の時間が長くなると、ウェハ内の欠陥数が急激に増加することがわかった。このように、この欠陥はフッ酸水溶液処理により生じている。
次に、この欠陥が発生する原因を調査するため、まず、シリコン基板およびシリコン基板上の各種絶縁膜の表面の親水性を調査した。親水性の調査は液滴法を用いた。液適法は図4(a)のように、対象となる表面S上に水滴Hを垂らし、水滴Hと基板または絶縁膜の表面Sとの接触角θにより親水性を評価する方法である。接触角θが大きくなると表面Sは疎水性であり、接触角θが小さくなると表面Sは親水性であることを示している。図4(b)は、液適法で調査した各種絶縁膜表面の親水性を示す図である。LP−CVD法で成膜した窒化シリコン膜の成膜直後の接触角6.0°であり、HF処理後も5.1°である。プラズマCVD法で成膜した酸化窒化シリコン膜の成膜直後の接触角は5.6°であり、HF処理後は79.1°である。シリコン基板および酸化シリコン膜のHF処理後の接触角はそれぞれ81.0°、4.9°である。このように、窒化シリコン膜および酸化シリコン膜はHF処理を行ってもその表面は親水性である。一方、酸化窒化シリコン膜の表面はHF処理により疎水性となる。そして、酸化窒化シリコン膜の表面が疎水性となることにより、欠陥が生ずるのではないかと考えた。
以下に、酸化窒化シリコン膜をフッ酸水溶液処理した際に、発生する欠陥を低減させる実施例について説明する。図5(a)を参照に、シリコン基板上に酸化窒化シリコン膜を形成する(ステップS10)。酸素中で熱処理を行う(ステップS12)。水とフッ酸の体積比が50:1のフッ酸水溶液を用いHF処理を行う(ステップS14)。このようにして作製した酸化窒化シリコン膜表面の接触角を測定した。図5(b)はステップS12の熱処理温度を変え、熱処理時間に対する接触角を測定した結果である。熱処理温度が高くなると接触角が小さくなり、酸化窒化シリコン膜表面が親水性となる。また、同じ温度でも熱処理時間を長くすると接触角が小さくなり、酸化窒化シリコン膜表面が親水性となる。
酸化窒化シリコン膜の表面が疎水性となる、つまり接触角が小さくなると酸化窒化シリコン膜表面の欠陥が減少すると考えられる。そこで、図5(a)の方法で作製したウェハの欠陥数を測定した。図6は欠陥数を接触角に対し示した図である。図6を参照に、接触角が25°以下では欠陥はほとんど発生しない。接触角が25°を越えると、接触角の増加にともない欠陥数が増加する。このように、フッ酸水溶液処理(ステップS14)の前に、フッ酸水溶液処理(ステップS14)の後の酸化窒化シリコン膜の表面を親水性とするための処理(ステップS12)を行う。これにより、フッ酸水溶液処理により、酸化窒化シリコン膜表面に欠陥が発生すること抑制することができる。図6より酸化窒化シリコン膜の表面を親水性とするための処理は、フッ酸水溶液処理(ステップS14)後の酸化窒化シリコン膜の表面における水の接触角が小さくなるような処理であれば、欠陥低減の効果がある。接触角が50°以下であれば、欠陥数を半数以下とすることができる。さらに、接触角を25°以下とすれば欠陥数をほとんどなくすことができる。
図5(b)より、フッ酸水溶液処理(ステップS14)の後の酸化窒化シリコン膜の表面を親水性とするための処理(ステップS12)として、熱処理を行うことにより、接触角を小さくすることができる。熱処理を800℃以上で行うことにより、接触角をほぼ25°以下とすることができる。よって、酸化窒化シリコン膜上の欠陥をほとんどなくすことができる。また、800℃の熱処理時間を100秒以上とすることにより、接触角を25°以下とすることができる。実施例1は酸素雰囲気中で熱処理を行ったが、不活性ガスである窒素雰囲気で行っても同様の効果を得ることができた。このように、熱処理雰囲気にはよらず、熱処理により酸化窒化シリコン膜表面を親水性とする効果が得られる。実施例1は熱処理により酸化窒化シリコン膜の表面を親水性とするための処理を行っているが、酸化窒化シリコン膜の表面を親水性とするための処理であれば熱処理に限られない。また酸化シリコン膜の成膜方法はプラズマCVD法に限られず例えばLP−CVD法を用いても良い。フッ酸水溶液のH2OとHFとの比は50:1に限られず、その他の比率であってもよい。
実施例2はSTI(Sharrow Trench Isolation)の形成に実施例1を適用した例である。図7(a)から図7(d)は実施例2に係る半導体装置の製造方法を示す断面図である。図7(a)を参照に、シリコン半導体基板10上に熱酸化法を用いバリア酸化シリコン膜12、LP−CVD法を用い窒化シリコン膜14およびプラズマCVD法を用い例えば35nmの膜厚を有する酸化窒化シリコン膜16を形成する。酸化窒化シリコン膜16上にフォトレジスト18を塗布し露光技術を用い開口部19を形成する。このとき、酸化窒化シリコン膜16は反射防止膜として機能する。図7(b)を参照に、フォトレジスト18をマスクに、開口部19下の酸化窒化シリコン膜16、窒化シリコン膜14および酸化シリコン膜12をエッチングする。半導体基板10をエッチングし半導体基板10内にトレンチ20を形成する。
図7(c)を参照に、実施例1のステップS12と同様に800℃以上で熱処理する。実施例1のステップS14と同様に、トレンチ20内の半導体基板10の表面をフッ酸水溶液処理する。トレンチ20内の半導体基板10の表面に熱酸化法を用い酸化シリコン膜22を形成する。トレンチ20内および酸化窒化シリコン膜16上に高密度プラズマCVD法を用い酸化シリコン層24を形成する。図7(d)を参照に、酸化シリコン層24をCMP法を用い、酸化窒化シリコン膜16まで研磨する。研磨には、酸化セリウムを砥粒として含むセリアスラリを用いる。酸化窒化シリコン膜16を酸化シリコン膜24の研磨のためのストッパ層として用いる。以上により、トレンチ20に埋め込まれた絶縁層である酸化シリコン層26が形成される。
実施例2によれば、図7(a)のように、酸化窒化シリコン膜16上に開口部19を有するフォトレジスト18を形成する工程を有し、酸化窒化シリコン膜16は開口部19を有するフォトレジスト18を形成する際の反射防止膜である。このように、反射防止膜として用いる酸化窒化シリコン膜に実施例1を適用することができる。
また、図7(c)のように、酸化窒化シリコン膜16上に酸化シリコン層24(トップ層)を形成する。図7(d)のように、酸化シリコン層24を酸化窒化シリコン膜16まで研磨する。このように、研磨のストッパ層として用いる酸化窒化シリコン膜に実施例1を適用することができる。
さらに、図7(d)において、酸化シリコン層24を研磨する際は、研磨剤としてセリアスラリを用いて行うことができる。図8はセリアスラリを用いて、酸化シリコン膜(SiO)、窒化シリコン膜(SiN)および酸化窒化シリコン膜(SiON)の研磨レートを測定した図である。図8のように、セリアスラアリを用い研磨する場合、酸化窒化シリコン膜は良好なストッパ層として機能する。
さらに、図7(b)のように、酸化窒化シリコン膜16に開口部を設け、開口部下の半導体基板10にトレンチ20を設ける。そして、トレンチ20内の半導体基板10の表面にフッ酸水溶液処理を行う。このように、STIを形成する際に、反射防止膜または研磨のストッパ層として機能する酸化窒化シリコン膜16が曝された状態でフッ酸水溶液処理を行う際、本発明を適用することにより、酸化窒化シリコン膜16上に発生する欠陥を削減することができる。
さらに、図7(c)のように、トレンチ20内および酸化窒化シリコン膜16上に酸化シリコン層24(絶縁膜)を形成する。酸化シリコン層24を酸化窒化シリコン膜16まで研磨する。このように、STIを形成する際に、酸化窒化シリコン膜16はSTIを形成する際の研磨のストッパ層として用いることができる。
実施例3は層間絶縁膜にコンタクトホールを形成する際に、実施例1を適用した例である。図9(a)から図9(d)は実施例2に係る半導体装置の製造方法を示す断面図である。図9(a)を参照に、半導体基板30または下層の配線層上に層間絶縁膜32としてBPSG(borophosphosilicate glass)等の酸化シリコン膜を形成する。層間絶縁膜32上にプラズマCVD法を用い例えば10〜50nmの膜厚を有する酸化窒化シリコン膜34を形成する。酸化窒化シリコン膜34上にフォトレジスト36を塗布し露光技術を用い開口部35を形成する。このとき、酸化窒化シリコン膜34は反射防止膜として機能する。図9(b)を参照に、フォトレジスト36をマスクに、開口部35下の酸化窒化シリコン膜34および層間絶縁膜32をエッチングし、層間絶縁膜32内にコンタクトホール37を形成する。
図9(c)を参照に、実施例1のステップS12と同様に800℃以上で熱処理する。実施例1のステップS14と同様に、コンタクトホール37内の層間絶縁膜32の表面をフッ酸水溶液処理する。コンタクトホール37内および酸化窒化シリコン膜34上に、例えばタングステン等のプラグ金属となるべき金属層38(トップ層)をCVD法を用い形成する。図9(d)を参照に、金属層38をCMP法を用い、酸化窒化シリコン膜34まで研磨する。研磨には、酸化セリウムを砥粒として含むセリアスラリを用いる。酸化窒化シリコン膜34を金属層38の研磨のためのストッパ層として用いる。以上により、コンタクトホール37に埋め込まれたプラグ金属40が形成される。
実施例3によれば、実施例2と同様に、反射防止膜あるいは研磨のストッパ層として用いられる酸化窒化シリコン膜に実施例1を適用することにより、酸化窒化シリコン膜上の欠陥を削減することができる。また、研磨のストッパ層として酸化窒化シリコン膜34、金属層38の研磨の際にセリアスラリを用いることにより、金属層38の研磨を酸化窒化シリコン膜34で停止させることができる。
さらに、図9(a)のように、半導体基板30上に層間絶縁膜を形成する。図9(b)のように、酸化窒化シリコン膜34に開口部を設け、開口部下の層間絶縁膜32にコンタクトホール37を形成する。そして、コンタクトホール37内にフッ酸水溶液処理を行う。このように、コンタクトホールを形成する際に、反射防止膜または研磨のストッパ層として機能する酸化窒化シリコン膜34が曝された状態でフッ酸水溶液処理を行う際、本発明を適用することにより、酸化窒化シリコン膜34上に発生する欠陥を削減することができる。
さらに、図9(c)のように、コンタクトホール37内および酸化窒化シリコン膜34上に金属膜38(トップ層)を形成する。図9(d)のように、金属膜38を酸化窒化シリコン膜34まで研磨する。このように、プラグ金属40を形成する際に、酸化窒化シリコン膜34は金属膜38の研磨のストッパ層として用いることができる。
実施例2および実施例3における熱処理は、酸化窒化シリコン膜16、34の形成からフッ酸水溶液処理の間に行われていれば良い。例えば、実施例2においては、図7(b)において、フォトレジスト18を除去後、トレンチ20を形成する前に行っても良い。また、酸化窒化シリコン膜16、34の膜厚は、反射防止膜としての機能または研磨のストッパとしての機能を有するように決めることができる。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 半導体基板
12 酸化シリコン膜
14 窒化シリコン膜
16 酸化窒化シリコン膜
20 トレンチ
24 酸化シリコン膜
30 半導体基板
32 層間絶縁膜
34 酸化窒化シリコン膜
37 コンタクトホール
38 金属層
40 プラグ金属
Claims (11)
- 半導体基板上に酸化窒化シリコン膜を形成する工程と、
前記酸化窒化シリコン膜の表面を親水性とするための処理を行う工程と、
前記酸化窒化シリコン膜の前記表面にフッ酸水溶液処理を行う工程と、を有する半導体装置の製造方法。 - 前記酸化窒化シリコン膜の表面を親水性とするための処理を行う工程は、前記フッ酸水溶液処理後の前記酸化窒化シリコン膜の前記表面における水の接触角が25°以下とする処理を含む請求項1記載の半導体装置の製造方法。
- 前記酸化窒化シリコン膜の表面を親水性とするための処理を行う工程は熱処理工程を含む請求項1または2記載の半導体装置の製造方法。
- 半導体基板上に酸化窒化シリコン膜を形成する工程と、
800℃以上の熱処理を行う工程と、
前記酸化窒化シリコン膜の前記表面にフッ酸水溶液処理を行う工程と、を有する半導体装置の製造方法。 - 前記酸化窒化シリコン膜上に開口部を有するフォトレジストを形成する工程を有し、前記酸化窒化シリコン膜は前記開口部を有するフォトレジストを形成する際の反射防止膜である請求項1から4のいずれか一項記載の半導体装置の製造方法。
- 前記酸化窒化シリコン膜上にトップ層を形成する工程と、
前記トップ層を前記酸化窒化シリコン膜まで研磨する工程と、を有する請求項1から4のいずれか一項記載の半導体装置の製造方法。 - 前記トップ層を研磨する工程は、セリアスラリを用いて前記トップ層を研磨する工程を含む請求項6記載の半導体装置の製造方法。
- 前記酸化窒化シリコン膜に開口部を設け、該開口部下の前記半導体基板にトレンチを形成する工程を有し、
前記酸化窒化シリコン膜の前記表面にフッ酸水溶液処理を行う工程は、前記トレンチ内にフッ酸水溶液処理を行う工程を含む請求項1から4のいずれか一項記載の半導体装置の製造方法。 - 前記トレンチ内および前記酸化窒化シリコン膜上に絶縁膜を形成する工程と、
前記絶縁膜を前記酸化窒化シリコン膜まで研磨する工程と、を有する請求項8記載の半導体装置の製造方法。 - 前記半導体基板上に層間絶縁膜を形成する工程と、
前記酸化窒化シリコン膜に開口部を形成し、該開口部下の前記層間絶縁膜にコンタクトホールを形成する工程と、を有し、
前記酸化窒化シリコン膜の前記表面にフッ酸水溶液処理を行う工程は、前記コンタクトホール内にフッ酸水溶液処理を行う工程を含む請求項1から4のいずれか一項記載の半導体装置の製造方法。 - 前記コンタクトホール内および前記酸化窒化シリコン膜上に金属膜を形成する工程と、
前記金属膜を前記酸化窒化シリコン膜まで研磨する工程と、を有する請求項10記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006355027A JP2008166529A (ja) | 2006-12-28 | 2006-12-28 | 半導体装置の製造方法 |
US12/004,676 US7892984B2 (en) | 2006-12-28 | 2007-12-20 | Reduction of defects formed on the surface of a silicon oxynitride film |
US13/032,191 US8158534B2 (en) | 2006-12-28 | 2011-02-22 | Reduction of defects formed on the surface of a silicon oxynitride film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006355027A JP2008166529A (ja) | 2006-12-28 | 2006-12-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008166529A true JP2008166529A (ja) | 2008-07-17 |
Family
ID=39695600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006355027A Pending JP2008166529A (ja) | 2006-12-28 | 2006-12-28 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7892984B2 (ja) |
JP (1) | JP2008166529A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8310328B2 (en) * | 2010-10-07 | 2012-11-13 | Touch Micro-System Technology Corp. | Planar coil and method of making the same |
US9640510B2 (en) * | 2013-07-05 | 2017-05-02 | Ev Group E. Thallner Gmbh | Method for bonding metallic contact areas with solution of a sacrificial layer applied on one of the contact areas |
FR3008921B1 (fr) * | 2013-07-23 | 2015-12-25 | Safran | Piece en materiau composite avec portion de conductivite thermique et electrique et procede de fabrication d'une telle piece |
WO2019138694A1 (ja) * | 2018-01-09 | 2019-07-18 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
CN112313777B (zh) | 2018-10-15 | 2024-08-27 | 玛特森技术公司 | 用于使用臭氧选择性亲水表面处理的方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4562835B2 (ja) * | 1999-11-05 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US20080090425A9 (en) * | 2002-06-12 | 2008-04-17 | Christopher Olsen | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics |
JP2004296963A (ja) * | 2003-03-28 | 2004-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
JP2005236083A (ja) * | 2004-02-20 | 2005-09-02 | Toshiba Corp | 半導体装置の製造方法 |
JP4907070B2 (ja) * | 2004-09-10 | 2012-03-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7927933B2 (en) * | 2005-02-16 | 2011-04-19 | Imec | Method to enhance the initiation of film growth |
JP5091452B2 (ja) * | 2006-10-06 | 2012-12-05 | 株式会社東芝 | 半導体装置の製造方法 |
US20080119057A1 (en) * | 2006-11-20 | 2008-05-22 | Applied Materials,Inc. | Method of clustering sequential processing for a gate stack structure |
-
2006
- 2006-12-28 JP JP2006355027A patent/JP2008166529A/ja active Pending
-
2007
- 2007-12-20 US US12/004,676 patent/US7892984B2/en active Active
-
2011
- 2011-02-22 US US13/032,191 patent/US8158534B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8158534B2 (en) | 2012-04-17 |
US20110143554A1 (en) | 2011-06-16 |
US7892984B2 (en) | 2011-02-22 |
US20090023299A1 (en) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6277752B1 (en) | Multiple etch method for forming residue free patterned hard mask layer | |
US7449413B1 (en) | Method for effectively removing polysilicon nodule defects | |
US7566666B2 (en) | Composition for removing an insulation material and related methods | |
JP5853953B2 (ja) | トランジスタの製造方法 | |
JP2012023384A (ja) | SiCの除去法 | |
JP2008166529A (ja) | 半導体装置の製造方法 | |
US6733597B2 (en) | Method of cleaning a dual damascene structure | |
US6750149B2 (en) | Method of manufacturing electronic device | |
JP2006216854A (ja) | 半導体装置の製造方法 | |
EP1385201B1 (en) | Method of fabricating dual damascene interconnections of microelectronic device | |
US7745236B2 (en) | Floating gate process methodology | |
US7928000B2 (en) | Method for forming self aligned contacts for integrated circuit devices | |
US8222143B2 (en) | Reworking method for integrated circuit devices | |
JP4660119B2 (ja) | 半導体装置の製造方法 | |
JP4948278B2 (ja) | 半導体装置の製造方法 | |
CN106997856B (zh) | 针对栅极开路电阻进行晶圆可接受度测试的样品处理方法 | |
KR20000044630A (ko) | 반도체 소자의 폴리실리콘 플러그 형성방법 | |
Kim et al. | Etch‐Induced Physical Damage and Contamination during Highly Selective Oxide Etching Using C 4 F 8/H 2 Helicon Wave Plasmas | |
JP5278132B2 (ja) | 半導体装置の製造方法 | |
KR100868656B1 (ko) | 반도체 소자의 제조 방법 | |
KR100944666B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
US20080160773A1 (en) | Method of fabricating semiconductor device | |
KR100698742B1 (ko) | 반도체 소자 제조방법 | |
JP2004335847A (ja) | 半導体集積回路ウエハの製造方法 | |
JP2002016119A (ja) | 半導体装置製造方法及び半導体洗浄評価方法 |