JP2008140489A - シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】同一導電型のトランジスタで構成されたシフトレジスタの誤動作を防止する。
【解決手段】出力信号ＹをロウレベルにするためのトランジスタＭ２のゲートを、第２ゲート信号生成部１３Ａのノードβに接続する。第２ゲート信号生成 部１３ＡのトランジスタＭ４のゲートには出力信号Ｙをフィードバックし、出力信号Ｙがハイレベルとなる期間にトランジスタＭ４でノードβをロウレベルに充電する。一方、出力信号Ｙがロウレベルの期間は、第２ゲート信号生成部１３ＡのトランジスタＭ３が所定のクロック周期でノードβをハイレベルに繰り返し充電する。これにより、トランジスタＭ４のオフリーク電流が大きい場合でもノードβの電位が低下することによる誤動作を防止できる。
【選択図】図２

Description

本発明は、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器に関する。

液晶や有機ＥＬ（エレクトロ・ルミネッセンス）などの電気光学物質の電気光学的な変化により表示を行う電気光学装置は、情報処理機器やテレビジョンなどの表示装置して広く用いられている。電気光学装置には、画素スイッチにより画素を駆動するアクティブ・マトリクス型がある。即ち、アクティブ・マトリクス型の電気光学装置においては、行方向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成される。また、当該交差部分にあって画素電極とデータ線との間に、走査線に供給される走査信号にしたがってオン・オフする薄膜トランジスタなどの画素スイッチが介挿される。一方、電気光学物質を介して画素電極と対向するように対向電極が設けられる。

このような電気光学装置において、走査線駆動回路は、シフトレジスタを備え、複数の走査線を順次選択する走査信号を生成する。このシフトレジスタには、同一導電型のトランジスタで構成され、２相のクロック信号で動作するものがある。例えば、特許文献１には、図１６に示す構成が開示されており、そのタイミングチャートは図１７に示すものとなる。
図１６（Ａ）に示すように、このシフトレジスタはｎ段の単位回路を備え、各単位回路は図１６（Ｂ）に示すように構成される。シフトレジスタは、図１７に示す２相のクロック信号ＣＫ１及びＣＫ２に従って、スタートパルスＳＰを順次シフトして、出力信号OUT1〜OUTnを出力する。なお、クロック信号ＣＫ１及びＣＫ２、並びにスタートパルスＳＰのハイレベルはＶDD、ローレベルは接地電位ＧＮＤ（０Ｖ）である。

スタートパルスＳＰがハイレベルになると、初段の単位回路においてトランジスタTr101がオン状態になるのと同時にトランジスタTr104がオン状態となり、ノードβがローレベルになる。すると、トランジスタTr102がオフするのでノードαがハイレベル（≒ＶDD−Ｖth）になる。ここに、Ｖthはトランジスタの閾値電圧である。ノードαがハイレベルになるとトランジスタTr105がオン状態になるので、その後、クロック信号ＣＫ１がハイレベルになると出力信号OUT1がハイレベルになる。出力信号OUT1が立ち上がる時に容量107によりノードαは更に高電位に押し上げられ、トランジスタTr105が充分にオンして出力信号OUT1はＶDDレベルとなる。

次に、クロック信号ＣＫ１が立ち下がると出力信号OUT1も立ち下がりローレベルに戻る。続いて、クロック信号ＣＫ２がハイレベルになると、出力信号OUT2が立ち上がる。出力信号OUT2が立ち上がると初段のトランジスタTr103がオン状態となる。このとき、トランジスタTr104がオフ状態になっているので、初段の単位回路のノードβがハイレベルになる。ノードβがハイレベルを維持すればトランジスタTr102がオンして、ノードαがローレベルを維持し、トランジスタTr105がオフ状態を維持するので、以後のクロック信号ＣＫ１の変化は出力信号OUT1には影響しない。以上の動作を繰り返すことによって、スタートパルスＳＰが転送される。
特開２００４−２２６４２９号公報（図１参照）

ところで、トランジスタは、オフ状態において電流が流れないことが理想であるが、実際にはオフ状態においてリーク電流が流れる。上述した従来のシフトレジスタは、トランジスタの閾値電圧Ｖthが低く、オフ状態におけるリーク電流が大きい場合、誤動作するという欠点がある。
図１７に示すノードβの電位は、点線がトランジスタのリーク電流が理想的に充分に小さい場合であり、実線がリーク電流が大きい場合を示している。初段のノードβがハイレベルに充電されるのは、次段の出力信号OUT2がハイレベルの期間のみである。出力信号OUT2がローレベルに遷移した後、トランジスタTr103はオフ状態を維持するので、ノードβは寄生容量によりハイレベルを保持することになる。トランジスタTr103及びTr104は共にオフ状態であるが、トランジスタがＮチャネルで構成されるため、トランジスタTr104のリーク電流がトランジスタTr103より大きく、閾値電圧Ｖthが低くリーク電流が大きい場合、ノードβの電位は実線のように徐々に低下してしまう。ノードβがローレベルに近づくとトランジスタTr102がオフに近づき、ノードαがローレベルからわずかに浮き上がる。すると、出力信号OUT1のレベルはトランジスタTr105及びTr106のオフリークの競合で定まり、ローレベルからわずかに浮き上がるようになる。出力信号OUT1のレベルがわずかでも浮き上がると、次段のTr101のリークが更に大きくなり、次段のノードαの電位は更に浮き上がる。後段のノードαの電位がある程度より高く浮き上がると、その段のTr105がオンに近づき、本来のタイミング以外のパルスを出力するようになる。つまり、誤動作する。

そこで、本発明は、同一導電型のトランジスタで構成され、２相のクロック信号を用いて動作するシフトレジスタにおいて、トランジスタの低閾値電圧側での動作マージンを拡大して、製造ばらつきによる歩留まり低下を防ぐことによりコストダウンすることを解決課題とする。

上述した課題を解決するために、本発明に係るシフトレジスタは、第１電位でアクティブとなり第２電位で非アクティブとなる入力信号を、第１クロック信号及び第２クロック信号に従って順次転送して複数の出力信号を出力するものであって、前記第１電位と前記第２電位とが電源として給電され、直列に接続された複数の単位回路を備え、前記複数の単位回路の各々は、前記出力信号を取り出す第１ノード（例えば、図２のγ）と、第１の電極に前記第１クロック信号又は前記第２クロック信号の一方が供給され、第２の電極に前記第１ノードが電気的に接続された第１トランジスタ（例えば、図２のＭ１）と、第１の電極が前記第１ノードと電気的に接続され、第２の電極に前記第２電位が供給され、前記第１トランジスタと導電型が同一である第２トランジスタ（例えば、図２のＭ２）とを有する出力部（例えば、図２の１１Ａ）と、前段の前記単位回路の出力信号と後段の前記単位回路の出力信号とに基づいて、第１ゲート信号を生成して前記第１トランジスタのゲート電極に供給する第１ゲート信号生成部（例えば、図２の１２Ａ）と、第２ゲート信号を生成して、前記第２トランジスタのゲート電極に前記第２ゲート信号を供給し、自段の前記単位回路の前記出力信号に基づいて、当該出力信号のレベルが前記第１電位となる期間に前記第２トランジスタをオフ状態とするように前記第２ゲート信号のレベルを制御し、当該出力信号のレベルが前記第２電位となる期間に前記第２トランジスタをオン状態とするように前記第２ゲート信号のレベルを制御する第２ゲート信号生成部（例えば、図２の１３Ａ）とを備える。

この発明によれば、第１トランジスタは出力信号を取り出す第１ノードに第１電位を供給するスイチング素子として機能するので、第１トランジスタがオン状態になると、第１の電極に供給されているクロック信号が第１電位となった時に、出力信号は第１電位となりアクティブとなる。一方、第２トランジスタは第１ノードに第２電位を供給するスイッチング素子として機能するので、第２トランジスタがオン状態になると、出力信号は第２電位となり非アクティブとなる。第２トランジスタのゲート電極には第２ゲート信号が供給されるので、第２トランジスタのオン・オフは第２ゲート信号によって制御される。ここで、第２ゲート信号生成部は自段の単位回路の出力信号が第１電位に遷移してアクティブになると、第２トランジスタをオフ状態にするように第２ゲート信号を生成する。つまり、この単位回路では、第１トランジスタをオン状態→出力信号が第１電位に遷移→第２ゲート信号のレベルを制御→第２トランジスタをオフ状態といったように、第１トランジスタのオン状態をトリガとして、第２トランジスタをオフ状態にして、出力信号のレベルが第１電位となる時に帰還がかかる。これによって、シフトレジスタの出力信号の論理レベルを安定させることができ、誤動作を防止することが可能となる。また、第１トランジスタ及び第２トランジスタの導電型を同一にできるので、製造プロセスを大幅に簡略化できる。

なお、第１電位が第２電位よりも高電位である場合には、シフトレジスタを構成するトランジスタの導電型をＮチャネルとし、第１電位が第２電位よりも低電位である場合には、シフトレジスタを構成するトランジスタの導電型をＰチャネルとすればよい。また、出力信号を第２電位から第１電位に遷移させる場合に、第１トランジスタと第２トランジスタとが競合するため、第１トランジスタの駆動能力は、第２トランジスタの駆動能力よりも大きいことが好ましい。

上述したシフトレジスタにおいて、第２ゲート信号生成部の具体的な態様としては、前記第２ゲート信号を取り出す第２ノード（例えば、図２に示すβ）と、第１の電極に前記第１電位が供給され、第２の電極に前記第２ノードが電気的に接続され、前記第２トランジスタがオン状態となる方向に、前記第２ノードを所定の周期で又は常に充電する第３トランジスタ（例えば、図２に示すＭ３）と、第１の電極に前記第２ノードが電気的に接続され、第２の電極に前記第２電位が供給される第４トランジスタ（例えば、図２に示すＭ４）とを備え、自段の前記単位回路の出力信号を前記第４トランジスタのゲート電極にフィードバックする経路を備え、前記第１乃至第４トランジスタの導電型が同一であることが好ましい。

トランジスタは理想的にはオフ状態にあるときリーク電流が無いことが好ましい。しかしながら、実際にはリーク電流が存在するので誤動作の原因となる。特に、トランジスタの閾値電圧が低い場合には大きな問題となる。第４トランジスタがオフ状態にあるときリーク電流が流れると第２ノードの電位が変化するが、この発明によれば、第２ノードは第３トランジスタによって周期的又は常に充電されるので、第４トランジスタのオフリーク電流がかなり大きい場合でも、誤動作を防止することができる。

ここで、前記第３トランジスタのゲート電極には、前記第１クロック信号又は前記第２クロック信号の他方が供給され、前記第３トランジスタは前記他方のクロック信号の周期を前記所定の周期として、前記第２ノードを充電することが好ましい。例えば、第１トランジスタの第１の電極に第１クロック信号が供給される場合には、第３トランジスタのゲート電極に第２クロック信号が供給され、第１トランジスタの第１電極に第２クロック信号が供給される場合には、第３トランジスタのゲート電極に第１クロック信号が供給される。これによって、第２ノードを短い周期で充電できるので、リーク電流が第４トランジスタを流れても第２ノードの電位を安定させることができる。

また、前記第３トランジスタのゲートには前記第１電位が供給され、前記第３トランジスタは常にオン状態となって前記第２ノードを充電し、前記第３トランジスタの駆動能力は前記第４トランジスタの駆動能力より小さいことが好ましい。この場合には、第３トランジスタが常にオン状態となるので、第２ノードの電位をより安定させることができる。また、第４トランジスタの駆動能力は第３トランジスタの駆動能力よりも大きい。このため、第４トランジスタがオン状態になると第２ノードの電位を第２電位にすることができる。

また、前記第２ゲート信号生成部は、前記第３トランジスタと並列に設けられ、前記第３トランジスタと導電型が同一である所定のトランジスタ（例えば図６のＭ７）を備え、前記所定のトランジスタのゲート電極には当該シフトレジスタの前記複数の出力信号を強制的に非アクティブとする初期化時に前記第１電位となる初期化信号が供給されることが好ましい。この場合には、初期化時に所定のトランジスタがオン状態となり、第２ノードの電位が第１電位となるので、第２トランジスタをオン状態として出力信号の電位を強制的に第２電位とすることができる。

また、第１乃至第４トランジスタのいずれかが、デュアルゲート型のトランジスタ（例えば、図５に示すＭ４ａ）であることが好ましい。シングルゲート型に比較してデュアルゲート型のトランジスタでは、リーク電流が小さいので、デュアルゲート型のトランジスタを採用することによって、誤動作を防止して動作の信頼性をより一層向上させることができる。
また、前記第２ゲート信号生成部は、前記第２ノードの電位を保持する保持容量素子（例えば、図６に示すＣ２）を備えることが好ましい。これにより、第２ノードの電位を安定化することでき、誤動作を防止して動作の信頼性をより一層向上させることができる。

また、前記出力部は、前記第１ノードと前記第１トランジスタのゲート電極との間に設けられた結合容量素子（例えば、図２に示すＣ１）を備え、前記第１ゲート信号生成部は、前記第１ゲート信号を取り出す第３ノード（例えば、図２に示すα）と、第１入力端子と、第２入力端子と、ゲート電極及び第１の電極が前記第１入力端子と電気的に接続され、第２の電極が前記第３ノードと電気的に接続される第５トランジスタ（例えば、図２に示すＭ５）と、第１の電極が前記第３ノードと電気的に接続され、前記第２の電極に前記第２電位が供給され、ゲート電極が前記第２入力端子と電気的に接続される第６トランジスタ（例えば、図２に示すＭ６）とを備え、前記第１乃至第６トランジスタの導電型は同一であり、前記第１入力端子には前段の前記単位回路の前記出力信号が供給され、前記第２入力端子には後段の前記単位回路の前記出力信号が供給されることが好ましい。
この場合には、前段の単位回路の出力信号がアクティブになると、第３ノードの電位が第１電位となるので、第１トランジスタがオン状態となり、第１電極に供給されるクロック信号が第１電位になると、出力信号をアクティブとすることができる。そして、後段の単位回路の出力信号がアクティブになると第３ノードの電位が第２電位となるので、第１トランジスタをオフ状態にすることができる。これにより、入力信号を前段から後段の方向に転送することができる。なお、第５トランジスタと第６トランジスタとの少なくとも一方は、デュアルゲート型のトランジスタであることが好ましい。

また、前記第１入力端子に前段の前記単位回路の前記出力信号を供給し、前記第２入力端子に後段の前記単位回路の前記出力信号を供給する替わりに、前記入力信号を初段から終段に向けて転送する場合には、前段の前記単位回路の前記出力信号を前記第１入力端子に供給すると共に、後段の前記単位回路の前記出力信号を前記第２入力端子に供給し、前記入力信号を終段から初段に向けて転送する場合には、後段の前記単位回路の前記出力信号を前記第１入力端子に供給すると共に、前段の前記単位回路の前記出力信号を前記第２入力端子に供給する選択部を備えることが好ましい。この場合には、入力信号の転送方向に応じて第１及び第２入力端子に供給する出力信号を入れ替える選択部を有するので、入力信号を双方向に転送することができるシフトレジスタを構成することができる。

次に、本発明に係る走査線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた電気光学素子とを備えた電気光学装置に用いられるものであって、上述したシフトレジスタを備え、前記シフトレジスタを用いて前記入力信号を転送して生成した前記複数の出力信号に基づいて、前記複数の走査線を排他的に順次選択する複数の走査信号を生成する。この発明によれば、誤動作を防止して信頼性の高い走査線駆動回路を提供することができる。

次に、本発明に係るデータ線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた電気光学素子とを備えた電気光学装置に用いられるものであって、上述したシフトレジスタを備え、前記シフトレジスタを用いて前記入力信号を転送して生成した前記複数の出力信号に基づいて、前記複数のデータ線を排他的に順次選択する複数のデータ線選択信号を生成する。この発明によれば、誤動作を防止して信頼性の高いデータ線駆動回路を提供することができる。

次に、本発明に係る電気光学装置によれば、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた電気光学素子と、上述した走査線駆動回路又は上述したデータ線駆動回路とを備える。この発明によれば、誤動作を防止して信頼性の高い駆動を実現することができる。特に、基板上の回路全てが片チャネルのトランジスタのみで構成される電気光学装置に好適である。例えば、アモルファスの薄膜トランジスタを用いた液晶装置、あるいは、低温ポリシリコンの薄膜トランジスタを用いた液晶装置に好適である。低温ポリシリコンの薄膜トランジスタを用いた電気光学装置はＣＭＯＳ回路で構成することが通常であるが、一般の集積回路に比較してプロセスステップが少ないため、片チャネル化による低コスト化効果が大きい。また、低温ポリシリコンの薄膜トランジスタは、低電圧での動作を狙って、アモルファスの薄膜トランジスタより低い閾値電圧で製造されることが多いため、低閾値電圧での誤動作を防ぐことが重要である。この発明よれば、低閾値電圧のトランジスタを用いてもリーク電流による誤動作を防止することができるので、電気光学装置の信頼性を大幅に向上させることができる。

次に、本発明に係る電子機器は、上述した電気光学装置を備える。このような電子機器としては、例えば、携帯情報端末、携帯電話機、ノート型コンピュータ、ビデオカメラ、及びプロジェクタなどが該当する。

＜１．第１実施形態形態＞
＜１−１：シフトレジスタ＞
まず、本発明に係るシフトレジスタ１について説明する。このシフトレジスタ１は、同一導電型のトランジスタで構成され、２相のクロック信号ＣＫ１及びＣＫ２に従ってスタートパルスＳＴＶを順次転送する。
図１にシフトレジスタ１のブロック図を示し、図２に単位回路Ｕａ（Ｕａ１〜Ｕａｎ）の回路図を示す。この図に示すようにシフトレジスタ１は、ｎ個の単位回路Ｕａ1、Ｕａ2、…、Ｕａnを備える。単位回路Ｕａは、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２とのうち一方が供給されるクロック入力端子Ａ、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２とのうち他方が供給されるクロック入力端子Ｂ、セット端子Ｓ、及びリセット端子Ｒを備える。セット端子Ｓの論理レベルがハイレベル（この例ではＶDD）になると、クロック入力端子Ａに供給されている信号が第１電位となった時に、出力信号Ｙの論理レベルはハイレベルとなり、リセット端子Ｓの論理レベルがハイレベルになると、出力信号Ｙの論理レベルはローレベルになる。

単位回路Ｕａは、出力部１１Ａ、第１ゲート信号生成部１２Ａ、及び第２ゲート信号生成部１３Ａを備える。出力部１１Ａは、クロック入力端子Ａと接地電位ＧＮＤとの間に直列に接続されたトランジスタＭ１（第１トランジスタ）及びトランジスタＭ２（第２トランジスタ）を有し、さらにノードγ（第１ノード）とトランジスタＭ１のゲートとの間に設けられた容量素子Ｃ１を備える。トランジスタＭ１はクロック入力端子Ａに供給されるクロック信号をノードγに出力するスイッチング素子として機能する一方、トランジスタＭ２はノードγに接地電位ＧＮＤを供給するスイッチング素子として機能する。

第１ゲート信号生成部１２Ａは、セット端子Ｓ及びリセット端子Ｒに供給される信号に基づいてトランジスタＭ１のゲートに供給する第１ゲート信号を生成する。詳細には、第１ゲート信号生成部１２Ａは、ドレイン及びゲートがセット端子Ｓに電気的に接続され、ソースがノードαに電気的に接続されたトランジスタＭ５（第５トランジスタ）と、ドレインがノードαに電気的に接続され、ソースが接地され、ゲートがリセット端子Ｒに電気的に接続されたトランジスタＭ６（第６トランジスタ）を備える。

第２ゲート信号生成部１３Ａは、クロック入力端子Ｂに供給される信号と出力信号Ｙに基づいてトランジスタＭ２のゲートに供給する第２ゲート信号を生成する。詳細には、第２ゲート信号生成部１３Ａは、電源電位ＶDDと接地電位ＧＮＤとの間に直列に接続されたトランジスタＭ３（第３トランジスタ）及びトランジスタＭ４（第４トランジスタ）を備え、トランジスタＭ３のゲートはクロック入力端子Ｂと電気的に接続され、トランジスタＭ４のゲートはノードγと電気的に接続され、トランジスタＭ３とトランジスタＭ４との接続ノードβがトランジスタＭ２のゲートと電気的に接続される。

以上の構成においてノードβはクロック入力端子Ｂの論理レベルがハイレベル（ＶDD）のときトランジスタＭ３を経由してハイレベルに繰り返し充電され、その電位は通常、ＶDD−Ｖthになる。したがって、トランジスタＭ２は通常はオン状態となり、出力信号Ｙは通常はローレベルとなる。そして、自段の出力信号Ｙがハイレベルの期間のみ、トランジスタＭ４がオン状態となってノードβがローレベルになる。つまり、出力信号Ｙを第２ゲート信号生成部１２Ａにフィードバックして、通常はハイレベルにあるノードβの電位をローレベルに遷移させる点に特徴がある。

図３に示すシフトレジスタ１のタイミングチャートを参照して、動作を説明する。スタートパルスＳＴＶがハイレベルになると、ダイオード接続された初段のトランジスタＭ５を経由して単位回路Ｕａ１のノードα（以下、ノードα１と称する）がハイレベル（略ＶDD−Ｖth）になる。この時、次段の単位回路Ｕａ２の出力信号Ｙ２はローレベルであるので、トランジスタＭ６はオフ状態となっている。ノードα１がハイレベルになるとトランジスタＭ１がオンするので、その後、第１クロック信号ＣＫ１がハイレベルになると、出力信号Ｙ１がハイレベルになる。出力信号Ｙ１がローレベルからハイレベルに遷移すると、容量素子Ｃ１の容量カップリングによりノードα１の電位は更に高電位に押し上げられ、トランジスタＭ１が充分にオン状態となって、出力信号Ｙ１の電位はハイレベル（ＶDD）となる。この時、トランジスタＭ４がオン状態となり、単位回路Ｕａ１のノードβ（以下、ノードβ１と称する）がローレベルとなり、トランジスタＭ２がオフ状態に遷移する。

なお、出力信号Ｙ１のレベルがローレベルの状態ではトランジスタＭ２がオン状態にあるので、出力信号Ｙ１のレベルがローレベルからハイレベルに遷移する場合、ノードγの電位はトランジスタＭ１とトランジスタＭ２の競合によって定まる。この例では、トランジスタＭ１の駆動能力をトランジスタＭ２の駆動能力より大きくする。具体的にはトランジスタのチャネル幅をＷ、チャネル長をＬとしたとき、トランジスタＭ１のＷ／ＬをトランジスタＭ２のＷ／Ｌよりも大きくすることが好ましい。これによって、ノードγの電位を確実にローレベルからハイレベルに遷移させることができる。

次に、クロック入力端子Ａに供給される第１クロック信号ＣＫ１がローレベルに遷移すると、出力信号Ｙ１もハイレベルからローレベルに遷移する。続いて第２クロック信号ＣＫ２がハイレベルになると、同様にして単位回路Ｕａ２の出力信号Ｙ２が立ち上がる。出力信号Ｙ２は初段の単位回路Ｕａ１のリセット端子Ｒに供給されるので、出力信号Ｙ２が立ち上がると、単位回路Ｕａ１のトランジスタＭ６がオンする。このとき、スタートパルス信号ＳＴＶがローレベルなっているため、ノードα１はローレベルに戻る。ノードα１にはハイレベル側へのリーク経路が無いため、以後はローレベル（０Ｖ）を保ち、トランジスタＭ１もオフ状態を保つので、以後の第１クロック信号ＣＫ１の変化は出力信号Ｙ１に影響しない。このようにしてスタートパルスＳＴＶが順次転送され、出力信号Ｙ１〜Ｙｎが出力される。

図３に示す点線は、トランジスタＭ４のオフ状態おけるリーク電流が充分に小さい場合であり、実線は、オフ状態におけるリーク電流が大きい場合を示している。ノードβ１の電位は第２クロック信号ＣＫ２がローレベルの時はトランジスタＭ４のリーク電流に起因してわずかに低下するが、第２クロック信号ＣＫ２がハイレベルの時に、ノードβ１はハイレベルに充電されるので、その電位はハイレベルから大きく低下することが無い。そのため、閾値電圧Ｖthが低く、トランジスタＭ４のオフ状態におけるリーク電流が大きい場合でも、従来例のシフトレジスタと比較して、誤動作し難い。

なお、図２に示すようにトランジスタＭ５はダイオード接続してあるが、そのドレインを電源ＶDDに接続し、そのゲートをセット端子に接続してトランジスタとして動作させてもよい。但し、誤動作防止の観点からノードαは通常時はローレベルに保つことが好ましい。このため、図２に示すようにトランジスタＭ５をダイオード接続することが好ましい。

また、トランジスタＭ１〜Ｍ６がＮチャネル型である場合、第１クロック信号ＣＫ１及びＣＫ２は、図３に示すように、ハイレベルの期間が重ならない２相の信号であることが好ましい。即ち、第１クロック信号ＣＫ１のハイレベル期間は第２クロック信号ＣＫ２のローレベル期間に含まれ、第２クロック信号ＣＫ２のハイレベル期間は第１クロック信号ＣＫ１のローレベル期間に含まれる。但し、図４に示すように単に、反転の関係にある信号を第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２として用いてもよい。但し、ハイレベルの期間が重なると、動作電流が増加したり、誤動作し易くなる。

＜１−２：単位回路の各種の態様＞
上述した実施形態の単位回路Ｕａの替わりに以下の態様の単位回路を採用してもよい。
＜１−２−１：第１の態様＞
図５に単位回路Ｕｂの回路図を示す。単位回路Ｕｂは、第１ゲート信号生成部１２Ｂにおいて、シングルゲートのトランジスタＭ５及びＭ６の替わりに、デュアルゲートのトランジスタＭ５ａ及びＭ６ａを備える。また、第２ゲート信号生成部１３ＢにおいてシングルゲートのトランジスタＭ４の替わりに、デュアルゲートのトランジスタＭ４ａを備える。一般に、チャネル長がＬのシングルゲートのトランジスタよりもチャネル長がＬ／２のデュアルゲートのトランジスタの方が、オフ状態におけるリーク電流が小さい。このようにデュアルゲートのトランジスタＭ４ａ、Ｍ５ａ及びＭ６ａを用いることによって、低閾値電圧側での誤動作がさらに起こり難くなり、信頼性を大幅に向上させることができる。なお、トランジスタＭ１〜Ｍ３についてもデュアルゲート型で構成してもよい。

＜１−２−２：第２の態様＞
図６に単位回路Ｕｃの回路図を示す。単位回路Ｕｃは、第２ゲート信号生成部１３Ａの替わりに第２ゲート信号生成部１３Ｃを用いる。第２ゲート信号生成部１３Ｃは、ノードβと接地電位ＧＮＤとの間に設けられた容量素子Ｃ２と、トランジスタＭ３と並列に設けられたトランジスタＭ７（所定のトランジスタ）とを備える。保持容量として機能する容量素子Ｃ２を追加することによって、トランジスタＭ４がオフ状態においてリーク電流が流れてもノードβの電圧降下を抑制することができる。これによって、低閾値電圧側の誤動作が更に起こり難くなり、動作の信頼性を向上させることができる。

また、トランジスタＭ７のゲートは制御端子Ｃと電気的に接続されており、そこには、初期化信号が供給される。初期化信号は電源投入時などの初期化時にハイレベルとなり、スタートパルスＳＴＶを転送する通常の動作時にはローレベルとなる。また、初期化信号は全ての単位回路Ｕｃ１〜Ｕｃｎに共通に供給される。初期化信号がハイレベル（ＶDD）になると、ノードβの電位はハイレベル（略ＶDD−Ｖth）となり、トランジスタＭ２がオン状態となる。これによって、出力信号Ｙ１〜Ｙｎの論理レベルを全てローレベルにすることができる。なお、初期化信号としてスタートパルスＳＴＶを用い、初段を除いた単位回路Ｕｃ２〜ＵｃｎのトランジスタＭ７のゲートへ供給するという変形が可能であり、また、初期化時にクロック信号ＣＫ１とＣＫ２のどちらか一方をハイレベルにすれば単位回路Ｕｃ１〜Ｕｃｎは１段おきに半数が初期化されるので、初期化されない半数の単位回路にのみトランジスタＭ７を設けるという変形も可能である。

＜１−２−３：第３の態様＞
図７に単位回路Ｕｄの回路図を示す。単位回路Ｕｄは、転送方向選択部１４Ａを備える点を除いて図２に示す単位回路Ｕａと同様に構成されている。転送方向選択部１４Ａは転送方向制御端子Ｄ及びＥを備える。転送方向制御端子Ｅには転送方向指定信号が供給され、転送方向制御端子Ｄには反転転送方向指定信号が供給される。反転転送方向指定信号は、転送方向指定信号の論理レベルを反転したものである。転送方向指定信号及び反転転送方向指定信号は全ての単位回路Ｕｄ１〜Ｕｄｎに共通して供給される。

転送方向選択部１４Ａはセット端子ＳとトランジスタＭ５のゲートとの間に設けられたトランジスタＭＡ、リセット端子ＲとトランジスタＭ６のゲートの間に設けられたトランジスタＭＣ、リセット端子ＲとトランジスタＭ５のゲートとの間に設けられたトランジスタＭＢ、及びセット端子ＳとトランジスタＭ６のゲートとの間に設けられたトランジスタＭＤとを備える。

転送方向指定信号がハイレベル（ＶDD）のとき、トランジスタＭＡ及びＭＣがオン状態となり、トランジスタＭＢ及びＭＤがオフ状態となる。この場合、単位回路Ｕｄは図２に示す単位回路Ｕａと等価となるので、単位回路Ｕｄを用いたシフトレジスタはスタートパルスＳＶＴを単位回路Ｕｄ１からＵｄｎに向けて転送する。逆に、反転転送方向指定信号がハイレベル（ＶDD）になると、トランジスタＭＢ及びＭＤがオン状態となり、トランジスタＭＡ及びＭＣがオフ状態となる。この場合、後段の出力信号がセット端子Ｓを経由してトランジスタＭ５に供給され、前段の出力信号がリセット端子Ｒを経由してトランジスタＭ６に供給される。したがって、スタートパルスＳＶＴの転送方向を逆転させることができる。この結果、出力信号Ｙｎ、Ｙｎ-1、…Ｙ１の順にハイレベルの期間が遷移する。これによって、転送方向を切り替えることが可能となる。

＜１−２−４：第４の態様＞
図８に単位回路Ｕｅの回路図を示し、図９に単位回路Ｕｅを用いたシフトレジスタのタイミングチャートを示す。上述した単位回路ＵａはＮチャネル型のトランジスタを用いて構成したが、単位回路ＵｅはＰチャネル型のトランジスタで構成される。すなわち、図２に示す単位回路Ｕａにおいて、ＮチャネルのトランジスタＭ１〜Ｍ６をＰチャネルのトランジスタＭ１’〜Ｍ６’に置き換え、電源ＶDDと接地電位ＧＮＤとの関係を入れ替えたものである。また、スタートパルスＳＴＶ、第１クロック信号ＣＫ１及びＣＫ２、並びに出力信号Ｙ１〜Ｙｎは、図３に示す各信号の電位を反転したものになる。シフトレジスタの動作は、Ｎチャネル型のトランジスタで構成した場合には、各トランジスタはハイレベルでアクティブになるのに対し、Ｐチャネル型のトランジスタで構成した場合はローレベルでアクティブになる点を除いて同様である。

＜２．第２実施形態形態＞
図１０に第２実施形態に係るシフトレジスタ２の構成を示す。シフトレジスタ２は、ｎ個の単位回路Ｕｆ（Ｕｆ１〜Ｕｆｎ）を直列に接続して構成される。第１実施形態のシフトレジスタ１は、単位回路Ｕａに２個のクロック入力端子Ａ及びＢを設け、隣接する単位回路Ｕａでクロック入力端子Ａ及びＢに供給する第１クロック信号ＣＫ１と第２クロック信号ＣＫ２とを逆転させた。これに対して、第２実施形態の単位回路Ｕｆは、クロック入力端子Ａのみを備える。そして、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２がｎ個の単位回路Ｕｆ１〜Ｕｆｎに交互に供給される。

図１１に単位回路Ｕｆの回路図を示す。単位回路Ｕｆは、第２ゲート信号生成部１３ＤにおいてトランジスタＭ３のゲートをＶDDへ短絡してダイオード接続した点を除いて、図２に示す単位回路Ｕａと同様に構成されている。単位回路Ｕｆは、トランジスタＭ３が常時オン状態となり、ノードβを常にハイレベル（ＶDD−Ｖth）にしようとする点で、単位回路Ｕａと相違する。単位回路Ｕｆでは出力信号Ｙがハイレベルになった時は、トランジスタＭ４がオン状態となる。このとき、ノードβの電位はトランジスタＭ３とトランジスタＭ４の駆動能力の競合で定まる。この例では、トランジスタＭ３の駆動能力をトランジスタＭ４の駆動能力の１／４以下程度に設定してある。すなわち、トランジスタＭ３の駆動能力はトランジスタＭ４の駆動能力より小さい。このため、出力信号Ｙがハイレベルになった時にノードβはローレベルとなり、トランジスタＭ２がオフ状態となるので、トランジスタＭ１及びトランジスタＭ２を経由して異常電流が流れることは無い。

この回路構成によれば、トランジスタＭ３が常時オンしているので、出力信号Ｙがアクティブになった時だけノードβがローレベルとなるが、それ以外の期間はノードβは安定してハイレベルになるので、閾値電圧Ｖthが大幅に下がった場合でも誤動作しないという長所がある。なお、出力信号Ｙがハイレベルになった時に電源ＶDDからトランジスタＭ３及びトランジスタＭ４を経由して接地電位ＧＮＤに貫通電流が流れるが、トランジスタＭ３の駆動能力を極力小さくすることで実用上の問題は無い。
なお、本実施形態のシフトレジスタ２においても、上述した第１実施形態で説明した図５〜図８に示す単位回路Ｕｂ〜ＵｅにおいてトランジスタＭ３又はＭ３’のゲートをＶDDへ接続したものを単位回路Ｕｆの替わりに用いてもよいことは勿論である。さらに、単位回路Ｕａ〜Ｕｆの構成要素を適宜組み合わせてもよいことは勿論である。

＜３．第３実施形態＞
次に、上述したシフトレジスタ１又は２を駆動回路に用いた電気光学装置について説明する。
図１２は、本発明に係る電気光学装置５００の電気的構成を示すブロック図である。この電気光学装置５００は電気光学材料として液晶を用いる。電気光学装置５００は、主要部として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。

また、電気光学装置５００は、液晶パネルＡＡ、タイミング発生回路３００および画像処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線駆動回路１００、データ線駆動回路２００、サンプリング回路２４０および画像信号供給線Ｌを備える。この電気光学装置５００に供給される入力画像データＤは、例えば、３ビットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期して第１Ｙクロック信号ＹＣＫ１、第２Ｙクロック信号ＹＣＫ２、第１Ｘクロック信号ＸＣＫ１、第２Ｘクロック信号ＸＣＫ２、Ｙ転送開始パルスＤＹ、及びＸ転送開始パルスＤＸを生成して、走査線駆動回路１００およびデータ線駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し、これを出力する。Ｙ転送開始パルスＤＹは走査線５２の選択開始を指示するパルスであり、一方、Ｘ転送開始パルスＤＸはデータ線５３の選択開始を指示するパルスである。

次に、画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮したガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号ＶＩＤを生成して液晶パネルＡＡに供給する。
次に、画像表示領域Ａには、図１２に示されるように、ｍ（ｍは２以上の自然数）本の走査線５２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）本のデータ線５３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線５２とデータ線５３との交差付近においては、ＴＦＴ５０のゲートが走査線５２に接続される一方、ＴＦＴ５０のソースがデータ線５３に接続されるとともに、ＴＦＴ５０のドレインが画素電極５６に接続される。そして、各画素は、画素電極５６と、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線５２とデータ線５３との各交差に対応して、画素はマトリクス状に配列されることとなる。

また、ＴＦＴ５０のゲートが接続される各走査線５２には、走査信号Ｇ１、Ｇ２、…、Ｇｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線５２に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線５３から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。

以上の構成において、走査線駆動回路１００及びデータ線駆動回路２００に上述した第１及び第２実施形態で説明したシフトレジスタ１又は２を用いることができる。走査線駆動回路１００に適用する場合には、第１Ｙクロック信号ＹＣＫ１及び第２Ｙクロック信号ＹＣＫ２を第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２として用い、Ｙ転送開始パルスＤＹをスタートパルスＳＴＶとして用いればよい。また、データ線駆動回路２００に適用する場合には、第１Ｘクロック信号ＸＣＫ１及び第２Ｘクロック信号ＸＣＫ２を第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２として用い、Ｘ転送開始パルスＤＸをスタートパルスＳＴＶとして用いればよい。

なお、上述した電気光学装置５００は、電気光学物質に液晶を用いた液晶表示装置であり、この液晶表示装置は、透過型、反射型または半透過半反射型のいずれにも適用可能である。また、アクティブ・マトリクス方式のみならす、パッシブ・マトリクス方式にても適用可能である。さらには、電気光学装置としては、有機ＥＬ装置や、蛍光表示管、プラズマ・ディスプレイ・パネル、ディジタルミラーデバイスなど種々のものに適用可能である。

＜４．電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明する。
図１３に、電気光学装置５００を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ１０００は、表示ユニットとしての電気光学装置５００と本体部１０１０を備える。本体部１０１０には、電源スイッチ１００１及びキーボード１００２が設けられている。

図１４に電子光学装置５００を用いたプロジェクタの構成を示す。この図に示されるように、プロジェクタ２０００内部には、ハロゲンランプ等の白色光源からなるランプユニット２００２が設けられている。このランプユニット２００２から射出された投射光は、内部に配置された３枚のミラー２００６および２枚のダイクロイックミラー２００８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここで、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂは、上述した実施形態に係る電気光学装置５００、即ち、透過型の液晶表示装置と基本的には同様である。即ち、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂは、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。また、Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２０２２、リレーレンズ２０２３および出射レンズ２０２４からなるリレーレンズ系２０２１を介して導かれる。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２０１２に３方向から入射する。そして、このダイクロイックプリズム２０１２において、Ｒ及びＢの光は９０度に屈折する一方、Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ２０１４を介して、スクリーン２０２０に投射されることになる。
図１５に電気光学装置５００を用いたビデオカメラの構成を示す。この図に示されるように、ビデオカメラ３０００の本体には、モニタ５１０として用いられる電気光学装置５００のほか、光学系３０１２などが設けられる。ここで、電気光学装置５００は、軸３０２４を中心にして、ヒンジ３０１６に対し回動自在に取り付けられ、さらに、ヒンジ３０１６は、軸３０２２を中心にして、本体３０１０に対し開閉する構造となっている。
このため、電気光学装置５００は、図に示される態様と、撮影者が図の奥側に位置してファインダで用いる態様とでは、表示画像の上下左右が反転した関係にさせる必要がある。このような場合には、図７に示す単位回路Ｕｄを用いたシフトレジスタ１（２）を駆動回路に採用して、走査線駆動回路１００による垂直走査方向、及び、データ線駆動回路２００による水平走査方向をそれぞれ互いに逆向きとすれば、表示画像の上下左右を反転させることができる。

なお、電気光学装置５００が適用される電子機器としては、図１３から図１５に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。

本発明の第１実施形態に係るシフトレジスタ１の構成を示すブロック図である。 シフトレジスタ１に用いる単位回路Ｕａの構成を示す回路図である。 同回路を用いたシフトレジスタ１のタイミングチャートである。 他のクロック信号の例を示す波形図である。 単位回路Ｕｂの構成を示す回路図である。 単位回路Ｕｃの構成を示す回路図である。 単位回路Ｕｄの構成を示す回路図である。 単位回路Ｕｅの構成を示す回路図である。 同回路を用いたシフトレジスタ１のタイミングチャートである。 本発明の第２実施形態に係るシフトレジスタ２の構成を示すブロック図である。 シフトレジスタ２に用いる単位回路Ｕｆの構成を示す回路図である。 本発明の第３実施形態に係る電気光学装置の構成を示すブロック図である。 同装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 同装置を適用した電子機器の一例たるプロジェクタのブロック図である。 同装置を適用した電子機器の一例たるビデオカメラのブロック図である。 従来のシフトレジスタの一例を示す回路図である。 従来のシフトレジスタの動作を示すタイミングチャートである。

符号の説明

１，２…シフトレジスタ、ＣＫ１…第１クロック信号、ＣＫ２…第２クロック信号、Ｕａ〜Ｕｆ…単位回路、Ｙ１〜Ｙｎ…出力信号、ＳＴＶ…スタートパルス、１１Ａ…出力部、１２Ａ，１２Ｂ…第１ゲート信号生成部、１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ…第２ゲート信号生成部、１４Ａ…転送方向選択部、Ｄ，Ｅ…転送方向制御端子、Ｍ１〜Ｍ７…トランジスタ、１００…走査線駆動回路、２００…データ線駆動回路、５００…電気光学装置。

Claims (13)

1. 第１電位でアクティブとなり第２電位で非アクティブとなる入力信号を、第１クロック信号及び第２クロック信号に従って順次転送して複数の出力信号を出力するシフトレジスタであって、
   前記第１電位と前記第２電位とが電源として給電され、直列に接続された複数の単位回路を備え、
   前記複数の単位回路の各々は、
   前記出力信号を取り出す第１ノードと、第１の電極に前記第１クロック信号又は前記第２クロック信号の一方が供給され、第２の電極に前記第１ノードが電気的に接続された第１トランジスタと、第１の電極が前記第１ノードと電気的に接続され、第２の電極に前記第２電位が供給され、前記第１トランジスタと導電型が同一である第２トランジスタとを有する出力部と、
   前段の前記単位回路の出力信号と後段の前記単位回路の出力信号とに基づいて、第１ゲート信号を生成して前記第１トランジスタのゲート電極に供給する第１ゲート信号生成部と、
   第２ゲート信号を生成して、前記第２トランジスタのゲート電極に前記第２ゲート信号を供給し、自段の前記単位回路の前記出力信号に基づいて、当該出力信号のレベルが前記第１電位となる期間に前記第２トランジスタをオフ状態とするように前記第２ゲート信号のレベルを制御し、当該出力信号のレベルが前記第２電位となる期間に前記第２トランジスタをオン状態とするように前記第２ゲート信号のレベルを制御する第２ゲート信号生成部と、
   を備えるシフトレジスタ。
2. 前記第２ゲート信号生成部は、
   前記第２ゲート信号を取り出す第２ノードと、
   第１の電極に前記第１電位が供給され、第２の電極に前記第２ノードが電気的に接続され、前記第２トランジスタがオン状態となる方向に、前記第２ノードを所定の周期で又は常に充電する第３トランジスタと、
   第１の電極に前記第２ノードが電気的に接続され、第２の電極に前記第２電位が供給される第４トランジスタとを備え、
   自段の前記単位回路の出力信号を前記第４トランジスタのゲート電極にフィードバックする経路を備え、
   前記第１乃至第４トランジスタの導電型が同一である、
   請求項１に記載のシフトレジスタ。
3. 前記第３トランジスタのゲート電極には、前記第１クロック信号又は前記第２クロック信号の他方が供給され、前記第３トランジスタは前記他方のクロック信号の周期を前記所定の周期として、前記第２ノードを充電する請求項２に記載のシフトレジスタ。
4. 前記第３トランジスタのゲート電極には前記第１電位が供給され、前記第３トランジスタは常にオン状態となって前記第２ノードを充電し、
   前記第３トランジスタの駆動能力は前記第４トランジスタの駆動能力より小さい、
   請求項２に記載のシフトレジスタ。
5. 前記第２ゲート信号生成部は、前記第３トランジスタと並列に設けられ、前記第３トランジスタと導電型が同一である所定のトランジスタを備え、
   前記所定のトランジスタのゲート電極には当該シフトレジスタの前記複数の出力信号を強制的に非アクティブとする初期化時に前記第１電位となる初期化信号が供給される請求項２に記載のシフトレジスタ。
6. 前記第１乃至第４トランジスタのうち少なくとも１つのトランジスタは、デュアルゲート型のトランジスタである請求項２乃至５のうちいずれか１項に記載のシフトレジスタ。
7. 前記第２ゲート信号生成部は、前記第２ノードの電位を保持する保持容量素子を備える請求項２乃至６のうちいずれか１項に記載のシフトレジスタ。
8. 前記出力部は、前記第１ノードと前記第１トランジスタのゲート電極との間に設けられた結合容量素子を備え、
   前記第１ゲート信号生成部は、
   前記第１ゲート信号を取り出す第３ノードと、第１入力端子と、第２入力端子と、
   ゲート電極及び第１の電極が前記第１入力端子と電気的に接続され、第２の電極が前記第３ノードと電気的に接続される第５トランジスタと、
   第１の電極が前記第３ノードと電気的に接続され、前記第２の電極に前記第２電位が供給され、ゲート電極が前記第２入力端子と電気的に接続される第６トランジスタとを備え、
   前記第１乃至第６トランジスタの導電型は同一であり、
   前記第１入力端子には前段の前記単位回路の前記出力信号が供給され、
   前記第２入力端子には後段の前記単位回路の前記出力信号が供給される、
   請求項２乃至７のうちいずれか１項に記載のシフトレジスタ。
9. 前記第１入力端子に前段の前記単位回路の前記出力信号を供給し、前記第２入力端子に後段の前記単位回路の前記出力信号を供給する替わりに、
   前記入力信号を初段から終段に向けて転送する場合には、前段の前記単位回路の前記出力信号を前記第１入力端子に供給すると共に、後段の前記単位回路の前記出力信号を前記第２入力端子に供給し、前記入力信号を終段から初段に向けて転送する場合には、後段の前記単位回路の前記出力信号を前記第１入力端子に供給すると共に、前段の前記単位回路の前記出力信号を前記第２入力端子に供給する選択部を備える、
   請求項８に記載のシフトレジスタ。
10. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた電気光学素子とを備えた電気光学装置に用いられる走査線駆動回路であって、
    請求項１乃至９のうちいずれか１項に記載のシフトレジスタを備え、
    前記シフトレジスタを用いて前記入力信号を転送して生成した前記複数の出力信号に基づいて、前記複数の走査線を排他的に順次選択する複数の走査信号を生成する、
    走査線駆動回路。
11. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた電気光学素子とを備えた電気光学装置に用いられるデータ線駆動回路であって、
    請求項１乃至９のうちいずれか１項に記載のシフトレジスタを備え、
    前記シフトレジスタを用いて前記入力信号を転送して生成した前記複数の出力信号に基づいて、前記複数のデータ線を排他的に順次選択する複数のデータ線選択信号を生成する、
    データ線駆動回路。
12. 複数の走査線と、
    複数のデータ線と、
    前記走査線と前記データ線との交差に対応して設けられた電気光学素子と、
    請求項１０に記載の走査線駆動回路又は請求項１１に記載のデータ線駆動回路と、
    を備えることを特徴とする電気光学装置。
13. 請求項１２に記載の電気光学装置を備えた電子機器。
    

Images