JP2008135504A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ＳＴＩ膜によって素子形成領域で発生する応力が従来よりも小さくなるように犠牲酸化膜を形成する
【解決手段】シリコン基板１０の主面上に形成したパッド酸化膜１１及び窒化膜１２をパターニングする。窒化膜１２をマスクとしてシリコン基板１０に溝を形成する。溝１３内をウェット酸化することによりライナー酸化膜１４を形成し、溝１３内をＨＤＰ酸化膜１６で埋める。窒化膜１２及びライナー酸化膜１４を除去し、残ったライナー酸化膜１４及びＨＤＰ酸化膜１６によってＳＴＩ膜１７を形成する。ＳＴＩ膜１７を形成したシリコン基板１０を載置した反応室内に水素と酸素を同時に導入し、ラジカル酸化によってＳＴＩ膜１７で囲まれた素子形成領域１８に犠牲酸化膜１９を形成する。
【選択図】図６

Description

本発明は、半導体装置の製造方法に関し、特に、シリコン基板に生成された窒化物を除去するための犠牲酸化膜の製造方法を含んだ半導体装置の製造方法に関する。

シリコン基板に電界効果トランジスタなどの半導体素子を形成する場合、フィールド絶縁膜やｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ（ＳＴＩ）膜で各半導体素子を分離する。

特許文献１には、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により形成するフィールド酸化膜を用いて半導体素子を分離した半導体集積回路装置が記載されている。フィールド酸化膜は、シリコン基板に順に形成されたパッド酸化膜と窒化膜をパターニングしてフィールド領域を形成し、フィールド領域中のシリコン基板をフィールド酸化して形成する。フィールド酸化するときに窒化膜が同時に酸化されて窒素（Ｎ）やアンモニア（ＮＨ_３）が発生する。発生したＮやＮＨ_３によってフィールド領域に不要な窒化物が生成され、ゲート絶縁膜の耐圧が劣化するため除去する必要がある。

フィールド酸化膜を形成した後に犠牲酸化膜を形成し、犠牲酸化膜を形成したシリコン基板をフッ化水素酸中に浸漬することにより、不要な窒化物を犠牲酸化膜と共に除去する技術がある。特許文献１では、犠牲酸化膜をオゾンが含まれる雰囲気中で形成している。

特開平８−１０７２０５号公報

一方、ＳＴＩ膜は、シリコン基板に順に形成されたパッド酸化膜と窒化膜をパターニングし、表出したシリコン基板に溝を形成し、溝内に酸化膜を埋設することにより形成されている。溝内に酸化膜を形成するときに窒化膜が同時に酸化されてシリコン基板に不要な窒化物が生成する。この不要な窒化物は、マスク窒化膜の底面で生成されたＮＨ_３がパッド酸化膜中を拡散してシリコン基板に到達し、ＮＨ_３とシリコン基板が熱反応することにより形成される。また、パッド酸化膜が薄いため、酸化種やＮＨ_３がパッド酸化膜中を横方向に拡散することができず、結果的にＳＴＩ膜に隣接するシリコン基板の端部にのみ不要な窒化物が形成される。溝の内壁部分では、酸化反応が優先的に進んでいる状態にあるために不要な窒化物が形成されることはない。

上記の不要な窒化物を除去するためにドライ酸化やウェット酸化で犠牲酸化を行ない、窒化物を酸化物に変換した後、フッ酸含有液でエッチング処理する方法がある。しかし、ドライ酸化やウェット酸化では、犠牲酸化により窒化物を酸化している間に、ＳＴＩ膜中にも酸化種が拡散し、溝の内壁を構成するシリコン基板表面をさらに酸化してしまい、ＳＴＩ膜を過度に成長させる。その結果、図１１の矢印に示すように、ＳＴＩ膜の体積が膨張しようとするため、ＳＩＴ膜に囲まれた素子形成領域に応力や欠陥が発生し、接合リーク電流が増大する。このようにＳＴＩ膜を形成したシリコン基板は、ＬＯＣＯＳ法によりフィールド絶縁膜を形成して素子分離を行なうシリコン基板とは異なる問題を有している。

一方、不要な窒化物を除去するために、特許文献１に記載されているように、酸化性の高いオゾンを含む雰囲気中で犠牲酸化膜を形成する方法が提案されている。しかし、オゾンは耐熱性に乏しく、７００℃以上の温度では寿命が極めて短くなってしまい酸素分子が自己分解する。したがって、８００℃以上の高温で酸化性が高い特性を生かせないという問題がある。

そこで、本発明は、ＳＴＩ膜によって素子形成領域で発生する応力が従来よりも小さくなるような犠牲酸化膜の製造方法を含んだ半導体装置の製造方法を提供することを目的とする。

第１の半導体装置の製造方法は、シリコン基板に生成された窒化物を除去するための犠牲酸化膜を水素と酸素とを含む雰囲気中で成膜する。

第２の半導体装置の製造方法は、第１の半導体装置の製造方法において、窒化膜をマスクとしてシリコン基板に溝を形成し、溝内に酸化膜を成膜することにより素子分離膜を形成し、素子分離膜を形成したシリコン基板に犠牲酸化膜を成膜する。

第３の半導体装置の製造方法は、第２の半導体装置の製造方法において、溝内にウェット酸化により第１の酸化膜を成膜し、第１の酸化膜を成膜した溝内を第２の酸化膜で埋めることにより素子分離膜を形成する。

第４の半導体装置の製造方法は、第３の半導体装置の製造方法において、第１の酸化膜の５分の３の膜厚で犠牲酸化膜を成膜する。

第５の半導体装置の製造方法は、第３の半導体装置の製造方法において、第１の酸化膜の膜厚と比例関係にあるように犠牲酸化膜の膜厚を調整する。

第５の半導体装置の製造方法は、第１から第３の半導体装置の製造方法において、雰囲気を８００℃以上に加熱して犠牲酸化膜を成膜する。

本発明の半導体装置の製造方法では、被酸化物となるシリコン基板が載置された反応室に水素と酸素を同時に供給する。その結果、水素と酸素の反応過程で酸化性のラジカル種が生成される。この方法によって生成されるラジカル種は、露出されたシリコン表面の初期の酸化速度が従来の酸化方法に比べて著しく早い。また、予め酸化膜が形成されているシリコン表面の酸化速度は従来の酸化方法と同等となる。したがって、厚い絶縁膜で埋め込まれたＳＴＩ膜と露出したシリコン基板表面が共存する状態で上記ラジカル種に曝すと、露出しているシリコン基板表面は、従来の酸化方法に比べて著しく早く酸化されるので表面に形成されている不要な窒化物を酸化物に変換するのに要する時間を極めて短くすることができる。必要な酸化時間を短くできるので、ＳＴＩ膜で埋め込まれた溝内壁のシリコン基板表面の酸化を抑制でき、体積膨張による応力の発生を抑止して隣接する接合のリーク電流増大を回避する。

なお、本発明の犠牲酸化で用いる水素と酸素を含む雰囲気とは、従来のウェット酸化とは意味が異なる。従来のウェット酸化は、反応室に外付けされた水分発生機構を有している。例えば、容器に収納された水をキャリヤガスでバブリングすることにより反応室に供給するバブリング機構、あるいは燃焼室で水素を強制燃焼させ、発生した水分を反応室に導入する燃焼機構である。これに対して、本発明の犠牲酸化では、水素ガスと酸素ガスを同時に反応室に導入し、反応室内で水分を発生させる点で異なるものである。したがって、従来の方法ではラジカルの寄与はないが、本発明で用いる酸化ではラジカル種が大きく寄与する。

この犠牲酸化膜の製造方法及び半導体装置の製造方法によれば、ＳＴＩ膜によって素子形成領域で発生する応力が従来よりも小さくなるように犠牲酸化膜を形成することができる。

図１〜図８は、本実施形態の半導体装置の製造方法の主要部を説明するための半導体装置の要部断面図である。

まず、図１に示すように、シリコン基板１０の主面上に厚さ９ｎｍのＳｉＯ_２でパッド酸化膜１１を形成し、パッド酸化膜１１上に厚さ１５０ｎｍのＳｉ_３Ｎ_４で窒化膜１２を形成し、シリコン基板１０の素子分離領域を表出させるようにレジストをマスクとしてパッド酸化膜１１及び窒化膜１２をパターニングした後、レジストを除去する。

次に、図２に示すように、窒化膜１２をマスクとして表出された素子分離領域をエッチングして、溝１３を形成する。溝１３の深さは２５０ｎｍとした。

次に、図３に示すように、溝１３内をウェット酸化することにより溝１３内壁に沿って１５ｎｍのライナー酸化膜１４を形成する。ライナー酸化膜１４を形成する際に、窒化膜１２が酸化され窒素が脱離する。脱離した窒素と酸化種のＨ_２Ｏが反応してＮＨ_３が生成される。生成されたＮＨ_３はパッド酸化膜１１中を拡散して、溝１３に隣接するシリコン基板１０の端部表面を窒化し、不要な窒化物（Ｓｉ_３Ｎ_４）１５を生成する。

次に、図４に示すように、溝１３を完全に埋めるように高密度プラズマ（ＨＤＰ：ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ）酸化膜１６を形成する。

次に、図５に示すように、窒化膜１２をストッパとしてＨＤＰ酸化膜１６をｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）法によって研磨除去し、窒化膜１２及びパッド酸化膜１１を除去することにより、ライナー酸化膜１４とＨＤＰ酸化膜１６で構成されるＳＴＩ膜１７を形成する。ＳＴＩ膜１７によって区画されたシリコン基板１０の素子形成領域１８には、ＳＴＩ膜１７の縁にそって不要な窒化物１５が表出している。なお、仮にこの状態でゲート酸化膜を形成すると、酸化されにくい不要な窒化物１５が酸化膜成長の阻害要因となって、不要な窒化物１５が生成された領域のゲート酸化膜厚が薄くなり、ゲート耐圧不良が生じる。

次に、図６に示すように、素子形成領域に不要な窒化物１５を包含して除去するための犠牲酸化膜１９を９ｎｍ形成する。犠牲酸化膜１９は、ＳＴＩ膜１７を形成したシリコン基板１０を載置した反応室内に水素（Ｈ_２）と酸素（Ｏ_２）とを同時に供給して形成する。反応室内の雰囲気は１０００℃、７ｔｏｒｒに維持する。なお、雰囲気の温度は８００℃以上であることが好ましく、１０００℃であることがより好ましい。Ｈ_２とＯ_２は、５：９５の割合で同時に反応室内に供給する。

Ｈ_２とＯ_２は、反応室内で熱により水分に変わる過程でラジカル種を生成する。ラジカル種にはＯ原子及びＯＨ⁻分子ラジカルが含まれている。Ｈ_２及びＯ_２を用いて生成した本実施形態のラジカル種は、シリコン基板１０の表面に酸化物が形成されていない初期状態ではウェット酸化やドライ酸化で生成される酸化種よりも速い速度でシリコン基板１０を酸化する。一方で、本実施形態のラジカル種は、ＳＴＩ膜１７のように厚い酸化膜がある領域では、ラジカル種の持つエネルギーを消失しやすいため、ウェット酸化やドライ酸化で生成される酸化種と同等の酸化特性を有する酸化種に変化する。したがって、ＳＴＩ膜１７で埋め込まれた溝１３内のシリコン基板１０の表面は、露出しているシリコン基板１０の表面のように早く酸化されることはない。したがって、不要な窒化物１５が形成されて露出している素子形成領域１８の表面は、従来に比べて短時間で酸化を終了することが可能となる。その結果、溝１３内部への酸化種の拡散を抑制でき、溝１３の内壁が酸化されて体積膨張することにより発生する応力に起因した接合リーク電流の増大を回避することができる。

ライナー酸化膜１４の形成時に生成された不要な窒化物１５を十分に除去するために、ライナー酸化膜１４の厚さに応じて犠牲酸化膜１９を調整するとよい。具体的には、ライナー酸化膜１４の厚さが１０ｎｍ、１５ｎｍ、２０ｎｍのとき、犠牲酸化膜１９の厚さを、それぞれ、６ｎｍ、９ｎｍ、１２ｎｍとすることが好ましい。すなわち、犠牲酸化膜１９の厚さはライナー酸化膜１４の厚さに比例するように選択される。さらに、犠牲酸化膜１９の厚さはライナー酸化膜１４の厚さの５分の３であることが好ましい。

図７は、犠牲酸化膜１９の酸化時間と酸化膜厚との関係を、本実施形態の場合と従来技術の場合で比較した一例を示すグラフである。表面が露出したシリコン基板１０上に、厚さ６ｎｍ、９ｎｍ、１２ｎｍの犠牲酸化膜１９を成膜するための酸化時間は、本実施形態の場合、それぞれ、約１９秒、４７秒、８６秒である。これに対して従来技術では、約８００秒、１５００秒、２１００秒であり、本実施形態の場合、従来技術に比べて１／２０以下の短時間で犠牲酸化膜１９を形成することができる。必要な酸化時間を短くできるので、ＳＴＩ膜１７で埋め込まれた溝１３内壁のシリコン基板１０表面の酸化を抑制でき、体積膨張による応力の発生を抑止して隣接する接合のリーク電流増大を回避できる。

次に、図８に示すように、犠牲酸化膜１９を通して素子形成領域１８に不純物を注入して不純物拡散領域２０を形成した後、フッ酸系の水溶液で犠牲酸化膜１９を除去する。犠牲酸化膜１９を除去した後のシリコン基板１０からは、犠牲酸化膜１９と共に不要な窒化物１５が除去されている。

次に、図９に示すように、素子形成領域１８にゲート酸化膜２１を形成する。なお、ゲート絶縁膜２１形成以降の工程は、既知の半導体製造方法であるから説明を省略する。

図１０は、本実施形態の犠牲酸化方法と従来のウェット酸化による犠牲酸化方法を用いた場合の接合リーク電流の測定結果を比較したものである。横軸に犠牲酸化膜厚（ｎｍ）を縦軸に接合リーク電流値（Ａ／ｃｍ^２）を示している。測定サンプルの構造は、図１１の断面構造と同様にＳＴＩ膜で囲まれたｐ型シリコン基板からなる素子形成領域の表面にｎ型拡散層を形成し、ｐ−ｎ接合を作成した。平面的には１００ｎｍ角の矩形である。素子形成領域を覆うように電極を形成し、電極と基板間に電圧を印加して逆方向接合リーク電流を測定した。犠牲酸化膜厚１０ｎｍの場合、従来技術では１．２Ｅ−８（Ａ／ｃｍ^２）で規格（１Ｅ−８Ａ／ｃｍ^２）を超えているのに対し、本実施形態のサンプルでは９Ｅ−９（Ａ／ｃｍ^２）であり、規格内に抑えられていることがわかる。すなわち、従来技術では、犠牲酸化時にＳＴＩ膜で埋め込まれた溝内壁も酸化される結果、発生する応力により隣接するシリコン結晶が歪んでリーク電流が増大している。これに対し、本実施形態では、溝内の酸化が抑えられ、応力の発生が抑止されているのでリーク電流の増大を抑制できることを示している。

以上、本願発明を実施形態に基づき具体的に説明したが、本願発明はこれら実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能である。

本発明の一実施形態に係る半導体装置の製造方法を説明するための半導体装置の要部断面図である。 図１の後の工程における半導体装置の要部断面図である。 図２の後の工程における半導体装置の要部断面図である。 図３の後の工程における半導体装置の要部断面図である。 図４の後の工程における半導体装置の要部断面図である。 図５の後の工程における半導体装置の要部断面図である。 犠牲酸化膜の酸化時間と酸化膜厚との関係を示すグラフである。 図６の後の工程における半導体装置の要部断面図である。 図８の後の工程における半導体装置の要部断面図である。 犠牲酸化膜厚と接合リーク電流との関係を示すグラフである。 ドライ酸化やウェット酸化で犠牲酸化膜を形成した従来の半導体装置の断面図である。

符号の説明

１０ 半導体装置
１１ パッド酸化膜
１２ 窒化膜
１３ 溝
１４ ライナー酸化膜
１５ 不要な窒化物
１６ ＨＤＰ酸化膜
１７ ＳＴＩ膜
１８ 素子形成領域
１９ 犠牲酸化膜
２０ 不純物拡散領域
２１ ゲート酸化膜

Claims (6)

1. シリコン基板に生成された窒化物を除去するための犠牲酸化膜を、水素と酸素とを含む雰囲気中で成膜することを特徴とする半導体装置の製造方法。
2. 窒化膜をマスクとしてシリコン基板に溝を形成し、
   前記溝内に酸化膜を成膜することにより素子分離膜を形成し、
   前記素子分離膜を形成した前記シリコン基板に前記犠牲酸化膜を成膜する、
   請求項１の半導体装置の製造方法。
3. 前記素子分離膜は、前記溝内にウェット酸化により第１の酸化膜を成膜し、前記第１の酸化膜を成膜した前記溝内を第２の酸化膜で埋めることにより形成する、
   請求項２の半導体装置の製造方法。
4. 前記第１の酸化膜の５分の３の膜厚で前記犠牲酸化膜を成膜する、
   請求項３の半導体装置の製造方法。
5. 前記第１の酸化膜の膜厚と比例関係にあるように前記犠牲酸化膜の膜厚を調整する、
   請求項３の半導体装置の製造方法。
6. 前記雰囲気を８００℃以上に加熱して前記犠牲酸化膜を成膜する、
   請求項１から請求項５のいずれかの半導体装置の製造方法。

Images