JP2008116894A - ディスプレイパネルの駆動方法 - Google Patents

Abstract

【課題】アドレス期間を短縮するとともに、画像の乱れや表示の破綻が生じない高輝度で高解像度かつ高精細なディスプレイパネルの駆動方法を提供する。
【解決手段】複数のサブフィールドの少なくとも１つのサブフィールドを同時アドレスサブフィールドと設定するとともに、同時アドレスサブフィールドの直前又は直後に現れる少なくとも１つのサブフィールドを線順次アドレスサブフィールドと設定する設定ステップと、上記同時アドレスサブフィールドについて同時アドレス走査を実行し、上記線順次アドレスサブフィールドについて線順次アドレス走査を実行する実行ステップと、を有する。
【選択図】図２

Description

本発明は、マトリクス表示方式のディスプレイパネルの駆動方法、特に、高精細度のディスプレイパネルの駆動方法に関する。

地上ディジタル放送への移行やハイビジョン放送の進展に伴い、高精細かつ大画面の薄型テレビジョンが普及し始めている。かかる大画面テレビ用の表示パネルとして、複数の放電セルがマトリクス状に配列されたプラズマディスプレイパネル（以下、ＰＤＰともいう。）や液晶パネルの開発が精力的に進められている。

ＰＤＰは、ディジタル映像信号によって直接駆動され、その表現し得る輝度の階調数は、当該ディジタル映像信号に基づく各画素毎の画素データのビット数によって決定される。ＰＤＰの階調表示方法としては、１フィールドの表示期間を複数のサブフィールドに分割して各セルを駆動するサブフィールド法が知られている。

サブフィールド法においては、１フィールド（１フレーム）の表示期間を複数のサブフィールドに分割する。各サブフィールドは、画素データに応じて各画素を点灯モード、又は消灯モードに設定して行くアドレス期間と、上記点灯モードにある画素のみをそのサブフィールドの重み付けに対応した期間だけ実際に点灯（発光）させる発光維持期間を含んでいる。

すなわち、サブフィールド毎に、そのサブフィールド内において放電セルを発光させるか否かの設定が為され（アドレス期間）、点灯モードに設定された放電セルだけをそのサブフィールドに割り当てられている期間（発光維持期間）だけ発光させるのである。従って、１フィールド内では、発光状態となるサブフィールドと、消灯（非発光）状態となるサブフィールドが混在する場合が生じ、各サブフィールドで実施された発光期間の総和に応じた中間輝度が視覚されるのである。

上記した如く、ハイビジョン用などの高精細表示パネルにおいては、表示ライン数が多いためにアドレス期間が長くなる。例えば、ＷＸＧＡ規格では７６８ラインであり、ディジタル放送のハイビジョン信号フォーマットをそのまま表示可能な、いわゆるフルスペックハイビジョン規格では、１０８０ラインである。

このため、ＰＤＰの高輝度化、多階調化を図るには、サブフィールド期間内におけるアドレス期間を短くして、発光期間に充てることができる期間を長くする必要がある。例えば、特許文献１には、プラズマディスプレイ装置において、１ライン分のデータを２ラインに同時に書き込むことでアドレス期間を短縮する方法が開示されている。また、特許文献２には、比較的発光重みが小さいサブフィールド群に対して２ライン同時に同一データでアドレス処理をする方法が開示されている。

しかしながら、複数ラインの同時走査を行うと、解像度の低下や、映像データの内容によっては画像が正しく表示されず、画像の乱れや表示の破綻が生じるなどのおそれがある。
特開２００１−３１２２４４号公報（第４頁、図２） 特開２００２−１８２６０６号公報（第４頁、図２）

本発明は上記した点に鑑みてなされたものであって、その目的とするところは、アドレス期間を短縮するとともに、画像の乱れや表示の破綻が生じない高輝度で高解像度かつ高精細なディスプレイパネルの駆動方法を提供することが一例として挙げられる。

本発明によるディスプレイパネルの駆動方法は、表示ラインに対応する複数の走査線と前記走査線に交差して配列された複数のデータ線との交差部に表示セルが形成されたディスプレイパネルを、映像信号の各フレームを構成する複数のサブフィールド毎に駆動するディスプレイパネルの駆動方法であって、上記複数のサブフィールドの少なくとも１つのサブフィールドを同時アドレスサブフィールドと設定するとともに、同時アドレスサブフィールドの直前又は直後に現れる少なくとも１つのサブフィールドを線順次アドレスサブフィールドと設定する設定ステップと、上記同時アドレスサブフィールドについて同時アドレス走査を実行し、上記線順次アドレスサブフィールドについて線順次アドレス走査を実行する実行ステップと、を有することを特徴としている。

以下、本発明の実施例を、図を参照しつつ説明する。

図１は、本発明によるディスプレイ装置５の構成を示すブロック図である。ディスプレイ装置５は、表示デバイスとしてプラズマディスプレイパネル（ＰＤＰ）１０を搭載している。

より詳細には、ディスプレイ装置５は、画素駆動データ生成回路１２、メモリ１４、駆動コントローラ１５、列電極ドライバ１６、第１の行電極ドライバ（以下、第１行電極ドライバという。）１７及び第２の行電極ドライバ（以下、第２行電極ドライバという。）１８とから構成されている。

ＰＤＰ１０は、列電極Ｄ1〜Ｄmと、これら列電極と直交して配列されている行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。ＰＤＰ１０では、これら行電極Ｘ及び行電極Ｙの一対にて１行（１表示ライン）分に対応した行電極を形成している。そして、当該行電極と当該列電極との交差部に表示セルである放電セルが形成されている。

なお、ＰＤＰ１０がカラー表示パネルである場合には、列電極Ｄ1〜Ｄmは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光駆動データパルスが供給される列電極（Ｄ_jR、Ｄ_jG、Ｄ_jB、ｊ＝１〜ｍ）が順次並んで配列された列電極Ｄ_1R、Ｄ_1G、Ｄ_1B、Ｄ_2R、Ｄ_2G、Ｄ_2B、・・・・、Ｄ_mR、Ｄ_mG、Ｄ_mBで構成されていてもよい。そして、この場合、赤色（Ｒ）の発光駆動データパルスが供給される列電極（Ｄ_jR）各々と、行電極Ｘ及びＹとの各交差部には、赤色で放電発光する赤色放電セルが形成されている。また、同様にして、緑色（Ｇ）及び青色（Ｂ）の発光駆動データパルスが供給される列電極（Ｄ_jG、Ｄ_jB）各々と、行電極Ｘ及びＹとの各交差部には、それぞれ緑色及び青色で放電発光する緑色及び青色放電セルが形成されている。この際、表示ライン方向において互いに隣接している３つの放電セル、つまり、赤色放電セル、緑色放電セル、及び青色放電セルにて１画素が形成されている。

ディスプレイ装置５の画素駆動データ生成回路１２は、入力ディジタル映像信号を受信し、各画素毎にその輝度レベルを多階調化画素データに変換する。画素駆動データ生成回路１２は、後述するように、かかる多階調化画素データをデータ変換テーブルに従って画素駆動データＧＤに変換し、メモリ１４及び駆動コントローラ１５に供給する。

メモリ１４は、駆動コントローラ１５から供給されてくる書込信号に従って上記画素駆動データＧＤを順次書き込んで記憶する。かかる書込動作により、１画面（ｎ行、ｍ列）分の画素駆動データＧＤ11〜ＧＤnmの書き込みが終了すると、メモリ１４は、駆動コントローラ１５から供給されてくる読出信号に応じて、画素駆動データＧＤ11〜ＧＤnm各々を１行分毎に順次読み出して列電極ドライバ１６に供給する。

駆動コントローラ１５は、後述する発光駆動フォーマットに従って、ＰＤＰ１０を駆動させるべき同期信号、各種タイミング信号を列電極ドライバ１６、第１行電極ドライバ１７及び第２行電極ドライバ１８に供給し、表示制御を行う。列電極ドライバ１６は、列電極Ｄ1〜Ｄmに接続され、列電極Ｄ1〜Ｄmにデータパルス（アドレスパルス）を供給する。第１行電極ドライバ１７は行電極Ｘ1〜Ｘnに維持パルス（サスティンパルス）を供給する。第２行電極ドライバ１８は行電極Ｙ1〜Ｙnに走査パルスを供給する走査ドライバとして動作するとともに、第１行電極ドライバ１７と協働して維持発光（維持放電）を行うドライバとして動作する。

図２は、本実施例におけるＰＤＰの発光駆動フォーマット及びアドレス走査行程（以下、単にアドレス走査ともいう。）の一例を模式的に示している。すなわち、映像信号における１フィールド（１フレーム）は、ｎ個のサブフィールドＳＦ１〜ＳＦｎに分割され、各サブフィールド毎にＰＤＰに対する駆動が実施される。この際、各サブフィールドは、入力映像信号に基づいてＰＤＰの各放電セルを「点灯放電セルモード」（以下、単に点灯モードともいう。）及び「消灯放電セルモード」（以下、単に消灯モードともいう。）のいずれか一方に設定するアドレス走査Ｗ（アドレス期間）と、点灯モードである放電セルのみを各サブフィールドの重み付けに対応した期間（回数）だけ発光させる発光維持行程（サスティン期間）Ｉcとからなっている。

なお、本実施例においては、選択消去法によるアドレス行程Ｗ（Ｗ１，Ｗ2A，Ｗ2B）によって駆動がなされる場合を例に説明する。

また、先頭のサブフィールドＳＦ１においてのみ、ＰＤＰ１０の全放電セルを点灯モードに初期化せしめる一斉リセット行程Ｒcが実行される。

図３は、画素データに後述する変換処理を行うことによって得られる画素駆動データＧＤ、これに対応する階調、放電セルの発光駆動パターン、当該発光駆動パターンによる表示輝度の一例を示している。すなわち、１フィールド（１フレーム）が１２（ｎ＝１２）のサブフィールドＳＦ１〜ＳＦ１２からなり、４ビットの多階調化画素データＰＤ_Sが生成される場合の発光駆動パターンを示している。

画素駆動データ生成回路１２は、入力ディジタル映像信号を受信し、各画素毎にその輝度レベルを多階調化画素データＰＤsに変換する。より詳細には、画素駆動データ生成回路１２は、入力ディジタル映像信号に対して誤差拡散処理及びディザ処理からなる多階調化処理を施し、多階調画素データＰＤsを生成する。画素駆動データ生成回路１２は、多階調化画素データＰＤ_Sを、図３に示されるが如き変換テーブルに従って第１〜第１２ビットからなる画素駆動データＧＤに変換する。そして、これら画素駆動データＧＤの第１〜第１２ビットの各々は、上記したサブフィールドＳＦ１〜ＳＦ１２の各々に対応する。

なお、図３に示す発光駆動パターンにおいては、各サブフィールドＳＦ１〜ＳＦｎの発光維持行程（サスティン期間）Ｉcにおける発光回数（サスティンパルスの数）は、４ビットの多階調化画素データＰＤ_S（図３）に対応した１３階調レベルの発光回数を示しているが、これに限らない。所望の階調レベル数を設定し、各階調レベルＧＳに応じた発光回数を適宜設定することができる。

なお、１フィールド（１フレーム）内において、先頭のサブフィールド（ＳＦ１）に割り当てられる発光回数が最少で、後続するサブフィールドの発光回数が先行するサブフィールドの発光回数以上であるように各サブフィールドＳＦ２〜ＳＦｎにおける発光回数が割り当てられていることが好ましい。すなわち、サブフィールドＳＦｋ（ｋ＝１〜ｎ）における発光回数をＮＳ（ｋ）とすると、ＮＳ（ｋ）≦ＮＳ（ｋ＋１）であるように発光回数が割り当てられている。また、階調レベルＧＳが増大するに従って先頭のサブフィールドから開始してサブフィールドの順に連続して点灯状態になるように、１フィールド（１フレーム）内の発光駆動パターンが定められていることが好ましい。換言すれば、最下位サブフィールドＳＦ１から上位サブフィールド（ＳＦｋ）までｋ個のサブフィールドが連続して点灯状態になるように発光回数が割り当てられている。そして、１フィールド内において、発光しないサブフィールド（非発光サブフィールド）に後続するサブフィールドが発光サブフィールドとなることがない（非発光サブフィールドに後続するサブフィールドは全て非発光サブフィールドである）ことが好ましい。

再び図２を参照して、各種駆動パルスの印加及び各サブフィールドにおけるアドレス走査の動作について説明する。なお、選択消去法によって駆動がなされる場合を例に説明するが、選択書込法によって行う場合についても同様に適用することができる。

まず、１のフィールド（１のフレーム）（第ｊフィールドとする。）におけるサブフィールドＳＦ１の一斉リセット行程Ｒcでは、負極性のリセットパルスＲＰ_xが行電極Ｘ1〜Ｘnに印加される。かかるリセットパルスＲＰ_xの印加と同時に、リセットパルスＲＰ_Yが行電極Ｙ1〜Ｙ₂に印加される。これらリセットパルスＲＰ_x及びＲＰ_Yの印加に応じて、ＰＤＰ１０の全放電セルがリセット放電し、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは「点灯モード」に初期化される。

次に、先頭（最下位）サブフィールドであるＳＦ１のアドレス走査Ｗ2Aでは、走査ドライバとして動作する第２行電極ドライバ１８は第１走査ラインＹ1を選択する走査信号（走査パルス）を出力する。列電極ドライバ１６は、当該走査パルスの印加に同期して列電極Ｄ1〜Ｄmに画素駆動データの論理レベルに対応したデータパルス（アドレスパルス）をそれぞれ印加し、アドレス走査を行う。

なお、この際、走査パルスが印加された行電極と、選択消去に対応する画素データパルス（図３のＧＤにおける“１”に対応）が印加された列電極との交差部の放電セルにのみ微弱な放電（すなわち、選択消去放電）が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、「点灯モード」にあった放電セルは、「消灯モード」に移行する。一方、画素データが発光サブフィールドに対応する場合（図３のＧＤにおける“０”に対応）には、選択消去放電の生起がされず、当該放電セルは「点灯モード」を維持する。

次に、第２行電極ドライバ１８は、第２，３走査ラインＹ2，Ｙ3を対として選択する走査信号（走査パルス）を第２，３走査ラインＹ2，Ｙ3に出力する。列電極ドライバ１６は、第２，３走査ラインＹ2，Ｙ3のアドレスデータに基づいて、列電極Ｄ1〜Ｄmのそれぞれにデータパルスを印加し、アドレス走査を行う。この際、第２，３走査ラインＹ2，Ｙ3のアドレスデータのうちいずれを用いるかは適宜設定するこができる。例えば、列電極Ｄ1〜Ｄmのアドレスデータとして、偶数走査ラインＹ2及び奇数走査ラインＹ3のアドレスデータの何れかを用いることとして定めることができる。なお、偶数走査ライン（Ｙ2）及び奇数走査ライン（Ｙ3）のアドレスデータが共に「選択消去」（“１”）に対応する場合にのみ選択消去を行い、何れか一方のアドレスデータのみが「選択消去」に対応する場合は選択消去を行わず、放電セルが「点灯モード」を維持するように設定することが好ましい。

さらに、第４走査ラインＹ4以降の走査ラインにおいても、第２，３走査ラインＹ2，Ｙ3の場合と同様に、偶数走査ライン（Ｙ2k）及び奇数走査ライン（Ｙ2k+1）（kは自然数）を対として、当該偶数走査ライン（Ｙ2k）及び奇数走査ライン（Ｙ2k+1）のアドレスデータに基づいて、アドレス走査を行う。

なお、上記したように、偶数走査ライン（Ｙ2k）及び奇数走査ライン（Ｙ2k+1）のアドレスデータが共に「選択消去」（“１”）に対応する場合にのみ選択消去を行い、何れか一方のアドレスデータのみが「選択消去」に対応する場合は選択消去を行わないことが好ましい。

上記した手順を１走査毎に簡潔に表記すれば、Ｙ1，（Ｙ2，Ｙ3），（Ｙ4，Ｙ5），・・・（Ｙ2k，Ｙ2k+1），・・・となる（ここで、（Ｙ2k，Ｙ2k+1）が２ライン同時走査における対）。かかる手順によって、第１サブフィールドであるＳＦ１のアドレス走査Ｗ2Aが実行される。換言すれば、第１サブフィールドＳＦ１は、２ライン同時アドレスサブフィールド（Ｗ2A）である。

従って、第１サブフィールドＳＦ１のアドレス期間を１走査ライン毎に順次走査行う場合に比べて１／２に短縮することができる。

次に、各サブフィールドの発光維持行程Ｉcにおいては、行電極Ｘ_i（Ｘ1〜Ｘn）及びＹi（Ｙ1〜Ｙn）に対して維持パルスＩＰ（ＩＰ_X及びＩＰ_Y）が印加され、あらかじめ設定された期間に亘り維持放電がなされる。

なお、ここで、発光維持行程Ｉcにおいて、維持パルスＩＰは、各サブフィールドＳＦ１〜ＳＦ１２毎の維持パルスＩＰの回数が所定の比率となるように印加される。例えば、図２、３に示す例においては、各サブフィールドの維持パルスＩＰの回数比は、ＳＦ１：ＳＦ２：ＳＦ３：・・・＝１：２：４：７：・・・であるように印加される。

この際、壁電荷が残留したままとなっている放電セル、すなわち上記アドレス走査Ｗ2Aにおいて「点灯モード」に設定された放電セルのみが、上記維持パルスＩＰ_X及びＩＰ_Yが印加される度に維持放電する。よって、「点灯モード」に設定された放電セルは、上述した如くサブフィールド毎に割り当てられた放電回数分だけ、その維持放電に伴う発光状態を維持する。

次に、先頭サブフィールドＳＦ１の次のサブフィールドＳＦ２においては、サブフィールドＳＦ１におけるアドレス走査Ｗ2Aとは異なる走査ラインの組み合わせによって選択消去アドレスが実行される。以下に第２サブフィールドＳＦ２におけるアドレス走査Ｗ2Bについてより詳細に説明する。

まず、第２行電極ドライバ１８は、第１，２走査ラインＹ1，Ｙ2を対として選択する走査信号（走査パルス）を第１，２走査ラインＹ1，Ｙ2に出力する。列電極ドライバ１６は、第１，２走査ラインＹ1，Ｙ2のアドレスデータに基づいて、列電極Ｄ1〜Ｄmのそれぞれにデータパルスを印加し、アドレス走査を行う。この際、第１，２走査ラインＹ1，Ｙ2のアドレスデータのうちいずれを用いるかは適宜設定するこができる。例えば、列電極Ｄ1〜Ｄmのアドレスデータとして、奇数走査ラインＹ1及び偶数走査ラインＹ2のアドレスデータの何れかを用いることとして定めることができる。なお、偶数走査ライン（Ｙ2）及び奇数走査ライン（Ｙ3）のアドレスデータが共に「選択消去」（“１”）に対応する場合にのみ選択消去を行い、何れか一方のアドレスデータのみが「選択消去」に対応する場合は選択消去を行わず、放電セルが「点灯モード」を維持するように設定することが好ましい。

さらに、第３走査ラインＹ3以降の走査ラインにおいても、第１，２走査ラインＹ1，Ｙ2の場合と同様に、奇数走査ライン（Ｙ2k-1）及び偶数走査ライン（Ｙ2k）（kは自然数）を対として、当該奇数走査ライン（Ｙ2k-1）及び偶数走査ライン（Ｙ2k）のアドレスデータに基づいて、アドレス走査を行う。

上記した手順を１走査毎に簡潔に表記すれば、（Ｙ1，Ｙ2），（Ｙ3，Ｙ4），（Ｙ5，Ｙ6），・・・（Ｙ2k-1，Ｙ2k），・・・となる（ここで、（Ｙ2k-1，Ｙ2k）が２ライン同時走査における対）。かかる手順によって、第２サブフィールドＳＦ２のアドレス走査Ｗ2Bが実行される。換言すれば、第２サブフィールドＳＦ２は、第１サブフィールドＳＦ１のアドレス走査Ｗ2Aとは同時走査する走査ラインの組み合わせ（対）が異なる２ライン同時アドレスサブフィールド（Ｗ2B）である。

従って、第２サブフィールドＳＦ２のアドレス期間を１走査ライン毎に順次走査行う場合に比べて１／２に短縮することができる。

第２サブフィールドＳＦ２の発光維持行程Ｉcについては、上記した第１サブフィールドＳＦの場合と同様であり、第２サブフィールドＳＦ２に対して設定されたパルス数の維持パルスが印加される。

次に、サブフィールドＳＦ３においては、サブフィールドＳＦ１、ＳＦ２におけるアドレス走査Ｗ2A，Ｗ2Bとは異なり、１走査ライン毎に線順次走査によってアドレス走査Ｗ1が行われる。すなわち、Ｙ1，Ｙ2，Ｙ3，Ｙ4，Ｙ5，Ｙ6，・・・，Ｙ2k-1，Ｙ2k，・・・の順で１走査ライン毎の順次走査が行われる。換言すれば、第３サブフィールドＳＦ３は、１ライン順次アドレスサブフィールド（Ｗ1）である。

第３サブフィールドＳＦ３の発光維持行程Ｉc及び第４サブフィールドＳＦ４以降のサブフィールドの発光維持行程Ｉcについても、上記したサブフィールドＳＦ１、ＳＦ２の場合と同様であり、サブフィールドＳＦ３、ＳＦ４，・・・に対して設定されたパルス数の維持パルスがそれぞれ印加される。

サブフィールドＳＦ４以降のサブフィールドにおいては、上記したアドレス走査Ｗ2A，Ｗ2B，Ｗ1が組み合わされて実行される。例えば、図２に示すように、サブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，ＳＦ７，ＳＦ８，ＳＦ９，ＳＦ１０，・・・のアドレス走査は、それぞれ、Ｗ2A，Ｗ2B，Ｗ1，Ｗ2A，Ｗ2B，Ｗ2A，Ｗ1，Ｗ2B，Ｗ2A，Ｗ2B，・・・であるように当該フィールド（フレーム）内において各サブフィールドが順次配列されている。

上記した、１フレーム（フィールド）内における複数ライン同時アドレスサブフィールド（Ｗ2A，Ｗ2B）及び１ライン順次アドレスサブフィールド（Ｗ1）の配列の設定は駆動コントローラ１５によってなされる。より具体的には、駆動コントローラ１５は、複数のサブフィールドの少なくとも１つのサブフィールドを同時アドレスサブフィールドと設定するとともに、同時アドレスサブフィールドの直前又は直後に現れる少なくとも１つのサブフィールドを線順次アドレスサブフィールドと設定する設定ステップを実行する。

また、当該アドレス走査、データ信号の供給等の表示制御は、駆動コントローラ１５及び駆動コントローラ１５によって制御される列電極ドライバ１６、第１行電極ドライバ１７及び第２行電極ドライバ１８によって行われる。

すなわち、１フィールド内に、２ラインを同時に走査し、同一データでアドレスを行うアドレス走査（Ｗ2A，Ｗ2B）のサブフィールドと、１走査ライン毎に走査を行う１ライン走査（線順次走査）を行うアドレス走査（Ｗ1）のサブフィールドとが含まれている。また、当該２ライン同時走査アドレス行程（以下、単に、２ライン同時アドレス走査という。）（Ｗ2A，又はＷ2B）のサブフィールドが少なくとも２つ連続配置され、当該連続配置されたアドレス走査の間に少なくとも１つの１ライン走査アドレス行程（以下、単に、１ラインアドレス走査という。）（Ｗ1）のサブフィールドが配列されているように各サブフィールドが設けられていることが好ましい。

なお、２ラインを同時に走査する場合について説明したが、３つ以上のラインを同時走査する複数ライン同時走査の場合に拡張して適用することもできる。この場合、さらに、アドレス期間を短縮することができる。

本実施例においては、さらに、当該第ｊフィールド（第ｊフレーム）の次のフィールドである第（ｊ＋１）フィールドにおいては、２ライン同時アドレス走査（Ｗ2A又はＷ2B）及び１ラインアドレス走査（Ｗ1）の当該フィールド内における配列が第ｊフィールドに対して変更されている。

より詳細には、図４に示すように、第（ｊ＋１）フィールドにおいて、サブフィールド毎のアドレス走査が配列されている。具体的には、サブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，ＳＦ７，ＳＦ８，ＳＦ９，ＳＦ１０，・・・のアドレス走査は、それぞれ、Ｗ2B，Ｗ1，Ｗ2A，Ｗ2B，Ｗ1，Ｗ2A，Ｗ2B，Ｗ1，Ｗ2A，Ｗ2B，・・・であるように当該フィールド内において各サブフィールドが順次配列されている。

なお、本実施例のように、異なるフィールド（フレーム）間において、２ライン同時アドレス走査及び１ラインアドレス走査のフィールド内における配列を変更する場合においても、１フィールド内において、先頭のサブフィールド（ＳＦ１）に割り当てられる発光回数が最少で、後続するサブフィールドの発光回数が先行するサブフィールドの発光回数以上であるように各サブフィールドＳＦ２〜ＳＦｎにおける発光回数が割り当てられていること（ＮＳ（ｋ）≦ＮＳ（ｋ＋１）、ＮＳ（ｋ）はサブフィールドＳＦｋにおける発光回数）が好ましい。また、階調レベルＧＳが増大するに従って先頭のサブフィールドから開始してサブフィールドの順に連続して点灯状態（図３の発光駆動パターン）になるように、１フィールド内の発光駆動パターンが定められていることが好ましい。

以上説明したように、複数のラインを同時に走査する複数ライン同時アドレス走査のサブフィールドと１ラインアドレス走査のサブフィールドとを設け、当該複数ライン同時走査によるアドレス走査を行う複数のサブフィールド（サブフィールド群）の間に少なくとも１つの１ラインアドレス走査のサブフィールド（サブフィールド群）を設けている。従って、アドレス期間を短縮して発光期間に充てることができる期間を長くすることが可能であるとともに、画像の乱れや表示の破綻が生じない高輝度、高解像度かつ高精細なディスプレイ装置及び駆動方法を提供することができる。

図５は、実施例２におけるディスプレイ装置５の構成を示すブロック図である。ディスプレイ装置５は、表示デバイスとしてプラズマディスプレイパネル（ＰＤＰ）２０を搭載している。

上記した実施例１のディスプレイ装置５と異なるのは、ＰＤＰ２０の列電極がパネルの上下で２分割されている点である。

より具体的には、第ｋ行の行電極対（Ｘk，Ｙk）及び第ｋ＋１行の行電極対（Ｘk+1，Ｙk+1）の間で上下に分割され、上側列電極群ＤＡ1〜ＤＡm及び下側列電極群ＤＢ1〜ＤＢmに分割されている。そして、第１行〜第ｋ行の行電極対からなる上側表示ライン群２１Ａ及び第ｋ＋１行〜第ｎ行の行電極対からなる下側表示ライン群２１Ｂが構成されている。

また、第１行電極ドライバ１７は上側表示ライン群２１Ａ（行電極Ｘ1〜Ｘk）及び下側表示ライン群２１Ｂ（行電極Ｘk+1〜Ｘn）を独立して、また、上側表示ライン群２１Ａ及び下側表示ライン群２１Ｂを同時に駆動できるように構成されている。同様にして、走査ドライバとして動作する第２行電極ドライバ１８は、上側表示ライン群２１Ａ（行電極Ｙ1〜Ｙk）及び下側表示ライン群２１Ｂ（行電極Ｙk+1〜Ｙn）を独立して、また、これらを同時に走査できるように構成されている。

さらに、第１列電極ドライバ１６Ａは、上側表示ライン群２１Ａ（行電極Ｘ1〜Ｘk）への走査パルスの印加に応じて、上側列電極群ＤＡ1〜ＤＡmに画素駆動データの論理レベルに対応したデータパルス（アドレスデータ）をそれぞれ供給するように構成されている。また、第２列電極ドライバ１６Ｂは、下側表示ライン群２１Ｂ（行電極Ｘk+1〜Ｘn）への走査パルスの印加に応じて、下側列電極群ＤＢ1〜ＤＢmに画素駆動データの論理レベルに対応したデータパルス（アドレスパルス）をそれぞれ供給するように構成されている。

なお、上側表示ライン群及び下側表示ライン群は全ライン数を１／２に分割するようにして構成するのがアドレス期間短縮の上で好ましい。すなわち、ＰＤＰ２０の全ライン数をｎとするとき、ｋ＝ｎ＊(1/2)として分割することが好ましい。

図６は、本実施例におけるＰＤＰ２０の発光駆動フォーマット及びアドレス走査の一例を模式的に示している。映像信号における１フィールドが、ｎ個のサブフィールドＳＦ１〜ＳＦｎに分割されていること、及び、複数のラインを同時に走査する複数ライン同時アドレス走査と１ラインアドレス走査との組み合わせからなるアドレス走査によって駆動がなされる点は実施例１と同様である。また、先頭のサブフィールドＳＦ１においてのみ、ＰＤＰ１０の全放電セルを点灯モードに初期化せしめる一斉リセット行程Ｒcが実行される点なども実施例１と同様である。

図６に示すように、各サブフィールドにおいて、上側表示ライン群２１Ａ（行電極Ｘ1〜Ｘk）及び下側表示ライン群２１Ｂ（行電極Ｘk+1〜Ｘn）に対して、同時に同一のアドレス走査が行われる。

より詳細には、先頭サブフィールドであるＳＦ１においては、複数ライン同時走査によるアドレス走査が行われる。より詳細には、第２行電極ドライバ１８は、上側表示ライン群２１Ａ（行電極Ｙ1〜Ｙk）に対して、実施例１にて説明したのと同様な複数ライン走査、すなわち、（Ｙ1，Ｙ2），（Ｙ3，Ｙ4），（Ｙ5，Ｙ6），・・・，（Ｙ2k-1，Ｙ2k），・・・を順次走査する。この際、第１列電極ドライバ１６Ａは、実施例１と同様に、当該複数ライン走査に応じて当該複数ラインのアドレスデータに基づいて、列電極ＤＡ1〜ＤＡmのそれぞれにデータパルスを印加してアドレス走査を行う。

第２行電極ドライバ１８は、かかる上側表示ライン群２１Ａの走査と同時に、並行して下側表示ライン群２１Ｂ（行電極Ｙk+1〜Ｙn）に対して、上側表示ライン群２１Ａに対するのと同じ走査を行う。第２列電極ドライバ１６Ｂも、上側表示ライン群２１Ａの走査時と同様に、下側表示ライン群２１Ｂの走査に応じて、当該複数ライン走査に応じて列電極ＤＢ1〜ＤＢmのそれぞれにデータパルスを印加してアドレス走査を行う。

このようにして、上側表示ライン群２１Ａ（行電極Ｘ1〜Ｘk）及び下側表示ライン群２１Ｂ（行電極Ｘk+1〜Ｘn）に対して、同時に同一のアドレス走査（Ｗ2B）が行われる。

次のサブフィールドＳＦ２においては、上側表示ライン群２１Ａ（行電極Ｘ1〜Ｘk）及び下側表示ライン群２１Ｂ（行電極Ｘk+1〜Ｘn）に対して、同時に同一のアドレス走査（Ｗ1）が行われる。すなわち、Ｙ1，Ｙ2，Ｙ3，Ｙ4，Ｙ5，Ｙ6，・・・，Ｙ2k-1，Ｙ2k，・・・の順でライン順次走査によるアドレス走査が行われる。

サブフィールドＳＦ４以降のサブフィールドにおいては、上記したアドレス走査Ｗ2A，Ｗ2B，Ｗ1が組み合わされて実行される。例えば、図６に示すように、サブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，ＳＦ７，ＳＦ８，ＳＦ９，ＳＦ１０，・・・のアドレス走査は、それぞれ、Ｗ2B，Ｗ1，Ｗ2A，Ｗ2B，Ｗ1，Ｗ2A，Ｗ2B，Ｗ1，Ｗ2A，Ｗ2B，・・・であるように当該フィールド内において各サブフィールドが順次配列されている。

すなわち、１フィールド内に、２ライン同時走査でアドレス走査を行う２ライン同時アドレス走査（Ｗ2A，Ｗ2B）のサブフィールドと、１ライン走査（線順次走査）を行う１ラインアドレス走査（Ｗ1）のサブフィールドとが含まれている。また、当該２ライン同時アドレス走査（Ｗ2A，又はＷ2B）のサブフィールドが少なくとも２つ連続配置され、当該連続配置された２ライン同時アドレス走査サブフィールドの間に少なくとも１つの１ラインアドレス走査のサブフィールド（Ｗ1）が配置されているように各サブフィールドが設けられていることが好ましい。

本実施例においては、さらに、当該フィールド（第ｊフィールド）の次のフィールドである第（ｊ＋１）フィールドにおいて、２ライン同時アドレス走査（Ｗ2A又はＷ2B）及び１ラインアドレス走査（Ｗ1）の当該フィールド内におけるアドレス走査のサブフィールドの配列が第ｊフィールドと異なるように変更することが好ましい。

なお、２ライン同時走査において対になる偶数走査ライン及び奇数走査ラインのアドレスデータが共に「選択消去」（“１”）に対応する場合にのみ選択消去を行い、何れか一方のアドレスデータのみが「選択消去」に対応する場合は選択消去を行わず、放電セルが「点灯モード」を維持するように設定することが好ましい。

なお、２ラインを同時に走査する場合について説明したが、３つ以上のラインを同時走査する複数ライン同時走査の場合に拡張して適用することもできる。

以上説明したように、上側表示ライン群２１Ａと同時に、下側表示ライン群２１Ｂに対しても並行して、複数ライン同時走査のアドレス走査を行うようにしているので、上記実施例に比べても更にアドレス期間を短縮することができるとともに、画像の乱れや表示の破綻が生じない高輝度で高解像度かつ高精細なディスプレイ装置及び駆動方法を提供することができる。

上記した実施例においては、複数ライン同時アドレス走査のサブフィールドと１ラインアドレス走査のサブフィールドとを１フィールド内に混在させた構成を示した。

本実施例においては、図７に示すように、１のサブフィールド内において１ライン走査のサブフィールドと２ライン同時走査のサブフィールドが混在する構成としている。より具体的には、第ｋサブフィールドＳＦkにおいて、１ライン走査（表示ライン：Ｙ1，Ｙ4，Ｙ7，・・・）及び２ライン同時走査（（Ｙ2，Ｙ3），（Ｙ5，Ｙ6），（Ｙ8，Ｙ9），・・・）が混在しているように構成している。すなわち、走査順で示せば、Ｙ1，（Ｙ2，Ｙ3），Ｙ4，（Ｙ5，Ｙ6），Ｙ7，（Ｙ8，Ｙ9），・・・で走査が行われる。

また、図８に示すように、第ｊサブフィールドＳＦjにおいては、上記した第ｋサブフィールドＳＦkとは１ライン走査及び２ライン同時走査の配列パターンが変更されている。より具体的には、第ｊサブフィールドＳＦjにおいては、１ライン走査（表示ライン：Ｙ3，Ｙ6，Ｙ9，・・・）及び２ライン同時走査（（Ｙ1，Ｙ2），（Ｙ4，Ｙ5），（Ｙ7，Ｙ8），・・・）が混在しているように構成している。すなわち、走査順で示せば、（Ｙ1，Ｙ2），Ｙ3，（Ｙ4，Ｙ5），Ｙ6，（Ｙ7，Ｙ8），Ｙ9，・・・で走査が行われる。

例えば、図７に示す走査パターンのサブフィールドと図８に示す走査パターンのサブフィールドとを１フィールド内において混在させるように構成してもよい。あるいは、図７に示す走査パターンのサブフィールドと図８に示す走査パターンのサブフィールドとを交互に繰り返すように構成してもよい。

かかる構成によって、アドレス期間を短縮することができるとともに、走査の任意性を高めて画像の乱れや表示の破綻を回避することができる。従って、高輝度、高解像度かつ高精細なディスプレイ装置及び駆動方法を提供することができる。

図９は、本発明の実施例４におけるディスプレイ装置５の構成を示すブロック図である。ディスプレイ装置５は、表示デバイスとしてプラズマディスプレイパネル（ＰＤＰ）１０を搭載している。

上記した実施例のディスプレイ装置と異なるのは、ディスプレイ装置５にライン相関検出器３０が設けられている点である。

ライン相関検出器３０は、入力された映像信号に基づいて、表示ライン間のデータの相関度ＣＲを検出する。より具体的には、ライン相関検出器３０は、入力映像信号から列方向の表示データの変動度を検出し、当該変動度が大きい場合には相関度が低く、変動度が小さい場合には相関度が高いことを検出する。そして、かかる相関度ＣＲを駆動コントローラ１５に供給する。

駆動コントローラ１５は、当該相関度ＣＲに基づいて、フィールド内における複数ライン同時走査アドレスによるサブフィールド及び１ライン走査アドレスによるサブフィールドの出現比率及び出現パターン（配列）を確定する。

かかる構成によって、アドレス期間を短縮し、表示階調数を増加させることができるのみならず、入力映像信号に応じた書き込みアドレス制御によって更に効果的に画像の乱れや表示の破綻を回避することができる。従って、高解像度かつ高精細なディスプレイ装置及び駆動方法を提供することができる。

また、ライン相関検出器３０及び駆動コントローラ１５によって、入力映像信号に応じた書き込みアドレス制御を行う構成を上記実施例に適用することが可能である。

例えば、図１０は、本実施例の改変例であって、実施例２に適用した場合のディスプレイ装置５の構成を示すブロック図である。

ライン相関検出器３０は、上側表示ライン群２１Ａ及び下側表示ライン群２１Ｂに対応する映像データについてのそれぞれの相関度ＣＲ１，ＣＲ２を検出する。

駆動コントローラ１５は、当該相関度ＣＲ１，ＣＲ２に基づいて、上側表示ライン群２１Ａ及び下側表示ライン群２１Ｂのそれぞれについて複数ライン同時走査アドレスによるサブフィールド及び１ライン走査アドレスによるサブフィールドの出現比率及び出現パターンを確定する。そして、駆動コントローラ１５は、第１行電極ドライバ１７、第２行電極ドライバ１８及び第１列電極ドライバ１６Ａ、第２列電極ドライバ１６Ｂを制御する。

なお、前述のように、これらドライバ行電極ドライバ１７、１８及び列電極ドライバ１６Ａ、１６Ｂは、上側表示ライン群２１Ａ、下側表示ライン群２１Ｂ及び上側列電極群ＤＡ1〜ＤＡm、下側列電極群ＤＢ1〜ＤＢmのそれぞれに走査パルス又はデータパルスを供給し、上側表示パネル及び下側表示パネルをそれぞれ独立して、また、これらを同時に駆動することができるように構成されている。

なお、ライン相関検出器３０は、入力映像信号の代わりに、画素駆動データ生成回路１２からの画素データに基づいて、相関度ＣＲ又はＣＲ１，ＣＲ２を検出するように構成することができる。

かかる構成によれば、上記実施例に比べても更にアドレス期間を短縮することができるとともに、入力映像信号に応じた書き込みアドレス制御によって効果的に画像の乱れや表示の破綻を回避することができる。

図１１は、本発明の実施例５によるディスプレイ装置５の構成を示すブロック図である。上記した実施例のディスプレイ装置と異なるのは、駆動コントローラ１５にサブフレーム処理器１５Ｂが設けられている点である。

ディスプレイ装置５には、入力映像信号として、例えば、２４Ｈｚ，２５Ｈｚ，３０Ｈｚ等のシネマ信号が入力される。

サブフレーム処理器１５Ｂは、例えば、フレーム周波数が２４Ｈｚの入力シネマ信号から、倍速、３倍速、あるいは４倍速のそれぞれ４８Ｈｚ，７２Ｈｚ，９６Ｈｚのビデオサブフレームを構成する。駆動コントローラ１５は、当該ビデオサブフレームに基づいて、列電極ドライバ１６、第１行電極ドライバ１７及び第２行電極ドライバ１８を制御して、ＰＤＰ１０に表示を行う。ここで、駆動コントローラ１５は、サブフレーム処理器１５Ｂにより形成されたビデオサブフレーム間において、複数ライン同時駆動を用いて表示制御を行う。

図１２は、本実施例におけるＰＤＰの発光駆動フォーマット及びアドレス走査の一例を模式的に示している。以下においては、入力シネマ信号（例えば、24Hz）から２倍速（例えば、48Hz）のビデオサブフレーム、すなわち２つのサブフレーム（第１、第２サブフレーム）が形成されている場合を例に説明する。

図１２において、当該シネマ信号における１フレーム（１フィールド）は第１、第２サブフレームからなる。第１サブフレームにおいては、２ライン同時アドレス走査（Ｗ2A又はＷ2B）及び１ラインアドレス走査（Ｗ1）によるサブフィールドが、例えば実施例１で示した場合（図２）と同様に配列されている。

また、第２サブフレームにおいても、同様に、２ライン同時アドレス走査（Ｗ2A又はＷ2B）及び１ラインアドレス走査（Ｗ1）によるサブフィールドが、例えば実施例１で示した場合（図３）と同様に配列されている。

そして、第２サブフレーム内における２ライン同時アドレス走査のサブフィールド及び１ラインアドレス走査のサブフィールドの配列は、第１サブフレームの配列に対して変更されている。

より詳細には、第１サブフレームにおいて、サブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，・・・のアドレス走査は、それぞれ、Ｗ2A，Ｗ2B，Ｗ1，Ｗ2A，Ｗ2B，Ｗ2A，・・・であるように当該サブフレーム内において順次配列されている。一方、第２サブフレームにおいて、サブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，・・・のアドレス走査は、それぞれ、Ｗ2B，Ｗ1，Ｗ2A，Ｗ2B，Ｗ1，Ｗ1，Ｗ2A，・・・であるように当該サブフレーム内において順次配列されている。すなわち、ビデオサブフレーム間において、複数ライン走査の配列が変更されて駆動される。

従って、アドレス期間を短縮するとともに、画像の乱れや表示の破綻が生じない高解像度かつ高精細なディスプレイ装置及び駆動方法を提供することができる。

図１２の変形例として、第１サブフレームにおいて、サブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，・・・のアドレス走査を、それぞれ、Ｗ2A，Ｗ2B，Ｗ1，Ｗ2A，Ｗ2B，Ｗ1，・・・とし、第２サブフレームにおいて、サブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，・・・のアドレス走査を、それぞれ、Ｗ2B，Ｗ2A，Ｗ1，Ｗ2B，Ｗ2A，Ｗ1，・・・となるようにサブフレーム配列を構成しても良い。

また、第１サブフレームにおいて、サブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，・・・のアドレス走査は、それぞれ、Ｗ2A，Ｗ2B，Ｗ1，Ｗ2B，Ｗ2A，Ｗ1，・・・とし、第２サブフレームにおいて、サブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，・・・のアドレス走査は、それぞれ、Ｗ2B，Ｗ2A，Ｗ1，Ｗ2A，Ｗ2B，Ｗ1，・・・となるようにサブフレーム配列を構成しても良い。

特に、走査ライン数が多い場合、例えば、４Ｋシネマ信号のような縦２１６０画素、横４３２０画素で構成された画像で、フレーム周波数が比較的低い映像を表示する場合には、フリッカ（画面のちらつき）が目立つ場合がある。本実施例によれば、サブフレームを構成し、サブフレーム間において複数ライン駆動の配列を変更しているので、かかる場合に特に効果的である。すなわち、フリッカを有効に回避するとともに、アドレス期間を短縮して、画像の乱れや表示の破綻が生じない高輝度、高解像度かつ高精細なディスプレイ装置及び駆動方法を提供することができる。

図１３は、実施例６の駆動方法を模式的に示す図であり、１フレームにおけるサブフィールド群及び各サブフィールドにおけるアドレス走査を模式的に示している。

本実施例においては、１フレームを構成するサブフィールドは、それぞれが連続配置された複数のサブフィールドからなる複数のサブフィールド群に分けられる。そして、各サブフィールド群において少なくとも１つのサブフィールドは同時アドレスサブフィールドに設定され、かつ少なくとも１のサブフィールド群内において１つのサブフィールドが線順次アドレスサブフィールドに設定される。

より具体的には、図１３に示すように、１のフレーム（第ｊフレームとする）は複数のサブフィールド群ＳＦＧ、例えば第１〜第３サブフィールド群（SFG-1，SFG-2，SFG-3）に分けられる。以下においては、当該１のフレーム（第ｊフレーム）が１０のサブフィールド（ＳＦ１乃至ＳＦ１０）からなる場合を例に説明する。ここで、第１サブフィールド群（SFG-1）、第２サブフィールド群（SFG-2）及び第３サブフィールド群（SFG-3）は、それぞれ連続する複数のサブフィールド第１〜第３サブフィールド（ＳＦ１，ＳＦ２，ＳＦ３）、第４〜第６サブフィールド（ＳＦ４，ＳＦ５，ＳＦ６）及び第７〜第１０サブフィールド（ＳＦ７，ＳＦ８，ＳＦ９，ＳＦ１０）から構成されている。

当該第ｊフレームにおいて少なくとも１のサブフィールド群、例えば第１サブフィールド群（SFG-1）内において１つのサブフィールド（例えば、第２サブフィールドＳＦ２）が線順次アドレスサブフィールド（Ｗ1）に設定されている。また、第２及び第３サブフィールド群は、当該サブフィールド群におけるサブフィールドＳＦ４〜ＳＦ６、ＳＦ７〜ＳＦ１０が同時アドレスサブフィールド（Ｗ2A又はＷ2B）であるように設定されている。なお、第２及び第３サブフィールド群は、当該サブフィールド群において少なくとも１つのサブフィールドが同時アドレスサブフィールドであるように設定されていてもよい。

本実施例においては、１フレームが１０のサブフィールドから構成されている点を除いて、図３に示す発光駆動パターンと同様な駆動制御によって階調表示がなされる場合を示している。具体的には、サブフィールドＳＦ１〜ＳＦ１０の表示輝度の比率がＳＦ１：ＳＦ２：ＳＦ３：・・・：ＳＦ１０＝１：２：４：７：・・・：４０であるように設定されている。つまり、１フレーム内において、先頭のサブフィールド（ＳＦ１）の階調が最小（最小階調）で、後続するサブフィールドの階調が順次増大し、最後のサブフィールド（ＳＦ１０）の階調が最大（最大階調）であるように設定されている。

換言すれば、当該フレームにおいて、第１サブフィールド群（SFG-1：ＳＦ１〜ＳＦ３）は低階調表示を担うサブフィールド群であり、第２サブフィールド群（SFG-2：ＳＦ４〜ＳＦ６）は中階調表示を担うサブフィールド群であり、第３サブフィールド群（SFG-3：ＳＦ７〜ＳＦ１０）は高階調表示を担うサブフィールド群である。そして、本実施例においては、最低階調表示を担うサブフィールド群（SFG-1）が線順次アドレスサブフィールド（Ｗ1）を含むように設定されている。また、図１３においては、第１サブフィールド群（SFG-1）のみが線順次アドレスサブフィールド（Ｗ1）を含み、第２及び第３サブフィールド群（SFG-2，SFG-3）の各サブフィールドが同時アドレスサブフィールドであるように設定した場合を示したが、第２サブフィールド群及び／又は第３サブフィールド群が線順次アドレスサブフィールド（Ｗ1）を含むように設定することも可能である。

なお、本実施例においては、当該フレームにおいて先頭のサブフィールドから階調が順次増大する場合について説明したが、これに限らない。各サブフィールド群（SFG）の階調、すなわちサブフィールド群内のサブフィールドの階調の総和に基づいて、最低階調表示のサブフィールド群が線順次アドレスサブフィールド（Ｗ1）を含むように設定されていればよい。例えば、時間軸方向で２番目のサブフィールド群（第２サブフィールド群：SFG-2）の階調、すなわち第２サブフィールド群内のサブフィールドの階調の総和が他のサブフィールド群の階調（サブフィールドの階調の総和）よりも小さく、低階調であるように設定した場合では、最低階調表示サブフィールド群である第２サブフィールド群が線順次アドレスサブフィールド（Ｗ1）を含むように設定することができる。

本実施例の改変例として、中間の階調表示を担うサブフィールド群が、線順次アドレスサブフィールド（Ｗ1）を含むように設定されていてもよい。かかる場合の一例を図１４に示す。当該フレームにおいて、先頭のサブフィールド（ＳＦ１）の階調が最小で、後続するサブフィールドの階調が順次増大するように設定されている点、及び第１、第２及び第３サブフィールド群（SFG-1，SFG-2，SFG-3）がそれぞれ低階調表示、中階調表示及び高階調表示を担うサブフィールド群である構成は上記した場合と同様である。

本改変例においては、第２サブフィールド群（SFG-2）の１つのサブフィールド（例えば、当該フレームの第５サブフィールドＳＦ５）が線順次アドレスサブフィールド（Ｗ1）に設定されている。また、第１及び第３サブフィールド群は、当該サブフィールド群におけるサブフィールドＳＦ１〜ＳＦ３、ＳＦ７〜ＳＦ１０が同時アドレスサブフィールド（Ｗ2A又はＷ2B）であるように設定されている。なお、図１４においては、中間の階調表示を担う第２サブフィールド群（SFG-2）のみが線順次アドレスサブフィールド（Ｗ1）を含むように設定した場合を示したが、第１サブフィールド群及び／又は第３サブフィールド群が線順次アドレスサブフィールド（Ｗ1）を含むように設定してもよい。

以上説明したように、１フレームを構成するサブフィールドを複数のサブフィールド群に分け、低階調表示又は中階調表示を担うサブフィールド群が、線順次アドレスサブフィールド（Ｗ1）を含むように構成している。かかる構成により、画像の絵柄などの画像の種類に応じて画像の乱れや表示の破綻が生じない高解像度かつ高精細な表示を行うことができる。例えば、文字や直線部分等を含む画像、特に細かな文字や斜め線などを含む画像において、当該文字や線の周辺部がぎざぎざ（ジャギー）になるという問題を回避することができる。このような場合、当該画像の絵柄、種類に応じて低階調表示及び／又は中階調表示を担うサブフィールド群において線順次アドレスを行うように設定することによって画像の乱れを回避することができる。

図１５は、実施例７の駆動方法を模式的に示す図である。本実施例においては、１フレーム内の最低階調表示を担うサブフィールドを含む２つ以上のサブフィールドを同時アドレスサブフィールドに設定すると共に、最低階調表示を担う同時アドレスサブフィールドにおいて同時走査する表示ライン数を他の同時アドレスサブフィールドにおいて同時走査する表示ライン数よりも大に設定している。

より詳細には、図１５に示すように、１フレーム内の最低階調表示を担うサブフィールド（ＳＦ１）と、例えばサブフィールドＳＦ３，ＳＦ４，ＳＦ６，・・・等を同時アドレスサブフィールドに設定している。そして、当該同時アドレスサブフィールドは、上記実施例において説明した２ライン同時アドレス走査（Ｗ2A又はＷ2B）が行われるサブフィールドに設定されている。

一方、当該最低階調表示を担うサブフィールド（ＳＦ１）においては、同時走査する表示ライン数が当該２ライン同時アドレスサブフィールド（ＳＦ３，ＳＦ４，ＳＦ６，・・・）よりも大であるように設定されている。具体的には、本実施例においては、当該最低階調表示サブフィールド（ＳＦ１）において、ｐライン同時アドレス走査（Ｗp）、例えば、４ライン同時アドレス走査（ｐ＝４：Ｗ4）が行われるように設定されている。

具体的には、例えば、第１〜第４走査ラインＹ1−Ｙ4を一群（１走査）としてアドレス走査が行われ、第５走査ラインＹ5以降の走査ラインについても、４走査ラインを一群としてアドレス走査が行われる。かかる手順を１走査毎に簡潔に表記すれば、（Ｙ1，Ｙ2，Ｙ3，Ｙ4），（Ｙ5，Ｙ6，Ｙ7，Ｙ8），・・・（Ｙ2k-3，Ｙ2k-2，Ｙ2k-1，Ｙ2k），・・・となる。かかる手順によって、最低階調表示を担うサブフィールド（ＳＦ１）の４ライン同時アドレス走査（Ｗ4）が行われる。そして、図１５に示す場合では、第２，第５，第８サブフィールドＳＦ２，ＳＦ５，ＳＦ８において線順次アドレス走査（Ｗ1）が行われ、他のサブフィールドでは２ライン同時アドレス走査（Ｗ2A又はＷ2B）が行われる。

なお、ＰＤＰ１０の全走査ライン数（Ｎ）が４の倍数ではない場合には、その一部（Ｎ／４の剰余）の走査ラインについて、１ライン、２ライン又は３ラインを１走査としたアドレス走査を行うようにすることができる。また、ｐライン同時アドレス走査（Ｗp）の場合においても同様である。

本実施例においては、最低階調表示サブフィールドについて４ラインを１走査とした場合について説明したが、８ラインを１走査とした場合（８ライン同時アドレス）など、画像の絵柄などに応じて同時走査のライン数を適宜設定することができる。

かかる構成により、画像の絵柄などの画像の種類に応じて画像の乱れや表示の破綻が生じない高解像度かつ高精細な表示を行うことができる。例えば、特に中、高階調部分が占める割合が比較的高くかつ低階調部分が高い周波数成分を含まない画像において、アドレス期間を短縮して発光期間に充てることができる期間を長くすることが可能であるとともに、画像の乱れや表示の破綻が生じない高輝度、高解像度かつ高精細なディスプレイ装置及び駆動方法を提供することができる。

以下に本発明の実施例８について説明する。上記した実施例４において、ディスプレイ装置５にライン相関検出器３０が設けられ、表示ライン間のデータの相関度ＣＲに基づいて、フレーム内における複数ライン同時アドレスサブフィールド及び線順次アドレスサブフィールドの出現比率及び出現パターン（配列）を変更する構成について説明した。

当該ライン相関度ＣＲに応じた走査制御はこれに限らない。すなわち、当該ライン相関度ＣＲに応じて、同時アドレスサブフィールドにおいて同時走査される表示ラインの組み合わせを変更するように構成することができる。

より具体的には、あるフレーム（第ｊフレーム）の第ｋサブフィールドＳＦkにおいて、表示ライン（Ｙ2k-1，Ｙ2k）を対として２ライン同時アドレス（Ｗ2B）が行われるよう設定されている場合、検出されたライン相関度ＣＲに基づいて、表示ラインの対を（Ｙ2k，Ｙ2k+1）に変更して２ライン同時アドレス（Ｗ2A）を行うように走査制御の変更がなされる。尚、かかる表示ラインの組み合わせの変更は、サブフィールド期間中、又は１のサブフィールドから次のサブフィールドへの移行ごとに行われてもよい。

あるいは、実施例３において説明したように、サブフィールド内において１ライン走査と複数ライン同時走査が混在する構成とした場合にも適用することができる。すなわち、実施例３においては、１フレーム内において、図７に示す走査パターンのサブフィールドと図８に示す走査パターンのサブフィールドとを混在させる構成について説明した。

本実施例においては、当該１ライン走査及び複数ライン同時走査の配列パターンを、サブフィールド期間中、又は１のサブフィールドから次のサブフィールドへの移行ごとにライン相関度ＣＲに基づいて変更される。

かかる構成により、画像の絵柄、静止画／動画などの画像の種類に応じて画像の乱れや表示の破綻が生じない高解像度かつ高精細な表示を行うことができる。また、アドレス期間を短縮することができるとともに、走査の任意性を高めて画像の乱れや表示の破綻を回避することができる。従って、高輝度、高解像度かつ高精細なディスプレイ装置及び駆動方法を提供することができる。

なお、上記実施例においては、画素データの書き込み方法として、予め全ての放電セル内に壁電荷を形成させておき、画素データに応じて選択的に各放電セル内に残存する壁電荷を消去する、いわゆる選択消去アドレス法を採用した場合について述べた。

しかしながら、本発明は、画素データの書込方法として、画素データに応じて選択的に各放電セル内に壁電荷を形成させるようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。

また、上記した実施例においては、プラズマディスプレイパネル（ＰＤＰ）を有するディスプレイ装置の場合を例に説明したがこれに限らない。液晶パネル等のディスプレイパネルを有するディスプレイ装置についても同様に適用することが可能である。

上記した実施例は適宜組み合わせて適用することができる。また、上記した実施例において示した数値等は例示に過ぎない。

実施例１のディスプレイ装置の構成を示すブロック図である。 実施例１におけるＰＤＰの発光駆動フォーマット及びアドレス走査の一例を模式的に示す図である。 画素データに変換処理を行うことによって得られる画素駆動データＧＤ、これに対応する階調、放電セルの発光駆動パターン、当該発光駆動パターンによる表示輝度の一例を示す図である。 第（ｊ＋１）フレームにおける発光駆動フォーマット及びアドレス走査を模式的に示す図であり、２ライン同時アドレス走査（Ｗ2A又はＷ2B）及び１ラインアドレス走査（Ｗ1）の当該フレームにおける配列が第ｊフレームに対して変更されている。 実施例２におけるディスプレイ装置の構成を示すブロック図である。 実施例２におけるＰＤＰの発光駆動フォーマットの一例を模式的に示す図である。 １のサブフィールド内において１ライン走査と２ライン同時走査が混在する構成とされている場合のサブフィールドを示す図である。 図７に示すとは異なるパターンで１ライン走査と２ライン同時走査が行われる場合のサブフィールドを示す図である。 実施例４におけるディスプレイ装置の構成を示すブロック図であり、ライン相関検出器が設けられている。 実施例４の改変例であって、ライン相関検出器は上側表示ライン群及び下側表示ライン群対応する映像データについてのそれぞれの相関度ＣＲ１，ＣＲ２を検出する。 実施例５にディスプレイ装置の構成を示すブロック図であり、駆動コントローラにサブフレーム処理器が設けられている。 実施例５のサブフレームにおける発光駆動フォーマット及びアドレス走査を模式的に示す図である。 実施例６において、フレームにおけるサブフィールド群及び各サブフィールドにおけるアドレス走査を模式的に示す図である。 実施例６の改変例における駆動方法を模式的に示す図であり、１フレームにおけるサブフィールド群及び各サブフィールドにおけるアドレス走査を模式的に示している。 実施例７における各サブフィールドのアドレス走査について模式的に示す図である。

符号の説明

５ ディスプレイ装置
１０，２０ ＰＤＰ
１２ 画素駆動データ生成回路
１５ 駆動コントローラ
１５Ｂ サブフレーム処理器
１６ 列電極ドライバ
１６Ａ 第１列電極ドライバ
１６Ｂ 第２列電極ドライバ
１７ 第１行電極ドライバ
１８ 第２行電極ドライバ
２１Ａ 上側表示ライン群
２１Ｂ 下側表示ライン群
３０ ライン相関検出器
Ｗ2A，Ｗ2B ２ライン同時アドレス走査
Ｗ1 １ラインアドレス走査
Ｗｐ ｐライン同時アドレス走査

Claims (19)

1. 表示ラインに対応する複数の走査線と前記走査線に交差して配列された複数のデータ線との交差部に表示セルが形成されたディスプレイパネルを、映像信号の各フレームを構成する複数のサブフィールド毎に駆動するディスプレイパネルの駆動方法であって、
   前記複数のサブフィールドの少なくとも１つのサブフィールドを同時アドレスサブフィールドと設定するとともに、前記同時アドレスサブフィールドの直前又は直後に現れる少なくとも１つのサブフィールドを線順次アドレスサブフィールドと設定する設定ステップと、
   前記同時アドレスサブフィールドについて同時アドレス走査を実行し、前記線順次アドレスサブフィールドについて線順次アドレス走査を実行する実行ステップと、を有することを特徴とする駆動方法。
2. 前記設定ステップにおける設定を、前記映像信号のフレーム毎に変更することを特徴とする請求項１記載の駆動方法。
3. 前記同時アドレスサブフィールド毎に同時走査における表示ラインの組み合わせを変更することを特徴とする請求項１記載の駆動方法。
4. 前記映像信号の表示ライン間のデータ相関度を検出し、当該データ相関度に基づいて、１フレーム内における前記設定ステップにおける設定を変更することを特徴とする請求項１記載の駆動方法。
5. 前記複数の走査線を列方向に２分割した上側表示ライン群及び下側表示ライン群を独立してアドレス走査することを特徴とする請求項１記載の駆動方法。
6. 前記上側表示ライン群及び前記下側表示ライン群を同時にアドレス走査することを特徴とする請求項１記載の駆動方法。
7. 前記サブフィールドは、前記フレーム内において、先頭サブフィールドから順に点灯期間が大となるように配列され、かつ、階調レベルが増大するに従って先頭サブフィールドから順に点灯状態となることを特徴とする請求項１記載の駆動方法。
8. 前記同時アドレスサブフィールドは、複数表示ラインの同時走査及び１ライン走査を含むアドレス走査によりアドレス走査を行うことを特徴とする請求項１記載の駆動方法。
9. 前記ディスプレイパネルはプラズマディスプレイパネルであって、前記サブフィールドは、前記サブフィールドのサスティンパルス数が先行するサブフィールドの発光回数以上であるように各サブフィールドにおけるサスティンパルス数が割り当てられており、かつ、階調レベルが増大するに従って先頭サブフィールドから順に発光状態となることを特徴とする請求項１記載の駆動方法。
10. 前記ディスプレイパネルはプラズマディスプレイパネルであって、前記同時アドレス走査及び前記線順次アドレス走査は選択消去法に基づくことを特徴とする請求項１記載の駆動方法。
11. 前記同時アドレスサブフィールドにおいて、走査される複数の走査線に対応するデータの全てが選択消去を指定する信号に対応するときにのみ当該選択消去指定信号が前記データ線に供給されることを特徴とする請求項１０記載の駆動方法。
12. 前記フレームを複数のサブフレームに分割するフレーム分割ステップを有し、前記設定ステップは前記サブフレームの各々のサブフィールドの少なくとも１つのサブフィールドを同時アドレスサブフィールドと設定するとともに、前記同時アドレスサブフィールドの直前又は直後に現れる少なくとも１つのサブフィールドを線順次アドレスサブフィールドと設定することを特徴とする請求項１記載の駆動方法。
13. 前記設定ステップにおける設定を、前記サブフレーム毎に変更することを特徴とする請求項１２記載の駆動方法。
14. 前記設定ステップは、前記線順次アドレスサブフィールドの前後に前記同時アドレスサブフィールドが配置されるように１フレーム内のサブフィールド配置を設定することを特徴とする請求項１に記載の駆動方法。
15. 前記設定ステップは、１フレームを構成するサブフィールドを、それぞれが連続配置された複数のサブフィールドからなる複数のサブフィールド群に分け、各サブフィールド群において少なくとも１つのサブフィールドを同時アドレスサブフィールドに設定しかつ少なくとも１のサブフィールド群内において１つのサブフィールドを線順次アドレスサブフィールドに設定することを特徴とする請求項１に記載の駆動方法。
16. 前記複数のサブフィールド群は低階調表示を担うサブフィールド群及び高階調表示を担うサブフィールド群からなり、前記少なくとも１のサブフィールド群は前記低階調表示を担うサブフィールド群であることを特徴とする請求項１５に記載の駆動方法。
17. 前記複数のサブフィールド群は低階調表示を担うサブフィールド群、中階調表示を担うサブフィールド群及び高階調表示を担うサブフィールド群からなり、前記少なくとも１のサブフィールド群は前記中階調表示を担うサブフィールド群であることを特徴とする請求項１５に記載の駆動方法。
18. 前記設定ステップは、１フレーム内の最低階調表示を担うサブフィールドを含む２つ以上のサブフィールドを同時アドレスサブフィールドに設定すると共に前記最低階調表示を担うアドレスサブフィールドにおいて同時走査する表示ライン数を他の同時アドレスサブフィールドにおいて同時走査する表示ライン数よりも大に設定することを特徴とする請求項１記載の駆動方法。
19. 前記映像信号の表示ライン間のデータ相関度を検出するステップを有し、前記設定ステップは前記データ相関度に応じて、前記同時アドレスサブフィールドにおいて同時走査される表示ラインの組合せを変更することを特徴とする請求項１に記載のディスプレイパネルの駆動方法。

Images