[go: up one dir, main page]

JP2008098608A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008098608A
JP2008098608A JP2007205221A JP2007205221A JP2008098608A JP 2008098608 A JP2008098608 A JP 2008098608A JP 2007205221 A JP2007205221 A JP 2007205221A JP 2007205221 A JP2007205221 A JP 2007205221A JP 2008098608 A JP2008098608 A JP 2008098608A
Authority
JP
Japan
Prior art keywords
adhesive layer
chip
semiconductor device
wiring board
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007205221A
Other languages
English (en)
Inventor
Osamu Yamazaki
修 山崎
Isao Ichikawa
功 市川
Naoya Saeki
尚哉 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2007205221A priority Critical patent/JP2008098608A/ja
Publication of JP2008098608A publication Critical patent/JP2008098608A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】基板デザインに依存せず簡便にボイドを消滅でき、また、この際に接着剤の巻き上がりも起こらない半導体装置の製造方法を提供することにある。
【解決手段】本発明に係る半導体装置の製造方法は、チップと未硬化の接着剤層とが積層された配線基板を加熱して、前記未硬化の接着剤層を硬化させて半導体装置を製造する方法であって、前記硬化前に、前記チップと未硬化の接着剤層とが積層された配線基板を常圧に対し０．０５ＭＰａ以上の静圧により加圧する静圧加圧工程を含むことを特徴とする。
【選択図】図１

Description

本発明は、半導体装置を製造する方法に関する。より詳しくは、本発明は、チップと未硬化の接着剤層とが積層された配線基板を加熱して、上記未硬化の接着剤層を硬化させて半導体装置を製造する方法に関する。
従来、半導体装置は、液状またはフィルム状の熱硬化性の接着剤によってチップと配線基板とがダイボンドされ（ダイボンディング工程）、続いてワイヤーボンディング工程、モールディング工程を経て製造されている（図４、Ｖ〜VII）。チップ２と配線基板４と
を未硬化の接着剤層３を介して積層する際に、接着剤中にボイド５が存在したり、接着剤のチップ側または配線基板側の界面にボイド６が存在したりする場合がある（図４）。これらのボイドはダイボンディング工程後にも消滅せずに存在する（図４）。特に、液状の接着剤を用いた場合は接着剤中にボイドが見られることが多く、また、フィルム状の接着剤を用いた場合は、接着力不足や被着面の凹凸への追従性不足のため、上記界面にボイドが存在することが多い。
しかしながら、このようなボイドは、半導体装置の信頼性評価においてパッケージクラックの起点となるため、ボイドをなくす必要があった。
これに対して、液状の接着剤であれば塗布時の低い粘度により、フィルム状の接着剤であればダイボンド時の弾性率の低減化により、あるいは、ダイボンド条件の最適化により、配線基板の凹凸に追従させることが試みられている（特許文献１）。
国際公開第２００５／００４２１６号パンフレット
液状またはフィルム状の接着剤を用いた場合、上記の方法によりボイドを減らせるが、低粘度あるいは低弾性率化すると、ダイボンド時にチップ端面へ接着剤がはみ出す不具合が発生する。特に近年の薄型化されたチップにおいては、そのはみ出した接着剤がチップ回路面に巻き上がり、ワイヤーパッドを汚染して、ワイヤー接合強度を低下させるという問題がある。
また、特にフィルム状の接着剤を用いた場合、上記界面に存在するボイドの発生については、基板デザインにも依存する。このため、基板デザインが変更になるたびに配合変更による粘度コントロールや弾性率の低下、あるいはダイボンド条件の見直し、最適化を行わなければならず、その扱いも困難である。特に近年の高密度な配線基板においては、凹凸の段差が大きく、その段差を埋めるべくダイボンドを行うのはかなり困難である。
したがって、本発明の目的は、基板デザインに依存せず、ボイドのない半導体装置が簡便に製造できる方法を提供することであり、さらに、この際に接着剤の巻き上がりも見られない半導体装置が製造できる方法を提供することにある。
本発明者らは鋭意研究した結果、特定の静圧加圧工程により上記課題を解決できることを見出し、本発明を完成するに至った。
すなわち、本発明に係る半導体装置の製造方法は、
チップと未硬化の接着剤層とが積層された配線基板（チップが未硬化の接着剤層を介して積層された配線基板）を加熱して、上記未硬化の接着剤層を硬化させて半導体装置を製
造する方法であって、
上記硬化前（上記硬化が完了する前）に、上記チップと未硬化の接着剤層とが積層された配線基板を常圧に対して０．０５ＭＰａ以上の静圧により加圧する静圧加圧工程を含むことを特徴とする。
また、上記静圧加圧工程による加圧状態のまま、上記チップと未硬化の接着剤層とが積層された配線基板を加熱して上記未硬化の接着剤層を硬化する熱硬化工程をさらに含むことが好ましい。
本発明に係る半導体装置の製造方法によれば、チップと配線基板とを未硬化の接着剤層により積層する際は、通常通りの条件で行うことができ、その後の静圧加圧工程により基板デザインに依存せず簡便にボイドを消滅できる。また、この静圧加圧工程においては静圧により加圧するため、接着剤の巻き上がりも起こらない。
以下、本発明について具体的に説明する。
本発明に係る半導体装置の製造方法では、チップ２と未硬化の接着剤層３とが積層（ダイボンド）された配線基板１（チップ２が未硬化の接着剤層３を介して積層された配線基板１。以下同様。）を加熱して、上記未硬化の接着剤層３を硬化させて半導体装置を製造する（図１）。なお、最終的にはこの接着剤層は充分に硬化されている。
チップ２としては、半導体ウェハを回路ごとに個別に切断して得られたチップを用いる。また、配線基板４としては、例えば金属からなるリードフレーム、有機材料または無機材料からなる基板、または金属および有機材料または無機材料からなる積層基板などが用いられる。また、本発明において、マルチスタック型半導体装置を製造する場合は、相対的に下側に位置するチップも配線基板とみなす。
未硬化の接着剤層３は、フィルム状または液状の接着剤から形成される。好ましくはフィルム状の接着剤から形成される。本発明に用いられる接着剤は熱硬化性の接着剤であり、熱硬化性樹脂を含んでいればよい。熱硬化性樹脂は、たとえば、エポキシ、フェノキシ、フェノール、レゾルシノール、ユリア、メラミン、フラン、不飽和ポリエステル、シリコーンなどであり、適当な硬化剤及び必要に応じて添加される硬化促進剤と組み合わせて用いられる。このような熱硬化性樹脂は種々知られており、本発明においては特に制限されることなく公知の様々な熱硬化性樹脂が用いられる。また、熱硬化性の接着剤としては、常温で粘着性を有する粘接着剤であってもよい。粘接着剤とは、初期状態において常温で粘着性を示し、加熱のようなトリガーにより硬化し強固な接着性を示す接着剤をいう。常温で粘着性を有する粘接着剤としては、たとえば常温で感圧接着性を有するバインダー樹脂と、上記のような熱硬化性樹脂との混合物が挙げられる。常温で感圧接着性を有するバインダー樹脂としては、たとえばアクリル樹脂、ポリエステル樹脂、ポリビニルエーテル、ウレタン樹脂、ポリアミド等が挙げられる。
本発明において、接着剤層３としてフィルム状の接着剤を使用する場合は、例えば、フィルム状の接着剤層が設けられたダイシング・ダイボンディングシートが用いられる。ダイシング・ダイボンディングシートは、基材フィルム上に前述した組成のフィルム状の接着剤層が剥離可能に積層した構成を有する。ダイシング・ダイボンディングシートの基材フィルムとフィルム状の接着剤層との剥離性を制御するため、フィルム状の接着剤層を形成する接着剤の組成中にウレタン系アクリレートオリゴマーなどのエネルギー線硬化性樹脂をさらに配合することが好ましい。エネルギー線硬化性樹脂を配合すると、エネルギー線照射前は基材とよく密着し、エネルギー線照射後は基材から剥離しやすくなるという効
果を付与できる。
ダイシング・ダイボンディングシートに形成されるフィルム状の接着剤層の厚みは、接着する配線基板の凹凸の高さ形状等によって異なるが、通常３〜１００μｍ、好ましくは１０〜５０μｍである。
また、本発明において接着剤層３として液状の接着剤を使用する場合は、例えば、前述したフィルム状の接着剤層の組成からバインダー樹脂を除いた熱硬化性樹脂とその硬化剤からなる配合の液状（ペースト状）接着剤が用いられる。
次に、本発明の半導体装置の製造方法について、ダイシング・ダイボンディングシート（フィルム状の接着剤）を使用した場合の具体例について説明する。
本発明において、ダイシング・ダイボンディングシートを使用する場合、例えば、（１）ダイシング工程、（２）ダイボンド工程、（３）静圧加圧工程、（４）熱硬化工程、（５）組立工程の各工程を経て半導体装置が製造される。
（１）ダイシング工程は、シリコン等からなるウェハにダイシング・ダイボンディングシートを貼着して、ウェハと未硬化の接着剤層をともにダイシングする工程である。この工程により、片面に未硬化の接着剤層を有するチップが得られる。ダイシング・ダイボンディングシートがエネルギー線硬化性を有する場合は、ダイシング工程前あるいはダイシング工程後にエネルギー線を照射し、基材フィルムとの密着性を低下させておく。ダイシング・ダイボンディングシートを貼着する条件によっては、チップと未硬化の接着剤層との界面にボイドが形成される場合がある。
（２）ダイボンド工程は、ダイシング・ダイボンディングシートの基材フィルムと未硬化の接着剤層３の界面で剥離（ピックアップ）を行い、分離された未硬化の接着剤層を有するチップを配線基板のチップ搭載部に積層（ダイボンド）する工程である。この工程により、チップ２と未硬化の接着剤層３とが積層された配線基板１が得られる。ダイボンドの条件（圧力、温度、時間等）によっては、未硬化の接着剤層３と配線基板４との界面にボイド６が形成される場合がある(図１)。
（３）静圧加圧工程は、未硬化の接着剤層が充分に硬化される前に、ダイボンドされた配線基板の全方位から均等に加圧（静圧加圧）を行う工程である（図１、Ｉ）。本発明における加圧条件は、常圧に対し０．０５ＭＰａ以上であり、好ましくは常圧に対し０．１〜１．０ＭＰａである。すなわち、常圧に比較して０．０５ＭＰａ以上大きな圧力、好ましくは０．１〜１．０ＭＰａ大きな圧力を印加する。
静圧加圧工程には、具体的には、以下のような態様が挙げられる。まず、未硬化状態の接着剤層３がダイボンドされた配線基板１を上記静圧により加圧する（図１、Ｉ）。この静圧による加圧により、接着剤層３とチップ２との間に発生したボイド（図示せず）または接着剤層３と配線基板４との間に発生したボイド６が消滅する。配線基板４が微細で高低差が大きな回路デザインであったとしても、この静圧加圧工程を行えば、接着剤層３と配線基板４との界面に生じたボイド６も消滅させられる。このように、チップ２と配線基板４とを未硬化の接着剤層３により積層する際の条件を特別に制御することなく、簡便にボイド６を消滅できる。また、この静圧加圧工程においては静圧による加圧であるため、接着剤層のみが加圧されず、接着剤の巻き上がりも起こらない。
印加する圧力が上記範囲にあると、効率的にボイドの消滅が促されるとともに、汎用の加圧装置、耐圧防爆設備が使用でき、生産ラインをコンパクトにできる。また、設定圧力までの時間をほとんど要しない点で好ましい。
また、圧力を印加する時間は、好ましくは１〜１２０分、より好ましくは５〜９０分である。
静圧加圧装置としては、ダイボンドされた配線基板１に静圧が印加できれば特に制限されないが、好ましくは、オートクレーブ（コンプレッサー付き耐圧容器）などにより行われる。ところで、オートクレーブなど一定容積内で圧力が加えられると雰囲気温度の上昇が起こる。半導体装置の安定生産を行うためには温度を一定に保つことが好ましいため、未硬化の接着剤層３が硬化しない程度の温度に制御してもよい。また、温度を上げることにより、接着剤層が流動化して発生したボイドが動きやすくなり、消滅しやすくなることも期待できる。このような温度としては、接着剤層３を形成する接着剤の組成によって適宜設定されるが、例えば、３０〜１２０℃程度である。
（４）熱硬化工程は、ダイボンドされた配線基板１の接着剤層３を加熱して未硬化状態から充分な硬化状態にする工程である（図１、II）。なお、本明細書において、未硬化状態とは、接着剤の硬化反応が進行していない状態にあることをいう。充分な硬化状態、すなわち、硬化が完了した状態とは、反応が進行し、接着剤が変形できない状態にあることをいう。（３）静圧加圧工程でボイドが消滅したダイボンドされた配線基板１を加圧装置から開放し、大気圧下で使用する加熱装置に投入する。これにより、未硬化の接着剤層３を硬化させて硬化した接着剤層８とし、半導体装置のダイボンド用接着剤として必要な接着性能が与えられる。この状態におけるダイボンドされた配線基板は、（３）静圧加圧工程の状態を維持しており、接着剤層８の両側の界面にはボイドが存在せず、チップ２と配線基板４とが強固に接着されている。
加熱温度及び加熱時間は、接着剤層が充分に硬化できれば特に制限されず、接着剤組成に依存する。加熱温度は、好ましくは、１００〜２００℃、より好ましくは１２０〜１６０℃であり、加熱時間は、好ましくは１５〜３００分、より好ましくは３０〜１８０分である。
熱硬化を行うための加熱装置としては、特に制限はなく、従来使用される熱硬化装置（オーブン）がそのまま使用できる。
（５）組立工程は、接着剤層の熱硬化が行われたダイボンドされた配線基板を半導体装置に組立加工する工程である。例えば、図１に示す工程のようにワイヤー９を結線するワイヤーボンディング工程、封止樹脂１１を用いたモールディング工程などが行われる（図１、III、IV）。このようにして半導体装置１０が製造される。本発明の製造方法によっ
て得られた半導体装置１０は、接着剤層の界面にボイドが存在しないため、信頼性評価においてパッケージクラックが生じない。
以上、（３）静圧加圧工程の後に常圧に戻してから（４）熱硬化工程を行う半導体装置を製造する方法について説明したが、本発明に係る半導体装置の製造方法は、（３）静圧加圧工程において、静圧加圧状態のまま、上記未硬化の接着剤層３を加熱して硬化する熱硬化工程を行う製造方法でもよい。
具体的には、静圧加圧工程を行ってボイドを消滅させるとともに、加圧下におきながら熱硬化工程を行って接着剤層３を充分に硬化させた後に、静圧加圧工程と熱硬化工程とを同時に終了する態様であってもよい。この場合は、熱硬化が行われるような高温で発生すると考えられる接着剤層中のボイドを、発生すると同時に静圧加圧により消滅させられると考えられるので好ましい。最終的に、半導体装置は接着剤層中にも界面にもボイドが存在せず、充分に接着剤が硬化した状態となり、チップと配線基板とが強固に接着される。
本態様における加圧条件は、常圧に対し０．０５ＭＰａ以上、好ましくは０．１〜１．
０ＭＰａであり、加熱温度は、接着剤層が充分に硬化できれば特に制限されないが、好ましくは、１００〜２００℃、より好ましくは１２０〜１６０℃である。
また、加圧および加熱時間は、ボイドが消滅でき、接着剤層が充分に硬化できれば特に制限されないが、好ましくは１５〜３００分、より好ましくは３０〜１８０分である。
また、熱硬化工程を２段階に分けて、第１段階を接着剤層を硬化させない加熱条件とし、第２段階を接着剤層を硬化させる加熱条件とする態様であっても良い。この場合、第１段階の加熱条件は、例えば、加熱温度が３０〜１２０℃程度であり、加熱時間は、好ましくは１〜１２０分、より好ましくは５〜９０分である。また、第２段階の加熱条件は、例えば、加熱温度が１２０〜２００℃であり、加熱時間は、好ましくは１５〜３００分、より好ましくは３０〜１８０分である。
また、本発明の半導体装置の製造方法においては、接着剤層３として液状（ペースト状）の接着剤が使用されても良い。液状の接着剤を使用する場合は、前述の（１）ダイシング工程において、ダイシング・ダイボンディングシートの代わりにダイボンド機能のない通常のダイシングシートが使用され、ウエハがチップ化される。（２）ダイボンド工程でチップをピックアップした後、液状接着剤を塗布した配線基板にダイボンドを行う。（３）静圧加圧工程、（４）熱硬化工程及び（５）組み立て工程は、前述の態様と同様の方法で行うことができる。ダイボンドされた配線基板の取扱いを行い易くするため、（３）静圧加圧工程の前で液状の接着剤を半硬化（Ｂステージ化）させる加熱工程を加えても良い。なお、液状の接着剤を用いた場合は、ダイボンド工程で接着剤層３中にボイド５が存在していても、静圧加圧工程によってボイド５が消滅できる（図４参照）。
本発明の製造方法によって得られる半導体装置の構成は前述の態様のものに限定されず、種々の構成の半導体装置の製造に適用できる。
例えば、本発明の半導体装置の製造方法は、マルチスタック型の半導体装置の製造に適用してもよい。すなわち、相対的に上部を構成するチップ２２と、ワイヤーが結線されていてもよい相対的に下部を構成するチップ２５（配線基板）とを未硬化の接着剤層２３を介して積層するチップどうしのダイボンド工程に用いても良い（図２）。このような半導体装置は、図２のように上部と下部のサイズが同じセイムサイズスタック型半導体装置であっても良いし、サイズの異なる階段状のマルチスタック型半導体装置であっても良い。さらに、接着剤層２３が、結線されたワイヤーを埋め込む形で積層されたセイムサイズスタック型半導体装置であっても良く、この場合、本発明によれば、ワイヤーの周辺に発生するボイドを消滅できるのでより好ましい。
このようなマルチスタック型半導体装置の製造方法は、前述の態様において下部のチップ２５を配線基板１の代わりとすることにより達成できる。
また、本発明の半導体装置の製造方法は、図３に示すように、フリップチップ型の半導体装置に用いてもよい。この場合、フリップチップボンドに用いられるアンダーフィル材が未硬化の接着剤層に相当する。アンダーフィル材としては、液状（ペースト状）のアンダーフィル材を用いても良く、シート状アンダーフィル材を用いても良い。熱硬化性のシート状アンダーフィル材としては、例えば、本願出願人らによる特願２００５−１２９５０２に記載されたものが使用できる。
シート状アンダーフィル材を使用した場合における製造方法は、次の通りである。まず、回路面にバンプが形成された半導体ウェハを準備する。半導体ウェハの回路面に、上記シートのアンダーフィル層（接着剤層３３）がバンプを貫通するように貼付する。次いで、半導体ウェハの裏面に通常のダイシングテープを貼着し、これを介してリングフレームに固定して、ダイシング装置を用いて半導体ウェハを切断分離し、チップを得る。次いで、上記シートの基材のみを剥離し、バンプ頂部を露出させる。これにより、回路面が未硬
化の接着剤層３３で覆われ、かつバンプ３５頂部が接着剤層３３から突出したチップが得られる。次いで、このバンプ３５が、配線基板３４の電極部に相対するように位置合わせをし、チップ３２と配線基板３４との導通を確保するように、チップ３２を配線基板３４に載置する。このようにしてチップと未硬化の接着剤層３３（アンダーフィル材）とが積層（フリップチップボンド）された配線基板３１が得られる。
本態様においては、このようにして得られたフリップチップボンドされた配線基板を、前述した態様と同様の（３）静圧加圧工程、（４）熱硬化工程及び（５）組立工程が行われて半導体装置が製造される。本態様においては（５）組み立て工程におけるワイヤーボンディング工程は不要であるため、未硬化の接着剤層３３（アンダーフィル材）を硬化させた後にモールディング工程を経て、半導体装置が製造される。
［実施例］
以下、実施例に基づいて本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
［実施例１］
（１）ダイシング工程
ダミーのシリコンウェハ(200mm径、厚さ150μm)に、ダイシング・ダイボンディングシ
ート（リンテック社製、Adwill LE-5003）をテープマウンター（リンテック社製、Adwill
RAD2500 m/8）を用いて貼付し、同時にリングフレームに固定した。その後、UV照射装置（リンテック社製Adwill RAD2000 m/8）を用いて基材面から紫外線を照射した。次に、ダイシング装置（ディスコ社製、DFD651）を使用し8mm×8mmのサイズのチップにダイシングした。ダイシングの際の切り込み量は、ダイシング・ダイボンディングシートの基材フィルムに対して20μｍ切り込むようにした。
（２）ダイボンド工程
チップをダイボンドする配線基板として、銅箔張り積層板（三菱ガス化学社製、CCL-HL830）の銅箔に回路パターンが形成され、パターン上にソルダーレジスト（太陽インキ社
製、PSR-4000 AUS5）を有している基板 (ちの技研社製) を用いた。（１）で得られたシ
リコンチップを粘接着剤層（未硬化の接着剤層）ごとピックアップし、該配線基板上に粘接着剤層を介して載置した後、100℃、300gf、1秒間の条件で圧着（ダイボンド）した。
（３）静圧加圧工程
続いて、（２）で得られたチップがダイボンドされた配線基板を加熱加圧装置（栗原製作所製オートクレーブ）に投入し、常圧よりも0.5ＭＰａ大きい静圧下で、100℃、30分加熱し、粘接着剤層に出現するボイドの除去を行った。
（４）熱硬化工程
加熱加圧装置よりダイボンドされた配線基板を取り出した後、常圧のオーブンにて120
℃、1時間、続いて140℃、1時間の条件で加熱し、粘接着剤層を硬化させた。
（５）組立工程
封止装置(アピックヤマダ株式会社製MPC-06M Trial Press)により、（３）で得られた
ダイボンドされた配線基板をモールド樹脂(京セラケミカル株式会社製KE-1100AS3)で封止厚400μmになるように封止した。次いで、175℃、5時間で封止樹脂を硬化させた。さらに、封止した配線基板をダイシングテープ(リンテック社製Adwill D-510T)に貼付し、ダイ
シング装置(ディスコ社製、DFD651)により12mm×12mmサイズにダイシングしてダミーチップによるワイヤーなしの模擬的な半導体装置を得た。
［実施例２］〜［実施例６］
実施例１において、（３）静圧加圧工程における処理条件を表１の条件に変更して行った以外は、実施例１と同様にして模擬的な半導体装置を得た。なお、表１において、圧力の値は、常圧よりもどれだけ大きいかで示す。
Figure 2008098608
［実施例７］
（３）静圧加圧工程および（４）熱硬化工程を同時に開始し同時に終了した。すなわち、常圧よりも0.5ＭＰａ大きい静圧下で、120℃、1時間、続いて140℃、1時間行い、粘接
着剤層を充分に硬化させた。それ以外は実施例１と同様にして模擬的な半導体装置を得た。
［実施例８］
ダイシング・ダイボンディングシートをAdwill LE-5006（リンテック社製）に変更した以外は、実施例１と同様にして模擬的な半導体装置を得た。
［実施例９］
（１）ダイシング工程
ダミーのシリコンウェハ(200mm径、厚さ150μm)に、UV硬化型ダイシングテープ（Adwill D-628 リンテック社製）をテープマウンター（リンテック社製、Adwill RAD2500 m/8）を用いて貼付し、同時にリングフレームに固定した。次に、ダイシング装置（ディスコ社製、DFD651）を使用し8mm×8mmのサイズのチップにダイシングした。ダイシングの際の切り込み量は、基材に対して20μｍ切り込むようにした。その後、UV照射装置（リンテック社製Adwill RAD2000 m/8）を用いて基材面から紫外線を照射した。
（２）ダイボンド工程
チップをダイボンドする配線基板として、銅箔張り積層板（三菱ガス化学社製、CCL-HL830）の銅箔に回路パターンが形成され、パターン上にソルダーレジスト（太陽インキ社
製、PSR-4000 AUS5）を有している基板 (ちの技研社製) を用いた。以下の配合よりなる
ペースト状の接着剤を該配線基板上に塗布し、（１）で得られたシリコンチップをピックアップして、該配線基板上のペースト状の接着剤の上に載置した後、23℃、100gf、1秒間の条件で圧着（ダイボンド）した。
（ペースト状接着剤の配合）
液状ビスフェノールＡ型骨格エポキシ樹脂（ジャパンエポキシレジン（株）社製、エピコート828）：３０重量部、グリシジルアミン型エポキシ樹脂（ジャパンエポキシレジン
（株）社製、エピコート630）：１５重量部、ノボラック型エポキシ樹脂（日本化薬（株
）製、EOCN-102S）：５重量部、硬化剤（旭電化製、アデカハードナー3636AS）を有機溶
媒（メチルエチルケトン）に分散した溶液（固形濃度が１５％）：５重量部、硬化促進剤（四国化成工業製、キュアゾール2PHZ）を有機溶媒（メチルエチルケトン）に分散した溶液（固形濃度が１５％）：１０重量部
（３）静圧加圧工程および（４）熱硬化工程
続いて、（３）静圧加圧工程および（４）熱硬化工程を同時に開始し同時に終了した。
すなわち、チップがダイボンドされた配線基板を加熱加圧装置（栗原製作所製オートクレーブ）に投入し、0.5ＭＰａの静圧下で、120℃、1時間、続いて140℃、1時間行い、加圧
条件下で粘接着剤層を硬化させた。
（５）封止工程
封止装置(アピックヤマダ株式会社製MPC-06M Trial Press)により、（３）で得られた
ダイボンドされた配線基板をモールド樹脂(京セラケミカル株式会社製KE-1100AS3)で封止厚400μmになるように封止した。次いで、175℃、5時間で封止樹脂を硬化させた。次いで、封止した配線基板をダイシングテープ(リンテック社製Adwill D-510T)に貼付し、ダイ
シング装置(ディスコ社製、DFD651)により12mm×12mmサイズにダイシングして模擬的な半導体装置を得た。
［比較例１］
静圧加圧工程〜熱硬化工程において、ダイボンドされた配線基板を加熱加圧装置に投入したが加圧を行わず、大気圧下で、120℃、1時間、続いて140℃、1時間加熱し、粘接着剤層を硬化した。それ以外は実施例１と同様にして模擬的な半導体装置を得た。すなわち、静圧加圧工程を行わなかった以外は実施例１と同様にして模擬的な半導体装置を得た。
［比較例２］
実施例９の（２）ダイボンド工程において、チップの圧着条件を23℃、500gf、1秒間とした以外は、実施例９と同様の評価を行った。なお、ダイボンド工程後の接着剤の巻き上がりが多すぎたため、その後の工程は行わなかった。
［評価方法］
試験 １； ボイドの有無の確認
実施例、比較例の半導体装置の製造方法において、シリコンウエハの代わりに透明の円板ガラス（エヌ・エスジー・プレシジョン社製、直径8インチ、厚さ100μm）を用いて同
様の操作を行った。得られたガラスチップがダイボンドされた配線基板は、接着剤層がガラスチップ側から透視可能であり、デジタルマイクロスコープによりボイドの有無を観察した。結果を表２に示す。
試験 ２； 接着剤のチップ表面への巻き上がりの確認
実施例、比較例の半導体装置の製造方法において、（３）静圧加圧工程および（４）熱硬化工程を終えた段階でダイボンドされた配線基板の断面およびチップ表面をデジタルマイクロスコープにより観察して、チップ表面への接着剤の巻き上がりの有無を確認した。結果を表２に示す。
試験 ３； 半導体パッケージの信頼性評価
実施例、比較例の半導体装置の製造方法において、（５）封止工程を終えた半導体装置（半導体パッケージ）を８５℃、６０％ＲＨ条件下に１６８時間放置して吸湿させた後、最高温度２６０℃加熱時間1分間のＩＲリフロー(リフロー炉：相模理工製ＷＬ-１５-２０ＤＮＸ型)を３回行った。この後、チップと配線基板との接合部の浮き・剥がれの有無、
パッケージクラック発生の有無を、走査型超音波探傷装置(日立建機ファインテック株式
会社製Ｈｙｅ-Ｆｏｃｕｓ)による断面観察で評価した。接合部に０．５ｍｍ以上の剥離を観察した場合を「剥離が発生した」と判断した。半導体パッケージ２５個について上記試験を行い、「剥離が発生しなかった」個数を数えた。この評価結果を表２に示す。
Figure 2008098608
図１は、本発明の半導体装置の製造方法を説明するための図である。 図２は、本発明に用いられるチップと未硬化の接着剤層とが積層された配線基板の例を示す。 図３は、本発明に用いられるチップと未硬化の接着剤層とが積層された配線基板の例を示す。 図４は、従来の半導体装置の製造方法を説明するための図である。
符号の説明
１： チップと未硬化の接着剤層とが積層された配線基板
２： チップ
３： 未硬化の接着剤層
４： 配線基板
５： 接着剤層中に存在するボイド
６： 配線基板と接着剤層との界面に存在するボイド
８： 硬化した接着剤層
９： ワイヤー
１０： 半導体装置
１１： 封止樹脂
Ｉ： 静圧加圧工程
II： 熱硬化工程
III： ワイヤーボンディング工程
IV： モールディング工程
２１： 封止前のマルチスタック型半導体装置
２２： 相対的に上部（第２層）を構成するチップ
２３： 未硬化の接着剤層
２５： 相対的に下部（第１層）を構成するチップ（配線基板）
２６： 接着剤層
２７： チップ搭載用配線基板
３１： チップと未硬化の接着剤層（アンダーフィル材）とが積層（フリップチップボンド）された配線基板
３２： チップ
３３： 未硬化の接着剤層
３４： 配線基板
３５： バンプ
４１： 充分に硬化した接着剤層を有する配線基板
４２： 硬化した接着剤層
４３： ワイヤー
４４： 半導体装置
４５： 封止樹脂
Ｖ： ダイボンディング工程
VI： ワイヤーボンディング工程
VII： モールディング工程

Claims (2)

  1. チップと未硬化の接着剤層とが積層された配線基板を加熱して、前記未硬化の接着剤層を硬化させて半導体装置を製造する方法であって、
    前記硬化前に、前記チップと未硬化の接着剤層とが積層された配線基板を常圧に対し０．０５ＭＰａ以上の静圧により加圧する静圧加圧工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記静圧加圧工程による加圧状態のまま、前記チップと未硬化の接着剤層とが積層された配線基板を加熱して前記未硬化の接着剤層を硬化する熱硬化工程をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
JP2007205221A 2006-09-15 2007-08-07 半導体装置の製造方法 Pending JP2008098608A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007205221A JP2008098608A (ja) 2006-09-15 2007-08-07 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006251131 2006-09-15
JP2007205221A JP2008098608A (ja) 2006-09-15 2007-08-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008098608A true JP2008098608A (ja) 2008-04-24

Family

ID=39381088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007205221A Pending JP2008098608A (ja) 2006-09-15 2007-08-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008098608A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118640A (ja) * 2008-10-16 2010-05-27 Sumitomo Bakelite Co Ltd 半導体装置の製造方法及び半導体装置
JP2010245412A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2011114301A (ja) * 2009-11-30 2011-06-09 Lintec Corp 半導体装置の製造方法
WO2023190950A1 (ja) * 2022-03-31 2023-10-05 リンテック株式会社 積層体の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353839U (ja) * 1989-09-29 1991-05-24
JPH03169029A (ja) * 1989-11-28 1991-07-22 Mitsubishi Electric Corp 半導体装置の実装方法
JPH1050930A (ja) * 1996-08-06 1998-02-20 Hitachi Chem Co Ltd マルチチップ実装法
JP2004031975A (ja) * 2003-07-22 2004-01-29 Hitachi Chem Co Ltd 接続装置
JP2004311709A (ja) * 2003-04-07 2004-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP3681636B2 (ja) * 2000-12-27 2005-08-10 サンユレック株式会社 電子部品の製造方法及び装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353839U (ja) * 1989-09-29 1991-05-24
JPH03169029A (ja) * 1989-11-28 1991-07-22 Mitsubishi Electric Corp 半導体装置の実装方法
JPH1050930A (ja) * 1996-08-06 1998-02-20 Hitachi Chem Co Ltd マルチチップ実装法
JP3681636B2 (ja) * 2000-12-27 2005-08-10 サンユレック株式会社 電子部品の製造方法及び装置
JP2004311709A (ja) * 2003-04-07 2004-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP2004031975A (ja) * 2003-07-22 2004-01-29 Hitachi Chem Co Ltd 接続装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118640A (ja) * 2008-10-16 2010-05-27 Sumitomo Bakelite Co Ltd 半導体装置の製造方法及び半導体装置
JP2010245412A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
US8450150B2 (en) 2009-04-09 2013-05-28 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
JP2011114301A (ja) * 2009-11-30 2011-06-09 Lintec Corp 半導体装置の製造方法
WO2023190950A1 (ja) * 2022-03-31 2023-10-05 リンテック株式会社 積層体の製造方法

Similar Documents

Publication Publication Date Title
JP5032231B2 (ja) 半導体装置の製造方法
WO2011004658A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP5477144B2 (ja) 回路部材接続用接着剤シート及び半導体装置の製造方法
JPWO2006118033A1 (ja) シート状アンダーフィル材および半導体装置の製造方法
WO2011004657A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
WO2011004659A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012089630A (ja) 半導体用フィルムおよび半導体装置
JP2011146731A (ja) 接着剤組成物及び半導体装置の製造方法
JP2014019813A (ja) 熱硬化性樹脂組成物、接着フィルム、ダイシングテープ一体型接着フィルム、半導体装置、多層回路基板および電子部品
TWI415198B (zh) 半導體裝置之製造方法
JP2011165761A (ja) 半導体装置の製造方法及び回路部材接続用接着シート
JP2008098608A (ja) 半導体装置の製造方法
TWI425066B (zh) Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
TW201546230A (zh) 片狀樹脂組合物、積層片及半導體裝置之製造方法
JP5224710B2 (ja) 半導体装置の製造方法に用いられる接着剤
JP2012216651A (ja) 半導体装置
JP2012119641A (ja) 半導体装置の製造方法
JP5270191B2 (ja) 半導体装置の製造方法
JP5406995B2 (ja) 半導体装置の製造方法に用いられる接着剤
JP5716371B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2011035075A (ja) 半導体用フィルムの製造方法および半導体用フィルム
JP2011018803A (ja) 半導体装置の製造方法
JP2011114301A (ja) 半導体装置の製造方法
JP2012060037A (ja) 半導体用フィルム、半導体ウエハーの個片化方法および半導体装置の製造方法
JP2011253949A (ja) 半導体用フィルムおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306