[go: up one dir, main page]

JP2008091814A - Circuit substrate, and method of manufacturing circuit substrate - Google Patents

Circuit substrate, and method of manufacturing circuit substrate Download PDF

Info

Publication number
JP2008091814A
JP2008091814A JP2006273728A JP2006273728A JP2008091814A JP 2008091814 A JP2008091814 A JP 2008091814A JP 2006273728 A JP2006273728 A JP 2006273728A JP 2006273728 A JP2006273728 A JP 2006273728A JP 2008091814 A JP2008091814 A JP 2008091814A
Authority
JP
Japan
Prior art keywords
circuit board
electronic component
circuit
bump
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006273728A
Other languages
Japanese (ja)
Inventor
Hisao Kimura
尚夫 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Kogyo Co Ltd
Original Assignee
Taiyo Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Kogyo Co Ltd filed Critical Taiyo Kogyo Co Ltd
Priority to JP2006273728A priority Critical patent/JP2008091814A/en
Publication of JP2008091814A publication Critical patent/JP2008091814A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a circuit substrate on which a mounted electronic component has a good heat liberation characteristic, and to provide a manufacturing method for the circuit substrate. <P>SOLUTION: The circuit substrate 10 has a copper base 12, a circuit pattern 18 formed on it through a circuit pattern base material 14, and a bump 26 prepared on the copper base 12. The edge face where the bump 26 partially juts into the copper base 12 is a surface 26A where the electronic component is mounted, to which a semiconductor element 22 electrically connected to the circuit pattern 18 is directly joined. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電子部品が搭載される回路部品及びその製造方法に関する。   The present invention relates to a circuit component on which an electronic component is mounted and a manufacturing method thereof.

銅ベース板の上に、一面側に半導体素子が実装される回路パターンが形成された絶縁基板の他面側を接合した回路基板が知られている(例えば、特許文献1参照)。
特開2000−332170号公報
A circuit board is known in which the other surface side of an insulating substrate having a circuit pattern on which a semiconductor element is mounted on one surface is bonded on a copper base plate (see, for example, Patent Document 1).
JP 2000-332170 A

しかしながら、上記下従来の技術では、回路基板を用いた半導体装置全体としての放熱は考慮されているものの、回路基板に実装された電子部品の放熱について考慮されていない問題があった。   However, in the conventional technology described above, although heat dissipation as a whole semiconductor device using a circuit board is considered, there is a problem that heat dissipation of electronic components mounted on the circuit board is not considered.

本発明は、上記事実を考慮して、実装した電子部品の放熱性が良好な回路基板、及び該回路基板の製造方法を得ることが目的である。   In view of the above facts, an object of the present invention is to obtain a circuit board in which a mounted electronic component has good heat dissipation and a method for manufacturing the circuit board.

請求項1記載の発明に係る回路基板は、金属製のベース板部と、前記ベース板部上に絶縁層を介して形成された回路パターンと、前記ベース板部に設けられ、前記回路パターンに電気的に接続される電子部品が直接的に接合される電子部品搭載部と、を備えている。   A circuit board according to claim 1 is provided on a base plate made of metal, a circuit pattern formed on the base plate via an insulating layer, the base plate, and the circuit pattern And an electronic component mounting portion to which electronic components to be electrically connected are directly joined.

請求項1記載の回路基板では、金属製のベース板部上に絶縁層を介して形成された回路パターンに、電子部品搭載部に接合された電子部品が電気的に接続されて、該電子部品が実装されるようになっている。ここで、電子部品搭載部がベース板部に設けられているため、電子部品が発生した熱は、熱伝導性の良好な金属材料より成る電子部品搭載部からベース板部に伝わり、該ベース板部の各部に拡散されて放熱される。これにより、本回路基板では、電子部品の温度上昇を抑制することができる。   The circuit board according to claim 1, wherein an electronic component joined to the electronic component mounting portion is electrically connected to a circuit pattern formed on the metal base plate portion via an insulating layer, and the electronic component Has been implemented. Here, since the electronic component mounting portion is provided in the base plate portion, the heat generated by the electronic component is transferred from the electronic component mounting portion made of a metal material having good thermal conductivity to the base plate portion, and the base plate. It is diffused to each part of the part and dissipated. Thereby, in this circuit board, the temperature rise of an electronic component can be suppressed.

このように、請求項1記載の回路基板では、実装した電子部品の放熱性が良好である。   Thus, in the circuit board according to claim 1, the heat dissipation of the mounted electronic component is good.

請求項2記載の発明に係る回路基板は、金属製のベース板部と、前記ベース板部上に絶縁層を介して形成された回路パターンと、少なくとも一部が前記絶縁層に埋設された金属材にて構成され、前記回路パターンに電気的に接続される電子部品と前記ベース板部との間に介在する伝熱部と、を備えている。   According to a second aspect of the present invention, there is provided a circuit board including a metal base plate portion, a circuit pattern formed on the base plate portion via an insulating layer, and a metal at least partially embedded in the insulating layer. And an electronic component electrically connected to the circuit pattern and a heat transfer portion interposed between the base plate portion.

請求項2記載の回路基板では、金属製のベース板部上に絶縁層を介して形成された回路パターンに、伝熱部を介してベース板部に支持された電子部品が電気的に接続されて、該電子部品が実装されるようになっている。ここで、少なくとも一部が熱伝導性が良好である金属材より成り絶縁層に埋設された伝熱部が、電子部品(の搭載部)とベース板部との間に介在されているため、電子部品が発生した熱は、伝熱部を経由してベース板部に伝わり、該ベース板部の各部に拡散されて放熱される。これにより、本回路基板では、電子部品の温度上昇を抑制することができる。   In the circuit board according to claim 2, an electronic component supported by the base plate portion is electrically connected to the circuit pattern formed on the metal base plate portion via the insulating layer via the heat transfer portion. Thus, the electronic component is mounted. Here, at least a part of the heat transfer portion made of a metal material having good thermal conductivity and embedded in the insulating layer is interposed between the electronic component (mounting portion thereof) and the base plate portion, The heat generated by the electronic component is transmitted to the base plate portion via the heat transfer portion, and is diffused and radiated to each portion of the base plate portion. Thereby, in this circuit board, the temperature rise of an electronic component can be suppressed.

このように、請求項2記載の回路基板では、実装した電子部品の放熱性が良好である。   Thus, in the circuit board according to claim 2, the heat dissipation of the mounted electronic component is good.

請求項3記載の発明に係る回路基板は、請求項2記載の回路基板において、前記伝熱部は、前記ベース板部から突出されたバンプを含んで構成されている。   A circuit board according to a third aspect of the present invention is the circuit board according to the second aspect, wherein the heat transfer portion includes a bump protruding from the base plate portion.

請求項3記載の回路基板では、ベース板部から一体に突出したバンプが伝熱部の少なくとも一部を構成するため、部品点数が少なく構造が簡単である。また、別部材の金属体をベース板部に固定する構成と比較して、これらの接触面での熱抵抗が小さく、実装した電子部品の放熱性が向上する。   In the circuit board according to the third aspect, since the bump integrally projecting from the base plate portion constitutes at least a part of the heat transfer portion, the number of parts is small and the structure is simple. Moreover, compared with the structure which fixes the metal body of another member to a base board part, the thermal resistance in these contact surfaces is small, and the heat dissipation of the mounted electronic component improves.

請求項4記載の発明に係る回路基板は、請求項3記載の回路基板において、前記バンプの前記ベース板部からの突出端が、前記電子部品が直接的に接合される電子部品搭載面とされている。   The circuit board according to a fourth aspect of the present invention is the circuit board according to the third aspect, wherein the protruding end of the bump from the base plate portion is an electronic component mounting surface to which the electronic component is directly joined. ing.

請求項4記載の回路基板では、バンプの突出端が電子部品搭載面であるため、換言すれば、実質的に伝熱部の全部がベース板部と一体のバンプで構成されているため、伝熱部全体として熱抵抗が小さく、実装した電子部品の放熱性が向上する。   In the circuit board according to the fourth aspect, since the protruding end of the bump is the electronic component mounting surface, in other words, substantially all of the heat transfer portion is composed of the bump integrated with the base plate portion, The heat resistance as a whole is small, and the heat dissipation of the mounted electronic component is improved.

請求項5記載の発明に係る回路基板の製造方法は、金属製のベース板部から部分的に突出されると共に突出端が電子部品の搭載面とされるバンプを形成するバンプ形成工程と、一面側に回路形成用基材が設けられた絶縁体の他面側を、前記バンプが前記回路形成用基材との絶縁状態で露出されるように、前記ベース板部に積層する積層工程と、を含む。   According to a fifth aspect of the present invention, there is provided a circuit board manufacturing method comprising: a bump forming step of forming a bump that partially protrudes from a metal base plate portion and whose protruding end is a mounting surface of an electronic component; A laminating step of laminating the other surface side of the insulator provided with a circuit forming substrate on the side so as to be exposed in an insulated state from the circuit forming substrate; including.

請求項5記載の回路基板の製造方法では、バンプ形成工程において、ベース板部にバンプを形成し、積層工程において、バンプが形成されているベース板部に絶縁体の他面側を接合する。これにより、バンプは、回路形成用基材との絶縁状態で、少なくとも突出端が露出される。また、例えば、積層工程の前又は後に回路形成用基材に回路パターンを形成する。   According to a fifth aspect of the present invention, a bump is formed on the base plate portion in the bump forming step, and the other surface side of the insulator is joined to the base plate portion on which the bump is formed in the stacking step. As a result, at least the protruding end of the bump is exposed in an insulated state from the circuit forming substrate. Further, for example, a circuit pattern is formed on the circuit forming substrate before or after the laminating step.

このようにして製造された回路基板には、金属製のベース板部から一体に突出されたバンプの突出端に電子部品が直接的に取り付けられる。このため、本回路基板(に電子部品を実装した電子装置)では、電子部品が発生した熱は、バンプを経由してベース板部に伝わり、該ベース板部の各部に拡散されて放熱される。これにより、本回路基板では、電子部品の温度上昇を効果的に抑制することができる。   In the circuit board manufactured in this way, electronic components are directly attached to the protruding ends of the bumps integrally protruding from the metal base plate. For this reason, in this circuit board (an electronic device having electronic components mounted thereon), heat generated by the electronic components is transmitted to the base plate portion via the bumps, and is diffused and radiated to each portion of the base plate portion. . Thereby, in this circuit board, the temperature rise of an electronic component can be suppressed effectively.

このように、請求項5記載の回路基板の製造方法では、実装した電子部品の放熱性が良好な回路基板を製造することができる。   Thus, in the method for manufacturing a circuit board according to the fifth aspect, it is possible to manufacture a circuit board in which the mounted electronic component has good heat dissipation.

請求項6記載の発明に係る回路基板の製造方法は、金属製のベース板部から部分的に突出したバンプを形成するバンプ形成工程と、一面側に回路形成用基材が設けられた絶縁体の他端側を、該絶縁体中に前記バンプが埋設されるように前記ベース板部に積層する積層工程と、前記回路形成用基材に、回路パターンと、前記バンプにオーバラップして配置されると共に前記回路パターンに電気的に接続される電子部品を搭載するための電子部品搭載部とを形成するパターン形成工程と、を含む。   According to a sixth aspect of the present invention, there is provided a circuit board manufacturing method comprising: a bump forming step of forming a bump partially protruding from a metal base plate portion; and an insulator provided with a circuit forming substrate on one side. The other end side of the circuit board is laminated on the base plate portion so that the bumps are embedded in the insulator, and the circuit pattern base material is arranged so as to overlap the circuit pattern and the bumps. And a pattern forming step of forming an electronic component mounting portion for mounting an electronic component electrically connected to the circuit pattern.

請求項6記載の回路基板の製造方法では、バンプ形成工程において、ベース板部にバンプを形成し、積層工程において、バンプが形成されているベース板部に絶縁体の他面側を接合することでバンプを絶縁体に埋設し、パターン形成工程において、回路形成用基材に回路パターン及び電子部品搭載部を形成する。   The method for manufacturing a circuit board according to claim 6, wherein the bump is formed on the base plate portion in the bump forming step, and the other surface side of the insulator is joined to the base plate portion on which the bump is formed in the stacking step. Then, the bump is embedded in the insulator, and in the pattern forming step, the circuit pattern and the electronic component mounting portion are formed on the circuit forming substrate.

このようにして製造された回路基板には、回路形成用基材に形成された電子部品搭載部に電子部品が取り付けられる。ここで、本回路基板(に電子部品を実装した電子装置)では、金属製のベース板部から一体に突出されたバンプと金属製の電子部品搭載部(回路形成用基材)との間に介在する絶縁体の厚みが小さいので、電子部品が発生した熱は、電子部品搭載部、絶縁体の薄い層、及びバンプを経由してベース板部に伝わり、該ベース板部の各部に拡散されて放熱される。これにより、本回路基板では、電子部品の温度上昇を効果的に抑制することができる。   In the circuit board thus manufactured, the electronic component is attached to the electronic component mounting portion formed on the circuit forming substrate. Here, in this circuit board (an electronic device having electronic components mounted thereon), between the bumps integrally projecting from the metal base plate portion and the metal electronic component mounting portion (circuit forming substrate) Since the thickness of the interposed insulator is small, the heat generated by the electronic component is transmitted to the base plate portion via the electronic component mounting portion, the thin layer of the insulator, and the bumps, and is diffused to each portion of the base plate portion. To dissipate heat. Thereby, in this circuit board, the temperature rise of an electronic component can be suppressed effectively.

このように、請求項6記載の回路基板の製造方法では、実装した電子部品の放熱性が良好な回路基板を製造することができる。   Thus, in the method for manufacturing a circuit board according to the sixth aspect, it is possible to manufacture a circuit board in which the mounted electronic component has good heat dissipation.

以上説明したように本発明に係る回路基板は、実装した電子部品の放熱性が良好であるという優れた効果を有する。   As described above, the circuit board according to the present invention has an excellent effect that the heat dissipation of the mounted electronic component is good.

また、本発明に係る回路基板の製造方法は、実装した電子部品の放熱性が良好な回路基板を製造することができるという優れた効果を有する。   Moreover, the method for manufacturing a circuit board according to the present invention has an excellent effect that it is possible to manufacture a circuit board in which the mounted electronic component has good heat dissipation.

本発明の第1の実施形態に係る回路基板10について、図1乃至図6に基づいて説明する。先ず、回路基板10の構成について説明し、次いで、回路基板10の製造方法について説明し、その後、回路基板10の作用を説明することとする。なお、各図は、回路基板10を模式的に(特徴部分を誇張して)示している。   A circuit board 10 according to a first embodiment of the present invention will be described with reference to FIGS. First, the configuration of the circuit board 10 will be described, then the manufacturing method of the circuit board 10 will be described, and then the operation of the circuit board 10 will be described. Each drawing schematically shows the circuit board 10 (characteristic portions are exaggerated).

(第1の実施形態に係る回路基板の構成)
図2には、回路基板10の一部が平面図にて示されており、図1には、図2の1−1線に沿った断面図が示されている。図1に示される如く、回路基板10は、金属製のベース板部(メタルベース)としての銅ベース12を備えている。銅ベース12は、銅より成り、所定の厚みを有する略平板状に形成されている。銅ベース12の一表面12A上には、一表面14Aに回路パターン18が形成された絶縁体又は絶縁層としての絶縁樹脂基材14が、接着シート20を介して接着されている。
(Configuration of Circuit Board According to First Embodiment)
2 shows a part of the circuit board 10 in a plan view, and FIG. 1 shows a cross-sectional view taken along line 1-1 of FIG. As shown in FIG. 1, the circuit board 10 includes a copper base 12 as a metal base plate (metal base). The copper base 12 is made of copper and has a substantially flat plate shape having a predetermined thickness. On one surface 12A of the copper base 12, an insulating resin base material 14 as an insulator or an insulating layer in which a circuit pattern 18 is formed on one surface 14A is bonded via an adhesive sheet 20.

回路パターン18は、後述するように、銅箔34をエッチングすることで形成されている。この回路パターン18には、回路基板10に実装される電子部品としての半導体素子(例えば発光ダイオード(LED))22等の給電端子22Aが金属線24にて電気的に接続される構成とされている。   As will be described later, the circuit pattern 18 is formed by etching the copper foil 34. The circuit pattern 18 is configured such that a power supply terminal 22A such as a semiconductor element (for example, a light emitting diode (LED)) 22 as an electronic component mounted on the circuit board 10 is electrically connected by a metal wire 24. Yes.

そして、回路基板10では、銅ベース12から部分的にバンプ26が突設されており、バンプ26は、回路パターン18との絶縁状態で、絶縁樹脂基材14(及び銅箔34)に形成された貫通孔16内に入り込んで、その突出端面である電子部品搭載面26Aを露出させている。図1及び図2に示される如く、バンプ26は略円錐台状に形成されており、平面視におけるバンプ26と貫通孔16の孔縁との間には略円環状を成す接着シート20の樹脂カバー層20A(後述)が露出している。換言すれば、バンプ26の少なくとも電子部品搭載面26Aを除く一部は、絶縁体である回路パターン18(貫通孔16)、接着シート20(樹脂カバー層20A)に埋設されている。なお、バンプ26の形状は、略円錐台状には限定されず、例えば、平面視で正方形や長方形、六角形等の多角形状に形成しても良く、平面視で楕円状に形成しても良い。   In the circuit board 10, bumps 26 partially project from the copper base 12, and the bumps 26 are formed on the insulating resin base material 14 (and the copper foil 34) in an insulated state from the circuit pattern 18. The electronic component mounting surface 26 </ b> A that is the protruding end surface of the through hole 16 is exposed. As shown in FIGS. 1 and 2, the bump 26 is formed in a substantially truncated cone shape, and the resin of the adhesive sheet 20 having a substantially annular shape between the bump 26 and the hole edge of the through hole 16 in plan view. The cover layer 20A (described later) is exposed. In other words, at least a part of the bump 26 excluding the electronic component mounting surface 26A is embedded in the circuit pattern 18 (through hole 16), which is an insulator, and the adhesive sheet 20 (resin cover layer 20A). The shape of the bump 26 is not limited to a substantially truncated cone shape. For example, the bump 26 may be formed in a polygonal shape such as a square, a rectangle, or a hexagon in a plan view, or may be formed in an oval shape in a plan view. good.

この実施形態では、バンプ26の電子部品搭載面26Aには、半導体素子22が搭載されるようになっている。したがって、バンプ26は、回路基板10に実装される半導体素子22(のうち比較的発熱量が大きい部品だけでも良い)の数だけ設けられる。それぞれのバンプ26の電子部品搭載面26Aは、銅ベース12を基準として、回路パターン18の表面と略同等の高位(面一)とされている。なお、回路基板10では、銅ベース12(バンプ26を除く部分)の厚みは、銅ベース12からのバンプ26の突出高(絶縁樹脂基材14、回路パターン18、接着シート20の厚みの和)に対し十分に大とされている。   In this embodiment, the semiconductor element 22 is mounted on the electronic component mounting surface 26 </ b> A of the bump 26. Therefore, the bumps 26 are provided by the number of the semiconductor elements 22 (only parts having a relatively large amount of heat generation may be mounted) mounted on the circuit board 10. The electronic component mounting surfaces 26 </ b> A of the respective bumps 26 are set to a level (level) substantially equal to the surface of the circuit pattern 18 with the copper base 12 as a reference. In the circuit board 10, the thickness of the copper base 12 (excluding the bumps 26) is the protruding height of the bumps 26 from the copper base 12 (the sum of the thicknesses of the insulating resin base material 14, the circuit pattern 18, and the adhesive sheet 20). Is large enough.

以上説明した回路基板10には、それぞれのバンプ26の電子部品搭載面26Aに、半導体素子22が接着剤28にて接合されるようになっている。この接着剤28として、良好な熱伝導性を有するものが採用されている。電子部品搭載面26Aに接合された半導体素子22の給電端子22Aを金属線24を介して回路パターン18に電気的に接合することで、回路基板10に半導体素子22が実装された半導体装置30が構成されるようになっている。この実施形態では、バンプ26(及び接着剤28)が本発明における「伝熱部」に相当する。   In the circuit board 10 described above, the semiconductor element 22 is bonded to the electronic component mounting surface 26 </ b> A of each bump 26 with an adhesive 28. As the adhesive 28, an adhesive having good thermal conductivity is employed. The semiconductor device 30 in which the semiconductor element 22 is mounted on the circuit board 10 is obtained by electrically bonding the power supply terminal 22A of the semiconductor element 22 bonded to the electronic component mounting surface 26A to the circuit pattern 18 through the metal wire 24. It is configured. In this embodiment, the bumps 26 (and the adhesive 28) correspond to “heat transfer portions” in the present invention.

(第1の実施形態に係る回路基板の製造方法)
上記構成の回路基板10を製造するに当たっては、図3に示す回路パターンを形成するための回路パターン基材32の準備工程と、図4に示す銅ベース12にバンプ26を形成するバンプ形成工程と、図5に示す銅ベース12と回路パターン基材32とを積層する積層工程と、図6に示す回路パターン基材32の表面に回路パターン18を形成する回路形成工程と、図示を省略する後工程と、を主要工程とする回路基板の製造方法を実施する。以下、具体的に説明する。
(Method for Manufacturing Circuit Board According to First Embodiment)
In manufacturing the circuit board 10 having the above-described configuration, a preparation process of the circuit pattern base material 32 for forming the circuit pattern shown in FIG. 3, and a bump formation process of forming the bumps 26 on the copper base 12 shown in FIG. 5, a laminating process for laminating the copper base 12 and the circuit pattern base material 32 shown in FIG. 5, a circuit forming process for forming the circuit pattern 18 on the surface of the circuit pattern base material 32 shown in FIG. And a circuit board manufacturing method including a process as a main process. This will be specifically described below.

回路パターン基材32の準備工程では、先ず、図3(A)に示される如く、例えば白色樹脂より成る絶縁樹脂基材14の一表面(片面)14Aに回路形成用基材としての銅箔34が積層された片面基板36を用意する。片面基板36は、例えば絶縁樹脂基材14の両面に銅箔34が積層された材料(白色両面板)の一方側の銅箔34をエッチングにて除去することで得ることができる。   In the step of preparing the circuit pattern base material 32, first, as shown in FIG. 3A, a copper foil 34 as a circuit forming base material is formed on one surface (one surface) 14A of an insulating resin base material 14 made of, for example, a white resin. Is prepared. The single-sided substrate 36 can be obtained, for example, by removing the copper foil 34 on one side of a material (white double-sided board) in which the copper foil 34 is laminated on both sides of the insulating resin base material 14 by etching.

次いで、図3(B)に示される如く、片面基板36の絶縁樹脂基材14における一表面14A(銅箔34の積層側)とは反対側の片面14Bに、該片面基板36を銅ベース12に接着するための接着シート20を仮付けする。接着シート20は、例えばラミネート装置を用いた熱圧着にて絶縁樹脂基材14の片面14Bに仮付けされる。これにより、回路パターン基材32が構成される。 Next, as shown in FIG. 3B, the single-sided substrate 36 is placed on the copper base 12 on the single-sided surface 14B opposite to the one surface 14A (the laminated side of the copper foil 34) of the insulating resin base material 14 of the single-sided substrate 36. The adhesive sheet 20 for adhering to is temporarily attached. The adhesive sheet 20 is temporarily attached to one side 14B of the insulating resin base material 14 by, for example, thermocompression using a laminating apparatus . Thereby, the circuit pattern base material 32 is comprised.

さらに、図3(C)及び図3(D)に示される如く、回路パターン基材32における銅ベース12の各バンプ26設置位置に対応する位置に、それぞれ対応するバンプ26を回路基板10の表面(回路パターン18側)に露出させるための貫通孔16を形成する。貫通孔16は、例えばNC穴あけ機にて回路パターン基材32に穴あけ加工を施して形成される。また、回路パターン基材32の各コーナー部(位置合わせ用マーク部)に、銅ベース12に対する位置合わせ用の位置合わせ孔38を形成する。この実施形態では、計4つの位置合わせ孔38を形成する。   Further, as shown in FIG. 3C and FIG. 3D, the corresponding bumps 26 are placed on the surface of the circuit board 10 at positions corresponding to the positions of the bumps 26 on the copper base 12 in the circuit pattern base 32. A through hole 16 is formed to be exposed on the circuit pattern 18 side. The through-hole 16 is formed, for example, by drilling the circuit pattern substrate 32 with an NC punch. Further, an alignment hole 38 for alignment with the copper base 12 is formed in each corner portion (alignment mark portion) of the circuit pattern substrate 32. In this embodiment, a total of four alignment holes 38 are formed.

バンプ形成工程では、図4(A)に示される如く、銅ベース12及びバンプ26を形成するための銅板40の両面にそれぞれ感光性のドライフィルム42、44を貼り付ける。ドライフィルム42、44は、例えばドライフィルムラムネータ等を用いて銅板40に圧着される。   In the bump forming step, as shown in FIG. 4A, photosensitive dry films 42 and 44 are attached to both surfaces of the copper base 40 and the copper plate 40 for forming the bumps 26, respectively. The dry films 42 and 44 are pressure-bonded to the copper plate 40 by using, for example, a dry film laminator or the like.

次いで、一方のドライフィルム42に、バンプ26を形成するためのバンプ回路パターン(バンプ形成パターン)を露光し、所定の条件で現像処理を行うことで、図4(B)に示される如くバンプ回路46を形成する。このバンプ回路46は、後述するエッチングによって、銅ベース12上に、各バンプ26と共に、回路パターン基材32の位置合わせ孔38に挿入(嵌合)可能な位置合わせ用バンプ48(図4(C)参照)を形成させる回路パターンとされている。一方、ドライフィルム44は、全面露光(べた露光)されており、上記した現像処理によって除去される部分が生じない。これにより、銅板40(銅ベース12)のバンプ26、48の形成側とは反対側の面が保護される。   Next, a bump circuit pattern (bump formation pattern) for forming the bumps 26 is exposed on one dry film 42, and development processing is performed under predetermined conditions, so that the bump circuit as shown in FIG. 46 is formed. This bump circuit 46 can be inserted (fitted) into the alignment hole 38 of the circuit pattern base material 32 together with each bump 26 on the copper base 12 by etching, which will be described later (FIG. 4C )) Is formed as a circuit pattern. On the other hand, the entire surface of the dry film 44 is exposed (solid exposure), and a portion that is removed by the development processing described above does not occur. Thereby, the surface of the copper plate 40 (copper base 12) opposite to the side where the bumps 26 and 48 are formed is protected.

そして、片面側にバンプ回路46が形成された(マスク46Aで覆われた)銅板40をハーフエッチングして、図4(C)に示される如く、銅ベース12、並びに該銅ベース12から部分的に突出したバンプ26及び位置合わせ用バンプ48を形成する。ハーフエッチングの量は、銅ベース12に貼り付ける片面基板36の厚みt(絶縁樹脂基材14、銅箔34、及び接着シート20の厚みの和、図3(C)参照))を考慮して設定される。この実施形態では、ハーフエッチングの量は、バンプ26の銅ベース12に対する突出高Hが回路パターン基材32の厚みtよりも大となるように設定されている。換言すれば、バンプ形成工程では、電子部品搭載面26Aは形成されない。   Then, the copper plate 40 on which the bump circuit 46 is formed on one side (covered with the mask 46A) is half-etched, and as shown in FIG. The bumps 26 and the alignment bumps 48 are formed. The amount of half etching takes into account the thickness t of the single-sided substrate 36 to be attached to the copper base 12 (the sum of the thicknesses of the insulating resin base material 14, the copper foil 34, and the adhesive sheet 20, see FIG. 3C)). Is set. In this embodiment, the amount of half etching is set so that the protrusion height H of the bump 26 with respect to the copper base 12 is larger than the thickness t of the circuit pattern substrate 32. In other words, the electronic component mounting surface 26A is not formed in the bump forming process.

最後に、バンプ回路46のマスク46A(ドライフィルム42)、ドライフィルム44を剥離すると、図4(D)に示される如く、バンプ26、位置合わせ用バンプ48が一体に形成された銅ベース12が完成する。なお、バンプ形成工程は、例えば、回路パターン基材32の準備工程と平行して、又は該準備工程よりも前に行っても良い。   Finally, when the mask 46A (dry film 42) and the dry film 44 of the bump circuit 46 are peeled off, as shown in FIG. 4D, the copper base 12 on which the bumps 26 and the alignment bumps 48 are integrally formed is formed. Complete. In addition, you may perform a bump formation process in parallel with the preparation process of the circuit pattern base material 32, or before this preparation process, for example.

積層工程では、先ず、図5(A)に示される如く、銅ベース12における回路パターン基材32が積層される積層面(表面)12Aを粗化し、接着シート20による回路パターン基材32の密着性を向上する。銅ベース12の積層面12Aの粗化には、粗化処理液等の薬品を用いる。   In the laminating step, first, as shown in FIG. 5A, the laminated surface (surface) 12A on which the circuit pattern base material 32 is laminated on the copper base 12 is roughened, and the circuit pattern base material 32 is adhered to the adhesive sheet 20 by adhesion. Improve sexiness. For roughening the laminated surface 12A of the copper base 12, a chemical such as a roughening solution is used.

次いで、図5(B)に示される如く、接着シート20を銅ベース12の積層面12A側に向けた姿勢の回路パターン基材32を、各バンプ26が対応する貫通孔16に入り込むと共に各位置合わせ用バンプ48が対応する位置合わせ孔38に入り込むように、銅ベース12上に重ねる(載せる)。各位置合わせ用バンプ48が対応する位置合わせ孔38に入り込むことで、回路パターン基材32は銅ベース12に対し位置決めされる。   Next, as shown in FIG. 5B, the circuit pattern base material 32 in a posture in which the adhesive sheet 20 faces the laminated surface 12A side of the copper base 12 enters each through hole 16 corresponding to each bump 26 and each position. The alignment bumps 48 are overlaid on the copper base 12 so as to enter the corresponding alignment holes 38. The circuit pattern base material 32 is positioned with respect to the copper base 12 by each of the alignment bumps 48 entering the corresponding alignment hole 38.

この状態から真空熱プレス(真空ホットプレス)にて、回路パターン基材32を銅ベース12に積層(接合)する。この積層に伴って、回路パターン基材32を構成する接着シート20中の樹脂の一部が貫通孔16内に流入し、バンプ26の周囲を被覆(カバーリング)する樹脂カバー層20Aが形成される。   From this state, the circuit pattern base material 32 is laminated (bonded) to the copper base 12 by vacuum hot press (vacuum hot press). Along with this lamination, a part of the resin in the adhesive sheet 20 constituting the circuit pattern base material 32 flows into the through holes 16 to form a resin cover layer 20A that covers (covers) the periphery of the bumps 26. The

回路形成工程では、先ず、図6(A)に示される如く、銅ベース12への積層後の回路パターン基材32における銅箔34の表面を、バンプ26の突出端部と共に研磨する。これにより、バンプ26の突出端面は、回路パターン18(が形成される銅箔34)の表面と略面一の電子部品搭載面26Aとされる。なお、この研磨には、例えば、同図に示されるバフ研磨機Aを用いる。   In the circuit forming step, first, as shown in FIG. 6A, the surface of the copper foil 34 on the circuit pattern base material 32 after being laminated on the copper base 12 is polished together with the protruding end portions of the bumps 26. Thereby, the protruding end surface of the bump 26 is an electronic component mounting surface 26A that is substantially flush with the surface of the circuit pattern 18 (the copper foil 34 on which the circuit pattern 18 is formed). For this polishing, for example, a buffing machine A shown in FIG.

次いで、図示は省略するが、銅箔34の表面に感光性のドライフィルムをラミネートし、回路パターン基材32のコーナー部に設けた位置合わせ孔38を基準に、回路形成すなわち露光及び現像を行う。そして、銅箔34厚み分のエッチングを行って、図6(B)に示される如く、絶縁樹脂基材14上に回路パターン18を形成する。   Next, although not shown, a photosensitive dry film is laminated on the surface of the copper foil 34, and circuit formation, that is, exposure and development are performed with reference to the alignment holes 38 provided in the corner portions of the circuit pattern base 32. . Then, etching for the thickness of the copper foil 34 is performed to form the circuit pattern 18 on the insulating resin base material 14 as shown in FIG.

後工程では、回路パターン18における半田付け部位(ボンディング部)以外の部分に、ソルダレジストとして、液状レジスト(白色液状レジスト)を塗布する。一方、回路パターン18における半田付け部位(ボンディング部)には、ボンディング仕様めっき処理を施す。この実施形態では、バンプ26の電子部品搭載面26Aにもボンディング仕様めっき処理が施されている。最後に、外形加工を施して、回路基板10の製造が完了する。   In the post-process, a liquid resist (white liquid resist) is applied as a solder resist to a portion other than the soldering portion (bonding portion) in the circuit pattern 18. On the other hand, a bonding specification plating process is performed on a soldering portion (bonding portion) in the circuit pattern 18. In this embodiment, an electronic component mounting surface 26A of the bump 26 is also subjected to bonding specification plating. Finally, the outer shape is applied to complete the manufacture of the circuit board 10.

この回路基板10への半導体素子22の実装について補足すると、半導体素子22を接着剤28にて電子部品搭載面26Aに接着固定し、その後、該半導体素子22の給電端子22Aと回路パターン18とを金属線24を用いてワイヤボンディングし、電気的に接続(結線)する。   To supplement the mounting of the semiconductor element 22 on the circuit board 10, the semiconductor element 22 is bonded and fixed to the electronic component mounting surface 26 </ b> A with an adhesive 28, and then the power supply terminal 22 </ b> A of the semiconductor element 22 and the circuit pattern 18 are bonded. Wire bonding is performed using the metal wire 24 to electrically connect (connect).

(第1の実施形態に係る回路基板の作用)
次に、第1の実施形態の作用を説明する。
(Operation of the circuit board according to the first embodiment)
Next, the operation of the first embodiment will be described.

上記構成の回路基板10では、半導体素子22が実装されて半導体装置30を構成する。この半導体装置30では、回路パターン18を介して半導体素子22に給電され、半導体素子22は、その機能を果たす。例えば発光ダイオードである半導体素子22は、給電されて発光する。そして、このように機能を果たすことに伴って、半導体素子22は発熱する。   In the circuit board 10 having the above configuration, the semiconductor element 22 is mounted to configure the semiconductor device 30. In this semiconductor device 30, power is supplied to the semiconductor element 22 through the circuit pattern 18, and the semiconductor element 22 fulfills its function. For example, the semiconductor element 22 which is a light emitting diode emits light when supplied with power. As the function is performed in this manner, the semiconductor element 22 generates heat.

ここで、回路基板10では、半導体素子22が、熱伝導性の良好な金属材(銅)より成るバンプ26の電子部品搭載面26Aに接合されているため、半導体素子22の動作に伴って発生した熱は、バンプ26を経由して銅ベース12に伝わり(図1の矢印B参照)、該銅ベース12において拡散されて外部に放熱される。特に、半導体素子22がバンプ26に直接的に接着されているため、半導体素子22が発生した熱を一層効率良くバンプ26に伝えることができ、放熱性能が向上する。しかも、バンプ26が銅ベース12に一体に設けられているため、例えば別体のバンプ26を銅ベース12に接合した如き構成と比較して、これら接合面での熱抵抗が少なく、バンプ26から銅ベース12への伝熱性能が良好である。   Here, in the circuit board 10, since the semiconductor element 22 is bonded to the electronic component mounting surface 26 </ b> A of the bump 26 made of a metal material (copper) having good thermal conductivity, the semiconductor element 22 is generated along with the operation of the semiconductor element 22. The transmitted heat is transmitted to the copper base 12 via the bumps 26 (see arrow B in FIG. 1), diffused in the copper base 12 and radiated to the outside. In particular, since the semiconductor element 22 is directly bonded to the bump 26, the heat generated by the semiconductor element 22 can be transmitted to the bump 26 more efficiently, and the heat dissipation performance is improved. In addition, since the bumps 26 are provided integrally with the copper base 12, for example, compared to a configuration in which a separate bump 26 is bonded to the copper base 12, there is less thermal resistance at these bonding surfaces, and The heat transfer performance to the copper base 12 is good.

以上により、回路基板10では、半導体素子22からの熱を効率良く放出することができるので、半導体素子22自体の過熱や局部的な温度上昇が抑制される。このため、半導体素子22の寿命向上、許容熱量の増加による部品の能力アップ(例えば、供給電流を増すことによる輝度の向上等)を図ることができる。   As described above, since the circuit board 10 can efficiently release the heat from the semiconductor element 22, overheating of the semiconductor element 22 itself and a local temperature increase are suppressed. For this reason, it is possible to improve the life of the semiconductor element 22 and increase the performance of the components by increasing the allowable heat amount (for example, improving the luminance by increasing the supply current).

図12に示す比較例に係る回路基板100との比較で補足する。回路基板100は、銅又はアルミ材より成る銅ベース12に相当するメタルベース102上に、絶縁層104を介して回路パターン106が形成されている。半導体素子22は、絶縁層104上において回路パターン18とは絶縁状態で配置された銅箔より成る電子部品搭載部108に接合されている。この回路基板100では、半導体素子22が発生した熱は絶縁層104を介してメタルベース102に伝わるので、熱拡散性(放熱性能)はメタルベース102の熱伝導性に依存する。そして、メタルベース102を構成する材料の熱伝導性は、銅ベース12を構成する金属材(銅)と比較して大きく劣るので、回路基板100では、放熱性の向上に限界がある。   This will be supplemented by comparison with the circuit board 100 according to the comparative example shown in FIG. In the circuit board 100, a circuit pattern 106 is formed on a metal base 102 corresponding to the copper base 12 made of copper or aluminum via an insulating layer 104. The semiconductor element 22 is bonded to an electronic component mounting portion 108 made of copper foil disposed on the insulating layer 104 so as to be insulated from the circuit pattern 18. In this circuit board 100, the heat generated by the semiconductor element 22 is transmitted to the metal base 102 through the insulating layer 104, and thus the thermal diffusibility (heat dissipation performance) depends on the thermal conductivity of the metal base 102. And since the heat conductivity of the material which comprises the metal base 102 is greatly inferior compared with the metal material (copper) which comprises the copper base 12, in the circuit board 100, there exists a limit in the improvement of heat dissipation.

これに対して回路基板10では、銅ベース12から突出したバンプ26に直接的に半導体素子22を接合する構造であるため、換言すれば、熱伝導性の良好な金属部分(銅ベース12)のみで伝熱経路を構成しているので、上記の通り良好な放熱性能を得ることが実現された。   On the other hand, the circuit board 10 has a structure in which the semiconductor element 22 is directly bonded to the bump 26 protruding from the copper base 12. In other words, only the metal portion (copper base 12) having good thermal conductivity is used. Since the heat transfer path is configured as described above, it was realized that good heat dissipation performance was obtained as described above.

また、本発明では、銅ベース12の積層面12Aに直接半導体素子22を接合しても良いが、バンプ26を設けることで、電子部品搭載面26Aを回路パターン18の表面と略面一に構成することができ、半導体素子22の実装作業性に影響を与えることなく、上記の通り良好な放熱性能を得ることが実現された。   In the present invention, the semiconductor element 22 may be directly bonded to the laminated surface 12A of the copper base 12, but the electronic component mounting surface 26A is configured to be substantially flush with the surface of the circuit pattern 18 by providing the bumps 26. It was possible to achieve good heat dissipation performance as described above without affecting the mounting workability of the semiconductor element 22.

そして、本発明の実施形態に係る回路基板の製造方法では、上記の通り良好な放熱性能を果たすことができる回路基板10を製造することができる。   And in the manufacturing method of the circuit board which concerns on embodiment of this invention, the circuit board 10 which can fulfill | perform favorable heat dissipation performance as mentioned above can be manufactured.

(第2の実施形態)
本発明の第2の実施形態に係る回路基板50について、図7乃至図11に基づいて、構成、製造方法、作用の順で説明する。なお、各図は、回路基板50を模式的に(特徴部を誇張して)示している。また、上記第1の実施形態と基本的に同一の部分等については、上記第1の実施形態と同一の符号を付して説明を省略する。
(Second Embodiment)
A circuit board 50 according to a second embodiment of the present invention will be described in the order of configuration, manufacturing method, and operation based on FIGS. In each drawing, the circuit board 50 is schematically shown (characteristic portions are exaggerated). In addition, parts that are basically the same as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and description thereof is omitted.

(第2の実施形態に係る回路基板の構成)
図8には、回路基板50の一部が平面図にて示されており、図7には、図8の7−7線に沿った断面図が示されている。図7に示される如く、回路基板50は、金属製のベース板部(メタルベース)としての銅ベース52を備えている。銅ベース52は、銅より成り、所定の厚みを有する略平板状に形成されている。銅ベース52の一表面52A上には、一表面54Aに回路パターン56が形成された絶縁体又は絶縁層としての絶縁樹脂基材54が接着されている。
(Configuration of Circuit Board According to Second Embodiment)
8 shows a part of the circuit board 50 in a plan view, and FIG. 7 shows a cross-sectional view taken along line 7-7 of FIG. As shown in FIG. 7, the circuit board 50 includes a copper base 52 as a metal base plate (metal base). The copper base 52 is made of copper and has a substantially flat plate shape having a predetermined thickness. On one surface 52A of the copper base 52, an insulating resin base material 54 as an insulator or an insulating layer having a circuit pattern 56 formed on the one surface 54A is bonded.

回路パターン56は、後述するように、銅箔72をエッチングすることで形成されている。この回路パターン56には、回路基板50に実装される半導体素子22の給電端子22Aが金属線24にて電気的に接続される構成とされている。   The circuit pattern 56 is formed by etching the copper foil 72 as will be described later. The power supply terminal 22 </ b> A of the semiconductor element 22 mounted on the circuit board 50 is electrically connected to the circuit pattern 56 by the metal wire 24.

そして、回路基板50では、銅ベース12から部分的にバンプ58が突設されており、バンプ58は、絶縁樹脂基材54中に埋設されている。換言すれば、絶縁樹脂基材54は、バンプ58の設置部位において他の部分と比較して薄肉である薄肉部54Bが形成されている。図1に示される如く、バンプ58は、略円錐台状に形成されている。なお、バンプ58の形状は、略円錐台状には限定されず、例えば、平面視で正方形や長方形、六角形等の多角形状に形成しても良く、平面視で楕円状に形成しても良い。   In the circuit board 50, bumps 58 are partially projected from the copper base 12, and the bumps 58 are embedded in the insulating resin base material 54. In other words, the insulating resin base material 54 is formed with a thin portion 54 </ b> B that is thinner than other portions in the installation site of the bumps 58. As shown in FIG. 1, the bumps 58 are formed in a substantially truncated cone shape. The shape of the bump 58 is not limited to a substantially truncated cone shape. For example, the bump 58 may be formed in a polygonal shape such as a square, a rectangle, or a hexagon in a plan view, or may be formed in an oval shape in a plan view. good.

また、絶縁樹脂基材54の薄肉部54Bにおける表面54Aには、半導体素子22が接合される電子部品搭載部60が設けられている。したがって、回路基板50では、バンプ58と電子部品搭載部60との間に、絶縁樹脂基材54の薄肉部54Bが介在している(挟み込まれている)。電子部品搭載部60は、回路パターン56と共に銅箔72をエッチングすることで形成されている。したがって、回路パターン56と電子部品搭載部60とは、互いの表面が略面一とされている。この実施形態では、電子部品搭載部60(接着剤28)、薄肉部54B、及びバンプ58が本発明における「伝熱部」に相当する。   An electronic component mounting portion 60 to which the semiconductor element 22 is bonded is provided on the surface 54A of the thin portion 54B of the insulating resin base material 54. Therefore, in the circuit board 50, the thin portion 54 </ b> B of the insulating resin base material 54 is interposed (interposed) between the bump 58 and the electronic component mounting portion 60. The electronic component mounting part 60 is formed by etching the copper foil 72 together with the circuit pattern 56. Therefore, the surface of the circuit pattern 56 and the electronic component mounting portion 60 are substantially flush with each other. In this embodiment, the electronic component mounting part 60 (adhesive 28), the thin part 54B, and the bump 58 correspond to the “heat transfer part” in the present invention.

この実施形態では、電子部品搭載部60には、半導体素子22が搭載されるようになっている。したがって、バンプ58及び電子部品搭載部60は、回路基板50に実装される半導体素子22(のうち比較的発熱量が大きい部品だけでも良い)の数だけ設けられる。なお、回路基板50では、銅ベース52(バンプ58を除く部分)の厚みは、銅ベース12からのバンプ58の突出高に対し十分に大とされている。   In this embodiment, the semiconductor element 22 is mounted on the electronic component mounting portion 60. Therefore, the bumps 58 and the electronic component mounting portions 60 are provided as many as the number of the semiconductor elements 22 mounted on the circuit board 50 (only components having a relatively large amount of heat generation may be used). In the circuit board 50, the thickness of the copper base 52 (portion excluding the bumps 58) is sufficiently larger than the protrusion height of the bumps 58 from the copper base 12.

以上説明した回路基板50には、それぞれの電子部品搭載部60に、半導体素子22が熱伝導性の良好な接着剤28にて接合されるようになっている。電子部品搭載部60に接合された半導体素子22の給電端子22Aを金属線24を介して回路パターン56に電気的に接合することで、回路基板50に半導体素子22が実装された半導体装置62が構成されるようになっている。   In the circuit board 50 described above, the semiconductor element 22 is bonded to each electronic component mounting portion 60 with an adhesive 28 having good thermal conductivity. The semiconductor device 62 in which the semiconductor element 22 is mounted on the circuit board 50 is obtained by electrically bonding the power supply terminal 22A of the semiconductor element 22 bonded to the electronic component mounting portion 60 to the circuit pattern 56 via the metal wire 24. It is configured.

(第2の実施形態に係る回路基板の製造方法)
上記構成の回路基板50を製造するに当たっては、図9に示す銅ベース52にバンプ58を形成するバンプ形成工程と、図10に示す銅ベース52と回路パターン基材64とを積層する積層工程と、図11に示す回路パターン基材64の表面に回路パターン56を形成する回路形成工程と、図示を省略する後工程と、を主要工程とする回路基板の製造方法を実施する。以下、具体的に説明する。
(Method for Manufacturing Circuit Board According to Second Embodiment)
In manufacturing the circuit board 50 having the above-described configuration, a bump forming process for forming the bumps 58 on the copper base 52 shown in FIG. 9, and a stacking process for stacking the copper base 52 and the circuit pattern base 64 shown in FIG. A circuit board manufacturing method including a circuit forming process for forming the circuit pattern 56 on the surface of the circuit pattern base 64 shown in FIG. 11 and a post process not shown in the figure is performed. This will be specifically described below.

バンプ形成工程では、先ず、図9(A)に示される如く、銅ベース52及びバンプ58を形成するための銅板66の適宜位置(位置合わせ用マーク部)に位置合わせ用の回路形成用基準孔68を形成する。この実施形態では、銅板66のコーナー部に計4つの回路形成用基準孔68を形成する。   In the bump forming step, first, as shown in FIG. 9A, a circuit forming reference hole for alignment at an appropriate position (alignment mark portion) of the copper plate 66 for forming the copper base 52 and the bump 58 is formed. 68 is formed. In this embodiment, a total of four circuit forming reference holes 68 are formed at the corners of the copper plate 66.

次いで、図9(B)に示される如く、銅ベース52及びバンプ58を構成する銅板66の両面にそれぞれ感光性のドライフィルム42、44を貼り付ける。ドライフィルム42、44は、例えばドライフィルムラムネータ等を用いて銅板66に圧着される。さらに、一方のドライフィルム42に、バンプ58を形成するためのバンプ回路パターンを露光し、所定の条件で現像処理を行うことで、図9(C)に示される如くバンプ回路70を形成する。一方、ドライフィルム44は、全面露光(べた露光)されており、上記した現像処理によって除去される部分が生じない。これにより、銅板66(銅ベース52)のバンプ58の形成側とは反対側の面が保護される。   Next, as shown in FIG. 9B, photosensitive dry films 42 and 44 are attached to both surfaces of the copper base plate 66 and the copper plate 66 constituting the bump 58, respectively. The dry films 42 and 44 are pressure-bonded to the copper plate 66 using, for example, a dry film ramnet. Further, a bump circuit pattern for forming the bumps 58 is exposed on one dry film 42, and development processing is performed under predetermined conditions, thereby forming a bump circuit 70 as shown in FIG. 9C. On the other hand, the entire surface of the dry film 44 is exposed (solid exposure), and a portion that is removed by the development processing described above does not occur. Thereby, the surface of the copper plate 66 (copper base 52) opposite to the side where the bumps 58 are formed is protected.

そして、片面側にバンプ回路70が形成された(マスク70Aで覆われた)銅板66をハーフエッチングして、図9(D)に示される如く、銅ベース52及び該銅ベース52から部分的に突出したバンプ58を形成する。ハーフエッチングの量は、銅ベース52に積層する回路パターン基材64(絶縁樹脂基材54)の厚みを考慮して設定される。この実施形態では、ハーフエッチングの量は、バンプ58が絶縁樹脂基材54に埋設されて所定厚みの薄肉部54Bが形成されるように設定されている。最後に、バンプ回路46のマスク46A(ドライフィルム42)、ドライフィルム44を剥離すると、図9(E)に示される如く、バンプ58が一体に形成された銅ベース52が完成する。   Then, the copper plate 66 on which the bump circuit 70 is formed on one side (covered with the mask 70A) is half-etched, and as shown in FIG. 9D, partially from the copper base 52 and the copper base 52. A protruding bump 58 is formed. The amount of half etching is set in consideration of the thickness of the circuit pattern base material 64 (insulating resin base material 54) laminated on the copper base 52. In this embodiment, the amount of half-etching is set so that the bumps 58 are embedded in the insulating resin base material 54 to form a thin portion 54B having a predetermined thickness. Finally, when the mask 46A (dry film 42) and the dry film 44 of the bump circuit 46 are peeled off, as shown in FIG. 9E, the copper base 52 on which the bumps 58 are integrally formed is completed.

積層工程では、先ず、図10(A)に示される如く、銅ベース52における回路パターン基材64が積層される積層面(表面)52Aを粗化し、回路パターン基材64(絶縁樹脂基材54)の密着性を向上する。銅ベース52の積層面52Aの粗化には、粗化処理液等の薬品を用いる。   In the lamination step, first, as shown in FIG. 10A, the lamination surface (surface) 52A on which the circuit pattern base material 64 is laminated in the copper base 52 is roughened, and the circuit pattern base material 64 (insulating resin base material 54) is roughened. ). For roughening the laminated surface 52A of the copper base 52, a chemical such as a roughening treatment liquid is used.

次いで、図10(B)に示される如く、回路パターン基材64を用意する。ここで、回路パターン基材64は、絶縁樹脂基材54を構成する高熱伝導性白色樹脂の一表面(片面)54Aに回路形成用基材としての銅箔72が積層された高熱伝導性白色樹脂付き銅箔とされている。この回路パターン基材64を、絶縁樹脂基材54が銅ベース52(バンプ58)側を向く姿勢で銅ベース52に重ね(載せ)、この状態から真空熱プレスにて、図10(C)に示される如く、回路パターン基材64を銅ベース52に積層(接合)する。この状態では、バンプ58と銅箔72との間に薄肉部54Bが形成されている。   Next, as shown in FIG. 10B, a circuit pattern substrate 64 is prepared. Here, the circuit pattern base material 64 is a high heat conductive white resin in which a copper foil 72 as a circuit forming base material is laminated on one surface (one surface) 54A of the high heat conductive white resin constituting the insulating resin base material 54. It is a copper foil. The circuit pattern base 64 is overlaid on the copper base 52 in such a posture that the insulating resin base 54 faces the copper base 52 (bump 58). As shown, the circuit pattern substrate 64 is laminated (bonded) to the copper base 52. In this state, a thin portion 54 </ b> B is formed between the bump 58 and the copper foil 72.

回路形成工程では、先ず、図11(A)に示される如く積層完了状態から、図11(B)に示される如く、銅ベース52に形成されている回路形成用基準孔68に合わせ(回路形成用基準孔68を利用して)、該銅ベース52に積層された回路パターン基材64に回路形成用基準孔74を形成する。この回路形成用基準孔74が回路パターン56を形成する差異の位置整合の基準となる。   In the circuit formation step, first, from the lamination completion state as shown in FIG. 11 (A), it is aligned with the reference hole 68 for circuit formation formed in the copper base 52 (circuit formation) as shown in FIG. 11 (B). The circuit forming reference hole 74 is formed in the circuit pattern base material 64 laminated on the copper base 52 using the reference hole 68). The circuit forming reference hole 74 serves as a reference for the positional alignment of the differences forming the circuit pattern 56.

次いで、図示は省略するが、銅箔72の表面を薬品にて処理し、ドライフィルムの密着性を上げる。そして、銅箔72の表面に感光性のドライフィルムをラミネートし、回路パターン基材64のコーナー部に設けた回路形成用基準孔74を基準にして、ドライフィルムに回路パターン56及び電子部品搭載部60を形成するためのパターンを露光する。この際、バンプ58が形成された銅ベース52の回路形成用基準孔68と、回路パターン56及び電子部品搭載部60が形成される銅箔72(回路パターン基材64)の回路形成用基準孔74との位置が一致しているため、バンプ58と回路パターン56及び電子部品搭載部60との位置が整合する(位置整合が可能となる)。露光後のドライフィルムを所定の条件で現像し、さらに、銅箔72厚み分のエッチングを行って、図11(C)に示される如く、絶縁樹脂基材54上に回路パターン56及び電子部品搭載部60を形成する。   Next, although not shown, the surface of the copper foil 72 is treated with chemicals to improve the adhesion of the dry film. Then, a photosensitive dry film is laminated on the surface of the copper foil 72, and the circuit pattern 56 and the electronic component mounting portion are formed on the dry film with reference to the circuit formation reference hole 74 provided in the corner portion of the circuit pattern base 64. The pattern for forming 60 is exposed. At this time, the circuit formation reference hole 68 of the copper base 52 on which the bumps 58 are formed, and the circuit formation reference hole of the copper foil 72 (circuit pattern base material 64) on which the circuit pattern 56 and the electronic component mounting portion 60 are formed. Since the positions of the bumps 58 coincide with the positions of the bumps 58, the circuit patterns 56 and the electronic component mounting portion 60 are aligned (position alignment is possible). The exposed dry film is developed under predetermined conditions, and further etched by a thickness of copper foil 72, so that a circuit pattern 56 and electronic components are mounted on an insulating resin substrate 54 as shown in FIG. A portion 60 is formed.

後工程では、回路パターン18における半田付け部位(ボンディング部)以外の部分に、ソルダレジストとして、液状レジスト(白色液状レジスト)を塗布する。一方、回路パターン18における半田付け部位(ボンディング部)には、ボンディング仕様めっき処理を施す。この実施形態では、電子部品搭載部60にもボンディング仕様めっき処理が施されている。最後に、外形加工を施して、回路基板50の製造が完了する。   In the post-process, a liquid resist (white liquid resist) is applied as a solder resist to a portion other than the soldering portion (bonding portion) in the circuit pattern 18. On the other hand, a bonding specification plating process is performed on a soldering portion (bonding portion) in the circuit pattern 18. In this embodiment, the electronic component mounting portion 60 is also subjected to bonding specification plating. Finally, the outer shape is applied to complete the manufacture of the circuit board 50.

この回路基板50への半導体素子22の実装について補足すると、半導体素子22を接着剤28にて電子部品搭載部60に接着固定し、その後、該半導体素子22の給電端子22Aと回路パターン56とを金属線24を用いてワイヤボンディングし、電気的に接続(結線)する。   To supplement the mounting of the semiconductor element 22 on the circuit board 50, the semiconductor element 22 is bonded and fixed to the electronic component mounting portion 60 with an adhesive 28, and then the power supply terminal 22A and the circuit pattern 56 of the semiconductor element 22 are bonded. Wire bonding is performed using the metal wire 24 to electrically connect (connect).

(第2の実施形態に係る回路基板の作用)
次に、第2の実施形態の作用を説明する。
(Operation of the circuit board according to the second embodiment)
Next, the operation of the second embodiment will be described.

上記構成の回路基板50では、半導体素子22が実装されて半導体装置62を構成する。この半導体装置62では、回路パターン56を介して半導体素子22に給電され、半導体素子22は、その機能を果たす。例えば発光ダイオードである半導体素子22は、給電されて発光する。そして、このように機能を果たすことに伴って、半導体素子22は発熱する。   In the circuit board 50 configured as described above, the semiconductor element 22 is mounted to configure the semiconductor device 62. In the semiconductor device 62, power is supplied to the semiconductor element 22 through the circuit pattern 56, and the semiconductor element 22 fulfills its function. For example, the semiconductor element 22 which is a light emitting diode emits light when supplied with power. As the function is performed in this manner, the semiconductor element 22 generates heat.

このとき、半導体素子22の動作に伴って発生した熱は、電子部品搭載部60、絶縁樹脂基材54の薄肉部54B、バンプ58を経由して銅ベース12に伝わり(図7の矢印C参照)、該銅ベース12において拡散されて外部に放熱される。   At this time, heat generated by the operation of the semiconductor element 22 is transmitted to the copper base 12 via the electronic component mounting portion 60, the thin portion 54B of the insulating resin base material 54, and the bump 58 (see arrow C in FIG. 7). ), Diffused in the copper base 12 and radiated to the outside.

ここで、回路基板50では、半導体素子22が接合された電子部品搭載部60と、銅ベース52から突設されたバンプ58との間に絶縁樹脂基材54の薄肉部54Bが介在する構成であり、上記伝熱経路の大部分が熱伝導性の良好な金属材(銅)にて構成されているため、換言すれば、銅ベース52からバンプ58を突設することで、該バンプ58(銅ベース52)と電子部品搭載部60との間に介在する絶縁樹脂基材54の部分が薄肉部54Bとされているため、半導体素子22の動作に伴って発生した熱は、電子部品搭載部60からバンプ58に効率良く伝達され、銅ベース12で拡散される。   Here, in the circuit board 50, the thin part 54B of the insulating resin base material 54 is interposed between the electronic component mounting part 60 to which the semiconductor element 22 is bonded and the bump 58 protruding from the copper base 52. In addition, since most of the heat transfer path is made of a metal material (copper) having good thermal conductivity, in other words, the bumps 58 ( Since the portion of the insulating resin base 54 interposed between the copper base 52) and the electronic component mounting portion 60 is a thin portion 54B, the heat generated with the operation of the semiconductor element 22 is generated by the electronic component mounting portion. 60 is efficiently transmitted to the bump 58 and diffused by the copper base 12.

特に、絶縁樹脂基材54が高熱伝導性の樹脂材より成るため、薄肉部54Bでの伝熱ロスが少なく、半導体素子22が発生した熱を一層効率的にバンプ58、銅ベース52に伝えることができる。また、バンプ58が銅ベース52に一体に設けられているため、例えば別体のバンプ58を銅ベース52に接合した如き構成と比較して、これら接合面での熱抵抗が少なく、バンプ58から銅ベース52への伝熱性能が良好である。   In particular, since the insulating resin base material 54 is made of a highly thermally conductive resin material, there is little heat transfer loss in the thin portion 54B, and the heat generated by the semiconductor element 22 is more efficiently transmitted to the bumps 58 and the copper base 52. Can do. In addition, since the bumps 58 are provided integrally with the copper base 52, the thermal resistance at these joint surfaces is small compared to a configuration in which, for example, a separate bump 58 is joined to the copper base 52, and the The heat transfer performance to the copper base 52 is good.

以上により、回路基板50では、半導体素子22からの熱を効率良く放出することができるので、半導体素子22自体の過熱や局部的な温度上昇が抑制される。このため、半導体素子22の寿命向上、許容熱量の増加による部品の能力アップ(例えば、供給電流を増すことによる輝度の向上等)を図ることができる。   As described above, in the circuit board 50, the heat from the semiconductor element 22 can be efficiently released, so that overheating and local temperature rise of the semiconductor element 22 itself are suppressed. For this reason, it is possible to improve the life of the semiconductor element 22 and increase the performance of the components by increasing the allowable heat amount (for example, improving the luminance by increasing the supply current).

図12に示す比較例に係る回路基板100との比較しつつ補足すると、回路基板50では、バンプ58を設けることで、電子部品搭載部60とバンプ58すなわち銅ベース52との間に介在する絶縁樹脂基材54を薄肉部54Bとしたため、メタルベース102と電子部品搭載部108との間に厚肉の絶縁層104が介在する回路基板100と比較して、半導体素子22が発生する熱の放熱性が良好である。   Comparing with the circuit board 100 according to the comparative example shown in FIG. 12, the circuit board 50 is provided with bumps 58 to provide insulation interposed between the electronic component mounting portion 60 and the bumps 58, that is, the copper base 52. Since the resin base 54 is the thin portion 54B, the heat radiation generated by the semiconductor element 22 is radiated as compared with the circuit board 100 in which the thick insulating layer 104 is interposed between the metal base 102 and the electronic component mounting portion 108. Good properties.

また、本発明の実施形態に係る回路基板の製造方法では、上記の通り良好な放熱性能を果たすことができる回路基板50を製造することができる。   Moreover, in the method for manufacturing a circuit board according to the embodiment of the present invention, the circuit board 50 that can achieve good heat dissipation performance can be manufactured as described above.

なお、上記した各実施形態では、ベース板部として、銅材より成る銅ベース12、52を用いた例を示したが、本発明はこれに限定されず、例えば、銅ベース12等に代えて、アルミ(合金)より成るメタルベースを用いても良い。   In each of the above-described embodiments, the example in which the copper bases 12 and 52 made of a copper material are used as the base plate portion is shown. However, the present invention is not limited to this, for example, instead of the copper base 12 or the like. Alternatively, a metal base made of aluminum (alloy) may be used.

また、回路基板10、50に実装される電子部品(半導体素子)としては、LEDには限られず、動作に伴い発熱する各種電子部品とすることができる。   In addition, the electronic components (semiconductor elements) mounted on the circuit boards 10 and 50 are not limited to LEDs, and can be various electronic components that generate heat during operation.

本発明の第1の実施形態に係る回路基板を模式的に示す図であって、図2の1−1線に沿った断面図である。It is a figure which shows typically the circuit board which concerns on the 1st Embodiment of this invention, Comprising: It is sectional drawing along the 1-1 line | wire of FIG. 本発明の第1の実施形態に係る回路基板を模式的に示す平面図である。1 is a plan view schematically showing a circuit board according to a first embodiment of the present invention. (A)〜(D)のそれぞれは、本発明の第1の実施形態に係る回路基板の製造方法のうち、回路パターン基材の準備工程を示す模式図である。Each of (A) to (D) is a schematic diagram showing a circuit pattern base material preparation step in the circuit board manufacturing method according to the first embodiment of the present invention. (A)〜(D)のそれぞれは、本発明の第1の実施形態に係る回路基板の製造方法のうち、バンプ形成工程を示す模式図である。Each of (A) to (D) is a schematic view showing a bump forming step in the method of manufacturing a circuit board according to the first embodiment of the present invention. (A)〜(C)のそれぞれは、本発明の第1の実施形態に係る回路基板の製造方法のうち、積層工程を示す模式図である。Each of (A) to (C) is a schematic diagram showing a stacking step in the method for manufacturing a circuit board according to the first embodiment of the present invention. (A)〜(B)のそれぞれは、本発明の第1の実施形態に係る回路基板の製造方法のうち、回路形成工程を示す模式図である。Each of (A)-(B) is a schematic diagram showing a circuit formation step in the method for manufacturing a circuit board according to the first embodiment of the present invention. 本発明の第2の実施形態に係る回路基板を模式的に示す図であって、図8の7−7線に沿った断面図である。It is a figure which shows typically the circuit board based on the 2nd Embodiment of this invention, Comprising: It is sectional drawing along line 7-7 in FIG. 本発明の第2の実施形態に係る回路基板を模式的に示す平面図である。It is a top view which shows typically the circuit board based on the 2nd Embodiment of this invention. (A)〜(E)のそれぞれは、本発明の第2の実施形態に係る回路基板の製造方法のうち、バンプ形成工程を示す模式図である。Each of (A)-(E) is a schematic diagram showing a bump forming step in the method of manufacturing a circuit board according to the second embodiment of the present invention. (A)〜(C)のそれぞれは、本発明の第2の実施形態に係る回路基板の製造方法のうち、積層工程を示す模式図である。Each of (A) to (C) is a schematic view showing a stacking step in the method for manufacturing a circuit board according to the second embodiment of the present invention. (A)〜(C)のそれぞれは、本発明の第1の実施形態に係る回路基板の製造方法のうち、回路形成工程を示す模式図である。Each of (A) to (C) is a schematic view showing a circuit formation step in the method for manufacturing a circuit board according to the first embodiment of the present invention. 本発明の実施形態との比較例に係る回路基板を示す断面図である。It is sectional drawing which shows the circuit board concerning a comparative example with the embodiment of the present invention.

符号の説明Explanation of symbols

10 回路基板
12 銅ベース(ベース板部)
14 絶縁樹脂基材(絶縁体、絶縁層)
18 回路パターン
22 半導体素子(電子部品)
26 バンプ(電子部品搭載部、伝熱部)
26A 電子部品搭載面
34 銅箔(回路形成用基材)
50 回路基板
52 銅ベース(ベース板部)
54 絶縁樹脂基材(絶縁体、絶縁層)
54B 薄肉部(伝熱部)
56 回路パターン
58 バンプ(伝熱部)
72 銅箔(回路形成用基材)
10 Circuit board 12 Copper base (base plate part)
14 Insulating resin substrate (insulator, insulating layer)
18 Circuit pattern 22 Semiconductor element (electronic component)
26 Bump (electronic component mounting part, heat transfer part)
26A Electronic component mounting surface 34 Copper foil (base material for circuit formation)
50 Circuit board 52 Copper base (base plate part)
54 Insulating resin substrate (insulator, insulating layer)
54B Thin part (heat transfer part)
56 Circuit pattern 58 Bump (heat transfer part)
72 Copper foil (substrate for circuit formation)

Claims (6)

金属製のベース板部と、
前記ベース板部上に絶縁層を介して形成された回路パターンと、
前記ベース板部に設けられ、前記回路パターンに電気的に接続される電子部品が直接的に接合される電子部品搭載部と、
を備えた回路基板。
A metal base plate,
A circuit pattern formed on the base plate portion via an insulating layer;
An electronic component mounting portion provided on the base plate portion, to which an electronic component electrically connected to the circuit pattern is directly joined;
Circuit board with.
金属製のベース板部と、
前記ベース板部上に絶縁層を介して形成された回路パターンと、
少なくとも一部が前記絶縁層に埋設された金属材にて構成され、前記回路パターンに電気的に接続される電子部品と前記ベース板部との間に介在する伝熱部と、
を備えた回路基板。
A metal base plate,
A circuit pattern formed on the base plate portion via an insulating layer;
A heat transfer portion that is configured by a metal material at least partially embedded in the insulating layer and interposed between the electronic component electrically connected to the circuit pattern and the base plate portion;
Circuit board with.
前記伝熱部は、前記ベース板部から突出されたバンプを含んで構成されている請求項2記載の回路基板。   The circuit board according to claim 2, wherein the heat transfer part includes a bump protruding from the base plate part. 前記バンプの前記ベース板部からの突出端が、前記電子部品が直接的に接合される電子部品搭載面とされている請求項3記載の回路基板。   The circuit board according to claim 3, wherein a protruding end of the bump from the base plate portion is an electronic component mounting surface to which the electronic component is directly bonded. 金属製のベース板部から部分的に突出されると共に突出端が電子部品の搭載面とされるバンプを形成するバンプ形成工程と、
一面側に回路形成用基材が設けられた絶縁体の他面側を、前記バンプが前記回路形成用基材との絶縁状態で露出されるように、前記ベース板部に積層する積層工程と、
を含む回路基板の製造方法。
A bump forming step of forming a bump partially protruding from the metal base plate portion and having a protruding end as a mounting surface of the electronic component;
A laminating step of laminating the other surface side of the insulator provided with the circuit forming substrate on one surface side, on the base plate portion so that the bumps are exposed in an insulated state from the circuit forming substrate; ,
A method of manufacturing a circuit board including:
金属製のベース板部から部分的に突出したバンプを形成するバンプ形成工程と、
一面側に回路形成用基材が設けられた絶縁体の他端側を、該絶縁体中に前記バンプが埋設されるように前記ベース板部に積層する積層工程と、
前記回路形成用基材に、回路パターンと、前記バンプにオーバラップして配置されると共に前記回路パターンに電気的に接続される電子部品を搭載するための電子部品搭載部とを形成するパターン形成工程と、
を含む回路基板の製造方法。
A bump forming step of forming bumps partially protruding from the metal base plate,
Laminating step of laminating the other end side of the insulator provided with a circuit forming base material on one surface side to the base plate portion so that the bump is embedded in the insulator;
Pattern formation for forming a circuit pattern and an electronic component mounting portion for mounting an electronic component that is arranged to overlap the bump and electrically connected to the circuit pattern on the circuit forming substrate Process,
A method of manufacturing a circuit board including:
JP2006273728A 2006-10-05 2006-10-05 Circuit substrate, and method of manufacturing circuit substrate Pending JP2008091814A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006273728A JP2008091814A (en) 2006-10-05 2006-10-05 Circuit substrate, and method of manufacturing circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006273728A JP2008091814A (en) 2006-10-05 2006-10-05 Circuit substrate, and method of manufacturing circuit substrate

Publications (1)

Publication Number Publication Date
JP2008091814A true JP2008091814A (en) 2008-04-17

Family

ID=39375625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006273728A Pending JP2008091814A (en) 2006-10-05 2006-10-05 Circuit substrate, and method of manufacturing circuit substrate

Country Status (1)

Country Link
JP (1) JP2008091814A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302196A (en) * 2008-06-11 2009-12-24 Denki Kagaku Kogyo Kk Insulated metal base circuit board and hybrid integrated circuit module using the same
CN102480834A (en) * 2010-11-23 2012-05-30 三星电机株式会社 Heat dissipation substrate and method for manufacturing same
JP2012129483A (en) * 2010-12-14 2012-07-05 Kinko Denshi Kofun Yugenkoshi Circuit board and method of manufacturing the same
JP2014504019A (en) * 2010-12-23 2014-02-13 ヴァレオ システム ドゥ コントロール モトゥール Printed circuit board having an insulated metal substrate
WO2016080393A1 (en) * 2014-11-20 2016-05-26 日本精工株式会社 Heat dissipation substrate
JP2016111117A (en) * 2014-12-04 2016-06-20 オムロンオートモーティブエレクトロニクス株式会社 Circuit board, heat dissipation structure of circuit board, and method of manufacturing circuit board
JP2017108044A (en) * 2015-12-11 2017-06-15 株式会社Daiwa Wiring board laminate and method of manufacturing the same
JP2023091421A (en) * 2021-12-20 2023-06-30 日亜化学工業株式会社 Circuit board, light emitting device and manufacturing method thereof
CN118382197A (en) * 2024-06-21 2024-07-23 四川英创力电子科技股份有限公司 Copper-embedded-based printed circuit board and manufacturing method thereof
WO2024219471A1 (en) * 2023-04-18 2024-10-24 京セラ株式会社 Circuit board
JP7626510B1 (en) 2023-03-03 2025-02-04 板橋精機株式会社 substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319644A (en) * 2003-04-14 2004-11-11 Sumitomo Metal Electronics Devices Inc High heat dissipation type plastic package and manufacturing method thereof
JP2006100753A (en) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd Semiconductor module and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319644A (en) * 2003-04-14 2004-11-11 Sumitomo Metal Electronics Devices Inc High heat dissipation type plastic package and manufacturing method thereof
JP2006100753A (en) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd Semiconductor module and its manufacturing method

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302196A (en) * 2008-06-11 2009-12-24 Denki Kagaku Kogyo Kk Insulated metal base circuit board and hybrid integrated circuit module using the same
CN102480834A (en) * 2010-11-23 2012-05-30 三星电机株式会社 Heat dissipation substrate and method for manufacturing same
JP2012114393A (en) * 2010-11-23 2012-06-14 Samsung Electro-Mechanics Co Ltd Heat dissipation substrate and manufacturing method for the same
US8553417B2 (en) 2010-11-23 2013-10-08 Samsung Electro-Mechanics Co., Ltd. Heat-radiating substrate and method of manufacturing the same
JP2012129483A (en) * 2010-12-14 2012-07-05 Kinko Denshi Kofun Yugenkoshi Circuit board and method of manufacturing the same
JP2014504019A (en) * 2010-12-23 2014-02-13 ヴァレオ システム ドゥ コントロール モトゥール Printed circuit board having an insulated metal substrate
JP2018037676A (en) * 2014-11-20 2018-03-08 日本精工株式会社 Heat dissipating board
WO2016080393A1 (en) * 2014-11-20 2016-05-26 日本精工株式会社 Heat dissipation substrate
JP2016111117A (en) * 2014-12-04 2016-06-20 オムロンオートモーティブエレクトロニクス株式会社 Circuit board, heat dissipation structure of circuit board, and method of manufacturing circuit board
JP2017108044A (en) * 2015-12-11 2017-06-15 株式会社Daiwa Wiring board laminate and method of manufacturing the same
JP2023091421A (en) * 2021-12-20 2023-06-30 日亜化学工業株式会社 Circuit board, light emitting device and manufacturing method thereof
JP7518395B2 (en) 2021-12-20 2024-07-18 日亜化学工業株式会社 Circuit board, light emitting device, and manufacturing method thereof
US12309934B2 (en) 2021-12-20 2025-05-20 Nichia Corporation Circuit board with convex shaped post, light emitting device, and manufacturing method therefor
JP7626510B1 (en) 2023-03-03 2025-02-04 板橋精機株式会社 substrate
WO2024219471A1 (en) * 2023-04-18 2024-10-24 京セラ株式会社 Circuit board
CN118382197A (en) * 2024-06-21 2024-07-23 四川英创力电子科技股份有限公司 Copper-embedded-based printed circuit board and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2008091814A (en) Circuit substrate, and method of manufacturing circuit substrate
JP5100081B2 (en) Electronic component-mounted multilayer wiring board and manufacturing method thereof
JP5339928B2 (en) Wiring board and manufacturing method thereof
JP5461323B2 (en) Manufacturing method of semiconductor package substrate
KR100796522B1 (en) Manufacturing Method of Electronic Circuit Board
JP6027001B2 (en) Heat dissipation circuit board
WO2009110376A1 (en) Leadframe substrate, semiconductor module and method for manufacturing leadframe substrate
KR20120051992A (en) Radiant heat substrate and method for manufacturing the radiant heat substrate, and package structure with the radiant heat substrate
JP2008124247A (en) Component built-in substrate and manufacturing method thereof
JP2010010298A (en) Flexible printed wiring base material and semiconductor apparatus
KR100919539B1 (en) Heat-radiating substrate and manufacturing method thereof
JP5539453B2 (en) Electronic component-mounted multilayer wiring board and manufacturing method thereof
JP2013033912A (en) Light emitting element mounting substrate and led package
US11545412B2 (en) Package structure and manufacturing method thereof
JP7318428B2 (en) Electronic component built-in circuit board and its manufacturing method
KR101092945B1 (en) Package substrate, electronic component package having the same and method of manufacturing package substrate
CN112701055B (en) Packaging method and packaging structure of embedded element
JP2019029622A (en) Heat dissipation substrate and method for manufacturing heat dissipation substrate
TWI422078B (en) Heat radiating structure and method for manufacturing the same
JP2008205124A (en) Electronic component built-in wiring board and its manufacturing method
KR100858032B1 (en) Active element embedded printed circuit board and manufacturing method
KR101172168B1 (en) The radiant heat circuit board and the method for manufacturing the same
KR101116725B1 (en) Printed circuit board assembly
JP4761200B2 (en) controller
CN116916568A (en) Manufacturing method of circuit board and circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090924

A977 Report on retrieval

Effective date: 20110217

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110222

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011