[go: up one dir, main page]

JP2008033073A - Display device and its manufacturing method - Google Patents

Display device and its manufacturing method Download PDF

Info

Publication number
JP2008033073A
JP2008033073A JP2006207447A JP2006207447A JP2008033073A JP 2008033073 A JP2008033073 A JP 2008033073A JP 2006207447 A JP2006207447 A JP 2006207447A JP 2006207447 A JP2006207447 A JP 2006207447A JP 2008033073 A JP2008033073 A JP 2008033073A
Authority
JP
Japan
Prior art keywords
pixel
transistor
display device
pixel circuit
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006207447A
Other languages
Japanese (ja)
Other versions
JP5109302B2 (en
Inventor
Tetsuo Mitsunami
徹雄 三並
Junichi Yamashita
淳一 山下
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006207447A priority Critical patent/JP5109302B2/en
Priority to US11/878,517 priority patent/US8654045B2/en
Publication of JP2008033073A publication Critical patent/JP2008033073A/en
Priority to US13/670,570 priority patent/US20130113692A1/en
Application granted granted Critical
Publication of JP5109302B2 publication Critical patent/JP5109302B2/en
Priority to US13/920,568 priority patent/US8810489B2/en
Priority to US14/336,375 priority patent/US8994626B2/en
Priority to US14/611,686 priority patent/US20150154909A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device capable of preventing boundaries of respective columns of pixels arrayed in stripes from being viewed as stripes or in a colored state, and to provide its manufacturing method. <P>SOLUTION: Pixels of R, G, and B are arrayed in the same direction as the scanning direction of an excimer laser without reference to an L-length direction of TFTs 210 forming the pixels. The excimer laser has variance in output in a scan travel direction, so TFTs 210 arrayed in the scan travel direction, i.e. in a column of the same color of, for example, R1, R2, and R3 pixels etc., in Fig. 12 and Fig. 13 have differences in characteristic. However, those are equivalently variance among driving transistors in the column of the same color and therefore hardly viewed. Consequently, stripes viewed at boundaries of respective columns of R, G, and B can be improved. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、有機EL(Electroluminescence )ディスプレイなどの、電気光学素子を有する画素回路がマトリクス状に配列された表示装置およびその製造方法に関するものである。   The present invention relates to a display device in which pixel circuits having electro-optic elements such as an organic EL (Electroluminescence) display are arranged in a matrix and a manufacturing method thereof.

画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ELディスプレイなどにおいても同様であるが、有機ELディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
In an image display device, such as a liquid crystal display, an image is displayed by arranging a large number of pixels in a matrix and controlling the light intensity for each pixel in accordance with image information to be displayed.
This is the same for an organic EL display or the like, but the organic EL display is a so-called self-luminous display having a light emitting element in each pixel circuit, and has a higher image visibility than a liquid crystal display. There are advantages such as unnecessary and high response speed.
The luminance of each light emitting element is greatly different from a liquid crystal display or the like in that a color gradation is obtained by controlling the luminance of the light emitting element according to the current value flowing therethrough, that is, the light emitting element is a current control type.

有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題があるため、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子、一般にはTFT(Thin Film Transistor、薄膜トランジスタ)によって制御する、アクティブマトリクス方式の開発が盛んに行われている。   In the organic EL display, as with the liquid crystal display, a simple matrix method and an active matrix method can be used. However, although the former has a simple structure, it is difficult to realize a large and high-definition display. Due to the problems, active matrix systems have been actively developed to control the current flowing through the light-emitting elements inside each pixel circuit by means of active elements provided inside the pixel circuit, generally TFTs (Thin Film Transistors). ing.

図1は、一般的な有機EL表示装置の構成を示すブロック図である。
この表示装置1は、図1に示すように、画素回路(PXLC)2aがm×nのマトリクス状に配列された画素アレイ部2、水平セレクタ(HSEL)3、ライトスキャナ(WSCN)4、水平セレクタ3により選択され輝度情報に応じたデータ信号が供給されるデータ線DTL1〜DTLn、およびライトスキャナ4により選択駆動される走査線WSL1〜WSLmを有する。
なお、水平セレクタ3、ライトスキャナ4に関しては、多結晶シリコン上に形成する場合や、MOSIC等で画素の周辺に形成することもある。
FIG. 1 is a block diagram showing a configuration of a general organic EL display device.
As shown in FIG. 1, the display device 1 includes a pixel array unit 2 in which pixel circuits (PXLC) 2 a are arranged in an m × n matrix, a horizontal selector (HSEL) 3, a light scanner (WSCN) 4, a horizontal Data lines DTL1 to DTLn selected by the selector 3 and supplied with data signals corresponding to luminance information, and scanning lines WSL1 to WSLm selectively driven by the write scanner 4 are provided.
The horizontal selector 3 and the light scanner 4 may be formed on the polycrystalline silicon or may be formed around the pixel by MOSIC or the like.

図2は、図1の画素回路2aの一構成例を示す回路図である(たとえば特許文献1、2参照)。
図2の画素回路は、多数提案されている回路のうちで最も単純な回路構成であり、いわゆる2トランジスタ駆動方式の回路である。
FIG. 2 is a circuit diagram showing a configuration example of the pixel circuit 2a of FIG. 1 (see, for example, Patent Documents 1 and 2).
The pixel circuit in FIG. 2 has the simplest circuit configuration among many proposed circuits, and is a so-called two-transistor driving circuit.

図2の画素回路2aは、pチャネル薄膜電界効果トランジスタ(以下、TFTという)11およびTFT12、キャパシタC11、発光素子である有機EL素子(OLED)13を有する。また、図2において、DTLはデータ線を、WSLは走査線をそれぞれ示している。
有機EL素子は多くの場合整流性があるため、OLED(Organic Light Emitting Diode)と呼ばれることがあり、図2その他では発光素子としてダイオードの記号を用いているが、以下の説明においてOLEDには必ずしも整流性を要求するものではない。
図2ではTFT11のソースが電源電位VCCに接続され、発光素子13のカソード(陰極)は接地電位GNDに接続されている。図2の画素回路2aの動作は以下の通りである。
2 includes a p-channel thin film field effect transistor (hereinafter referred to as TFT) 11 and TFT 12, a capacitor C11, and an organic EL element (OLED) 13 which is a light emitting element. In FIG. 2, DTL indicates a data line, and WSL indicates a scanning line.
Since organic EL elements often have rectifying properties, they are sometimes referred to as OLEDs (Organic Light Emitting Diodes). In FIG. 2 and others, the symbol of a diode is used as a light-emitting element. It does not require rectification.
In FIG. 2, the source of the TFT 11 is connected to the power supply potential VCC, and the cathode (cathode) of the light emitting element 13 is connected to the ground potential GND. The operation of the pixel circuit 2a in FIG. 2 is as follows.

ステップST1
走査線WSLを選択状態(ここでは低レベル)とし、データ線DTLに書き込み電位Vdataを印加すると、TFT12が導通してキャパシタC11が充電または放電され、TFT11のゲート電位はVdataとなる。
Step ST1 :
When the scanning line WSL is in a selected state (here, at a low level) and the write potential Vdata is applied to the data line DTL, the TFT 12 becomes conductive and the capacitor C11 is charged or discharged, and the gate potential of the TFT 11 becomes Vdata.

ステップST2
走査線WSLを非選択状態(ここでは高レベル)とすると、データ線DTLとTFT11とは電気的に切り離されるが、TFT11のゲート電位はキャパシタC11によって安定に保持される。
Step ST2 :
When the scanning line WSL is in a non-selected state (here, high level), the data line DTL and the TFT 11 are electrically disconnected, but the gate potential of the TFT 11 is stably held by the capacitor C11.

ステップST3
TFT11および発光素子13に流れる電流は、TFT11のゲート・ソース間電圧Vgsに応じた値となり、発光素子13はその電流値に応じた輝度で発光し続ける。
上記ステップST1のように、走査線WSLを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図2の画素回路2aでは、一度Vdataの書き込みを行えば、次に書き換えられるまでの間、発光素子13は一定の輝度で発光を継続する。
Step ST3 :
The current flowing through the TFT 11 and the light emitting element 13 has a value corresponding to the gate-source voltage Vgs of the TFT 11, and the light emitting element 13 continues to emit light with a luminance corresponding to the current value.
The operation of selecting the scanning line WSL and transmitting the luminance information given to the data line to the inside of the pixel as in step ST1 is hereinafter referred to as “writing”.
As described above, in the pixel circuit 2a of FIG. 2, once Vdata is written, the light emitting element 13 continues to emit light with a constant luminance until it is rewritten next time.

上述したように、画素回路2aでは、ドライブトランジスタであるTFT11のゲート印加電圧を変化させることで、EL発光素子13に流れる電流値を制御している。
このとき、pチャネルのドライブトランジスタのソースは電源電位VCCに接続されており、このTFT11は常に飽和領域で動作している。よって、下記の式1に示した値を持つ定電流源となっている。
As described above, in the pixel circuit 2a, the value of the current flowing through the EL light emitting element 13 is controlled by changing the gate application voltage of the TFT 11 serving as the drive transistor.
At this time, the source of the p-channel drive transistor is connected to the power supply potential VCC, and the TFT 11 always operates in the saturation region. Therefore, the constant current source has a value represented by the following formula 1.

(数1)
Ids=1/2・μ(W/L)Cox(Vgs−|Vth|)2 …(1)
(Equation 1)
Ids = 1/2 · μ (W / L) Cox (Vgs− | Vth |) 2 (1)

ここで、μはキャリアの移動度を、Coxは単位面積当たりのゲ−ト容量を、Wはゲ−ト幅を、Lはゲ−ト長を、VgsはTFT11のゲ−ト・ソ−ス間電圧を、VthはTFT11のしきい値をそれぞれ示している。   Here, μ is the carrier mobility, Cox is the gate capacity per unit area, W is the gate width, L is the gate length, and Vgs is the gate source of the TFT 11. The inter-voltage and Vth indicate the threshold value of the TFT 11, respectively.

単純マトリクス型画像表示装置では、各発光素子は、選択された瞬間にのみ発光するのに対し、アクティブマトリクスでは、上述したように、書き込み終了後も発光素子が発光を継続するため、単純マトリクスに比べて発光素子のピーク輝度、ピーク電流を下げられるなどの点で、とりわけ大型・高精細のディスプレイでは有利となる。   In the simple matrix type image display device, each light emitting element emits light only at the selected moment, whereas in the active matrix, as described above, the light emitting element continues to emit light even after the writing is completed. In comparison, the peak luminance and peak current of the light emitting element can be lowered, and this is particularly advantageous in a large-sized and high-definition display.

図3は、有機EL素子の電流−電圧(I−V)特性の経時変化を示す図である。図33において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。   FIG. 3 is a diagram showing a change with time of current-voltage (IV) characteristics of the organic EL element. In FIG. 33, the curve indicated by the solid line indicates the characteristic in the initial state, and the curve indicated by the broken line indicates the characteristic after change with time.

一般的に、有機EL素子のI−V特性は、図3に示すように、時間が経過すると劣化してしまう。
しかしながら、図2の2トランジスタ駆動は定電流駆動のために有機EL素子には上述したように定電流が流れ続け、有機EL素子のI−V特性が劣化してもその発光輝度は経時劣化することはない。
In general, the IV characteristics of an organic EL element deteriorate as time passes, as shown in FIG.
However, since the two-transistor drive in FIG. 2 is driven at a constant current, a constant current continues to flow through the organic EL element as described above, and even if the IV characteristic of the organic EL element deteriorates, the emission luminance deteriorates with time. There is nothing.

ところで、図2の画素回路2aは、pチャネルのTFTにより構成されているが、nチャネルのTFTにより構成することができれば、TFT作製において従来のアモルファスシリコン(a−Si)プロセスを用いることができるようになる。これにより、TFT基板の低コスト化が可能となる。   The pixel circuit 2a shown in FIG. 2 is composed of a p-channel TFT. However, if it can be composed of an n-channel TFT, a conventional amorphous silicon (a-Si) process can be used in TFT fabrication. It becomes like this. Thereby, the cost of the TFT substrate can be reduced.

次に、トランジスタをnチャネルTFTに置き換えた基本的な画素回路について説明する。   Next, a basic pixel circuit in which transistors are replaced with n-channel TFTs will be described.

図4は、図2の回路のpチャネルTFTをnチャネルTFTに置き換えた画素回路を示す回路図である。   FIG. 4 is a circuit diagram showing a pixel circuit in which the p-channel TFT in the circuit of FIG. 2 is replaced with an n-channel TFT.

図4の画素回路2bは、nチャネルTFT21およびTFT22、キャパシタC21、発光素子である有機EL素子(OLED)23を有する。また、図4において、DTLはデータ線を、WSLは走査線をそれぞれ示している。   The pixel circuit 2b in FIG. 4 includes n-channel TFTs 21 and 22, a capacitor C21, and an organic EL element (OLED) 23 that is a light emitting element. In FIG. 4, DTL indicates a data line, and WSL indicates a scanning line.

この画素回路2bでは、ドライブトランジスタとしてTFT21のドレイン側が電源電位VCCに接続され、ソースはEL素子23のアノードに接続されており、ソースフォロワー回路を形成している。   In the pixel circuit 2b, the drain side of the TFT 21 as a drive transistor is connected to the power supply potential VCC, and the source is connected to the anode of the EL element 23, thereby forming a source follower circuit.

図5は、初期状態におけるドライブトランジスタとしてのTFT21とEL素子23の動作点を示す図である。図5において、横軸はTFT21のドレイン・ソース間電圧Vdsを、縦軸はドレイン・ソース間電流Idsをそれぞれ示している。   FIG. 5 is a diagram showing operating points of the TFT 21 and the EL element 23 as drive transistors in the initial state. In FIG. 5, the horizontal axis represents the drain-source voltage Vds of the TFT 21, and the vertical axis represents the drain-source current Ids.

図5に示すように、ソース電圧はドライブトランジスタであるTFT21とEL素子23との動作点で決まり、その電圧はゲート電圧によって異なる値を持つ。
このTFT21は飽和領域で駆動されるので、動作点のソース電圧に対したVgsに関して上記式1に示した方程式の電流値の電流Idsを流す。
As shown in FIG. 5, the source voltage is determined by the operating point of the TFT 21 as the drive transistor and the EL element 23, and the voltage has a different value depending on the gate voltage.
Since the TFT 21 is driven in a saturation region, a current Ids having a current value of the equation shown in the above equation 1 is supplied with respect to Vgs with respect to the source voltage at the operating point.

USP5,684,365USP 5,684,365 特開平8−234683号公報JP-A-8-234683

上述した画素回路は、最も単純な回路であるが、実際には、OLEDと直列に接続されるドライブトランジスタや、移動度やしきい値キャンセル用のTFT等が設けられる。
これらのTFTは、アクティブマトリクス型有機ELディスプレイパネルの両側あるいは片側に配置されている垂直スキャナによってゲートパルスが生成され、このパルス信号が配線を通してマトリクス配列された画素回路の所望のTFTのゲートに印加される。
The pixel circuit described above is the simplest circuit, but actually, a drive transistor connected in series with the OLED, a TFT for mobility and threshold cancellation, and the like are provided.
These TFTs generate a gate pulse by a vertical scanner arranged on both sides or one side of an active matrix organic EL display panel, and this pulse signal is applied to a desired TFT gate of a pixel circuit arranged in a matrix through a wiring. Is done.

図6は、画素アレイ部の配列例を示す図である。
図6の画素アレイ部は、1画素が赤(RED)、緑(GREEN)、青(BLUE)のサブピクセル2R、2G、2Bをストライプ状に配列されて形成されている。
FIG. 6 is a diagram illustrating an arrangement example of the pixel array unit.
6 is formed by arranging red (RED), green (GREEN), and blue (BLUE) sub-pixels 2R, 2G, and 2B in a stripe shape.

そして、各画素回路において、垂直スキャナのパルス信号が印加されるTFTが2あるいはそれ以上存在する場合には、各パルス信号を印加するタイミングが重要となる。   In each pixel circuit, when there are two or more TFTs to which the pulse signal of the vertical scanner is applied, the timing of applying each pulse signal is important.

アクティブマトリクス型有機ELパネルでは、p−Si・TFTを使用し低温プロセスを用い、駆動回路をガラス基板上に集積している。
低温poly−Si・TFTは、a−Si・TFT、高温poly−Si・TFT、単結晶Si・FETの長所を併せ持つ。また、狭額縁、高精細、薄型、軽量を実現できる。
p−Siは、エキシマレーザ(波長308nm)の高出力パルスを照射し、a−Si膜を溶融、冷却、固化させることにより形成する。この方法をエキシマレーザアニール(ELA)と呼び、大面積にわたって良質なp−Siが低温で得られる。
In an active matrix organic EL panel, p-Si • TFT is used and a low temperature process is used to integrate a drive circuit on a glass substrate.
The low-temperature poly-Si · TFT has the advantages of a-Si · TFT, high-temperature poly-Si · TFT, and single crystal Si · FET. In addition, a narrow frame, high definition, thinness, and light weight can be realized.
p-Si is formed by irradiating a high-power pulse of an excimer laser (wavelength 308 nm) to melt, cool, and solidify the a-Si film. This method is called excimer laser annealing (ELA), and high-quality p-Si is obtained at a low temperature over a large area.

ELA工程では、図7に示すようにエキシマレーザをパネル上、一方向にスキャンしていく。
しかし、エキシマレーザはスキャン進行方向に出力がばらつくため、スキャン進行方向に並ぶTFTごとの特性に差がでてしまう。
In the ELA process, an excimer laser is scanned in one direction on the panel as shown in FIG.
However, since the output of the excimer laser varies in the scanning direction, there is a difference in the characteristics of the TFTs arranged in the scanning direction.

ここで、例として、図8に示すように、RGBの各画素をストライプ配列させ、各画素内に駆動トランジスタのチャネル長(L長)方向(電流の流れる方向)を図中上下方向に配置し、エキシマレーザを図中、左から右にスキャンした場合、エキシマレーザはスキャン進行方向に出力がばらつくため、R画素とG画素とで、また、G画素とB画素とで、境界を挟み駆動トランジスタの特性が異なってしまう。   Here, as an example, as shown in FIG. 8, the RGB pixels are arranged in stripes, and the channel length (L length) direction (current flow direction) of the drive transistor is arranged in the vertical direction in the drawing within each pixel. When the excimer laser is scanned from left to right in the figure, the output of the excimer laser varies in the scanning direction. Therefore, the drive transistor sandwiches the boundary between the R pixel and the G pixel and between the G pixel and the B pixel. The characteristics of will be different.

これは、エキシマレーザの出力のばらつきにより、生成される結晶粒径の大きさがばらつくためである。
エキシマレーザはスキャン進行方向に出力がばらつくため、たとえば、G2の画素とB2の画素ではトランジスタのL長方向、つまり、電流の流れる経路内の結晶粒径に差が生じ、トランジスタのしきい値や移動度などの特性に差が生じる。
さらに、もともと画素ごとの色の違いも重なり、いっそう境界がスジとして視認される、また、境界が色付いて視認されるという不利益があった。
This is because the generated crystal grain size varies due to variations in the output of the excimer laser.
Since the output of the excimer laser varies in the scanning direction, for example, a difference occurs in the crystal grain size in the L length direction of the transistor, that is, in the current flow path, between the G2 pixel and the B2 pixel. Differences in characteristics such as mobility occur.
Furthermore, the difference in color from pixel to pixel originally overlapped, and there was a disadvantage that the boundary was visually recognized as a streak, and the boundary was colored and visually recognized.

本発明は、ストライプ配列された画素の各列の境界がスジとして視認され、また、境界が色付いて視認されることを防止することが可能な表示装置およびその製造方法を提供することにある。   It is an object of the present invention to provide a display device and a method for manufacturing the display device that can prevent the boundary of each column of pixels arranged in stripes from being visually recognized as a streak and preventing the boundary from being colored and visually recognized.

本発明の第1の観点の表示装置は、制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有し、上記画素回路のトランジスタは、所定方向にスキャンされる所定波長のレーザ光照射によって形成されており、上記画素アレイ部の画素回路は、ストライプ配列された画素配列方向が上記レーザ光のスキャン方向と同方向となるように形成されている。   A display device according to a first aspect of the present invention includes a pixel array unit in which a plurality of pixel circuits including at least one transistor whose conduction state is controlled in response to a drive signal to a control terminal are arranged. These transistors are formed by irradiation with laser light having a predetermined wavelength scanned in a predetermined direction. In the pixel circuit of the pixel array section, the pixel arrangement direction in which stripes are arranged is the same as the scanning direction of the laser light. It is formed as follows.

本発明の第2の観点の表示装置は、制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数マトリクス状に配列された画素アレイ部を有し、上記画素回路のトランジスタと上記バッファのトランジスタは、所定方向にスキャンされる所定波長のレーザ光照射によって形成されており、上記画素アレイ部は、トランジスタのチャネル長方向が上記レーザ光のスキャン方向と同方向となるように形成された画素回路と、チャネル長方向が上記レーザ光のスキャン方向と直交する方向となるように形成された画素回路が混在するように形成されている。   A display device according to a second aspect of the present invention includes a pixel array unit in which a plurality of pixel circuits including at least one transistor whose conduction state is controlled in response to a drive signal to a control terminal are arranged in a matrix, The transistor of the pixel circuit and the transistor of the buffer are formed by irradiation with laser light having a predetermined wavelength scanned in a predetermined direction, and the pixel array section has a channel length direction of the transistor that is the same as the scanning direction of the laser light. The pixel circuit formed so as to be in the direction and the pixel circuit formed so that the channel length direction is perpendicular to the scanning direction of the laser light are mixed.

本発明の第3の観点は、制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有する表示装置の製造方法であって、上記画素アレイ部の画素回路は、ストライプ配列された画素配列方向が所定方向にスキャンされる所定波長のレーザ光のスキャン方向と同方向となるように形成し、上記画素回路のトランジスタを、所定方向にスキャンされる所定波長のレーザ光照射によって固化させて形成する。   A third aspect of the present invention is a method for manufacturing a display device having a pixel array section in which a plurality of pixel circuits including at least one transistor whose conduction state is controlled by receiving a drive signal to a control terminal. The pixel circuit of the pixel array unit is formed so that the pixel arrangement direction in which stripes are arranged is the same direction as the scanning direction of laser light having a predetermined wavelength scanned in a predetermined direction, It is formed by solidifying by laser light irradiation of a predetermined wavelength scanned in the direction.

本発明の第4の観点は、制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有する表示装置の製造方法であって、上記画素アレイ部を、トランジスタのチャネル長方向が所定方向にスキャンされる所定波長のレーザ光スキャン方向と同方向となるように形成された画素回路と、チャネル長方向が上記レーザ光のスキャン方向と直交する方向となるように形成された画素回路が混在するように形成し、上記画素回路のトランジスタを、所定方向にスキャンされる所定波長のレーザ光照射によって固化させて形成する。   A fourth aspect of the present invention is a method for manufacturing a display device having a pixel array section in which a plurality of pixel circuits including at least one transistor whose conduction state is controlled by receiving a drive signal to a control terminal. A pixel circuit formed so that a channel length direction of the transistor is in the same direction as a laser light scanning direction of a predetermined wavelength scanned in a predetermined direction, and the channel length direction is a scanning direction of the laser light. The pixel circuits formed so as to be orthogonal to each other are mixed, and the transistors of the pixel circuits are solidified by irradiation with laser light having a predetermined wavelength scanned in a predetermined direction.

本発明によれば、たとえば表示装置の所定波長のレーザによる結晶化工程において、レーザービームのスキャン方向とストライプ配列させた画素配列方向が同方向になるようにする。
レーザービームは、スキャン進行方向にばらつき同色列のトランジスタの特性に差がでるが、この場合、たとえば同じ色内でのトランジスタのばらつきとなることため、各列の境界のスジが視認しづらくなる。
According to the present invention, for example, in a crystallization process using a laser having a predetermined wavelength in a display device, the scanning direction of the laser beam and the pixel arrangement direction in which stripes are arranged are in the same direction.
The laser beam varies in the scanning direction, and there is a difference in the characteristics of the transistors of the same color column. In this case, for example, the transistors vary within the same color, so it is difficult to visually recognize the streak at the boundary of each column.

本発明によれば、ストライプ配列された画素の各列の境界がスジとして視認され、また、境界が色付いて視認されることを防止することができる。   According to the present invention, it is possible to prevent the boundary of each column of pixels arranged in a stripe from being visually recognized as a streak, and preventing the boundary from being colored and visually recognized.

以下、本発明の実施形態を図面に関連付けて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図9は、本発明の実施形態に係る画素回路を採用した有機EL表示装置の構成を示す図である。
図10は、本発明の実施形態に係る有機EL表示装置パネルを模式的に示す図である。
図11は、本実施形態に係る画素回路の具体的な構成を示す回路図である。
FIG. 9 is a diagram showing a configuration of an organic EL display device employing the pixel circuit according to the embodiment of the present invention.
FIG. 10 is a diagram schematically showing an organic EL display device panel according to an embodiment of the present invention.
FIG. 11 is a circuit diagram showing a specific configuration of the pixel circuit according to the present embodiment.

この表示装置100は、図9および図10に示すように、画素回路101がm×nのマトリクス状に配列された画素アレイ部102、水平セレクタ(HSEL)103、ライトスキャナ(WSCN)104、ドライブスキャナ(DSCN)105、第1のオートゼロ回路(AZRD1)106、第2のオートゼロ回路(AZRD2)107、水平セレクタ103により選択され輝度情報に応じたデータ信号が供給されるデータ線DTL、ライトスキャナ104により選択駆動される第2の駆動配線としての走査線WSL、ドライブスキャナ105により選択駆動される第1の駆動配線としての駆動線DSL、第1のオートゼロ回路106により選択駆動される第4の駆動配線としての第1のオートゼロ線AZL1、および第2のオートゼロ回路107により選択駆動される第3の駆動配線としての第2のオートゼロ線AZL2を有する。   As shown in FIGS. 9 and 10, the display device 100 includes a pixel array unit 102 in which pixel circuits 101 are arranged in an m × n matrix, a horizontal selector (HSEL) 103, a write scanner (WSCN) 104, a drive A scanner (DSCN) 105, a first auto-zero circuit (AZRD1) 106, a second auto-zero circuit (AZRD2) 107, a data line DTL selected by the horizontal selector 103 and supplied with a data signal corresponding to luminance information, a write scanner 104 The scanning line WSL as the second drive wiring selectively driven by the drive, the drive line DSL as the first drive wiring selectively driven by the drive scanner 105, and the fourth drive selectively driven by the first auto-zero circuit 106 First auto zero line AZL1 as wiring and second auto zero times The 107 has a second auto-zero line AZL2 as the third driving wiring to be selectively driven.

これらの構成要素が、図10に示すように、アクティブマトリクス型有機EL表示装置パネル100Aに形成されている。   These components are formed in an active matrix organic EL display panel 100A as shown in FIG.

本実施形態に係る画素回路101は、図10に示すように、1画素が赤(RED)、緑(GREEN)、青(BLUE)のサブピクセル101R、101G、101Bをストライプ状に配列されて形成されている。   As shown in FIG. 10, the pixel circuit 101 according to the present embodiment is formed by arranging red (RED), green (GREEN), and blue (BLUE) subpixels 101R, 101G, and 101B in a stripe shape. Has been.

そして、本実施形態に係る画素回路101は、図9および図11に示すように、pチャネルTFT111、nチャネルTFT112〜TFT115、キャパシタC111、有機EL素子(OLED:電気光学素子)からなる発光素子116、第1のノード(A点)ND111、および第2のノード(B点)ND112を有する。
TFT111により第1のスイッチトランジスタが形成され、TFT113により第2のスイッチトランジスタが形成され、TFT115により第3のスイッチトランジスタが形成され、TFT114により第4のスイッチトランジスタが形成されている。
なお、電源電圧VCCの供給ライン(電源電位)が第1の基準電位に相当し、接地電位GNDが第2の基準電位に相当している。また、VSS1が第4の基準電位に相当し、VSS2が第3の基準電位に相当する。
9 and 11, the pixel circuit 101 according to the present embodiment includes a p-channel TFT 111, n-channel TFTs 112 to 115, a capacitor C111, and a light-emitting element 116 including an organic EL element (OLED: electro-optical element). , A first node (point A) ND111, and a second node (point B) ND112.
A first switch transistor is formed by the TFT 111, a second switch transistor is formed by the TFT 113, a third switch transistor is formed by the TFT 115, and a fourth switch transistor is formed by the TFT 114.
The supply line (power supply potential) of the power supply voltage VCC corresponds to the first reference potential, and the ground potential GND corresponds to the second reference potential. VSS1 corresponds to the fourth reference potential, and VSS2 corresponds to the third reference potential.

画素回路101において、第1の基準電位(本実施形態では電源電位VCC)と第2の基準電位(本実施形態では接地電位GND)との間に、TFT111、ドライブトランジスタとしてのTFT112、第1のノードND111、および発光素子(OLED)116が直列に接続されている。具体的には、発光素子116のカソードが接地電位GNDに接続され、アノードが第1のノードND111に接続され、TFT112のソースが第1のノードND111に接続され、TFT111のドレインがTFT111のドレインに接続され、TFT111のソースが電源電位VCCに接続されている。
そして、TFT112のゲートが第2のノードND112に接続され、TFT111のゲートが駆動線DSLに接続されている。
TFT113のドレインが第1のノード111およびキャパシタC111の第1電極に接続され、ソースが固定電位VSS2に接続され、TFT113のゲートが第2のオートゼロ線AZL2に接続されている。また、キャパシタC111の第2電極が第2のノードND112に接続されている。
データ線DTLと第2のノードND112との間にTFT114のソース・ドレインがそれぞれ接続されている。そして、TFT114のゲートが走査線WSLに接続されている。
さらに、第2のノードND112と所定電位Vss1との間にTFT115のソース・ドレインがそれぞれ接続されている。そして、TFT115のゲートが第1のオートゼロ線AZL1に接続されている。
In the pixel circuit 101, between the first reference potential (power supply potential VCC in this embodiment) and the second reference potential (ground potential GND in this embodiment), the TFT 111, the TFT 112 as a drive transistor, the first A node ND111 and a light emitting element (OLED) 116 are connected in series. Specifically, the cathode of the light emitting element 116 is connected to the ground potential GND, the anode is connected to the first node ND111, the source of the TFT 112 is connected to the first node ND111, and the drain of the TFT 111 is connected to the drain of the TFT 111. The source of the TFT 111 is connected to the power supply potential VCC.
The gate of the TFT 112 is connected to the second node ND112, and the gate of the TFT 111 is connected to the drive line DSL.
The drain of the TFT 113 is connected to the first node 111 and the first electrode of the capacitor C111, the source is connected to the fixed potential VSS2, and the gate of the TFT 113 is connected to the second auto zero line AZL2. The second electrode of the capacitor C111 is connected to the second node ND112.
The source / drain of the TFT 114 is connected between the data line DTL and the second node ND112. The gate of the TFT 114 is connected to the scanning line WSL.
Further, the source and drain of the TFT 115 are connected between the second node ND112 and the predetermined potential Vss1, respectively. The gate of the TFT 115 is connected to the first auto zero line AZL1.

このように、本実施形態に係る画素回路101は、ドライブトランジスタとしてのTFT112のゲート・ソース間に画素容量としてのキャパシタC111が接続され、非発光期間にTFT112のソース電位をスイッチトランジスタとしてのTFT113に介して固定電位に接続し、また、TFT112のゲート・ドレイン間を接続して、しきい値Vthの補正を行うように構成されている。
たとえば、TFT115がオンし、TFT113がオフしている期間にしきい値Vthの補正を行う。
また、TFT111のオンの期間とTFT114のオンの期間がオーバーラップしている期間に移動度補正を行う。
このような移動度補正やしきい値Vthキャンセルなど2種のパルスの位相差によって駆動をコントロールする。よって、各パルスのタイミングが重要となる。
As described above, in the pixel circuit 101 according to the present embodiment, the capacitor C111 as the pixel capacitance is connected between the gate and the source of the TFT 112 as the drive transistor, and the source potential of the TFT 112 is connected to the TFT 113 as the switch transistor during the non-light emission period. The threshold voltage Vth is corrected by connecting to a fixed potential through the TFT 112 and connecting between the gate and drain of the TFT 112.
For example, the threshold value Vth is corrected while the TFT 115 is on and the TFT 113 is off.
In addition, mobility correction is performed in a period in which the TFT 111 is turned on and the TFT 114 is turned on.
The drive is controlled by the phase difference between the two kinds of pulses such as mobility correction and threshold value Vth cancellation. Therefore, the timing of each pulse is important.

アクティブマトリクス型有機EL表示装置パネル100Aでは、p−Si・TFTを使用し低温プロセスを用い、駆動回路をガラス基板上に集積している。
低温poly−Si・TFTは、a−Si・TFT、高温poly−Si・TFT、単結晶Si・FETの長所を併せ持つ。また、狭額縁、高精細、薄型、軽量を実現できる。
p−Siは、ELA(エキシマレーザアニール)法を採用してエキシマレーザ(波長308nm)の高出力パルスを照射し、a−Si膜を溶融、冷却、固化させることにより形成する。このように、ELA法を採用することによって、大面積にわたって良質なp−Siが低温で得られる。
In the active matrix type organic EL display device panel 100A, a drive circuit is integrated on a glass substrate by using p-Si · TFT and using a low temperature process.
The low-temperature poly-Si · TFT has the advantages of a-Si · TFT, high-temperature poly-Si · TFT, and single crystal Si · FET. In addition, a narrow frame, high definition, thinness, and light weight can be realized.
The p-Si is formed by adopting an ELA (Excimer Laser Annealing) method and irradiating a high output pulse of an excimer laser (wavelength 308 nm) to melt, cool and solidify the a-Si film. Thus, by adopting the ELA method, good quality p-Si can be obtained over a large area at a low temperature.

ところで、エキシマレーザはスキャン進行方向に出力がばらつく。
このため、本実施形態においては、ストライプ配列された画素の各列の境界がスジとして視認され、また、境界が色付いて視認されること防止するために、基本的に、以下の第1または第2の方法を採用してELA法によりパネル製造を行う。
By the way, the output of the excimer laser varies in the scanning direction.
For this reason, in the present embodiment, in order to prevent the boundary of each column of pixels arranged in stripes from being visually recognized as a streak and to visually recognize the boundary in a colored manner, basically, the following first or first The panel 2 is manufactured by the ELA method using the method 2.

第1の方法:アクティブマトリックス型有機EL表示装置のELA結晶化工程においてレーザービームのスキャン方向とストライプ配列させたRGBの画素配列方向が同方向になるようにする。
第2の方法:アクティブマトリックス型有機EL表示装置のトランジスタ(TFT)のL長方向が、ELA結晶化工程においてレーザービームのスキャン方向と同方向と直交する方向とで混在するようにする。
First method: In the ELA crystallization process of the active matrix organic EL display device, the scanning direction of the laser beam and the RGB pixel arrangement direction in the stripe arrangement are made the same direction.
Second method: The L length direction of the transistor (TFT) of the active matrix organic EL display device is mixed in the ELA crystallization step with the laser beam scanning direction and the direction orthogonal to the same direction.

まず、第1の方法について説明する。
図12は、アクティブマトリクス型有機EL表示装置のELA結晶化工程に適用する第1の方法の第1例を説明するための図である。
First, the first method will be described.
FIG. 12 is a diagram for explaining a first example of the first method applied to the ELA crystallization process of the active matrix organic EL display device.

第1の方法の第1例は、図12に示すように、アクティブマトリクス型有機EL表示装置100のELA結晶化工程においてエキシマレーザのスキャン方向200と、垂直スキャナ200内のバッファを形成するトランジスタ(TFT)210のL長方向(電流が流れる方向)が同方向になるようにする方法である。   In the first example of the first method, as shown in FIG. 12, in the ELA crystallization process of the active matrix organic EL display device 100, the excimer laser scanning direction 200 and the transistors (that form buffers in the vertical scanner 200) This is a method in which the L length direction (the direction in which current flows) of the TFT 210 is the same direction.

図13は、アクティブマトリクス型有機EL表示装置のELA結晶化工程に適用する第1の方法の第2例を説明するための図である。   FIG. 13 is a diagram for explaining a second example of the first method applied to the ELA crystallization process of the active matrix organic EL display device.

第1の方法の第2例は、図13に示すように、アクティブマトリクス型有機EL表示装置100のELA結晶化工程においてエキシマレーザのスキャン方向200と、垂直スキャナ200内のバッファを形成するトランジスタ(TFT)210AのL長方向(電流が流れる方向)が直交する方向になるようにする方法である。   In the second example of the first method, as shown in FIG. 13, in the ELA crystallization process of the active matrix organic EL display device 100, the scan direction 200 of the excimer laser and the transistors (that form buffers in the vertical scanner 200) This is a method in which the L length direction (direction in which current flows) of the TFT 210A is orthogonal.

つまり、本第1の方法は、画素を形成するTFT210のL長方向にかかわりなく、エキシマレーザのスキャン方向とRGBの画素配列方向が同方向になるようにする。
エキシマレーザはスキャン進行方向に出力がばらつくため、スキャン進行方向に並ぶTFT210、つまり、図12および図13中、R1とR2、R3画素など同色列内のTFT210の特性に差がでてしまう。
しかし、これらは同じ色内での駆動トランジスタのばらつきとなるため、視認しづらくなるという特徴を持つ。
したがって、本第1の方法によって、RGBの各列の境界に視認されるスジを改善することができる。
That is, according to the first method, the scan direction of the excimer laser and the RGB pixel arrangement direction are the same regardless of the L length direction of the TFT 210 forming the pixel.
Since the output of the excimer laser varies in the scanning direction, the characteristics of the TFTs 210 arranged in the scanning direction, that is, the TFTs 210 in the same color row such as R1, R2, and R3 pixels in FIGS.
However, these have a feature that it becomes difficult to visually recognize because the driving transistors vary within the same color.
Therefore, the first method can improve the stripes visually recognized at the boundaries between the RGB columns.

次に、第2の方法について説明する。
たとえば図12のようにエキシマレーザのスキャン方向200と画素のTFT210のL長方向が同方向になるようにする方法を採用した場合、たとえば図12中、R2、G2、B2の列とR3、G3、B3の列とでトランジスタの特性に差が生じ、列ごとの境界にスジやムラが視認されてしまうおそれがある。
第2の方法は、この問題を解消するために、アクティブマトリックス型有機EL表示装置のトランジスタ(TFT)のL長方向が、ELA結晶化工程においてレーザービームのスキャン方向と同方向と直交する方向とで混在するようにする。
Next, the second method will be described.
For example, when a method is adopted in which the excimer laser scanning direction 200 and the L length direction of the pixel TFT 210 are in the same direction as shown in FIG. 12, for example, in FIG. 12, the columns R2, G2, B2 and R3, G3 , B3 column has a difference in transistor characteristics, and stripes and unevenness may be visually recognized at the boundary of each column.
In the second method, in order to solve this problem, the L length direction of the transistor (TFT) of the active matrix type organic EL display device has a direction orthogonal to the scanning direction of the laser beam in the ELA crystallization process. To be mixed.

図14は、アクティブマトリクス型有機EL表示装置のELA結晶化工程に適用する第2の方法の第1例を説明するための図である。   FIG. 14 is a diagram for explaining a first example of the second method applied to the ELA crystallization process of the active matrix organic EL display device.

第2の方法の第1例は、図14に示すように、画素内TFT210のL長方向が隣接サブピクセルで異なるように配置する。
図14中、たとえばG2サブピクセルのTFT210は水平向きに配置されているが、隣接するR2、G1、G3、B2サブピクセルは垂直向きに配置されている。
換言すれば、各画素回路101を形成するTFT210は、L長方向が画素アレイ部102に配線されるデータ線DTLの配線方向になるように(走査線WSL、駆動線DSL、オートゼロ線AZL1,AZL2の配線方向と異なる、たとえば直交する方向になるように形成されているサブピクセルと、L長方向が画素アレイ部102に配線されるデータ線DTLの配線方向と直交するように(走査線WSL、駆動線DSL、オートゼロ線AZL1,AZL2の配線方向と同方向になるように形成されているサブピクセルとが、規則正しく周期をもって混在するように形成されている。
そして、エキシマレーザのスキャンは、たとえば図中の上側から下側へ向かって行われる。
このように配置することで、隣接するトランジスタの特性はばらつく。しかし、バラつきが列、あるいは、行方向に集中せず、拡散しているため、スジやムラは目立たなくなる。
In the first example of the second method, as shown in FIG. 14, the L-length direction of the in-pixel TFT 210 is arranged differently between adjacent sub-pixels.
In FIG. 14, for example, the TFT 210 of the G2 subpixel is arranged in the horizontal direction, but the adjacent R2, G1, G3, and B2 subpixels are arranged in the vertical direction.
In other words, the TFT 210 forming each pixel circuit 101 is arranged such that the L length direction is the wiring direction of the data line DTL wired to the pixel array unit 102 (scanning line WSL, driving line DSL, auto zero lines AZL1, AZL2). For example, the sub-pixels formed so as to be orthogonal to each other, and the L length direction is orthogonal to the wiring direction of the data lines DTL wired to the pixel array unit 102 (scanning lines WSL, The sub-pixels formed so as to be in the same direction as the wiring direction of the drive line DSL and auto-zero lines AZL1, AZL2 are formed so as to be mixed regularly and periodically.
The excimer laser scan is performed, for example, from the upper side to the lower side in the drawing.
By arranging in this way, the characteristics of adjacent transistors vary. However, since the variations are not concentrated in the column or row direction but are diffused, streaks and unevenness are not noticeable.

図15、アクティブマトリクス型有機EL表示装置のELA結晶化工程に適用する第2の方法の第2例を説明するための図である。   FIG. 15 is a diagram for explaining a second example of the second method applied to the ELA crystallization process of the active matrix organic EL display device.

この第2の方法の第2例は、画素内TFT(トランジスタ)210Bの配置方向は、図15に示すように、画素内TFT210BのL長方向が隣接するRGBサブピクセル同士で異なるように配置している例である。
この場合も、バラつきが列、あるいは、行方向に集中せず、拡散しているため、スジやムラは目立たなくなる。
In the second example of the second method, the arrangement direction of the in-pixel TFT (transistor) 210B is arranged so that the L length direction of the in-pixel TFT 210B is different between adjacent RGB sub-pixels as shown in FIG. This is an example.
Also in this case, since the variation is not concentrated in the column or row direction but is diffused, streaks and unevenness are not noticeable.

図16、アクティブマトリクス型有機EL表示装置のELA結晶化工程に適用する第2の方法の第3例を説明するための図である。   FIG. 16 is a diagram for explaining a third example of the second method applied to the ELA crystallization process of the active matrix organic EL display device.

この第2の方法の第3例は、図16に示すように、画素内TFT210CのL長方向が隣接する画素同士で異なるように配置している例である。
この場合も、バラつきが列、あるいは、行方向に集中せず、拡散しているため、スジやムラは目立たなくなる。
In the third example of the second method, as shown in FIG. 16, the L-length direction of the in-pixel TFT 210C is arranged differently between adjacent pixels.
Also in this case, since the variation is not concentrated in the column or row direction but is diffused, streaks and unevenness are not noticeable.

また、上記例では、画素内TFT(トランジスタ)210を配置方向(L長方向の配置)を水平、垂直方向に変えたが、任意の角度で回転させても良い。
なお、ELA結晶化工程の際、エキシマレーザのスキャン方向をサブピクセルRGBの並ぶ方向と垂直な方向とすることが望ましい。これは、RGBの各境界での色が異なることによる色付き、スジ、ムラを軽減するためである。
したがって、第2の方法によって、画素内TFT(トランジスタ)の特性の差に起因するスジ、あるいは、色付を改善することができる。
Further, in the above example, the arrangement direction (arrangement in the L length direction) of the in-pixel TFT (transistor) 210 is changed between the horizontal direction and the vertical direction, but it may be rotated at an arbitrary angle.
In the ELA crystallization process, it is desirable that the scan direction of the excimer laser be a direction perpendicular to the direction in which the subpixels RGB are arranged. This is to reduce coloring, streaks, and unevenness due to different colors at each RGB boundary.
Therefore, the second method can improve streaking or coloring caused by the difference in characteristics of the TFTs (transistors) in the pixel.

なお、上記第1の方法および第2の方法は、上記した配列以外にも適用可能である。
たとえば図17および図18に示すように、いわゆるデルタ配列に適用可能であり、同様の効果を得ることができる。
図17のデルタ配列の画素アレイ部101Dは、図14に示す第2の方法の第1例が適用されている。
また、図18のデルタ配列の画素アレイ部101Dは、図16に示す第2の方法の第3例が適用されている。
これらの場合も、バラつきが列、あるいは、行方向に集中せず、拡散しているため、スジやムラは目立たなくなる。
したがって、画素内TFT(トランジスタ)の特性の差に起因するスジ、あるいは、色付を改善することができる。
Note that the first method and the second method are applicable to arrangements other than those described above.
For example, as shown in FIGS. 17 and 18, the present invention can be applied to a so-called delta arrangement, and the same effect can be obtained.
The first example of the second method shown in FIG. 14 is applied to the pixel array unit 101D having the delta arrangement in FIG.
Further, the third example of the second method shown in FIG. 16 is applied to the pixel array section 101D having the delta arrangement in FIG.
In these cases as well, the unevenness is not concentrated in the column or row direction but is diffused, and therefore streaks and unevenness are not noticeable.
Accordingly, it is possible to improve streaking or coloring due to the difference in characteristics of the TFTs (transistors) in the pixel.

本第1および第2の方法を採用することにより、アクティブマトリクス型有機EL表示装置におけるELA結晶化工程においてエキシマレーザのスキャン、また、画素内トランジスタの配置方向による画素内ランジスタの特性の差に起因するスジ、色付きを改善することができる。   By adopting the first and second methods, it is caused by the excimer laser scan in the ELA crystallization process in the active matrix organic EL display device, and the difference in the characteristics of the in-pixel transistors depending on the arrangement direction of the in-pixel transistors. You can improve streaking and coloring.

次に、上記構成の動作を、画素回路の動作を中心に、図19(A)〜(F)に関連付けて説明する。
なお、図19(A)は駆動性DSLに印加される駆動信号、図19(B)は走査線WSLに印加される駆動信号WSを、図19(C)は第1のオートゼロ線AZL1に印加される駆動信号AZ1、図19(D)は第2のオートゼロ線AZL2に印加される駆動信号オートゼロ信号AZ2を、図19(E)は第2のノードND112の電位を、図19(F)は第1のノードND111の電位をそれぞれ示している。
Next, the operation of the above configuration will be described with reference to FIGS. 19A to 19F, focusing on the operation of the pixel circuit.
19A shows a drive signal applied to the driving DSL, FIG. 19B applied a drive signal WS applied to the scanning line WSL, and FIG. 19C applied to the first auto-zero line AZL1. 19D shows the driving signal AZ1, FIG. 19D shows the driving signal auto-zero signal AZ2 applied to the second auto-zero line AZL2, FIG. 19E shows the potential of the second node ND112, and FIG. The potential of the first node ND111 is shown.

ドライブスキャナ105による駆動線DSLの駆動信号DSがハイレベル、ライトスキャナ104による走査線WSLへの駆動信号WSがローレベルに保持され、オートゼロ回路106によるオートゼロ線AZL1への駆動信号AZ1がローレベルに保持され、オートゼロ回路107によるオートゼロ線AZL2への駆動信号AZ2がハイレベルに保持される。
その結果、TFT113がオンし、このとき、TFT113を介して電流が流れ、TFT112のソース電位Vs(ノードND111の電位)はVSS2まで下降する。そのため、EL発光素子116に印加される電圧も0Vとなり、EL発光素子116は非発光となる。
この場合、TFT114がオンしてもキャパシタC111に保持されている電圧、すなわち、TFT112のゲート電圧は変わらない。
The drive signal DS of the drive line DSL by the drive scanner 105 is held at a high level, the drive signal WS to the scanning line WSL by the write scanner 104 is held at a low level, and the drive signal AZ1 to the auto zero line AZL1 by the auto zero circuit 106 is held at a low level. The driving signal AZ2 to the auto zero line AZL2 by the auto zero circuit 107 is held at a high level.
As a result, the TFT 113 is turned on. At this time, a current flows through the TFT 113, and the source potential Vs of the TFT 112 (the potential of the node ND111) drops to VSS2. Therefore, the voltage applied to the EL light emitting element 116 is also 0 V, and the EL light emitting element 116 does not emit light.
In this case, even if the TFT 114 is turned on, the voltage held in the capacitor C111, that is, the gate voltage of the TFT 112 does not change.

次に、EL発光素子116の非発光期間において、図19(C),(D)に示すように、オートゼロ線AZL2への駆動信号AZ2がハイレベルに保持された状態で、オートセロ線AZL1への駆動信号AZ1がハイレベルに設定される。これにより、第2のノードND112の電位はVSS1となる。
そして、オートゼロ線AZL2への駆動信号AZ2がローレベルに切り替えられた後、ドライブスキャナ105による駆動線DSLの駆動信号DSが所定期間のみローレベルに切り替えられる。
これにより、TFT113がオフし、TFT115、TFT112がオンすることにより、TFT112,TFT111の経路に電流が流れ、第1のノードの電位は上昇する。
そして、ドライブスキャナ105による駆動線DSLの駆動信号DSがハイレベルに切り替えられ、駆動信号AZ1がローベルに切り替えられる。
以上の結果、ドライブトランジスタTFT112のしきい値Vth補正が行われ、第2のノードND112と第1のノードND111との電位差はVthとなる。
その状態で所定期間経過後にライトスキャナ104による走査線WSLへの駆動信号WSが所定期間ハイレベルに保持され、データ線よりデータをノードND112に書き込み、駆動信号WSがハイレベルの期間にドライブスキャナ105による駆動線DSLの駆動信号DSがハイレベルに切り替えられ、やがて駆動信号WSがローレベルに切り替えられる。
このとき、TFT112がオンし、そして、TFT114がオフし、移動度の補正が行われる。
この場合、TFT114がオフしており、TFT112のゲートソース間電圧は一定であるので、TFT112は一定電流IdsをEL発光素子116に流す。これによって、第1のノードND111の電位はEL発光素子116にIdsという電流が流れる電圧Vxまで上昇し、EL発光素子116は発光する。
ここで、本回路においてもEL素子は発光時間が長くなるとその電流−電圧(I−V)特性は変化してしまう。そのため、第1のノードND111の電位も変化する。しかしながら、TFT112のゲート・ソース間電圧Vgsは一定値に保たれているのでEL発光素子117に流れる電流は変化しない。よって、EL発光素子116のI−V特性が劣化しても、一定電流Idsが常に流れ続け、EL発光素子116の輝度が変化することはない。
Next, in the non-emission period of the EL light emitting element 116, as shown in FIGS. 19C and 19D, the driving signal AZ2 to the auto zero line AZL2 is held at the high level, and the auto cell line AZL1 is applied. The drive signal AZ1 is set to a high level. As a result, the potential of the second node ND112 becomes VSS1.
Then, after the drive signal AZ2 to the auto zero line AZL2 is switched to the low level, the drive signal DS of the drive line DSL by the drive scanner 105 is switched to the low level only for a predetermined period.
Accordingly, the TFT 113 is turned off and the TFT 115 and the TFT 112 are turned on, whereby a current flows through the path of the TFT 112 and the TFT 111, and the potential of the first node rises.
Then, the drive signal DS of the drive line DSL by the drive scanner 105 is switched to the high level, and the drive signal AZ1 is switched to the low level.
As a result, the threshold Vth correction of the drive transistor TFT112 is performed, and the potential difference between the second node ND112 and the first node ND111 becomes Vth.
In this state, after the elapse of a predetermined period, the drive signal WS to the scanning line WSL by the write scanner 104 is held at a high level for a predetermined period, data is written from the data line to the node ND112, and the drive scanner 105 The drive signal DS of the drive line DSL is switched to the high level, and the drive signal WS is eventually switched to the low level.
At this time, the TFT 112 is turned on, the TFT 114 is turned off, and the mobility is corrected.
In this case, since the TFT 114 is off and the gate-source voltage of the TFT 112 is constant, the TFT 112 passes a constant current Ids to the EL light emitting element 116. Accordingly, the potential of the first node ND111 rises to a voltage Vx through which a current Ids flows through the EL light emitting element 116, and the EL light emitting element 116 emits light.
Here, in this circuit as well, the EL element changes its current-voltage (IV) characteristic when the light emission time becomes long. Therefore, the potential of the first node ND111 also changes. However, since the gate-source voltage Vgs of the TFT 112 is maintained at a constant value, the current flowing through the EL light emitting element 117 does not change. Therefore, even if the IV characteristics of the EL light emitting element 116 deteriorate, the constant current Ids always flows and the luminance of the EL light emitting element 116 does not change.

このように駆動される表示装置においては、アクティブマトリクス型有機EL表示装置におけるELA結晶化工程においてエキシマレーザのスキャン、また、画素内トランジスタの配置方向による画素内ランジスタの特性の差に起因するスジ、色付きを改善することができ、画質のよい画像を得ることができる。   In the display device driven in this manner, an excimer laser scan in the ELA crystallization process in the active matrix organic EL display device, and a streak caused by a difference in characteristics of the in-pixel transistor depending on the arrangement direction of the in-pixel transistor, Coloring can be improved and an image with good image quality can be obtained.

一般的な有機EL表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of a common organic electroluminescent display apparatus. 図1の画素回路の一構成例を示す回路図である。FIG. 2 is a circuit diagram illustrating a configuration example of a pixel circuit in FIG. 1. 有機EL素子の電流−電圧(I−V)特性の経時変化を示す図である。It is a figure which shows the time-dependent change of the electric current-voltage (IV) characteristic of an organic EL element. 図2の回路のpチャネルTFTをnチャネルTFTに置き換えた画素回路を示す回路図である。FIG. 3 is a circuit diagram illustrating a pixel circuit in which a p-channel TFT in the circuit of FIG. 2 is replaced with an n-channel TFT. 初期状態におけるドライブトランジスタとしてのTFTとEL素子の動作点を示す図である。It is a figure which shows the operating point of TFT and EL element as a drive transistor in an initial state. 画素アレイ部の配列例を示す図である。It is a figure which shows the example of an arrangement | sequence of a pixel array part. ELA工程でのエキシマレーザのスキャン方向について説明するための図である。It is a figure for demonstrating the scanning direction of the excimer laser in an ELA process. トランジスタに特性ばらつきが生じる要因について説明するための図である。It is a figure for demonstrating the factor which a characteristic dispersion | variation produces in a transistor. 本発明の実施形態に係る画素回路を採用した有機EL表示装置の構成を示す図である。It is a figure which shows the structure of the organic electroluminescence display which employ | adopted the pixel circuit which concerns on embodiment of this invention. 本発明の実施形態に係る有機EL表示装置パネルを模式的に示す図である。It is a figure which shows typically the organic electroluminescence display panel which concerns on embodiment of this invention. 本第実施形態に係る画素回路の具体的な構成を示す回路図である。FIG. 6 is a circuit diagram illustrating a specific configuration of a pixel circuit according to the present embodiment. アクティブマトリクス型有機EL表示装置のELA結晶化工程に適用する第1の方法の第1例を説明するための図である。It is a figure for demonstrating the 1st example of the 1st method applied to the ELA crystallization process of an active matrix type organic electroluminescence display. アクティブマトリクス型有機EL表示装置のELA結晶化工程に適用する第1の方法の第1例を説明するための図である。It is a figure for demonstrating the 1st example of the 1st method applied to the ELA crystallization process of an active matrix type organic electroluminescence display. アクティブマトリクス型有機EL表示装置のELA結晶化工程に適用する第2の方法の第1例を説明するための図である。It is a figure for demonstrating the 1st example of the 2nd method applied to the ELA crystallization process of an active matrix type organic electroluminescence display. アクティブマトリクス型有機EL表示装置のELA結晶化工程に適用する第2の方法の第2例を説明するための図である。It is a figure for demonstrating the 2nd example of the 2nd method applied to the ELA crystallization process of an active-matrix organic electroluminescent display apparatus. アクティブマトリクス型有機EL表示装置のELA結晶化工程に適用する第2の方法の第3例を説明するための図である。It is a figure for demonstrating the 3rd example of the 2nd method applied to the ELA crystallization process of an active matrix type organic electroluminescence display. アクティブマトリクス型有機EL表示装置のデルタ配列に第2の方法の第1例を適用した場合を示す図である。It is a figure which shows the case where the 1st example of the 2nd method is applied to the delta arrangement | sequence of an active matrix type organic electroluminescent display apparatus. アクティブマトリクス型有機EL表示装置のデルタ配列に第2の方法の第3例を適用した場合を示す図である。It is a figure which shows the case where the 3rd example of the 2nd method is applied to the delta arrangement | sequence of an active matrix organic electroluminescent display apparatus. 本実施形態の動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating operation | movement of this embodiment.

符号の説明Explanation of symbols

100…表示装置、101…画素回路、102…画素アレイ部、103…水平セレクタ(HSEL)、104…ライトスキャナ(WSCN)、105…ドライブスキャナ(DSCN)、106…第1のオートドライブ回路(AZRD1)、107…第2のオートゼロ回路(AZRD2)、DTL…データ線、WSL…走査線、DSL…駆動線、AZL1,AZL2…オートゼロ線、111…スイッチとしてのpチャネルTFT、112…ドライブ(駆動)トランジスタとしてのnチャネルTFT、113〜1152…スイッチとしてのnチャネルTFTN、D111…第1のノード、ND112…第2のノード、200…スキャン方向、210…TFT(トランジスタ)。

DESCRIPTION OF SYMBOLS 100 ... Display apparatus, 101 ... Pixel circuit, 102 ... Pixel array part, 103 ... Horizontal selector (HSEL), 104 ... Write scanner (WSCN), 105 ... Drive scanner (DSCN), 106 ... 1st auto drive circuit (AZRD1) 107, second auto-zero circuit (AZRD2), DTL, data line, WSL, scanning line, DSL, drive line, AZL1, AZL2, auto-zero line, 111, p-channel TFT as a switch, 112, drive (drive) N-channel TFT as a transistor, 113 to 1152... N-channel TFT N as a switch, D111... First node, ND112... Second node, 200.

Claims (14)

制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有し、
上記画素回路のトランジスタは、所定方向にスキャンされる所定波長のレーザ光照射によって形成されており、
上記画素アレイ部の画素回路は、ストライプ配列された画素配列方向が上記レーザ光のスキャン方向と同方向となるように形成されている
表示装置。
A pixel array unit in which a plurality of pixel circuits including at least one transistor whose conduction state is controlled in response to a drive signal to a control terminal are arranged;
The transistor of the pixel circuit is formed by irradiation with laser light having a predetermined wavelength scanned in a predetermined direction.
The pixel circuit of the pixel array unit is formed such that a pixel arrangement direction in which stripes are arranged is the same as a scanning direction of the laser light.
上記画素回路内のトランジスタは、そのチャネル長方向が上記レーザ光のスキャン方向と同方向となるように形成されている
請求項1記載の表示装置。
The display device according to claim 1, wherein the transistor in the pixel circuit is formed so that a channel length direction thereof is the same as a scanning direction of the laser light.
上記画素回路内のトランジスタは、そのチャネル長方向が上記レーザ光のスキャン方向と直交する方向となるように形成されている
請求項1記載の表示装置。
The display device according to claim 1, wherein the transistor in the pixel circuit is formed so that a channel length direction thereof is a direction orthogonal to a scanning direction of the laser light.
制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数マトリクス状に配列された画素アレイ部を有し、
上記画素回路のトランジスタと上記バッファのトランジスタは、所定方向にスキャンされる所定波長のレーザ光照射によって形成されており、
上記画素アレイ部は、トランジスタのチャネル長方向が上記レーザ光のスキャン方向と同方向となるように形成された画素回路と、チャネル長方向が上記レーザ光のスキャン方向と直交する方向となるように形成された画素回路が混在するように形成されている
表示装置。
A pixel array unit in which a plurality of pixel circuits including at least one transistor whose conduction state is controlled in response to a drive signal to a control terminal are arranged in a matrix;
The transistor of the pixel circuit and the transistor of the buffer are formed by laser light irradiation of a predetermined wavelength scanned in a predetermined direction,
The pixel array section includes a pixel circuit formed so that a channel length direction of a transistor is the same as a scanning direction of the laser light, and a channel length direction orthogonal to the scanning direction of the laser light. A display device formed so that the formed pixel circuits are mixed.
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接するサブピクセルで異なるように形成されている
請求項4記載の表示装置。
The display device according to claim 4, wherein the pixel circuit includes a plurality of subpixels, and the channel length direction of the transistor is different between adjacent subpixels.
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接するRGBサブピクセルで異なるように形成されている
請求項4記載の表示装置。
The display device according to claim 4, wherein the pixel circuit includes a plurality of subpixels, and the channel length direction of the transistor is different between adjacent RGB subpixels.
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接する画素同士で異なるように形成されている
請求項4記載の表示装置。
The display device according to claim 4, wherein the pixel circuit includes a plurality of subpixels, and the channel length direction of the transistor is different between adjacent pixels.
上記画素回路は、複数のサブピクセルを含み、
上記スキャン方向は、上記画素回路のサブピクセルの配列方向と直行する方向である
請求項4記載の表示装置。
The pixel circuit includes a plurality of subpixels,
The display device according to claim 4, wherein the scan direction is a direction orthogonal to an arrangement direction of sub-pixels of the pixel circuit.
制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有する表示装置の製造方法であって、
上記画素アレイ部の画素回路は、ストライプ配列された画素配列方向が所定方向にスキャンされる所定波長のレーザ光のスキャン方向と同方向となるように形成し、
上記画素回路のトランジスタを、所定方向にスキャンされる所定波長のレーザ光照射によって固化させて形成する
表示装置の製造方法。
A method of manufacturing a display device having a pixel array portion in which a plurality of pixel circuits including at least one transistor whose conduction state is controlled by receiving a drive signal to a control terminal is arranged,
The pixel circuit of the pixel array unit is formed so that the pixel arrangement direction in which stripes are arranged is the same direction as the scanning direction of laser light having a predetermined wavelength scanned in a predetermined direction,
A method for manufacturing a display device, wherein the transistor of the pixel circuit is solidified by irradiation with laser light having a predetermined wavelength scanned in a predetermined direction.
制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有する表示装置の製造方法であって、
上記画素アレイ部を、トランジスタのチャネル長方向が所定方向にスキャンされる所定波長のレーザ光スキャン方向と同方向となるように形成された画素回路と、チャネル長方向が上記レーザ光のスキャン方向と直交する方向となるように形成された画素回路が混在するように形成し、
上記画素回路のトランジスタを、所定方向にスキャンされる所定波長のレーザ光照射によって固化させて形成する
表示装置の製造方法。
A method of manufacturing a display device having a pixel array portion in which a plurality of pixel circuits including at least one transistor whose conduction state is controlled by receiving a drive signal to a control terminal is arranged,
The pixel array section includes a pixel circuit formed so that a channel length direction of a transistor is in the same direction as a laser beam scan direction of a predetermined wavelength scanned in a predetermined direction, and the channel length direction is a scan direction of the laser beam. It is formed so that pixel circuits formed so as to be in the orthogonal direction are mixed,
A method for manufacturing a display device, wherein the transistor of the pixel circuit is solidified by irradiation with laser light having a predetermined wavelength scanned in a predetermined direction.
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接するサブピクセルで異なるように形成する
請求項10記載の表示装置の製造方法。
The method for manufacturing a display device according to claim 10, wherein the pixel circuit includes a plurality of subpixels, and the channel length direction of the transistor is different between adjacent subpixels.
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接するRGBサブピクセルで異なるように形成する
請求項10記載の表示装置の製造方法。
The method for manufacturing a display device according to claim 10, wherein the pixel circuit includes a plurality of subpixels, and the channel length direction of the transistor is different between adjacent RGB subpixels.
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接する画素同士で異なるように形成する
請求項10記載の表示装置の製造方法。
The method for manufacturing a display device according to claim 10, wherein the pixel circuit includes a plurality of subpixels, and the channel length direction of the transistor is different between adjacent pixels.
上記画素回路は、複数のサブピクセルを含み、
上記スキャン方向は、上記画素回路のサブピクセルの配列方向と直行する方向である
請求項10記載の表示装置の製造方法。








The pixel circuit includes a plurality of subpixels,
The method for manufacturing a display device according to claim 10, wherein the scanning direction is a direction orthogonal to an arrangement direction of sub-pixels of the pixel circuit.








JP2006207447A 2006-07-31 2006-07-31 Display device and manufacturing method thereof Expired - Fee Related JP5109302B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006207447A JP5109302B2 (en) 2006-07-31 2006-07-31 Display device and manufacturing method thereof
US11/878,517 US8654045B2 (en) 2006-07-31 2007-07-25 Display and method for manufacturing display
US13/670,570 US20130113692A1 (en) 2006-07-31 2012-11-07 Display and method for manufacturing display
US13/920,568 US8810489B2 (en) 2006-07-31 2013-06-18 Display and method for manufacturing display
US14/336,375 US8994626B2 (en) 2006-07-31 2014-07-21 Display and method for manufacturing display
US14/611,686 US20150154909A1 (en) 2006-07-31 2015-02-02 Display and method for manufacturing display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006207447A JP5109302B2 (en) 2006-07-31 2006-07-31 Display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008033073A true JP2008033073A (en) 2008-02-14
JP5109302B2 JP5109302B2 (en) 2012-12-26

Family

ID=39122560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006207447A Expired - Fee Related JP5109302B2 (en) 2006-07-31 2006-07-31 Display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5109302B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011085925A (en) * 2009-10-15 2011-04-28 Samsung Mobile Display Co Ltd Organic light-emitting display device and method of fabricating the same
JP2016040596A (en) * 2014-08-12 2016-03-24 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited Organic electroluminescence display
CN113192459A (en) * 2015-09-02 2021-07-30 天马微电子股份有限公司 Display device
US11556016B2 (en) 2019-12-31 2023-01-17 Lg Display Co., Ltd. 3D display apparatus having lenticular lenses

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366057A (en) * 2001-06-11 2002-12-20 Toshiba Corp Display device
JP2003017702A (en) * 2001-06-29 2003-01-17 Toshiba Corp Flat-panel display device and its manufacturing method
JP2003091245A (en) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd Display device
JP2003108032A (en) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd Active matrix display
JP2003173154A (en) * 2001-09-28 2003-06-20 Sanyo Electric Co Ltd Semiconductor device and display device
JP2003330413A (en) * 2002-05-10 2003-11-19 Toshiba Matsushita Display Technology Co Ltd El display panel and driver ic
JP2004272193A (en) * 2003-03-06 2004-09-30 Samsung Sdi Co Ltd Flat panel display with thin film transistor
JP2005010606A (en) * 2003-06-20 2005-01-13 Hitachi Ltd Image display device
JP2005108930A (en) * 2003-09-29 2005-04-21 Sony Corp Thin film transistor manufacturing method and thin film transistor
JP2005129895A (en) * 2003-10-20 2005-05-19 Samsung Sdi Co Ltd Method for manufacturing polycrystalline silicon thin film and display device manufactured using the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366057A (en) * 2001-06-11 2002-12-20 Toshiba Corp Display device
JP2003017702A (en) * 2001-06-29 2003-01-17 Toshiba Corp Flat-panel display device and its manufacturing method
JP2003091245A (en) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd Display device
JP2003108032A (en) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd Active matrix display
JP2003173154A (en) * 2001-09-28 2003-06-20 Sanyo Electric Co Ltd Semiconductor device and display device
JP2003330413A (en) * 2002-05-10 2003-11-19 Toshiba Matsushita Display Technology Co Ltd El display panel and driver ic
JP2004272193A (en) * 2003-03-06 2004-09-30 Samsung Sdi Co Ltd Flat panel display with thin film transistor
JP2005010606A (en) * 2003-06-20 2005-01-13 Hitachi Ltd Image display device
JP2005108930A (en) * 2003-09-29 2005-04-21 Sony Corp Thin film transistor manufacturing method and thin film transistor
JP2005129895A (en) * 2003-10-20 2005-05-19 Samsung Sdi Co Ltd Method for manufacturing polycrystalline silicon thin film and display device manufactured using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011085925A (en) * 2009-10-15 2011-04-28 Samsung Mobile Display Co Ltd Organic light-emitting display device and method of fabricating the same
JP2016040596A (en) * 2014-08-12 2016-03-24 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited Organic electroluminescence display
CN113192459A (en) * 2015-09-02 2021-07-30 天马微电子股份有限公司 Display device
US11556016B2 (en) 2019-12-31 2023-01-17 Lg Display Co., Ltd. 3D display apparatus having lenticular lenses

Also Published As

Publication number Publication date
JP5109302B2 (en) 2012-12-26

Similar Documents

Publication Publication Date Title
US8994626B2 (en) Display and method for manufacturing display
US10586492B2 (en) Pixel circuit and display device
JP5109302B2 (en) Display device and manufacturing method thereof
JP5011863B2 (en) Display device
JP2008033072A (en) Display and its manufacturing method
JP2008233400A (en) Display device
JP2008026514A (en) Display device
JP2007011214A (en) Pixel circuit, display device, and driving method of pixel circuit
JP2012194562A (en) Display device and manufacturing method for the same
JP2006030728A (en) Display device and driving method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5109302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees