JP2003017702A - Flat-panel display device and its manufacturing method - Google Patents
Flat-panel display device and its manufacturing methodInfo
- Publication number
- JP2003017702A JP2003017702A JP2001197988A JP2001197988A JP2003017702A JP 2003017702 A JP2003017702 A JP 2003017702A JP 2001197988 A JP2001197988 A JP 2001197988A JP 2001197988 A JP2001197988 A JP 2001197988A JP 2003017702 A JP2003017702 A JP 2003017702A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- amorphous silicon
- display device
- section
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000013078 crystal Substances 0.000 claims abstract description 71
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 36
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000010409 thin film Substances 0.000 claims description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 25
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 239000000969 carrier Substances 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 238000000034 method Methods 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101000783705 Myxoma virus (strain Uriarra) Envelope protein A28 homolog Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は平面表示装置及びそ
の製造方法に係わり、特に表示部と駆動回路部とが同一
絶縁基板上に形成された駆動一体型平面表示装置とその
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device and a manufacturing method thereof, and more particularly to a drive integrated flat panel display device having a display section and a driving circuit section formed on the same insulating substrate and a manufacturing method thereof.
【0002】[0002]
【従来の技術】アクティブマトリクス型平面表示装置
は、各画素の液晶に与える電圧を画素に接続された薄膜
半導体素子によって制御する。この薄膜半導体素子の半
導体層として、これまで水素化された非晶質シリコンが
使用されてきた。しかし近年では、より高性能な薄膜半
導体素子として、多結晶シリコンが使用されるに至って
いる。2. Description of the Related Art In an active matrix flat panel display device, the voltage applied to the liquid crystal of each pixel is controlled by a thin film semiconductor element connected to the pixel. Hydrogenated amorphous silicon has been used as the semiconductor layer of the thin film semiconductor device. However, in recent years, polycrystalline silicon has come to be used as a higher performance thin film semiconductor element.
【0003】多結晶シリコンを使用することにより、平
面表示装置の駆動回路部またはその一部を、表示部と同
一絶縁基板上に一体形成することが可能となる。更に
は、システム−オン−グラスという概念を展開すること
ができる。By using polycrystalline silicon, it becomes possible to integrally form the drive circuit portion of the flat display device or a part thereof on the same insulating substrate as the display portion. Furthermore, the concept of system-on-glass can be developed.
【0004】平面表示装置における駆動回路部としての
例えば入出力機能は、これまでは表示部が形成されてい
る絶縁基板上には形成されていなかった。通常、これら
の入出力機能は、結晶シリコンを基板とするLSIチッ
プをTAB(Tape Aided Bonding)等を介して接続して
いた。システム−オン−グラスの概念は、入出力機能等
を果たす駆動回路部を表示部と同一の絶縁基板上に形成
するところにある。このように、表示部とこれに付随す
る駆動回路部とを全て一体化することにより、低コスト
化が可能となる。さらに重要なことは、多種機能を一体
化した小型軽量薄型の新しい装置への可能性を展開する
ことができる点にある。一体型とすることにより、これ
までのようなLSIチップと駆動回路部とを接続するT
ABが不要になるため、より小型軽量薄型化された装置
が可能となる。For example, the input / output function as the drive circuit section in the flat display device has not been formed on the insulating substrate on which the display section is formed so far. Normally, for these input / output functions, an LSI chip having a crystalline silicon substrate is connected via TAB (Tape Aided Bonding) or the like. The concept of system-on-glass is to form a drive circuit section that performs input / output functions and the like on the same insulating substrate as the display section. As described above, by integrating the display unit and the drive circuit unit associated therewith, the cost can be reduced. More importantly, it is possible to develop the possibility of a new device of small size, light weight, and thin shape that integrates various functions. By using the integrated type, the T that connects the LSI chip and the drive circuit unit as in the past has been connected.
Since AB is not required, a smaller, lighter and thinner device is possible.
【0005】ところで、駆動一体型の装置では、薄膜半
導体素子の活性層として絶縁基板上に多結晶シリコン膜
が形成される。多結晶シリコンは、結晶部である結晶粒
と、結晶粒と結晶粒との間に存在する結晶粒界とで構成
される。By the way, in the drive-integrated device, a polycrystalline silicon film is formed on an insulating substrate as an active layer of a thin film semiconductor element. Polycrystalline silicon is composed of crystal grains that are crystal parts and crystal grain boundaries that exist between the crystal grains.
【0006】結晶粒界は結晶性が大きく乱れている領域
であり、多くの欠陥を含んでいる。電気伝導性に関し、
キャリアは結晶粒を容易に通過することができるが、結
晶粒界では散乱されたり欠陥準位に捕獲されてしまい、
通過することが困難である。よって、多結晶シリコン
は、結晶粒においては非晶質物質より電気伝導度が高く
なる一方、結晶粒界においては非晶質物質に比べて電気
伝導度が低下することになる。The crystal grain boundary is a region where the crystallinity is greatly disturbed and contains many defects. Regarding electrical conductivity,
Although the carriers can easily pass through the crystal grains, they are scattered at the grain boundaries or trapped in the defect level,
Difficult to pass. Therefore, polycrystalline silicon has higher electric conductivity in the crystal grains than the amorphous substance, but lower electric conductivity in the crystal grain boundaries than in the amorphous substance.
【0007】従って、多結晶シリコン膜を薄膜半導体素
子の活性層として用いる場合、結晶粒界の制御は重要な
課題である。半導体素子の特性は、活性層におけるチャ
ネル層に存在する結晶粒界に大きく依存する。Therefore, when a polycrystalline silicon film is used as an active layer of a thin film semiconductor device, control of crystal grain boundaries is an important issue. The characteristics of the semiconductor device largely depend on the crystal grain boundaries existing in the channel layer in the active layer.
【0008】従来の多結晶シリコン膜を用いた平面表示
装置について、図面を用いて説明する。多結晶シリコン
膜を用いたアクティブマトリクス型平面表示装置は、表
示部と、表示部における画素を駆動する駆動回路部と
が、同一基板上で同一製造工程を経て作成される。A conventional flat panel display using a polycrystalline silicon film will be described with reference to the drawings. In an active matrix flat panel display device using a polycrystalline silicon film, a display section and a drive circuit section for driving pixels in the display section are formed on the same substrate through the same manufacturing process.
【0009】図7に示されるように、平面表示装置10
1として、同一の絶縁基板上に画素がマトリクス状に配
置された表示部102と、表示部102における画素に
画像信号を供給するY駆動回路部104と、画素毎に設
けられた薄膜半導体素子のゲートに接続されたゲートバ
スラインを制御するX駆動回路部103とが作成されて
いる。表示部102においては、図8に示されるよう
に、各画素毎に画素の電位を制御する薄膜半導体素子T
rがマトリクス状に配置されている。薄膜半導体素子T
rは、ゲートがゲートバスラインX1、X2、…に接続
されてオン/オフを制御され、ソースが画像信号線Y
1、Y2、…に接続され、ドレインが画素電極を介して
画素容量LCに接続されている。As shown in FIG. 7, a flat panel display device 10 is provided.
1, a display unit 102 in which pixels are arranged in a matrix on the same insulating substrate, a Y drive circuit unit 104 that supplies an image signal to the pixels in the display unit 102, and a thin film semiconductor element provided for each pixel. An X drive circuit unit 103 for controlling a gate bus line connected to the gate is created. In the display section 102, as shown in FIG. 8, a thin film semiconductor element T for controlling the pixel potential for each pixel.
r are arranged in a matrix. Thin film semiconductor device T
In r, the gate is connected to the gate bus lines X1, X2, ..., On / off is controlled, and the source is the image signal line Y.
, Y2, ..., And the drain is connected to the pixel capacitor LC via the pixel electrode.
【0010】ところで、非晶質シリコンを薄膜半導体素
子Trの活性層に用いた平面表示装置では、駆動回路を
一体型とせずLSIチップにより実現していた。多結晶
シリコンを活性層に用いた平面表示装置では駆動回路を
一体型とするが、この場合駆動回路部において作成され
る薄膜半導体素子に高い駆動能力が求められる。By the way, in the flat panel display device using amorphous silicon for the active layer of the thin film semiconductor element Tr, the drive circuit is realized by an LSI chip without being integrated. In a flat panel display device using polycrystalline silicon as an active layer, a driving circuit is integrated, but in this case, a thin film semiconductor element formed in the driving circuit portion is required to have high driving ability.
【0011】多結晶シリコンの形成には、先ず基板上に
非晶質シリコンを堆積し、レーザ等の光エネルギや熱エ
ネルギを用いて成長させる固相成長法が用いられる。し
かし、いずれの方法を用いた場合にも、結晶粒の形状に
規則性は見られない。これは、図9の縦断面図に模式的
に示されたように、非晶質シリコン膜111の結晶形成
過程において、結晶核112がランダムに発生し矢印A
で示されたようにランダムな方向に成長していくからで
あると考えられる。このため、結晶核の発生を制御しな
い場合には、図7に示されたように表示部102、X駆
動回路部103、Y駆動回路部104における結晶粒
は、それぞれ矢印A1、A2、A3で示されたようにい
ずれもランダムな方向に成長することになる。To form polycrystalline silicon, a solid phase growth method is used in which amorphous silicon is first deposited on a substrate and grown using light energy or heat energy of a laser or the like. However, no matter what method is used, no regularity is found in the crystal grain shape. This is because the crystal nuclei 112 are randomly generated during the crystal formation process of the amorphous silicon film 111 as shown in the vertical cross-sectional view of FIG.
It is thought that it is because it grows in a random direction as shown in. Therefore, when the generation of crystal nuclei is not controlled, the crystal grains in the display section 102, the X drive circuit section 103, and the Y drive circuit section 104 are respectively indicated by arrows A1, A2, and A3 as shown in FIG. As shown, all of them grow in random directions.
【0012】ところで、多結晶シリコンにおけるキャリ
アの伝導機構の特徴は、キャリアが結晶領域の結晶粒と
多くの欠陥を含む結晶粒界とを伝導して行く点にある。
結晶粒における伝導は、結晶において通常考えられるも
のと同一機構で説明される。ところが、結晶粒界ではキ
ャリアの散乱、捕獲が発生し、伝導が妨げられる。従っ
て、駆動能力の高い薄膜半導体素子を作成するために
は、結晶粒界の制御が必要である。The characteristic of the carrier conduction mechanism in polycrystalline silicon is that the carriers conduct the crystal grains in the crystal region and the crystal grain boundaries containing many defects.
Conduction in grains is explained by the same mechanism that is normally considered in crystals. However, carriers are scattered and captured at the crystal grain boundaries, which hinders conduction. Therefore, it is necessary to control the crystal grain boundaries in order to produce a thin film semiconductor device having a high driving ability.
【0013】このように、多結晶シリコンにおけるキャ
リア伝導機構を考慮すると、薄膜半導体素子の駆動能力
を向上させるためには、結晶粒を薄膜半導体素子のキャ
リアの伝導方向に沿って大きく成長させること、または
キャリアの伝導方向に合わせて結晶粒界を形成すること
が有効であると考えられる。即ち、MOS型薄膜半導体
素子では、多結晶シリコンの結晶粒をソース領域とドレ
イン領域とを結ぶ方向に沿って長く成長させることによ
り、結晶粒界におけるキャリアの散乱確率を低減するこ
とができるので、駆動能力を向上させることが可能とな
ると考えられる。Thus, in consideration of the carrier conduction mechanism in polycrystalline silicon, in order to improve the driving ability of the thin film semiconductor element, the crystal grains should be grown largely along the conduction direction of the carriers of the thin film semiconductor element. Alternatively, it is considered effective to form crystal grain boundaries in accordance with the conduction direction of carriers. That is, in the MOS type thin film semiconductor element, since the crystal grains of polycrystalline silicon are grown long along the direction connecting the source region and the drain region, the carrier scattering probability at the crystal grain boundaries can be reduced. It is considered that it becomes possible to improve the driving ability.
【0014】結晶粒界の制御法として、シーケンシャル
ラテラルソリディフィケーション(Sequential Lateral
Solidification)法が提案されている。この手法は、
多結晶シリコンの形成に際して、レーザ光源と照射膜の
表面との間にフォトマスクを設置し、このフォトマスク
を投影するようにレーザ光の照射を行う。このように照
射することによって、レーザ光が照射された領域では膜
が溶融し、非照射領域では溶融が起こらない。As a control method of grain boundaries, Sequential Lateral Solidification (Sequential Lateral
Solidification) method has been proposed. This technique
At the time of forming the polycrystalline silicon, a photomask is placed between the laser light source and the surface of the irradiation film, and laser light is irradiated so as to project the photomask. By irradiating in this manner, the film is melted in the region irradiated with the laser beam, and the melting is not caused in the non-irradiated region.
【0015】この結果、図10の縦断面図に示されるよ
うに、非晶質シリコン膜131においてレーザが照射さ
れた領域と照射されなかった領域との境界において結晶
核132が発生し、結晶が基板面と平行に、即ち矢印B
で示された方向に向かって成長していく。このようにし
て結晶核の発生を制御することで、結晶粒をマスクのス
キャン方向に沿って成長させることができる。As a result, as shown in the vertical sectional view of FIG. 10, crystal nuclei 132 are generated at the boundary between the laser-irradiated region and the non-irradiated region of the amorphous silicon film 131, and the crystal is formed. Parallel to the substrate surface, that is, arrow B
Grows in the direction indicated by. By controlling the generation of crystal nuclei in this manner, crystal grains can be grown along the scan direction of the mask.
【0016】図11に示されたように、上述のレーザ光
を用いた粒界制御の手法を駆動一体型平面表示装置12
1に適用した場合、表示部122と、X駆動回路部12
3及びY駆動回路部124とにおける粒径の長軸方向
は、いずれも矢印B1、B2、B3で示された同一方向
となる。このような手法を用いて結晶粒の長軸方向を制
御することにより、従来は駆動回路部123、124に
おける薄膜半導体素子の高性能化を図っていた。As shown in FIG. 11, the above-described method of controlling grain boundaries using a laser beam is used to drive and integrate the flat panel display device 12.
1 is applied to the display unit 122 and the X drive circuit unit 12
3 and the Y-driving circuit portion 124 have the same major axis direction of the particle diameters as indicated by arrows B1, B2, and B3. By controlling the major axis direction of the crystal grains by using such a method, the performance of the thin film semiconductor element in the drive circuit units 123 and 124 has been conventionally improved.
【0017】しかし、図11に示された従来の装置で
は、駆動回路部123、124における薄膜半導体素子
の高性能化は、結晶粒の長軸方向が表示部122におけ
る薄膜半導体素子のキャリア伝導方向と一致したときに
のみ果たすことが可能であった。However, in the conventional device shown in FIG. 11, in order to improve the performance of the thin film semiconductor element in the drive circuit sections 123 and 124, the major axis direction of the crystal grains is the carrier conduction direction of the thin film semiconductor element in the display section 122. It could only be fulfilled when
【0018】一般に、駆動回路部123、124では、
表示部122に比べ多くの素子を必要とする。しかし、
平面表示装置では駆動回路部123、124の面積をで
きるだけ小さくする必要がある。これは、同じ寸法の絶
縁基板から、より大きな表示部122を実現するためで
ある。Generally, in the drive circuit units 123 and 124,
It requires more elements than the display unit 122. But,
In the flat panel display device, it is necessary to make the areas of the drive circuit units 123 and 124 as small as possible. This is to realize a larger display section 122 from an insulating substrate having the same size.
【0019】駆動回路部123、124の領域を小さく
するためには、駆動回路部123、124における薄膜
半導体素子の密度を向上させる必要がある。その手法の
一つとして、駆動回路部123、124における薄膜半
導体素子のキャリア伝導の方向を集積度が上がるように
工夫する必要がある。このため、駆動回路部123、1
24における薄膜半導体素子のキャリア伝導方向は、一
方向ではなく少なくとも二方向が存在していた。In order to reduce the area of the drive circuit sections 123 and 124, it is necessary to improve the density of the thin film semiconductor elements in the drive circuit sections 123 and 124. As one of the methods, it is necessary to devise the carrier conduction direction of the thin film semiconductor elements in the drive circuit units 123 and 124 so as to increase the degree of integration. Therefore, the drive circuit units 123, 1
Regarding the carrier conduction direction of the thin film semiconductor device in 24, at least two directions existed instead of one direction.
【0020】ところが、従来の駆動一体型平面表示装置
では、薄膜半導体素子の多結晶シリコン膜の結晶粒を図
7に示されたようにランダムな方向に成長させ、あるい
は図11に示されたように一方向に成長させていた。こ
のような装置では、駆動回路部123、124における
薄膜半導体素子のキャリア伝導方向と結晶粒の成長方向
とが一致せず、回路を高性能化するとともに集積化する
ことができない。従って、従来は高性能な駆動回路部を
表示部と一体に搭載した平面表示装置を実現することが
できなかった。However, in the conventional drive-integrated flat panel display device, the crystal grains of the polycrystalline silicon film of the thin film semiconductor element are grown in random directions as shown in FIG. 7 or as shown in FIG. It was growing in one direction. In such a device, the carrier conduction direction of the thin film semiconductor elements in the drive circuit portions 123 and 124 and the crystal grain growth direction do not coincide with each other, so that the circuit cannot be improved in performance and integrated. Therefore, conventionally, it was not possible to realize a flat display device in which a high-performance drive circuit unit is integrally mounted with a display unit.
【0021】[0021]
【発明が解決しようとする課題】上述したように、多結
晶シリコンを薄膜半導体素子の活性層に用いる際におい
て、結晶核の発生がランダムで結晶粒の成長方向がラン
ダムな場合、あるいは全て一方向に結晶粒を成長させた
場合では、いずれも高性能かつ高集積化された駆動回路
部を表示部と一体に搭載することができなかった。この
原因は、キャリアの伝導方向が表示部では一方向に限ら
れるのに対し、駆動回路部では複数の方向に渡っている
点にあると考えられる。As described above, when polycrystalline silicon is used in the active layer of a thin film semiconductor device, when the crystal nuclei are randomly generated and the crystal grains are grown in a random direction, or in all unidirectional directions. In the case where the crystal grains were grown, the high performance and highly integrated drive circuit section could not be mounted integrally with the display section. It is considered that this is because the carrier conduction direction is limited to one direction in the display portion, while the carrier travels in a plurality of directions in the drive circuit portion.
【0022】本発明は上記事情に鑑み、高集積化を実現
するため少なくとも二方向にキャリアが伝導する駆動回
路部において高性能な薄膜半導体素子の形成を実現する
ことが可能な駆動一体型平面表示装置及びその製造方法
を提供することを目的とする。In view of the above circumstances, the present invention has an integrated drive type flat display capable of forming a high performance thin film semiconductor element in a drive circuit section in which carriers are conducted in at least two directions in order to achieve high integration. An object is to provide an apparatus and a manufacturing method thereof.
【0023】[0023]
【課題を解決するための手段】本発明の平面表示装置
は、表示部と、この表示部を駆動する駆動回路部とが同
一絶縁基板上に形成された装置であって、前記表示部及
び前記駆動回路部がそれぞれ有する薄膜半導体素子の活
性層に多結晶シリコンが用いられており、前記駆動回路
部における前記多結晶シリコンの結晶粒の長軸方向に
は、前記表示部における前記多結晶シリコンの結晶粒の
長軸方向と少なくとも一つ異なる方向が含まれているこ
とを特徴とする。A flat panel display device according to the present invention is a device in which a display section and a drive circuit section for driving the display section are formed on the same insulating substrate. Polycrystalline silicon is used for the active layer of each thin film semiconductor element included in the drive circuit section, and the polycrystalline silicon of the polycrystalline silicon in the display section is arranged in the major axis direction of the crystal grains of the polycrystalline silicon in the drive circuit section. At least one direction different from the major axis direction of the crystal grain is included.
【0024】ここで、前記表示部に形成された全ての前
記薄膜半導体素子は、前記活性層の長軸方向が略同一方
向にあり、前記駆動回路部に形成された前記薄膜半導体
素子は、前記活性層の長軸方向が少なくとも二種類存在
するように構成してもよい。Here, in all of the thin film semiconductor elements formed in the display section, the major axis directions of the active layers are substantially the same, and the thin film semiconductor elements formed in the drive circuit section are You may comprise so that there exist at least 2 types of major axis direction of an active layer.
【0025】本発明の平面表示装置の製造方法は、表示
部と、この表示部を駆動する駆動回路部とが同一絶縁基
板上に形成された装置の製造方法であって、前記絶縁基
板上に非晶質シリコン膜を堆積する工程と、前記表示部
において、前記非晶質シリコン膜の長手方向が全て略同
一であり、前記駆動回路部において、前記表示部におけ
る前記非晶質シリコン膜の長手方向と少なくとも一つ異
なる長手方向を有するように、前記非晶質シリコン膜を
それぞれパターニングする工程と、前記表示部及び前記
駆動回路部におけるそれぞれパターニングされた前記非
晶質シリコン膜に光エネルギを照射して結晶化する工程
とを備えることを特徴とする。A method of manufacturing a flat panel display device according to the present invention is a method of manufacturing a device in which a display section and a drive circuit section for driving the display section are formed on the same insulating substrate. The step of depositing the amorphous silicon film and the longitudinal direction of the amorphous silicon film in the display section are substantially the same, and the longitudinal direction of the amorphous silicon film in the display section in the drive circuit section is substantially the same. Patterning the amorphous silicon film so as to have at least one longitudinal direction different from the direction, and irradiating the patterned amorphous silicon film in the display unit and the drive circuit unit with light energy. And crystallization.
【0026】[0026]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0027】本実施の形態による平面表示装置の製造方
法は、図1に示される工程を備えている。The method of manufacturing the flat panel display device according to the present embodiment includes the steps shown in FIG.
【0028】先ずステップS10として、ガラス基板等
の絶縁基板上に非晶質シリコン膜を形成する。First, in step S10, an amorphous silicon film is formed on an insulating substrate such as a glass substrate.
【0029】ステップS12として、非晶質シリコン膜
をパターニングする。このパターニングは、絶縁基板上
における表示部と駆動回路部とにおいて、それぞれの薄
膜半導体素子の活性層の形状が得られるように行う。表
示部では、マトリクス状に配置される画素毎に活性層が
設けられ、それぞれの活性層の長手方向が同一方向に向
くように配置される。一方、駆動回路部では高集積化を
実現するべく、活性層の長手方向が表示部と同一の方向
のみならず少なくとも一つの異なる方向に向くように配
置される。At step S12, the amorphous silicon film is patterned. This patterning is performed so that the shape of the active layer of each thin film semiconductor element can be obtained in the display section and the drive circuit section on the insulating substrate. In the display unit, an active layer is provided for each of the pixels arranged in a matrix, and the active layers are arranged so that their longitudinal directions face the same direction. On the other hand, in order to achieve high integration in the driving circuit unit, the active layer is arranged such that the longitudinal direction of the active layer is not only in the same direction as the display unit but also in at least one different direction.
【0030】ステップS14として、パターニング後の
非晶質シリコン膜に対してエキシマレーザアニール(以
下、ELAという)処理が行われる。ここで、レーザ光
の照射は非晶質シリコンの膜面上に一方向に沿って行
う。これにより、後述する現象により各々の活性層毎に
長手方向と直交する方向に結晶粒が成長する。In step S14, an excimer laser annealing (hereinafter referred to as ELA) process is performed on the patterned amorphous silicon film. Here, the laser light irradiation is performed on the film surface of the amorphous silicon along one direction. As a result, crystal grains grow in each active layer in a direction orthogonal to the longitudinal direction due to a phenomenon described later.
【0031】図2に、本実施の形態による平面表示装置
1の表示部2における薄膜半導体素子T1の向き、即ち
ソース領域とドレイン領域との間のキャリア伝導方向、
X駆動回路部3及びY駆動回路部4における薄膜半導体
素子T2〜T5におけるキャリア伝導方向と、表示部
2、X駆動回路部3、Y駆動回路部4におけるそれぞれ
の結晶粒の長軸方向を矢印C、D1〜D4で示す。FIG. 2 shows the orientation of the thin film semiconductor element T1 in the display section 2 of the flat panel display device 1 according to this embodiment, that is, the carrier conduction direction between the source region and the drain region.
The carrier conduction direction in the thin film semiconductor elements T2 to T5 in the X drive circuit unit 3 and the Y drive circuit unit 4 and the long axis direction of the crystal grains in the display unit 2, the X drive circuit unit 3, and the Y drive circuit unit 4 are indicated by arrows. It is shown by C and D1 to D4.
【0032】表示部4では、上述のように画素がマトリ
クス状に規則正しく配置される。従って、画素毎に配置
される薄膜半導体素子を、全て同一の方向Cにソース領
域、ドレイン領域が位置するように、即ち同一の方向に
キャリアが伝導するように配置する。In the display section 4, the pixels are regularly arranged in a matrix as described above. Therefore, the thin film semiconductor elements arranged for each pixel are arranged such that the source region and the drain region are located in the same direction C, that is, the carriers are conducted in the same direction.
【0033】ところで表示部4では、薄膜半導体素子の
駆動能力を高めるため、結晶粒をソース・ドレイン方向
に成長させ、多結晶シリコンの長軸がキャリア伝導方向
に一致するように成長させる。従って、表示部2におけ
る多結晶シリコンの結晶粒は、図2に示されるように全
て同一方向に成長させる。In the display section 4, crystal grains are grown in the source / drain direction so that the long axis of the polycrystalline silicon coincides with the carrier conduction direction in order to enhance the driving ability of the thin film semiconductor element. Therefore, the crystal grains of polycrystalline silicon in the display unit 2 are all grown in the same direction as shown in FIG.
【0034】一方、X駆動回路部3、Y駆動回路部4で
は、活性層の長手方向が任意の方向D1〜D4に向くよ
うに配置される。On the other hand, in the X drive circuit section 3 and the Y drive circuit section 4, the longitudinal directions of the active layers are arranged so as to be oriented in arbitrary directions D1 to D4.
【0035】このように、本実施の形態では表示部2で
は薄膜半導体素子における活性層としての多結晶シリコ
ン膜の結晶粒が一方向に長軸方向を有し、駆動回路部
3、4では結晶粒の長軸方向が表示部2におけるものと
一致しないものを含んでいる。このような構成を備える
ことにより、表示部2における素子の性能、即ち画素電
位を制御する能力の向上と、駆動回路部3、4における
素子の性能、即ち駆動能力の向上と、高集積化とを同時
に実現することができる。As described above, in the present embodiment, in the display section 2, the crystal grains of the polycrystalline silicon film as the active layer in the thin film semiconductor element have the major axis direction in one direction, and the drive circuit sections 3 and 4 are crystallized. The grains include those whose major axis directions do not match those in the display unit 2. By providing such a configuration, the performance of the element in the display unit 2, that is, the ability to control the pixel potential is improved, the performance of the element in the drive circuit units 3 and 4, that is, the drive ability is improved, and high integration is achieved. Can be realized at the same time.
【0036】図3に、多結晶シリコンの結晶粒を表示部
2では同一の方向Cに成長させ、かつ同一工程において
画素駆動回路部3、4では複数の所望の方向D1〜D4
に成長させる方法を示す。In FIG. 3, crystal grains of polycrystalline silicon are grown in the same direction C in the display section 2, and a plurality of desired directions D1 to D4 are formed in the pixel drive circuit sections 3 and 4 in the same step.
I will show how to grow.
【0037】図3(a)に示されたように、絶縁基板2
1上に、多結晶シリコンの初期膜として、例えばPEC
VD法により非晶質シリコン膜22を堆積させる。As shown in FIG. 3A, the insulating substrate 2
1 as an initial film of polycrystalline silicon, for example, PEC
The amorphous silicon film 22 is deposited by the VD method.
【0038】図3(b)に示されたように、非晶質シリ
コン膜22を所望の形状、即ち活性層の形状にパターニ
ングする。活性層は、通常ソース、ドレイン間をキャリ
アが伝導する方向の寸法をa、この方向と直交する寸法
をbとするとa<bの関係にあり、bの寸法を有する方
向が長手方向となる。従って、表示部2では、全て長手
方向が同一方向になるようにパターニングされ、駆動回
路部3、4では、図4に示されたように各々の活性層の
長手方向が任意の方向になるようにパターニングされ
る。As shown in FIG. 3B, the amorphous silicon film 22 is patterned into a desired shape, that is, an active layer shape. The active layer has a relation of a <b, where a is a dimension in the direction of carrier conduction between the source and drain and b is a dimension orthogonal to this direction, and the direction having the dimension b is the longitudinal direction. Therefore, in the display unit 2, all of the active layers are patterned so that the longitudinal directions thereof are the same, and in the drive circuit units 3 and 4, the longitudinal direction of each active layer is an arbitrary direction as shown in FIG. To be patterned.
【0039】この後、図3(b)、図4に示されたよう
に、矢印Eで示された一方向に走査するように、レーザ
光43として例えばエキシマレーザ光を照射して結晶化
する。これにより、非晶質シリコン膜22は、結晶化さ
れた多結晶シリコン膜となる。そして、得られた多結晶
シリコン膜の結晶粒の長軸方向の長さは、パターニング
幅aの約半分となる。After this, as shown in FIGS. 3B and 4, crystallization is performed by irradiating, for example, an excimer laser beam as the laser beam 43 so as to scan in one direction shown by an arrow E. . As a result, the amorphous silicon film 22 becomes a crystallized polycrystalline silicon film. The length of the crystal grains of the obtained polycrystalline silicon film in the major axis direction is about half the patterning width a.
【0040】上述した結晶成長を実現するには、パター
ニング幅a、膜厚tの値を、レーザ光23の照射エネル
ギと基板21の条件とに合わせて最適化する必要があ
る。例えば、酸化シリコンを基本とする絶縁基板21を
用い、エキシマレーザの強度を200〜2000mJ/
cm2、初期膜厚tを30nm〜200nmとした場
合、パターニング幅aはa<20μmの範囲にすることが
望ましい。また、レーザ光43の幅は、非晶質シリコン
膜22の幅aよりも大きい必要がある。In order to realize the above-mentioned crystal growth, it is necessary to optimize the values of the patterning width a and the film thickness t according to the irradiation energy of the laser light 23 and the conditions of the substrate 21. For example, an insulating substrate 21 based on silicon oxide is used, and the intensity of the excimer laser is 200 to 2000 mJ /
When the cm 2 and the initial film thickness t are 30 nm to 200 nm, the patterning width a is preferably in the range of a <20 μm. Further, the width of the laser light 43 needs to be larger than the width a of the amorphous silicon film 22.
【0041】図4の平面図に、駆動回路部3、4におけ
る薄膜半導体素子の活性層となる非晶質シリコン膜に、
レーザ光が一方向Eに沿って走査されて得られた多結晶
シリコン膜31、41、51の結晶状態を示す。それぞ
れの多結晶シリコン膜31、41、51において、幅a
の約半分の中央部分に、長手方向に沿って走るように結
晶粒界32、42、52が形成されており、長手方向に
直交する方向に幅1/2*aの結晶粒が成長する。In the plan view of FIG. 4, an amorphous silicon film to be an active layer of the thin film semiconductor element in the drive circuit portions 3 and 4 is
The crystalline state of the polycrystalline silicon films 31, 41 and 51 obtained by scanning the laser light along the one direction E is shown. In each polycrystalline silicon film 31, 41, 51, the width a
The grain boundaries 32, 42 and 52 are formed in the central portion of about half of the above so as to run along the longitudinal direction, and the crystal grain of width 1/2 * a grows in the direction orthogonal to the longitudinal direction.
【0042】このように結晶粒が成長する理由は、以下
のように考えられる。絶縁基板上に形成された非晶質シ
リコン膜にレーザ光が照射されると、非晶質シリコン膜
のみが高温になる。非晶質シリコン膜において、放出し
やすい方向に熱が逃げるので、長手方向ではなく幅aの
ほぼ中央からそれぞれ1/2*aずつの方向に向かって
放熱される。この放熱方向に沿って、長さ1/2*aの
結晶粒が成長することになる。The reason why the crystal grains grow in this way is considered as follows. When the amorphous silicon film formed on the insulating substrate is irradiated with the laser beam, only the amorphous silicon film has a high temperature. In the amorphous silicon film, heat escapes in the direction of easy release, so that the heat is radiated not in the longitudinal direction but in the direction of ½ * a from almost the center of the width a. Crystal grains having a length of 1/2 * a grow along this heat radiation direction.
【0043】図5には、作成して得られた多結晶シリコ
ン膜61の表面を示す。上述したように、ほぼ中央にお
いて長手方向に沿って結晶粒界62が存在する。結晶粒
界62が存在すると、短手方向の両端部に位置するソー
ス、ドレイン間をキャリアが伝導する際に、この部分で
散乱、捕獲が発生し易くなる。しかし、全ての素子にお
いて同様に中央部分に1つの結晶粒界が存在することで
再現性が良くなり、同等な特性を有する素子を均一に作
成することが可能となる。FIG. 5 shows the surface of the polycrystalline silicon film 61 thus obtained. As described above, the crystal grain boundary 62 exists along the longitudinal direction at approximately the center. The presence of the crystal grain boundaries 62 makes it easier for scattering and trapping to occur at carriers when carriers are conducted between the source and drain located at both ends in the lateral direction. However, since all the elements have one crystal grain boundary in the central portion similarly, reproducibility is improved, and elements having equivalent characteristics can be uniformly formed.
【0044】以上のように、本実施の形態によれば、先
ず非晶質シリコン膜を形成し、表示部において同一方向
に長手方向が位置するように、駆動回路部においては集
積度を向上するため任意の方向に長手方向が位置するよ
うにパターニングし、一方向に沿ってレーザ光を照射し
て結晶化し多結晶シリコン膜を得る。これにより、レー
ザ光の走査方向とは無関係にそれぞれの多結晶シリコン
膜において、幅aの約半分の長さに結晶粒がほぼ中央か
らキャリア伝導方向に沿って成長するので、キャリア伝
導性に優れた素子を再現性よく作成することが可能であ
る。この結果、駆動回路部において素子の高性能化と高
集積化とを同時に実現することができる。As described above, according to the present embodiment, the amorphous silicon film is first formed, and the integration degree is improved in the drive circuit section so that the longitudinal direction is located in the same direction in the display section. Therefore, patterning is performed so that the longitudinal direction is located in an arbitrary direction, and laser light is irradiated along one direction to crystallize to obtain a polycrystalline silicon film. As a result, regardless of the scanning direction of the laser beam, in each polycrystalline silicon film, crystal grains grow along the carrier conduction direction from approximately the center to a length of about half the width a, so that the carrier conductivity is excellent. It is possible to produce the device with good reproducibility. As a result, high performance and high integration of the elements can be realized at the same time in the drive circuit section.
【0045】図6(a)に、上記実施の形態により得ら
れた多結晶シリコン膜から成る活性層71と、ゲート電
極73とを示す。これは、シングルゲート構造による素
子の構成を示すもので、活性層71の幅の約半分の中央
位置において結晶粒界72が長手方向に沿って形成され
ており、この結晶粒界72上に位置するようにゲート電
極73が配置される。FIG. 6A shows an active layer 71 made of the polycrystalline silicon film obtained by the above embodiment and a gate electrode 73. This shows a structure of an element having a single gate structure. A crystal grain boundary 72 is formed along the longitudinal direction at a central position of about half the width of the active layer 71, and the crystal grain boundary 72 is located on the crystal grain boundary 72. The gate electrode 73 is arranged so that
【0046】図6(b)には、ダブルゲート構造による
素子の構成を示す。活性層81の幅の約半分において結
晶粒界82が長手方向に沿って形成され、この結晶粒界
82を間に2つのゲート電極83、84が配置される。
ゲート電極はいずれのように配置してもよいが、例えば
ゲート電極に関する設計ルールが大きい場合は図6
(a)のようにシングルゲート構造とし、設計ルールが
縮小された場合は図6(b)のようにダブルゲート構造
としてもよい。FIG. 6B shows the structure of an element having a double gate structure. A crystal grain boundary 82 is formed along the longitudinal direction in about half the width of the active layer 81, and two gate electrodes 83 and 84 are arranged between the crystal grain boundaries 82.
The gate electrodes may be arranged in any manner, but, for example, when the design rule regarding the gate electrodes is large, the structure shown in FIG.
A single gate structure may be used as shown in FIG. 6A and a double gate structure may be used as shown in FIG. 6B when the design rule is reduced.
【0047】上述した実施の形態は一例であり、本発明
を限定するものではない。また本発明は、液晶表示装置
や有機EL素子を用いた平面表示装置等であって、表示
部と駆動回路部とが同一絶縁基板上に形成されたものに
対して幅広く適用することが可能である。The above-described embodiment is an example and does not limit the present invention. Further, the present invention can be widely applied to a liquid crystal display device, a flat display device using an organic EL element, and the like, in which a display portion and a drive circuit portion are formed on the same insulating substrate. is there.
【0048】[0048]
【発明の効果】以上説明したように、非晶質シリコン膜
をパターニングした後にレーザ光を照射して結晶化する
ことにより、表示部での多結晶シリコンの結晶粒の長軸
方向と少なくとも一つ異なる方向に駆動回路部の多結晶
シリコンの結晶粒を成長させた平面表示装置を得ること
ができ、これにより表示部、駆動回路部のそれぞれの薄
膜半導体素子の駆動能力を向上させると同時に、駆動回
路部の高集積化を実現することができる。As described above, by patterning an amorphous silicon film and then irradiating it with laser light to crystallize the amorphous silicon film, at least one of the polycrystalline silicon crystal grains in the major axis direction in the display portion is aligned. It is possible to obtain a flat display device in which crystal grains of polycrystalline silicon of a drive circuit section are grown in different directions, which improves the driving ability of each thin film semiconductor element of the display section and the drive circuit section, and at the same time High integration of the circuit unit can be realized.
【図1】本発明の一実施の形態による平面表示装置の製
造方法を示したフローチャート。FIG. 1 is a flowchart showing a method of manufacturing a flat panel display device according to an embodiment of the present invention.
【図2】同平面表示装置における表示部及び駆動回路部
の薄膜半導体素子の活性層の結晶粒の向きを示した説明
図。FIG. 2 is an explanatory diagram showing directions of crystal grains of an active layer of a thin film semiconductor element of a display section and a drive circuit section in the flat display device.
【図3】同平面表示装置における表示部の薄膜半導体素
子の活性層に熱処理を施す方法を示した説明図。FIG. 3 is an explanatory view showing a method of performing heat treatment on the active layer of the thin film semiconductor element of the display section in the flat display device.
【図4】同平面表示装置における表示部の薄膜半導体素
子の活性層をパターニング後に光エネルギを与えること
を示した説明図。FIG. 4 is an explanatory view showing that light energy is applied after patterning the active layer of the thin film semiconductor element of the display section in the flat panel display device.
【図5】図4に示された方法で熱処理を施された活性層
の結晶粒を示した平面図。5 is a plan view showing crystal grains of an active layer that has been heat-treated by the method shown in FIG.
【図6】同平面表示装置における薄膜半導体素子の構成
を示した平面図。FIG. 6 is a plan view showing a configuration of a thin film semiconductor element in the flat panel display device.
【図7】従来の平面表示装置の構成を示した平面図。FIG. 7 is a plan view showing a configuration of a conventional flat panel display device.
【図8】同平面表示装置における表示部の回路構成を示
した斜視図。FIG. 8 is a perspective view showing a circuit configuration of a display unit in the flat panel display device.
【図9】同平面表示装置における表示部の薄膜半導体素
子の結晶粒子の成長を示した縦断面図。FIG. 9 is a vertical cross-sectional view showing growth of crystal grains of a thin film semiconductor element in a display section of the flat panel display device.
【図10】同平面表示装置における表示部の薄膜半導体
素子の活性層の結晶粒子の成長を示した縦断面図。FIG. 10 is a vertical cross-sectional view showing the growth of crystal grains in the active layer of the thin film semiconductor element of the display section in the flat panel display device.
【図11】従来の他の平面表示装置の構成を示した平面
図。FIG. 11 is a plan view showing the configuration of another conventional flat panel display device.
1 平面表示装置
2 表示部
3、4 駆動回路部
21 絶縁基板
22 非晶質シリコン膜
23 レーザ光
24、32、42、52、62、72、82 結晶粒界
31、41、51、61、71、81 多結晶シリコン
膜
73、83、84 ゲート電極
T1〜T5 薄膜半導体素子DESCRIPTION OF SYMBOLS 1 Flat display device 2 Display part 3, 4 Drive circuit part 21 Insulating substrate 22 Amorphous silicon film 23 Laser beam 24, 32, 42, 52, 62, 72, 82 Crystal grain boundary 31, 41, 51, 61, 71 , 81 polycrystalline silicon films 73, 83, 84 gate electrodes T1 to T5 thin film semiconductor element
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/20 H01L 29/78 612B 21/336 618Z 627G Fターム(参考) 2H092 GA59 JA24 JA40 JB22 JB31 JB61 KA04 KA05 MA13 MA28 MA30 NA21 NA27 NA29 5C094 AA15 BA03 CA19 FB14 5F052 AA02 BA01 BA04 BB07 DA02 DB03 EA15 FA22 JA01 5F110 AA01 AA04 BB02 CC01 DD02 EE28 GG02 GG13 GG45 PP03 PP05 PP06 PP24 5G435 AA18 EE33 EE37 HH13 HH14 KK05 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 21/20 H01L 29/78 612B 21/336 618Z 627G F term (reference) 2H092 GA59 JA24 JA40 JB22 JB31 JB61 KA04 KA05 MA13 MA28 MA30 NA21 NA27 NA29 5C094 AA15 BA03 CA19 FB14 5F052 AA02 BA01 BA04 BB07 DA02 DB03 EA15 FA22 JA01 5F110 AA01 AA04 BB02 CC01 DD02 EE28 GG02 GG13 GG45 PP03 PP05 PP06 PP24 5G435 AA18 EE33 HEE37 HKK
Claims (3)
部とが同一絶縁基板上に形成された平面表示装置であっ
て、 前記表示部及び前記駆動回路部がそれぞれ有する薄膜半
導体素子の活性層に多結晶シリコンが用いられており、 前記駆動回路部における前記多結晶シリコンの結晶粒の
長軸方向には、前記表示部における前記多結晶シリコン
の結晶粒の長軸方向と少なくとも一つ異なる方向が含ま
れていることを特徴とする平面表示装置。1. A flat display device in which a display section and a drive circuit section for driving the display section are formed on the same insulating substrate, wherein the display section and the drive circuit section each include a thin film semiconductor element. Polycrystalline silicon is used for the active layer, and the major axis direction of the polycrystalline silicon crystal grains in the drive circuit section is at least one of the major axis direction of the polycrystalline silicon crystal grains in the display section. A flat-panel display device characterized by including different directions.
導体素子は、前記活性層の長軸方向が略同一方向にあ
り、 前記駆動回路部に形成された前記薄膜半導体素子は、前
記活性層の長軸方向が少なくとも二種類存在することを
特徴とする請求項1記載の平面表示装置。2. The long-axis directions of the active layers of all the thin-film semiconductor elements formed in the display section are substantially the same, and the thin-film semiconductor elements formed in the driving circuit section are the active layers. 2. The flat panel display device according to claim 1, wherein there are at least two types of layers in the major axis direction.
部とが同一絶縁基板上に形成された平面表示装置の製造
方法であって、 前記絶縁基板上に非晶質シリコン膜を堆積する工程と、 前記表示部において、前記非晶質シリコン膜の長手方向
が全て略同一であり、前記駆動回路部において、前記表
示部における前記非晶質シリコン膜の長手方向と少なく
とも一つ異なる長手方向を有するように、前記非晶質シ
リコン膜をそれぞれパターニングする工程と、 前記表示部及び前記駆動回路部におけるそれぞれパター
ニングされた前記非晶質シリコン膜に光エネルギを照射
して結晶化する工程と、を備えることを特徴とする平面
表示装置の製造方法。3. A method of manufacturing a flat panel display device, wherein a display part and a drive circuit part for driving the display part are formed on the same insulating substrate, wherein an amorphous silicon film is deposited on the insulating substrate. And in the display unit, all the longitudinal directions of the amorphous silicon film are substantially the same, and in the drive circuit unit, at least one different longitudinal direction from the longitudinal direction of the amorphous silicon film in the display unit is used. Patterning each of the amorphous silicon films to have a direction, and irradiating the patterned amorphous silicon films in the display unit and the driving circuit unit with light energy to crystallize the amorphous silicon films. A method of manufacturing a flat panel display device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001197988A JP2003017702A (en) | 2001-06-29 | 2001-06-29 | Flat-panel display device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001197988A JP2003017702A (en) | 2001-06-29 | 2001-06-29 | Flat-panel display device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003017702A true JP2003017702A (en) | 2003-01-17 |
Family
ID=19035503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001197988A Pending JP2003017702A (en) | 2001-06-29 | 2001-06-29 | Flat-panel display device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003017702A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005217050A (en) * | 2004-01-28 | 2005-08-11 | Sharp Corp | Semiconductor device manufacturing method |
JP2006269518A (en) * | 2005-03-22 | 2006-10-05 | Sharp Corp | Thin film transistor substrate and manufacturing method thereof |
JP2007221120A (en) * | 2006-02-15 | 2007-08-30 | Samsung Electronics Co Ltd | ORGANIC LIGHT EMITTING DEVICE AND MANUFACTURING METHOD THEREOF |
JP2008033073A (en) * | 2006-07-31 | 2008-02-14 | Sony Corp | Display device and its manufacturing method |
US8654045B2 (en) | 2006-07-31 | 2014-02-18 | Sony Corporation | Display and method for manufacturing display |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10284418A (en) * | 1997-04-02 | 1998-10-23 | Sharp Corp | Thin film semiconductor device and method of manufacturing the same |
JP2000243969A (en) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | Thin film transistor, method of manufacturing the same, liquid crystal display device using the same, and method of manufacturing the same |
-
2001
- 2001-06-29 JP JP2001197988A patent/JP2003017702A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10284418A (en) * | 1997-04-02 | 1998-10-23 | Sharp Corp | Thin film semiconductor device and method of manufacturing the same |
JP2000243969A (en) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | Thin film transistor, method of manufacturing the same, liquid crystal display device using the same, and method of manufacturing the same |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005217050A (en) * | 2004-01-28 | 2005-08-11 | Sharp Corp | Semiconductor device manufacturing method |
JP2006269518A (en) * | 2005-03-22 | 2006-10-05 | Sharp Corp | Thin film transistor substrate and manufacturing method thereof |
JP2007221120A (en) * | 2006-02-15 | 2007-08-30 | Samsung Electronics Co Ltd | ORGANIC LIGHT EMITTING DEVICE AND MANUFACTURING METHOD THEREOF |
JP2008033073A (en) * | 2006-07-31 | 2008-02-14 | Sony Corp | Display device and its manufacturing method |
US8654045B2 (en) | 2006-07-31 | 2014-02-18 | Sony Corporation | Display and method for manufacturing display |
US8810489B2 (en) | 2006-07-31 | 2014-08-19 | Sony Corporation | Display and method for manufacturing display |
US8994626B2 (en) | 2006-07-31 | 2015-03-31 | Sony Corporation | Display and method for manufacturing display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6526778B2 (en) | Display panel, electronic equipment | |
JP3642546B2 (en) | Method for producing polycrystalline semiconductor thin film | |
US7507645B2 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
US20040134417A1 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
JP4900756B2 (en) | Semiconductor device manufacturing method, electro-optical device, integrated circuit, and electronic apparatus | |
JP2005197656A (en) | Method for forming polycrystalline silicon film | |
JP2003017702A (en) | Flat-panel display device and its manufacturing method | |
JP2004063478A (en) | Thin film transistor and method of manufacturing the same | |
JP3221251B2 (en) | Amorphous silicon crystallization method and thin film transistor manufacturing method | |
KR100611040B1 (en) | Laser heat treatment device | |
JP2002057105A (en) | Method and device for manufacturing semiconductor thin film, and matrix circuit-driving device | |
JP4397599B2 (en) | Method for manufacturing semiconductor device | |
JP2000243969A (en) | Thin film transistor, method of manufacturing the same, liquid crystal display device using the same, and method of manufacturing the same | |
CN1577011A (en) | Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same | |
TW200525609A (en) | Manufacturing method of semiconductor film and image display device | |
JP2003151904A (en) | Semiconductor thin film crystallization method, semiconductor thin film, and thin film semiconductor device | |
JP3845566B2 (en) | Thin film semiconductor device, method for manufacturing the same, and electronic device including the device | |
KR100860007B1 (en) | Thin film transistor, manufacturing method of thin film transistor, organic light emitting display device having same and manufacturing method thereof | |
JP4539041B2 (en) | Method for manufacturing thin film semiconductor device | |
JP4328519B2 (en) | Method for producing crystalline thin film | |
JP4155039B2 (en) | Thin film transistor, electro-optical device, electronic equipment | |
JP4467276B2 (en) | Method and apparatus for manufacturing semiconductor thin films | |
JP2005150438A (en) | Manufacturing method of semiconductor device | |
JP3392677B2 (en) | Semiconductor thin film, semiconductor device and method of manufacturing the same | |
JP2004311488A (en) | Method of manufacturing thin crystalline semiconductor film, thin crystalline semiconductor film manufactured by the method, and semiconductor device and display device equipped with the film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110325 |