JP2007329722A - 固体撮像素子、デジタルカメラ - Google Patents

Abstract

【課題】高速度撮影が可能でありながら画素数を確保することができる固体撮像素子を提供する。
【解決手段】複数の画素がマトリクス状に配置されてなる固体撮像素子であって、各画素は、入射した光を光電変換して信号電荷を出力するフォトダイオード３０と、出力された信号電荷を保持する複数の信号電荷保持部（Ｍ０，Ｍ１，Ｍ２）と、信号電荷保持部のそれぞれに、異なる時刻に出力された信号電荷を書き込むよう選択する書き込み対象切り替え手段（ＳＷ０−ａ，ＳＷ１−ａ，ＳＷ２−ａ）と、前記複数の信号電荷保持部から、信号電荷を読み出すべき１個の信号電荷保持部を選択する読み出し対象切り替え手段（ＳＷ０−ｂ，ＳＷ１−ｂ，ＳＷ２−ｂ）と、を備える。
【選択図】図３

Description

本発明は、固体撮像素子及びカメラに関し、特に高速度撮影を行う技術に関する。

(a)車両の衝突試験、(b)製品の落下試験・強度試験、(c)内燃機関の燃焼状態、(d)化学反応などの物理化学の分野における現象、などの解析のために高速度カメラが用いられている。
これに関して特許文献１では、高速度撮影可能なＣＣＤ型の撮像素子として、光電変換素子の各々の周囲に複数の電荷蓄積素子を配置し、書き込み時には上記電荷蓄積素子に書き込むことで高速度撮影を実現できるとしている。
特開2000-165750号公報 特開2001-292379号公報

しかしながら、特許文献１に記載の技術は、ＣＣＤ型の撮像素子に限られるため、ＣＭＯＳ型の撮像素子と比べて消費電力が過大になる傾向にある。
本発明は、上述の問題に鑑みてなされたものであって、ＣＭＯＳ型の撮像素子に適用可能であって、高速度撮影が可能な固体撮像素子を提供することを目的とする。

上記目的を達成するために、本発明に係る固体撮像素子は、複数の画素がマトリクス状に配置されてなる固体撮像素子であって、各画素は、入射した光を光電変換して信号電荷を出力する光電変換素子と、前記光電変換素子から出力された信号電荷を保持する複数の信号電荷保持部と、前記複数の信号電荷保持部のそれぞれに、異なる時刻に出力された信号電荷を書き込むよう選択する書き込み対象切り替え手段と、前記複数の信号電荷保持部から、信号電荷を読み出すべき１個の信号電荷保持部を選択する読み出し対象切り替え手段と、を備えることを特徴とする。

課題を解決するための手段に記載した構成によれば、例えば、消費電力が低減されたＣＭＯＳ型の撮像素子において、ごく短い間隔の異なる時刻に出力された信号電荷を、異なる信号電荷保持部に書き込むことで高速度撮影が可能となる。
また、各画素の光電変換素子の所定時刻に対応した信号電荷保持部を選択的に読み出すことで、各画素の全ての信号電荷保持部の信号電荷を読み出さなくても、上記所定時刻の画像を取り出すことが可能となる。

また、前記読み出し対象切り替え手段は、信号電荷が書き込まれた順番と同じ順番に、順次信号電荷保持部を選択する構成としてもよい。
この構成によれば、読み出しに関する回路構成を簡易にすることができる。
また、前記書き込み対象切り替え手段は、一定時間間隔で前記信号電荷保持部の選択を切り替えることを特徴とする。

この構成によれば、例えば、上記一定時間間隔を短く設定することで、高いフレームレートの撮影が可能となる。
また、さらに、全ての画素を同時に撮像動作させる撮像動作手段を備えることを特徴とする。
この構成によれば、電子シャッタのような効果を得ることができ、全ての画素において同一時刻に撮影を行なうことが可能となる。すなわち、全画素同時露光により、撮影画像内における時間的ズレのない撮影を実現できる。

また、さらに、光電変換素子から出力された信号を前記信号電荷保持部に書き込む前に増幅する書き込み前増幅素子と、前記信号電荷保持部から読み出された信号を増幅する読み出し後増幅素子と、読み出し後増幅素子に増幅された信号を画素外に出力する出力素子とを備えることを特徴とする。
この構成によれば、S/N比の高い信号を得ることができる。

また、書き込み前増幅素子と前記読み出し後増幅素子とは、共用の増幅回路を備え、書き込み時と読み出し時においては、前記共用の増幅回路を切り替えて用いる方式としてもよい。
この構成によれば、増幅回路の設置面積を削減することができる。
また、請求項７における前記信号電荷保持部は、不揮発性記憶素子であることを特徴とする。

この構成によれば、例えば、不揮発性記憶素子として強誘電体キャパシタを用いることで、不意の電源遮断においても撮影した情報の消えない安全な撮像素子を実現することが出来る。
また、請求項８における前記信号電荷保持部は、ゲート容量型キャパシタであることを特徴とする。

この構成によれば、例えば、不揮発性記憶素子として用いるキャパシタをトランジスタのゲート容量を用いたMOS型キャパシタとし、複数個のキャパシタの拡散領域を共通電位とすることで面積を削減することが出来る。
また、請求項９における前記信号電荷保持部は、配線層金属間に形成されたキャパシタであることを特徴とする。

この構成によれば、例えば、不揮発性記憶素子として用いるキャパシタを配線に使用している金属層を電極として利用する配線間容量とすることで比較的容易に高精度のキャパシタを形成することができる。
また、請求項１０における前記信号電荷保持部は、トレンチ型などの金属電極を有するキャパシタであることを特徴とする。

この構成によれば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等に用いられるメモリプロセスを使用できるため、比較的低コストで高集積、大容量の信号電荷保持部を形成することができる。
また、請求項１１における前記信号電荷保持部は、固体撮像素子の形成された基板とは異なる基板上に形成されたキャパシタアレイであり、前記固体撮像素子の形成された基板とキャパシタアレイの形成された基板が接続端子を介して接続されたことを特徴とする。

この構成には固体撮像素子の画素ごとに基板を貫通するビアを形成し基板裏面に前記ビアに対応するように接点を形成した別の基板を接合するなどの方法が挙げられる。この構成によれば固体撮像素子の形成された基板とキャパシタアレイの形成された基板はそれぞれ異なるプロセスを用いて形成することが可能であり、それぞれに最適なプロセスを用いて製造することが出来る。また、画素内にキャパシタアレイを形成する必要がないことから画素の小型化が可能である。キャパシタアレイは専用のプロセスを用いることで集積化が容易となり大容量の記憶部を設けることが可能となる。

また、前記信号電荷保持部から画素外へ読み出しに際して、光電変換素子の暗時信号を記憶した画素外部の記憶素子が存在し、さらに、この記憶された暗時信号と前記信号電荷保持部に保持された信号電荷との差を演算することにより画素ごとのばらつきを排除する雑音除去回路を備えることを特徴とする。
この構成によれば、例えば、カラムごとに雑音除去回路を設置し、各画素の記憶素子からの読み出し時に雑音除去回路によって素子のばらつき誤差を緩和することで高品質の情報を得ることが出来る。

また、本発明に係るデジタルカメラは、前記固体撮像素子を備えることを特徴とする。
この構成によれば、小型で画素数を確保しつつ高速度撮影が可能なデジタルカメラを提供できる。

以下、本発明の実施の形態について図面を参照しながら説明する。
（実施の形態１）
図１は、固体撮像素子１の概略構成を示す図である。
固体撮像素子１は、マトリクス状に配置された複数の画素部１０を備えている。
図２は、実施の形態１に係る固体撮像素子１の構成を示す機能ブロック図である。図２では、説明の便宜のため、マトリクス状に配置された画素部の内の単位画素だけを取り出して示している。

固体撮像素子１は、画素部１０と転送部２０とを備える。
画素部１０は、光電変換素子であるフォトダイオード（PD）１２、メモリ群１４、増幅器(Amp)１６を有する。
メモリ群１４は、Ｎ個の記憶素子であるメモリを含み、各メモリは光電変換素子から出力された信号電荷をアナログ量として保持・記憶する。

メモリ群１４はそのＮ個のメモリから選択的に信号を書き込み、かつ選択的に信号を読み出すことができるため、消費電力を浪費することなく任意の画像を取り出すことが可能となる。
なお、具体的な回路構成例については図３以降で後述する。
増幅器(Amp)１６は、メモリ群１４のメモリから選択的に読み出された信号を増幅する。

転送部２０は、ノイズキャンセリング(NC)部２２、水平シフトレジスタ(H-SR)２４を含む。
ノイズキャンセリング部２２は、画素部１０の増幅器１６から転送された信号に含まれるノイズ成分を除去する。
（回路構成の例１）
図３は、図２で示した機能を実現する回路構成の一例を示す図である。

図３は、受光部３０から選択記憶部３１−０，３１−１，３１−２、記憶部３２、増幅部３４、ノイズキャンセリング部(ＮＣ）２２、水平シフトレジスタ部(ＨーＳＲ)２４に至るまでの回路構成を示している。
受光部３０は光電変換素子であるフォトダイオード（ＰＤ）を含んで構成される。
第1選択記憶部３１−０は、スイッチＳＷ０−ａ，ＳＷ０−ｂと、メモリであるゲート容量型キャパシタＭ０を備えている。スイッチＳＷ０−ａ，ＳＷ０−ｂは、それぞれワード線ＷＬ０，トランジスタ線ＴＲＡＮ０からの制御信号によりスイッチングが可能となっている。

第２選択記憶部３１−１、第３選択記憶部３１−２も同様の構成である。なお、図中にはＮ個の選択記憶部の内３個だけを描画している。選択記憶部の個数Ｎは、例えば８個から３２個程度である。
記憶部３２はキャパシタＭＡを含み、選択記憶部３１から読み出された信号電荷を一旦記憶する。

増幅部３４は、リセット・トランジスタＱＲと増幅トランジスタＱＡとを含み、記憶部３２に記憶された信号電荷のリセットと信号電荷の増幅を行う。これにより高精度な信号出力が可能となる。
図３に示した回路構成によれば、ワード線ＷＬ０からの制御信号に従って、フォトダイオード（ＰＤ）で得られた信号電荷は、画素内に備えたＮ個のキャパシタ[Ｍ０〜Ｍ（ｎ−１）］に次々と書き込まれる。

例えば、毎秒1000フレームを超える高速レートで撮影した場合には、全画素のキャパシタの第Ｍ番目のキャパシタにいわば並列処理で画像情報である信号を書き込むことにより高速な書き込み動作を実現できる。
また、読み出し時には、トランジスタ線ＴＲＡＮ０を介して信号制御を行うことにより、キャパシタＭ０〜Ｍ（ｎ−１）の中から任意のキャパシタを選択的に読み出すことが可能となる。

図３に示す構成の場合、記憶素子１つあたりにキャパシタ１つとトランジスタスイッチが２つ必要となるが、書き込み経路と読み出し経路が分離されるため、読み出し動作を行ないながら別の記憶素子に書き込みを行うといった同時動作が可能である。
また本発明による固体撮像素子は全画素同時に撮影を行なうことが可能であり、撮影した情報は一度画素内の記憶素子に蓄えた後、順次取り出すことができる。

（回路構成の例２）
図４は、図２で示した機能を実現する回路構成の別の例を示す図である。
図４において、図２と共通の構成部材には同一符号を付し説明を省略する（以降の図も同様）。
図４の回路構成は、受光部３０、選択記憶部３９、増幅部３４等を含んでいる。

図４に示す構成の場合、記憶素子１つあたりにキャパシタ１つとトランジスタスイッチ１つが必要である。この構成では記憶素子部の構成が簡易になるため記憶容量の大容量化に適している。
（信号増幅器について）
内蔵する信号増幅器としてはソースフォロワ型やインバータ型などの構成が考えられる。光電変換素子部の構成から周辺にはnMOSトランジスタの方が形成しやすい。そのため記憶素子の選択スイッチや増幅器等もnMOSトランジスタのみで構成した方がpMOSトランジスタ用のウェル分離等が不要となり、省スペースで構成することが可能となる。逆に面積が大きくなっても問題がない場合、pMOS領域を形成してCMOS化することで昇圧電源が不要になる、増幅器のCMOSインバータ化などにより高精度化、低消費電力化が比較的容易になるなどの利点が得られる。
（実施の形態２）
本実施の形態は、記憶素子であるメモリへの書き込み用と読み出し用でそれぞれ増幅回路を設けることで、信号劣化の少ない書き込み、読み出し動作を実現するものである。

図５は、実施の形態２に係る固体撮像素子１の構成を示す機能ブロック図である。
増幅器(Amp)１７は、フォトダイオード（PD）１２で得られた電荷を、メモリ群１４より上流側で増幅する。増幅器(Amp)１６は、メモリ群より読み出された電荷を増幅する。
図６は、図５で示した機能を実現する回路構成の一例を示す図である。
図６に示す回路は、受光部３０、記憶素子に書き込む前に信号を増幅する増幅部４０、記憶素子から読み出した信号を増幅する増幅部４１、記憶部４２、選択記憶部４４−０，４４−１を備えている。

この回路構成では、記憶素子への書き込み用と読み出し用でそれぞれ増幅回路を設けることで、信号劣化の少ない書き込み、読出し動作ができる。
（実施の形態３）
本実施の形態は、書き込み時と読み出し時における増幅器の共有化を図り、増幅器の設置面積の削減を実現するものである。

図７は、実施の形態３に係る固体撮像素子１の構成を示す機能ブロック図である。
画素部１０は、フォトダイオード（PD）１２、メモリ群１４、増幅器(Amp)１８を有する。
増幅器(Amp)１８は、記憶素子への書き込み時及び記憶素子からの読み出し時に信号を増幅する。

通常、書き込みと読み出しを同時に行なうことはないので、増幅器の共用化によりその設置面積を小さくすることができる。
（回路構成の例１）
図８は、図７で示した機能を実現する回路構成の一例を示す図である。
増幅部４６は、選択記憶部４８のメモリへの書き込み時及び読み出し時に信号を増幅可能な構成となっている。

ここで、図９を用いて、増幅器の共用の概要について説明する。
図９（ａ）（ｂ）に示すように、スイッチＳＷＡ，ＳＷＢを切り替えることで書き込み時と読み出し時とで増幅器(Amp）の共用を図ることが可能となる。
なお、図９（ｃ）に増幅器（Amp）にゲイン変化を付加する場合の例を示す。
図８に示す構成の場合、記憶素子１つあたりにキャパシタ１つとトランジスタスイッチ１つが必要である。この構成では光電変換素子からの信号を一度増幅器を用いて信号増幅した後に記憶素子に記憶する構成であるため雑音に対する耐性が向上する。また画素から出力するときにも増幅器を用いて増幅して信号を出力することにより、よりS/N比の高い信号出力を得やすくなる。このとき記憶素子への書き込みに用いる増幅器と読み出しに用いる増幅器とは同時に使用することはないことから、これらの増幅器を一つで共有化することで面積を削減することが可能となる。

（回路構成の例２）
図１０は、図７で示した機能を実現する回路構成の別の例を示す図である。
図１０は、図８の回路構成と略同様であるが、キャパシタの電極を駆動するCP制御線を設けている点が異なっている。これにより読み出し時にCPを駆動することで読み出し信号を高い電圧で読み出すことができる。
（その他）
以下、実施の形態１〜３の変形例や補足する事項について説明する。

(１)増幅器について
図６，８，１０において増幅器としてソースフォロワ形式を用いているが、インバータ形式のアンプ等を用いても良い。あるいは多段にしてより増幅率を増しても良い。
各画素の増幅器の特性ばらつきを軽減するためには画素の暗時の信号出力と画像入力時の信号出力の差を取って出力することが望ましい。しかしながら、この処理にはある程度の時間を有すること、全画素で同時に行なうには回路規模が大きくなりすぎることなどから、本発明では記憶素子への書き込み段階では光電変換素子からの出力信号をそのままあるいは増幅器で増幅した信号を記憶する。そして読み出し時に列ごとに設けた回路において各画素の暗時の信号出力との差を演算することで画素ごとの特性ばらつきを軽減し固定パターンノイズの少ない高画質を実現できる。

（２）全画素同時撮像動作について
図１１は、全画像同時撮像動作について説明する模式図である。
全ての画素同時に撮像動作を行なうことで歪みのない画像を得ることが出来る。
従来CMOSのように順次走査方式で読出しを行なった場合に画像の歪みが生じる。例えば画面の上から下方向に走査する撮像素子で右から左に移動する物体を撮影した場合、画面の上部と下部では撮影時刻に微小なズレがあるため物体が斜めに歪んで見える。画面内を移動する物体が高速なほど歪みが顕著になる。

これに対して、全画素同時駆動の場合、図１１に示すように右方向へ高速に移動する四角の物体を撮影したとき、画素内の記憶素子に転送する動作は全ての画素について同時刻に行なうことが出来るので、撮影画像における撮影時間のずれは基本的には存在しない。そのため歪みのない画像を得ることが可能となる。
（３）撮影システムについて
図１２は、実施の形態１に係る固体撮像素子１を備えたデジタルカメラ１００を示す概略図である。なお、本実施の形態に係る固体撮像素子は、ビデオカメラにも適用可能である。これにより高速度での撮影が可能なビデオカメラを実現できる。

図１３は、デジタルカメラの撮影方法を示すフローチャートである。
待機状態（S11)において、撮影の開始指示であるトリガ信号を検出すると（S12:Yes）、画素内の記憶素子に、画像情報としての信号電荷の記憶を開始する（S13）。
記憶（取り込み）を行う度にメモリアドレスを加算し（S14）、記憶素子の数分だけの撮影が完了すると、取り込み完了とする（S15:Yes）。

取り込みが完了すると、撮影動作を停止させ、撮影したデータを順に出力する（出画する）出力モードへと移行する（S16）。
全データの出力が完了すると、ステップＳ１１の待機状態に戻る。
このフローによれば、記憶素子の数分だけの（全ての記憶素子が満杯になるまでの）高速撮影を行い、記憶素子からの読み出しが完了すると、再び高速撮影を行うことができる。言い換えると、断続的ではあるが連続して高速撮影が可能となる。

具体的には、毎秒1000フレームを越える高速レートでの撮影を画素内の記憶素子のコマ数分撮影し、そのデータを外部に転送した後でまた同様に高速レートでの撮影を繰り返すことで断続的に撮影を繰り返すことができる。
なお、転送を行なっている期間も、空いているメモリに関しては書き込みを行なうことが可能である。

（４）記憶素子について
実施の形態では、記憶素子としてゲート容量型キャパシタを例に示したが、キャパシタの例はこれに限られない。
（４−１）配線層金属間に形成されたキャパシタ
図１４に配線層金属間に形成されたキャパシタを示す。

図１４に示すように、MIM(Metal Insulator Metal)型キャパシタ６０は、上部電極６１、下部電極６２、両電極に挟まれた容量絶縁膜６４を備える。
このようなMIM型キャパシタは、（ａ）高精度で高容量化が可能、（ｂ）立体形状で集積化が容易、（ｃ）拡散層を用いないので積層化が比較的容易という特徴がある。
（４−２）トレンチ型のキャパシタ
図１５は、トレンチ型のキャパシタ７０を示す図である。

図１５に示すようなトレンチ型キャパシタ７０はＤＲＡＭ等で用いられる構造で、高集積化が可能である。
なお、選択トランジスタ７２は、読み出すべきキャパシタを選択するトランジスタである。
（４ー３）チップ張り合わせ
また図１６に示すように、固体撮像素子を形成した撮像素子基板８０とは別に、キャパシタアレイ（メモリアレイ）９２を形成したメモリ基板９０を用意し、これらの基板８０，９０同士を接続する構成でもよい。

例としては、固体撮像素子の画素８２ごとに撮像素子基板８０を貫通するビアを形成し、撮像素子基板８０裏面に端子を形成する。また、メモリ基板９０上にはキャパシタアレイ９２を画素８２と同ピッチで形成し、撮像素子基板８０の裏面端子と同一ピッチでキャパシタアレイ９２の端子を形成する。これらの基板どうしを金バンプ１０２や端子金属どうしを接合させることで接続する。

この方法では固体撮像素子と、キャパシタアレイそれぞれを最適なプロセスを用いて形成することが可能なため高集積なキャパシタを用いて大容量の記憶素子を持つ高速度カメラを実現することが可能となる。
（４−４）不揮発性のメモリ
また、記録素子として不揮発性のメモリを用いても良い。例えば強誘電体キャパシタのように電極間に電圧を与えることで電圧に応じた分極量が不揮発性記憶することができる素子を用いることで不揮発性の情報記憶が可能となる。これにより、不意の電源遮断などが起こっても情報を記憶していることができる。防犯用途や事故の記録等に使用することが考えられる。例えば、不揮発性メモリを備える固体撮像素子（カメラ）を自動車に取り付けておき、事故の衝撃で撮影を開始するようなセンサとすることで事故の直後の映像を記録しておくことができる。このときセンサが数秒間駆動できるだけの電源があれば撮影は完了し、情報も不揮発性メモリに記憶しているため、事後に取り出して情報を見ることが可能となる。あるいは常に撮影をメモリに上書きしながら書き込んでおき、事故の衝撃後に撮影を停止するようなセンサとしておけば事故の前後を記憶することが可能となる。

（５）ＮＣ回路について、
図１など示したＮＣ回路２２の回路構成例について説明する。
図１７（ａ）は、ＮＣ回路（ＣＤＳ回路）２２の回路構成を示す図である。図１７（ｂ）は、（ａ）の回路に対応するタイミングチャートである。
図１７（ｂ）のタイミングチャートに示すように、ｔ１のタイミングでスイッチＳＷ１をオンとして、スイッチＳＷ２をオフとして、画素からの信号Ｖｉｎから入力する。

次に、ｔ２のタイミングでＳＷ１をオフ、ＳＷ２をオンとして、リセット時の画素信号を同様にＶinに入力することにより、露光後の画素信号をリセット時の画素信号との差をＶoutから読み出すことができる。
なお、ＮＣ回路２２は、図１７（ａ）の構成に限らず、他にも様々な構成が可能である。

（６）撮像素子について
各実施の形態では、撮像素子としてMOSトランジスタによる画像選択を行なう方式について説明したがCCD方式による撮像素子であってもよい。
（７）回路構成について
画素の構成について回路図を用いて説明してきたが、記憶素子の数や配置等は図の内容に限るものではない。

本発明に係る固体撮像素子によれば、低い消費電力で高速度撮影が可能であるため有用である。

固体撮像素子１の概略構成を示す図である。 実施の形態１に係る固体撮像素子１の構成を示す機能ブロック図である。 図２で示した機能を実現する回路構成の一例を示す図である。 図２で示した機能を実現する回路構成の別の例を示す図である。 実施の形態２に係る固体撮像素子１の構成を示す機能ブロック図である。 図５で示した機能を実現する回路構成の一例を示す図である。 実施の形態３に係る固体撮像素子１の構成を示す機能ブロック図である。 図７で示した機能を実現する回路構成の一例を示す図である。 増幅器の共用の概要を示す図である。 図７で示した機能を実現する回路構成の別の例を示す図である。 全画像同時撮像動作について説明する模式図である。 実施の形態１に係る固体撮像素子１を備えたデジタルカメラ１００を示す概略図である。 デジタルカメラの撮影方法を示すフローチャートである。 配線層金属間に形成されたキャパシタを示す図である。 トレンチ型のキャパシタ７０を示す図である。 キャパシタをチップ張り合わせによって形成する例を示す図である。 図１７（ａ）は、ＮＣ回路（ＣＤＳ回路）２２の回路構成を示す図である。図１７（ｂ）は、図１７（ａ）の回路に対応するタイミングチャートである。

符号の説明

１ 固体撮像素子
１０ 画素部
１２ フォトダイオード（PD）
１４ メモリ群
１６，１８ 増幅器
２０ 転送部
３０ 受光部
３１−０，３１−１，３１−２，３９，４４−０，４４−１，４８ 選択記憶部
３２，４２ 記憶部
３４，４０，４１，４６ 増幅部
１００ デジタルカメラ

Claims (13)

1. 複数の画素がマトリクス状に配置されてなる固体撮像素子であって、
   各画素は、
   入射した光を光電変換して信号電荷を出力する光電変換素子と、
   前記光電変換素子から出力された信号電荷を保持する複数の信号電荷保持部と、
   前記複数の信号電荷保持部のそれぞれに、異なる時刻に出力された信号電荷を書き込むよう選択する書き込み対象切り替え手段と、
   前記複数の信号電荷保持部から、信号電荷を読み出すべき１個の信号電荷保持部を選択する読み出し対象切り替え手段と、
   を備えることを特徴とする固体撮像素子。
2. さらに、前記読み出し対象切り替え手段は、信号電荷が書き込まれた順番と同じ順番に、順次信号電荷保持部を選択する
   ことを特徴とする請求項１に記載の固体撮像素子。
3. 前記書き込み対象切り替え手段は、一定時間間隔で前記信号電荷保持部の選択を切り替える
   ことを特徴とする請求項１または２に記載の固体撮像素子。
4. さらに、全ての画素を同時に撮像動作させる撮像動作手段を備える
   ことを特徴とする請求項１から３のいずれかに記載の固体撮像素子。
5. さらに、光電変換素子から出力された信号を前記信号電荷保持部に書き込む前に増幅する書き込み前増幅素子と、
   前記信号電荷保持部から読み出された信号を増幅する読み出し後増幅素子と、
   読み出し後増幅素子に増幅された信号を画素外に出力する出力素子と
   を備えることを特徴とする請求項１から４のいずれかに記載の固体撮像素子。
6. 書き込み前増幅素子と前記読み出し後増幅素子とは、共用の増幅回路を備え、書き込み時と読み出し時においては、前記共用の増幅回路を切り替えて用いる
   ことを特徴とする請求項１から５のいずれかに記載の固体撮像素子。
7. 前記信号電荷保持部は、不揮発性記憶素子である
   ことを特徴とする請求項１から６のいずれかに記載の固体撮像素子。
8. 前記信号電荷保持部は、ゲート容量型キャパシタである
   ことを特徴とする請求項１から６のいずれかに記載の固体撮像素子。
9. 前記信号電荷保持部は、配線層金属間に形成されたキャパシタである
   ことを特徴とする請求項１から６のいずれかに記載の固体撮像素子。
10. 前記信号電荷保持部は、トレンチ型などの金属電極を有するキャパシタであることを特徴とする請求項１から６のいずれかに記載の固体撮像素子。
11. 前記信号電荷保持部は、固体撮像素子の形成された基板とは異なる基板上に形成されたキャパシタアレイであり、前記固体撮像素子の形成された基板とキャパシタアレイの形成された基板が外部接触端子により接続されたことを特徴とする請求項１から６のいずれかに記載の固体撮像素子。
12. 前記信号電荷保持部から画素外へ読み出しに際して、光電変換素子の暗時信号を記憶した画素外部の記憶素子が存在し、
    さらに、この記憶された暗時信号と前記信号電荷保持部に保持された信号電荷との差を演算することにより画素ごとのばらつきを排除する雑音除去回路を備える
    ことを特徴とする請求項１から１１のいずれかに記載の固体撮像素子。
13. 請求項１から１２のいずれかに記載の固体撮像素子を備えることを特徴とするデジタルカメラ。

Images