JP2007324225A

JP2007324225A - 半導体装置及びその製造方法

Info

Publication number: JP2007324225A
Application number: JP2006150381A
Authority: JP
Inventors: Hiroshi Otani; 拡大谷; Keiichiro Motofusa; 敬市郎本房; Hisahiro Shiraishi; 尚寛白石
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2006-05-30
Filing date: 2006-05-30
Publication date: 2007-12-13

Abstract

【課題】ＭＯＳ構造のトランジスタから構成される半導体装置に関し、デザインルールの変更により耐圧を所望の耐圧に制御できる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】ＭＯＳ構造を有する半導体装置において、チャネルドープ層と、チャネルドープ層に隣接して配置され、ドレインを形成する不純物層とを有し、不純物層とチャネルドープ層との重なりを制御することにより所定の耐圧に設定されていることを特徴とする。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に係り、特に、ＭＯＳ構造のトランジスタから構成される半導体装置及びその製造方法に関する。

電源装置などの制御用トランジスタとしてＭＯＳＦＥＴなどの半導体装置が用いられている。このような半導体装置には、高耐圧化が求められている。

ＭＯＳＦＥＴのドレインソース間耐圧は、ドレインの低濃度不純物層とバックゲートの不純物層との濃度に影響される。このため、ＭＯＳＦＥＴにおいて所望の耐圧を得るためにはドレイン層及びバックゲート層の不純物濃度を変更することにより行っていた（特許文献１参照）。
特開平５−１６０４００号公報

しかるに、従来の半導体装置で所望の耐圧を得るためにはドレイン層及びバックゲート層の不純物濃度を変更することにより行っていた。このため、製造プロセスの条件を変更する必要があるため、製造工程が増加し、あるいは、製造装置を調整する作業が必要となり、製造効率が悪かった。

本発明は上記の点に鑑みてなされたもので、デザインルールの変更により耐圧を所望の耐圧に制御できる半導体装置及びその製造方法を提供することを目的とする。

本発明は、ＭＯＳ構造を有する半導体装置において、チャネルドープ層と、チャネルドープ層に隣接して配置され、ドレイン又はソース領域を形成する不純物層とを有し、不純物層とチャネルドープ層との重なり又は距離を制御することにより所定の耐圧に設定されていることを特徴とする。

不純物層とチャネルドープ層との重なり又は距離は、不純物層の形状により制御したことを特徴とする。

不純物層の形状は、不純物層のデザインルールに基づいて制御することを特徴とする。

チャネルドープ層と、チャネルドープ層に隣接して配置され、ドレインを形成する拡散層とを有するＭＯＳ構造を有する半導体装置の製造方法において、デザインルールを耐圧に応じて変更することにより、不純物層とチャネルドープ層との重なりを制御し、耐圧を所定の耐圧に設定することを特徴とする。

拡散層とチャネルドープ層との重なりは、不純物層の形状を制御することにより設定されることを特徴とする。

本発明によれば、耐圧に応じてデザインルールを変更し、チャネルドープ層に近接して形成される不純物層とチャネルドープ層との重なり又は距離を制御することにより所定の耐圧を所望の耐圧に設定することにより、プロセスを変更することなく、耐圧を所望の耐圧に設定することが可能となる。

図１は本発明の一実施例の構成図を示す。図１（Ａ）は平面図、図１（Ｂ）は断面図を示す。

本実施例の半導体装置１００は、ｐ型半導体基板１１１に形成された低濃度ｐ型ウェル層１１２上に搭載されるｎチャネルＭＯＳ電界効果トランジスタであり、低濃度ｎ型不純物層１１３、チャネルドープ層１１４、高濃度ｎ型不純物層１１５、ゲート酸化膜１１６、ＬＯＣＯＳ（local oxidation of silicon）酸化膜１１７、ゲート電極１１８を含む構成とされている。

低濃度ｎ型不純物層１１３は、ドレイン及びソース領域を構成する不純物拡散層であり、チャネル領域Ａ1を挟んで、チャンネル領域Ａ1の両側に形成されている。

チャネルドープ層１１４は、チャネル領域Ａ1のゲート酸化膜１１６の直下に形成された薄い低濃度ｎ型不純物層であり、トランジスタの特性を安定化させている。

高濃度ｎ型不純物層１１５は、低濃度ｎ型不純物層１１３のドレイン及びソースの開口部１２１の形成されており、電極とドレイン及びソース領域との接続を安定化させる。

ゲート酸化膜１１６は、チャネル領域Ａ1の上部に形成されている。

ＬＯＣＯＳ酸化膜１１７は、ＳｉＯ_２から構成されており、素子を分離、保護し、素子の特性を安定化している。ゲート電極１１８は、ポリシリコンなどから構成されており、ゲート酸化膜１１６上に配線され、ゲート電位を制御している。

本実施例は、低濃度ｎ型不純物層１１３の横方向、矢印Ｘ１，Ｘ２方向の広がりを制御して、低濃度ｎ型不純物層１１３とチャネルドープ層１１４との距離を制御し、これによって、耐圧を所望の耐圧に制御している。

このとき、低濃度ｎ型不純物層１１３の横方向、矢印Ｘ１、Ｘ２方向の広がりは、例えば、低濃度ｎ型不純物層１１３の形成時に使用するレジスト２０１の開口部２１１の形状によって制御している。

このため、低濃度ｎ型不純物層１１３の形成時に使用するレジスト２０１の開口部２１１のデザインルールを任意に設定することにより、低濃度ｎ型不純物層１１３とチャネルドープ層１１４との距離を制御できる。低濃度ｎ型不純物層１１３とチャネルドープ層１１４との距離を制御することにより耐圧が変化する。

図２はドレイン、ソース領域を構成する不純物層１１３とチャネルドープ層１１４との距離に対する耐圧ＢＶの特性を示す図である。

図２に示すように不純物層１１３とチャネルドープ層１１４との距離Ｌが大きくなると、ホットキャリアの発生を抑制できるため、耐圧ＢＶを高くすることができる。

次に半導体装置１００の製造方法を説明する。

図３、図４は半導体装置１００の製造工程を説明するための図を示す。

まず、図３（Ａ）に示すようにｐ型半導体基板１１１に低濃度ｐ型ウェル層１１２を形成し、開口部１２１を有するＬＯＣＯＳ酸化膜１１７を形成する。

次に、図３（Ｂ）に示すように開口部２１１を有するレジスト２０１を形成し、不純物をイオン注入することによって、低濃度ｎ型拡散層１１３を形成する。このとき、低濃度ｎ型不純物層１１３のチャネル領域Ａ1方向側の端部の位置はレジスト２０１の開口部２１１の形状を変更することにより、変更できる。これによって、低濃度ｎ型不純物層１１３とチャネルドープ層１１４との重なり、あるは、距離を変更可能となる。低濃度ｎ型不純物層１１３とチャネルドープ層１１４との重なり、あるは、距離を変更することによって、耐圧を所望の耐圧に設定することが可能となる。

次に、図４（Ａ）に示すようにチャネル領域Ａ1にゲート酸化膜１１６及びチャネルドープ層１１４が形成される。

次に図４（Ｂ）に示すようにチャネル領域Ａ1の上部にゲート電極１１８が形成される。

さらに、図４（Ｃ）に示すように開口部１２１の領域に高濃度ｎ型不純物層１１５が形成される。

以上のようにして、半導体装置１００が製造される。

本実施例によれば、耐圧に応じてデザインルールを変更し、チャネルドープ層に近接して形成される不純物層とチャネルドープ層との重なりを制御することにより所定の耐圧を所望の耐圧に設定することにより、プロセスを変更することなく、耐圧を所望の耐圧に設定することが可能となる。

なお、本実施例では、低濃度ｎ型不純物層１１３とチャネルドープ層１１４との距離を制御することにより耐圧を設定する例について説明したが、低濃度ｎ型不純物層１１３とチャネルドープ層１１４との重なりを制御することにより耐圧を設定するようにしてもよい。

なお、ここで、例えば、深さ２μｍ程度の低濃度ｎ型不純物層１１３とチャネルドープ層１１４とが略０．４μｍ程度重ね合っている半導体装置では耐圧ＢＶが３２〔Ｖ〕であったものが、低濃度ｎ型不純物層１１３とチャネルドープ層１１６とを距離Ｌ＝略０．４μｍ程度離間させることにより略４２〔Ｖ〕に上昇させることが可能となる。

なお、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変形例が考えられる。

本発明の一実施例の構成図である。ドレイン、ソース領域を構成する不純物層１１３とチャネルドープ層１１４との距離に対する耐圧ＢＶの特性を示す図半導体装置１００の製造工程を説明するための図である。半導体装置１００の製造工程を説明するための図である。

符号の説明

１００半導体装置
１１１Ｐ型半導体基板、１１２低濃度ｐ型ウェル層、１１３低濃度ｎ型不純物層
１１４チャネルドープ層、１１５高濃度ｎ型不純物層、１１６ゲート酸化膜
１１７ＬＯＣＯＳ酸化膜、１１８ゲート電極、２０１レジスト
２１１開口部

Claims

ＭＯＳ構造を有する半導体装置において、
チャネルドープ層と、
前記チャネルドープ層に隣接して配置され、ドレイン又はソース領域を形成する不純物層とを有し、
前記不純物層と前記チャネルドープ層との重なり又は距離を制御することにより所定の耐圧に設定されていることを特徴とする半導体装置。
前記不純物層と前記チャネルドープ層との重なり又は距離は、前記不純物層の形状により制御したことを特徴とする請求項１記載の半導体装置。
前記不純物層の形状は、前記不純物層のデザインルールに基づいて制御することを特徴とする請求項２記載の半導体装置。
チャネルドープ層と、前記チャネルドープ層に隣接して配置され、ドレイン又はソース領域を形成する不純物層とを有するＭＯＳ構造を有する半導体装置の製造方法において、
デザインルールを耐圧に応じて変更することにより、前記不純物層と前記チャネルドープ層との重なり又は距離を制御し、耐圧を所定の耐圧に設定することを特徴とする半導体装置の製造方法。
前記不純物層と前記チャネルドープ層との重なりは、前記不純物層の形状を制御することにより設定されることを特徴とする請求項４記載の半導体装置の製造方法。