JP2007304157A

JP2007304157A - 表示装置

Info

Publication number: JP2007304157A
Application number: JP2006129892A
Authority: JP
Inventors: Takeshi Ohara; 健大原; Yutaka Saito; 裕斉藤; Yoshiaki Nakayoshi; 良彰仲吉; Atsushi Oida; 淳大井田
Original assignee: Hitachi Displays Ltd
Current assignee: Japan Display Inc
Priority date: 2006-05-09
Filing date: 2006-05-09
Publication date: 2007-11-22

Abstract

【課題】表示領域内に多数個のTFT素子がマトリクス状に配置された表示装置の画質むらを低減する。
【解決手段】複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、前記表示パネル上の、ある箇所での前記第１の配線の厚さは、前記ある箇所とは別の箇所での前記第１の配線の厚さよりも薄く、前記ある箇所での前記第１の配線の幅は、前記別の箇所での前記第１の配線の幅よりも広い表示装置。
【選択図】図９

Description

本発明は、表示装置に関し、特に、TFT液晶表示装置に適用して有効な技術に関するものである。

従来、画像や映像を表示する表示装置には、TFT液晶表示装置がある。前記TFT液晶表示装置は、たとえば、テレビやPC(Personal Computer)のディスプレイなどの大型の表示装置から、携帯電話機やPDA(Personal Digital Assistant)などの小型の電子機器の表示装置（モジュール）まで、幅広く採用されている。

前記TFT液晶表示装置は、一対の基板の間に液晶材料を挟持した液晶表示パネルを有する表示装置である。このとき、一方の基板は、たとえば、ガラス基板上にTFT素子がマトリクス状に配置されており、一般にTFT基板と呼ばれる。

前記TFT基板は、ガラス基板上にTFT素子や画素電極をマトリクス状に配置している。前記TFT素子は、薄膜技術により形成されるゲート電極、ドレイン電極、ソース電極、ゲート絶縁膜（絶縁層）、および半導体層からなり、ガラス基板上への積層順序や、半導体層の材料などの違いにより数種類の構成がある。

また、前記TFT基板には、複数本の走査信号線と、絶縁層を介して前記複数本の走査信号線と立体的に交差する複数本の映像信号線が配置されている。そして、前記TFT素子のゲート電極は前記走査信号線と電気的に接続されている。そのため、前記走査信号線はゲート信号線とも呼ばれる。なお、前記走査信号線と前記TFT素子のゲート電極は、同じプロセスで形成して前記走査信号線の一部が前記ゲート電極の機能を兼ねている場合もあるし、それぞれを異なるプロセスで形成して電気的接続されている場合もある。

また、前記TFT素子のドレイン電極は前記映像信号線と電気的に接続されている。そのため、前記映像信号線はドレイン信号線とも呼ばれる。なお、前記映像信号線と前記TFT素子のドレイン電極は、同じプロセスで形成して前記走査信号線の一部が前記ゲート電極の機能を兼ねている場合もあるし、それぞれを異なるプロセスで形成して電気的接続されている場合もある。

前記TFT基板を製造するときには、たとえば、ガラス基板上に、走査信号線、映像信号線、ソース電極、半導体層、画素電極、絶縁層（層間絶縁膜）、保護膜などを積層する。このうち、前記走査信号線は、たとえば、ガラス基板の表面上、またはガラス基板の表面に積層された絶縁膜上に導電膜（金属膜）を成膜した後、その導電膜をエッチングして形成する。同様に、前記走査信号線およびソース電極は、たとえば、ガラス基板の表面に積層された絶縁膜上に導電膜（金属膜）を成膜した後、その導電膜をエッチングして形成する。また、前記半導体層は、たとえば、ガラス基板の表面に積層された絶縁膜上にアモルファスシリコン（a-Si）などの半導体膜を成膜した後、その半導体膜をエッチングして形成する。また、前記画素電極は、たとえば、ガラス基板の表面に積層された絶縁膜上にITOなどの透明な導電膜を成膜した後、その導電膜をエッチングして形成する。

前記導電膜をエッチングするときには、たとえば、まず、前記導電膜上に感光性のレジストを塗布する。次に、マスクを用いた露光で前記レジストを部分的に感光させた後、前記レジストの感光した部分または感光していない部分を除去してエッチングレジストを形成する。そして、前記エッチングレジストをマスクにして前記導電膜を部分的に除去した後、前記エッチングレジストを除去する。前記走査信号線、または前記映像信号線やソース電極、あるいは画素電極は、このような手順で形成される。

また、詳細な説明は省略するが、前記半導体層も、たとえば、前記走査信号線などと同様の手順で半導体膜をエッチングして形成される。

ところで、前記液晶表示装置のうち、たとえば、テレビやPCのディスプレイに用いられる液晶表示装置は、近年、大画面化が進んでおり、前記液晶表示パネルのTFT基板および対向基板に用いられるガラス基板が大型化している。そのため、前記ガラス基板上に導電膜や絶縁膜を成膜したときに、その膜厚にばらつきが生じやすくなっている。なお、ここでいう膜厚のばらつきは、たとえば、ガラス基板の、１枚のTFT基板として切り出す領域内の各箇所における膜厚のばらつきである。

前記従来のTFT基板の製造方法において、前記エッチングレジストを形成する工程では、ガラス基板上にクロム（Cr）膜などでパターンを描いたマスクを用いて露光するのが一般的である。前記マスクのパターンは、あらかじめ設計されたマスク寸法に基づいて形成されている。また、前記マスク寸法は、通常、エッチングする導体膜の膜厚が均一であると想定して設計されている。そのため、たとえば、前記複数本の走査信号線を形成するプロセスにおいて、導電膜上に塗布したレジストを露光するときに用いるマスクには、各走査信号線の幅や、１本の走査信号線における各箇所の幅が同じ寸法になるようなパターンが描かれている。その結果、前記ガラス基板上に形成される各走査信号線は、前記導電膜の膜厚に関わらず、ほぼ一定の幅になる。

しかしながら、たとえば、導電膜をエッチングして前記複数本の走査信号線を形成するときに、前記導電膜の膜厚にばらつきがあると、形成された各走査信号線の厚さや、１本の走査信号線における各箇所の厚さにばらつきが生じる。このとき、前記マスクを用いた露光でエッチングレジストを形成し、前記各走査信号線をほぼ一定の幅で形成すると、各走査信号線の断面積や、１本の走査信号線における各箇所の断面積にばらつきが生じ、配線抵抗にばらつきが生じる。そのため、従来のマスクを用いた露光でエッチングレジストを形成し、走査信号線を形成したTFT基板を有する液晶表示パネル（液晶表示装置）には、走査信号線の配線抵抗のばらつきによる画質むらが発生するという問題がある。

また、詳細な説明は省略するが、前記映像信号線についても前記走査信号線と同様のことがいえる。そのため、従来のマスクを用いた露光でエッチングレジストを形成し、映像信号線などを形成したTFT基板を有する液晶表示パネル（液晶表示装置）には、映像信号線の配線抵抗のばらつきによる画質むらが発生するという問題がある。

また、たとえば、前記走査信号線上に絶縁層（ゲート絶縁膜）を介して半導体層を形成するときにも、前記導電膜と同様に前記絶縁層や半導体層の膜厚にばらつきが生じやすい。そのため、たとえば、前記半導体層上に、前記マスクを用いた露光でエッチングレジストを形成し、前記映像信号線や各映像信号線から分岐したドレイン電極部、および各ソース電極をほぼ一定の寸法で形成すると、各TFT素子のトランジスタ特性、特に書き込み電流値にばらつきが生じる。そのため、従来のマスクを用いた露光でエッチングレジストを形成し、映像信号線およびソース電極を形成したTFT基板を有する液晶表示パネル（液晶表示装置）には、各TFT素子の書き込み電流値のばらつきによる画質むらが発生するという問題があった。

また、前記マスクを用いた露光でエッチングレジストを形成しているTFT基板の製造方法では、前記ガラス基板上に形成される各走査信号線の幅がほぼ一定になるのと同様に、各映像信号線の幅もほぼ一定になる。このとき、各走査信号線と各映像信号線は互いに直行する方向に延在しており、絶縁層を介して立体的に交差している。この走査信号線と映像信号線の間に介在する絶縁層を形成（成膜）するときにも、前記導電膜と同様に絶縁層の厚さにばらつきが生じる。そのため、前記絶縁層の厚さのばらつきにより、走査信号線と映像信号線が立体的に交差している領域（交差領域）に形成される配線容量（交差容量）にばらつきが生じることがあった。走査信号線と映像信号線の交差領域は、TFT基板上の各画素に対応しており、各交差領域の交差容量にばらつきがあると、各画素の表示特性にばらつきが生じる。そのため、従来のマスクを用いた露光でエッチングレジストを形成し、走査信号線および映像信号線を形成したTFT基板を有する液晶表示パネル（液晶表示装置）には、交差容量のばらつきによる画質むらが発生するという問題があった。

またさらに、従来のTFT基板には、たとえば、前記走査信号線または前記走査信号線に沿って形成された保持容量線と、画素電極の一部を、絶縁層を介して重畳させて保持容量を形成しているものがある。このとき、前記マスクを用いた露光でエッチングレジストを形成しているTFT基板の製造方法では、各画素電極の、前記走査信号線または前記保持容量線と平面的にみて重なる領域（重畳領域）の面積がほぼ一定になるように前記各画素電極を形成するのが一般的である。しかしながら、前記走査信号線または前記保持容量線と前記画素電極の間には１層以上の絶縁層（層間絶縁膜）が介在しており、前述のように、前記絶縁層は膜厚にばらつきが生じやすい。そのため、各画素電極の、前記走査信号線または前記保持容量線と平面的にみて重なる領域（重畳領域）の面積がほぼ一定になるように前記各画素電極を形成すると、各画素の保持容量にばらつきが生じる。そのため、従来のマスクを用いた露光でエッチングレジストを形成し、走査信号線や画素電極を形成したTFT基板を有する液晶表示パネル（液晶表示装置）には、保持容量のばらつきによる画質むらが発生するという問題があった。

従来の液晶表示装置では、上記のような問題に対し、たとえば、導電膜や絶縁膜を厚くすることで、膜厚のばらつきによる各特性のばらつきを許容範囲内におさめ、画質むらを低減している。つまり、前記各走査信号線の配線抵抗のばらつきについては、たとえば、走査信号線形成用の導体膜の膜厚を厚くすることで許容範囲内におさめ、配線抵抗のばらつきによる画質むらを低減している。

また、前記TFT素子の書き込み電流値のばらつきについては、たとえば、走査信号線と半導体層の間に介在する絶縁層（ゲート絶縁膜）を厚くすることで許容範囲内におさめている。

また、前記走査信号線と映像信号線の交差領域に形成される配線容量のばらつきについては、たとえば、走査信号線と映像信号線の間に介在する層間絶縁膜を厚くすることで許容範囲内におさめている。

また、前記保持容量のばらつきについては、たとえば、走査信号線または保持容量線と画素電極の間に介在する絶縁層を厚くすることで許容範囲内におさめている。

しかしながら、導電膜や絶縁膜を厚くすることで各特性のばらつきを許容範囲内におさめる場合、導体膜や絶縁膜の成膜時間が長くなるとともに、材料費が増加する。そのため、液晶表示装置（液晶表示パネル）の製造コストが増加するという別の問題がある。

本発明の目的は、表示領域内に多数個のTFT素子がマトリクス状に配置された表示装置の画質むらを低減することが可能な技術を提供することにある。

本発明の他の目的は、表示領域内に多数個のTFT素子が配置された表示装置の画質むらを低減し、かつ、前記表示装置を低コストで製造することが可能な技術を提供することにある。

また、本発明は、特に、前記表示装置の画質むらのうち、配線抵抗のばらつき、走査信号線と映像信号線の交差領域の交差容量のばらつき、TFT素子の書き込み電流値のばらつき、保持容量のばらつきに起因する画質むらを低減し、かつ、前記表示装置を低コストで製造することを目的としている。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

本願において開示される発明の概略を説明すれば、以下の通りである。

（１）複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、前記表示パネル上の、ある箇所での前記第１の配線の厚さは、前記ある箇所とは別の箇所での前記第１の配線の厚さよりも薄く、前記ある箇所での前記第１の配線の幅は、前記別の箇所での前記第１の配線の幅よりも広い表示装置。

（２）前記（１）の表示装置において、前記ある箇所での前記第１の配線の幅をＧＬＷ１、前記別の箇所での前記第１の配線の幅をＧＬＷ２とし、前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第１の配線のエッチング量の誤差をσとしたときに、下記（式１）の関係を満たす表示装置。

（３）前記（１）または（２）の表示装置において、前記ある箇所での前記第１の配線の断面積と、前記別の箇所での前記第１の配線の断面積がほぼ等しい表示装置。

（４）前記（３）の表示装置において、前記ある箇所での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ１およびＧＬＷ１とし、前記別の箇所での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ２およびＧＬＷ２とし、前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の対角方向の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第１の配線のエッチング量の最大誤差をσとしたときに、下記（式２）の関係を満たす表示装置。

（５）前記（１）から（４）のいずれかの表示装置において、前記ある箇所の近傍での、１画素分の長さの前記第１の配線の両端の抵抗値と、前記別の箇所の近傍での、１画素分の長さの前記第１の配線の両端の抵抗値がほぼ等しい表示装置。

（６）前記（５）の表示装置において、前記ある箇所での前記第１の配線の幅をＧＬＷ１、前記別の箇所での前記第１の配線の幅をＧＬＷ２とし、前記ある箇所の近傍での、１画素分の長さの前記第１の配線の両端の抵抗値をＧＬＲ１、前記別の箇所の近傍での、１画素分の長さの前記第１の配線の両端の抵抗値をＧＬＲ２とし、前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の対角方向の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第１の配線のエッチング量の最大誤差をσとしたときに、下記（式３）の関係を満たす表示装置。

（７）複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、前記表示パネルの、あるTFT素子のゲート絶縁膜の厚さは、前記あるTFT素子とは別のTFT素子のゲート絶縁膜の厚さよりも薄く、前記あるTFT素子のチャネル幅をチャネル長で除した値は、前記別のTFT素子のチャネル幅をチャネル長で除した値よりも小さい表示装置。

（８）前記（７）の表示装置において、前記あるTFT素子の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域の面積は、前記別のTFT素子の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域の面積よりも狭い表示装置。

（９）前記（７）または（８）の表示装置において、前記あるTFT素子の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さは、前記別のTFT素子の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さよりも薄く、前記あるTFT素子の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の幅は、前記別のTFT素子の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の幅よりも広い表示装置。

（１０）前記（７）から（９）のいずれかの表示装置において、前記あるTFT素子の近傍での前記第１の配線の厚さは、前記別のTFT素子の近傍での前記第１の配線の厚さよりも薄く、前記あるTFT素子の近傍での前記第１の配線の幅は、前記別のTFT素子の近傍での前記第１の配線の幅よりも広い表示装置。

（１１）複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、前記表示パネル上の、ある箇所での前記第２の配線の厚さは、前記ある箇所とは別の箇所での前記第２の配線の厚さよりも薄く、前記ある箇所での前記第２の配線の幅は、前記別の箇所での前記第２の配線の幅よりも広い表示装置。

（１２）前記（１１）の表示装置において、前記ある箇所での前記第２の配線の幅をＤＬＷ１、前記別の箇所での前記第２の配線の幅をＤＬＷ２とし、前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式４）の関係を満たす表示装置。

（１３）前記（１１）または（１２）の表示装置において、前記ある箇所での前記第２の配線の断面積と、前記別の箇所での前記第２の配線の断面積がほぼ等しい表示装置。

（１４）前記（１３）の表示装置において、前記ある箇所での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ１およびＤＬＷ１とし、前記別の箇所での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ２およびＤＬＷ２とし、前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の対角方向の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式５）の関係を満たす表示装置。

（１５）前記（１１）から（１４）のいずれかの表示装置において、前記ある箇所の近傍での、１画素分の長さの前記第２の配線の両端の抵抗値と、前記別の箇所の近傍での、１画素分の長さの前記第２の配線の両端の抵抗値がほぼ等しい表示装置。

（１６）前記（１５）の表示装置において、前記ある箇所での前記第２の配線の幅をＤＬＷ１、前記別の箇所での前記第２の配線の幅をＤＬＷ２とし、前記ある箇所の近傍での、１画素分の長さの前記第２の配線の両端の抵抗値をＤＬＲ１、前記別の箇所の近傍での、１画素分の長さの前記第２の配線の両端の抵抗値をＤＬＲ２とし、前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の対角方向の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第１の配線のエッチング量の最大誤差をσとしたときに、下記（式６）の関係を満たす表示装置。

（１７）複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、前記表示パネル上の、ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さは、前記ある箇所とは別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さよりも薄く、前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域の面積は、前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域の面積よりも狭い表示装置。

（１８）前記（１７）の表示装置において、前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に形成される配線容量と、前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に形成される配線容量がほぼ等しい表示装置。

（１９）前記（１８）の表示装置において、前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さをＧＩＤ１、前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さをＧＩＤ２とし、前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域の、前記第１の配線の幅および前記第２の幅をそれぞれＧＬＷ１およびＧＤＷ１とし、前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域の、前記第１の配線の幅および前記第２の幅をそれぞれＧＬＷ２およびＧＤＷ２とし、前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式７）の関係を満たす表示装置。

（２０）前記（１７）から（１９）のいずれかの表示装置において、前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の、前記第１の配線と接する面と前記第２の配線と接する面を両端とする容量値と、前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の、前記第１の配線と接する面と前記第２の配線と接する面を両端とする容量値がほぼ等しい表示装置。

（２１）前記（２０）の表示装置において、前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の、前記第１の配線と接する面と前記第２の配線と接する面を両端とする容量値をＣＧＤ１とし、前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の、前記第１の配線と接する面と前記第２の配線と接する面を両端とする容量値をＣＧＤ２とし、前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域の、前記第２の配線の幅をＧＤＷ１とし、前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式８）の関係を満たす表示装置。

（２２）前記（１７）から（２１）のいずれかの表示装置において、前記ある箇所の前記第１の配線と前記第２の配線が平面でみて交差する領域の、前記第２の配線の厚さは、前記別の箇所の前記第１の配線と前記第２の配線が平面でみて交差する領域の、前記第２の配線の厚さよりも薄く、前記ある箇所の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での、前記第２の配線の幅は、前記別の箇所であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での、前記第２の配線の幅よりも広い表示装置。

（２３）前記（１７）から（２２）のいずれかの表示装置において、前記ある箇所の近傍に配置されたTFT素子のゲート絶縁膜の厚さは、前記別の箇所の近傍に配置されたTFT素子のゲート絶縁膜の厚さよりも薄く、前記あるTFT素子のチャネル幅をチャネル長で除した値は、前記別のTFT素子のチャネル幅をチャネル長で除した値よりも小さい表示装置。

（２４）前記（１７）から（２３）のいずれかの表示装置において、前記ある箇所の近傍での前記第１の配線の厚さは、前記別の箇所の近傍での前記第１の配線の厚さよりも薄く、前記ある箇所の近傍での前記第１の配線の幅は、前記別の箇所の近傍での前記第１の配線の幅よりも広い表示装置。

（２５）複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、前記表示パネル上の、ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さは、前記ある箇所とは別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さよりも薄く、前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積は、前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積よりも狭い表示装置。

（２６）前記（２５）の表示装置において、前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積をＳＧＳ１とし、前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積およびその周回長をそれぞれＳＧＳ２およびＳＧＬ２とし、前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式９）の関係を満たす表示装置。

（２７）前記（２５）または（２６）の表示装置において、前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に形成される保持容量と、前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に形成される保持容量がほぼ等しい表示装置。

（２８）前記（２７）の表示装置において、前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さをＩＤ１、前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さをＩＤ２とし、前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積およびその周回長をそれぞれＳＧＳ１およびＳＧＬ１とし、前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積をＳＧＳ２とし、前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式１０）の関係を満たす表示装置。

（２９）前記（２５）から（２８）のいずれかの表示装置において、前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の、前記第１の配線と接する面と前記画素電極と接する面を両端とする容量値と、前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の、前記第１の配線と接する面と前記画素電極と接する面を両端とする容量値がほぼ等しい表示装置。

（３０）前記（２９）の表示装置において、前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の、前記第１の配線と接する面と前記画素電極と接する面を両端とする容量値をＣＧＳ１とし、前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の、前記第１の配線と接する面と前記画素電極と接する面を両端とする容量値をＣＧＳ２とし、前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積およびその周回長をそれぞれＳＧＳ１およびＳＧＬ１とし、前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積をＳＧＳ２とし、前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式１１）の関係を満たす表示装置。

（３１）前記（２５）から（３０）のいずれかの表示装置において、前記ある箇所の近傍に配置されたTFT素子のゲート絶縁膜の厚さは、前記別の箇所の近傍に配置されたTFT素子のゲート絶縁膜の厚さよりも薄く、前記あるTFT素子のチャネル幅をチャネル長で除した値は、前記別のTFT素子のチャネル幅をチャネル長で除した値よりも小さい表示装置。

（３２）前記（２５）から（３１）のいずれかの表示装置において、前記ある箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さは、前記別の箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さよりも薄く、前記ある箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域の面積は、前記別の箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域の面積よりも狭い表示装置。

（３３）前記（２５）から（３２）のいずれかの表示装置において、前記ある箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域の前記第２の配線の厚さは、前記別の箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域の前記第２の配線の厚さよりも薄く、前記ある箇所の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での、前記第２の配線の幅は、前記別の箇所の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の幅よりも広い表示装置。

（３４）前記（２５）から（３３）のいずれかの表示装置において、前記ある箇所での前記第１の配線の厚さは、前記別の箇所での前記第１の配線の厚さよりも薄く、前記ある箇所での前記第１の配線の幅は、前記別の箇所での前記第１の配線の幅よりも広い表示装置。

（３５）複数本の第１の配線と、絶縁膜を介して前記第１の配線と立体的に交差するよう配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有し、前記表示パネル上に四角形の表示領域を構成した表示装置であって、前記表示領域の最外側に配置された２本の前記第１の配線のうちの一方の第１の配線の延在方向の中央部を点Ｃ１、該第１の配線と前記表示領域の最外側に配置された前記第２の配線と交差する箇所を点Ｃ２、該第２の配線と前記表示領域の最外側に配置された他方の第１の配線と交差する箇所を点Ｃ３としたときに、前記点Ｃ１での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ１およびＧＬＷ１、前記点Ｃ２での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ２およびＧＬＷ２、前記点Ｃ３での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ３およびＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係であり、前記点Ｃ１の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ１およびＷ１ならびにＬ１、前記点Ｃ２の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ２およびＷ２ならびにＬ２、前記点Ｃ３の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ３およびＷ３ならびにＬ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係であり、前記点Ｃ１の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ１およびＳＧＤ１、前記点Ｃ２の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ２およびＳＧＤ２、前記点Ｃ３の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ３およびＳＧＤ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、ＳＧＤ１＞ＳＧＤ２＞ＳＧＤ３の関係であり、前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ１およびＤＬＷ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ２およびＤＬＷ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ３およびＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係であり、前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ１およびＳＧＳ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ２およびＳＧＳ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ３およびＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係である表示装置。

（３６）複数本の第１の配線と、絶縁膜を介して前記第１の配線と立体的に交差するよう配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有し、前記表示パネル上に四角形の表示領域を構成した表示装置であって、前記表示領域の最外側に配置された２本の前記第２の配線のうちの一方の第２の配線の延在方向の中央部を点Ｃ１、該第２の配線と前記表示領域の最外側に配置された前記第１の配線と交差する箇所を点Ｃ２、該第１の配線と前記表示領域の最外側に配置された他方の第２の配線と交差する箇所を点Ｃ３としたときに、前記点Ｃ１での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ１およびＧＬＷ１、前記点Ｃ２での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ２およびＧＬＷ２、前記点Ｃ３での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ３およびＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係であり、前記点Ｃ１の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ１およびＷ１ならびにＬ１、前記点Ｃ２の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ２およびＷ２ならびにＬ２、前記点Ｃ３の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ３およびＷ３ならびにＬ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係であり、前記点Ｃ１の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ１およびＳＧＤ１、前記点Ｃ２の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ２およびＳＧＤ２、前記点Ｃ３の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ３およびＳＧＤ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、ＳＧＤ１＞ＳＧＤ２＞ＳＧＤ３の関係であり、前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ１およびＤＬＷ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ２およびＤＬＷ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ３およびＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係であり、前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ１およびＳＧＳ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ２およびＳＧＳ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ３およびＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係である表示装置。

（３７）複数本の第１の配線と、絶縁膜を介して前記第１の配線と立体的に交差するよう配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有し、前記表示パネル上に四角形の表示領域を構成した表示装置であって、前記表示領域の最外側に配置された２本の前記第１の配線のうちの一方の第１の配線が前記表示領域の最外側に配置された２本の前記第２の配線のうちの一方の第２の配線と交差する箇所を点Ｃ１、該第１の配線が前記表示領域の最外側に配置された前記第２の配線のうちの他方の前記第２の配線と交差する箇所を点Ｃ２、該第２の配線が前記表示領域の最外側に配置された前記第１の配線のうちの他方の前記第１の配線と交差する箇所を点Ｃ３としたときに、前記点Ｃ１での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ１およびＧＬＷ１、前記点Ｃ２での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ２およびＧＬＷ２、前記点Ｃ３での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ３およびＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係であり、前記点Ｃ１の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ１およびＷ１ならびにＬ１、前記点Ｃ２の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ２およびＷ２ならびにＬ２、前記点Ｃ３の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ３およびＷ３ならびにＬ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係であり、前記点Ｃ１の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ１およびＳＧＤ１、前記点Ｃ２の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ２およびＳＧＤ２、前記点Ｃ３の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ３およびＳＧＤ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、ＳＧＤ１＞ＳＧＤ２＞ＳＧＤ３の関係であり、前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ１およびＤＬＷ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ２およびＤＬＷ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ３およびＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係であり、前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ１およびＳＧＳ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ２およびＳＧＳ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ３およびＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係である表示装置。

（３８）複数本の第１の配線と、絶縁膜を介して前記第１の配線と立体的に交差するよう配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有し、前記表示パネル上に四角形の表示領域を構成した表示装置であって、前記表示領域の中心部に配置された前記第１の配線が前記第２の配線と交差する箇所を点Ｃ１、該第１の配線が前記表示領域の最外側に配置された２本の前記第２の配線のうちの一方の第２の配線と交差する箇所を点Ｃ２、該第２の配線が前記表示領域の最外側に配置された前記第１の配線のうちの一方の前記第２の配線と交差する箇所を点Ｃ３としたときに、前記点Ｃ１での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ１およびＧＬＷ１、前記点Ｃ２での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ２およびＧＬＷ２、前記点Ｃ３での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ３およびＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係であり、前記点Ｃ１の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ１およびＷ１ならびにＬ１、前記点Ｃ２の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ２およびＷ２ならびにＬ２、前記点Ｃ３の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ３およびＷ３ならびにＬ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係であり、前記点Ｃ１の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ１およびＳＧＤ１、前記点Ｃ２の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ２およびＳＧＤ２、前記点Ｃ３の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ３およびＳＧＤ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、ＳＧＤ１＞ＳＧＤ２＞ＳＧＤ３の関係であり、前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ１およびＤＬＷ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ２およびＤＬＷ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ３およびＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係であり、前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ１およびＳＧＳ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ２およびＳＧＳ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ３およびＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係である表示装置。

（３９）前記（１）から（３８）のいずれかの表示装置において、前記表示パネルは、一対の基板で液晶材料を挟持した液晶表示パネルである表示装置。

（４０）前記（３９）の表示装置において、前記第１の配線は前記TFT素子のゲートに接続された走査信号線であり、前記第２の配線は前記TFT素子のドレインに接続された映像信号線である表示装置。

本発明の表示装置は、たとえば、複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する。そして、たとえば、前記表示パネル上の、ある箇所での前記第１の配線の厚さが、前記ある箇所とは別の箇所での第１の配線の厚さよりも薄く、かつ、前記ある箇所での第１の配線の幅が、前記別の箇所での第１の配線の幅よりも広いことを第１の特徴とする。このようにすることで、前記複数本の第１の配線の厚さにばらつきがある場合でも、各第１の配線の配線抵抗のばらつきを低減することができる。そのため、前記第１の配線の配線抵抗のばらつきによる画質むらを低減できる。

また、前記第１の特徴を有する表示装置の場合、たとえば、第１の配線を形成するために成膜する導体膜の膜厚が薄くても、前記各第１の配線の配線抵抗のばらつきを低減できる。そのため、たとえば、前記導体膜の膜厚を、配線抵抗のばらつきが許容範囲内におさまるような厚さまで厚くする必要がなく、前記導体膜の成膜時間の短縮、材料費の低減が可能である。その結果、前記複数本の第１の配線の配線抵抗のばらつきによる前記表示装置の画質むらを低減し、かつ、前記表示装置を低コストで製造することができる。

なお、前記ある箇所と前記別の箇所の位置関係は、ある第１の配線上の１つの箇所と前記ある第１の配線とは別の第１の配線上の１つの箇所でもよいし、１本の第１の配線上の２つの箇所でもよい。

また、前記ある箇所での第１の配線の厚さおよび幅と、前記別の箇所での第１の配線の厚さおよび幅の関係は、たとえば、前記ある箇所での第１の配線の断面積と、前記別の箇所での第１の配線の断面積が等しいことが望ましい。

またさらに、前記ある箇所の第１の配線と、前記別の箇所の第１の配線は、たとえば、１画素分の長さの線分を切り出したときの、両端の抵抗値が等しいことが望ましい。

また、本発明の表示装置は、たとえば、前記表示パネルの表示領域内の、あるTFT素子のゲート絶縁膜の厚さが、前記あるTFT素子とは別のTFT素子のゲート絶縁膜の厚さよりも薄く、かつ、前記あるTFT素子のチャネル幅Ｗ１をチャネル長Ｌ１で除した値（Ｗ１／Ｌ１）が、前記別のTFT素子のチャネル幅Ｗ２をチャネル長Ｌ２で除した値（Ｗ２／Ｌ２）よりも小さいことを第２の特徴とする。このようにすることで、前記各TFT素子のゲート絶縁膜の厚さにばらつきがある場合でも、前記表示パネルの表示領域内に配置された各TFT素子のトランジスタ特性（書き込み電流値）のばらつきを低減することができる。そのため、前記各TFT素子の書き込み電流値のばらつきによる画質むらを低減できる。

また、前記第２の特徴を有する表示装置の場合、たとえば、ゲート絶縁膜を形成するために成膜する絶縁膜の膜厚が薄くても、前記各TFT素子の書き込み電流値のばらつきを低減できる。そのため、たとえば、前記絶縁膜の膜厚を、書き込み電流値のばらつきが許容範囲内におさまるような厚さまで厚くする必要がなく、前記絶縁膜の成膜時間の短縮、材料費の低減が可能である。その結果、前記各TFT素子の書き込み電流値のばらつきによる前記表示装置の画質むらを低減し、かつ、前記表示装置を低コストで製造することができる。

また、本発明の表示装置は、たとえば、前記表示パネル上の、前記第１の配線と前記第２の配線が絶縁層を介して立体的に交差している領域（以下、交差領域という）のうち、ある交差領域での前記絶縁層の厚さが、前記ある交差領域とは別の交差領域での前記絶縁層の厚さよりも薄く、かつ、前記ある交差領域での前記第２の配線の幅が、前記別の交差領域での前記第２の配線の幅よりも狭いことを第３の特徴とする。このようにすることで、前記第１の配線と第２の配線の間にある絶縁層の厚さにばらつきがある場合でも、各交差領域の配線容量（交差容量）のばらつきを低減することができる。そのため、前記各交差領域の交差容量のばらつきによる画質むらを低減できる。

また、前記第３の特徴を有する表示装置の場合、たとえば、前記第１の配線と前記第２の配線が交差する領域に介在する絶縁膜の膜厚が薄くても、前記各交差領域の交差容量のばらつきを低減できる。そのため、たとえば、前記絶縁膜の膜厚を、交差容量のばらつきが許容範囲内におさまるような厚さまで厚くする必要がなく、前記絶縁膜の成膜時間の短縮、材料費の低減が可能である。その結果、前記表示装置の画質むらを低減し、かつ、前記表示装置を低コストで製造することができる。

なお、前記第３の特徴を有する表示装置の場合、前記ある交差領域での前記絶縁層の厚さが、前記別の交差領域での前記絶縁層の厚さよりも薄い。このような場合、前記ある交差領域およびその近傍での第２の配線の厚さは、前記別の交差領域およびその近傍での第２の配線の厚さよりも薄くなるのが一般的である。このとき、前記各第２の配線の厚さと幅の関係のみについて考えると、前記第１の配線の関係（第１の特徴）と同様に、前記ある交差領域およびその近傍での第２の配線の幅は、前記別の交差領域およびその近傍での第２の配線の幅よりも広くし、各第２の配線の配線抵抗のばらつきを低減することが望ましい。そのため、本発明の半導体装置は、前記ある交差領域での前記絶縁層の厚さおよび前記第２の配線の厚さが、前記ある交差領域とは別の交差領域での前記絶縁層の厚さおよび前記第２の配線の厚さよりも薄い場合、前記ある交差領域の外側での前記第２の配線の幅は、前記別の交差領域の外側での前記第２の配線の幅よりも広いことを第４の特徴とする。このようにすることで、前記各交差領域の交差容量のばらつきを低減するとともに、前記各第２の配線の配線抵抗のばらつきを低減することができる。

また、本発明の表示装置では、前記各画素電極は、たとえば、その一部が絶縁層を介して前記第１の配線と平面的にみて重なる（重畳する）ように配置されおり、前記第１の配線と前記画素電極の重畳領域に保持容量を形成しているのが一般的である。このとき、前記表示装置は、前記表示パネル上の、ある箇所での前記第１の配線と前記画素電極の重畳する領域に介在する絶縁層の厚さが、前記ある箇所とは別の箇所での前記第１の配線と前記画素電極の重畳する領域に介在する絶縁層の厚さよりも薄く、かつ、前記ある箇所での第１の配線と前記画素電極の重畳面積が、前記別の箇所での第１の配線と前記画素電極の重畳面積よりも狭いことを第５の特徴とする。このようにすることで、前記第１の配線と前記画素電極の重畳する領域に介在する絶縁層の厚さにばらつきがある場合でも、各重畳領域に形成される保持容量のばらつきを低減することができる。そのため、前記各保持容量のばらつきによる画質むらを低減できる。

また、前記第５の特徴を有する表示装置の場合、たとえば、前記重畳領域に介在する絶縁膜の膜厚が薄くても、前記各重畳領域の保持容量のばらつきを低減できる。そのため、たとえば、前記絶縁膜の膜厚を、保持容量のばらつきが許容範囲内におさまるような厚さまで厚くする必要がなく、前記絶縁膜の成膜時間の短縮、材料費の低減が可能である。その結果、前記各保持容量のばらつきによる画質むらを低減できる。前記表示装置の画質むらを低減し、かつ、前記表示装置を低コストで製造することができる。

なお、本発明の表示装置は、たとえば、前記第１の特徴から前記第５の特徴までの全ての特徴を有する表示装置であることが望ましいが、いずれか１つの特徴、または２つから４つの特徴のみを有する表示装置でもよい。

また、本発明は、特に、テレビやPCのディスプレイなどの大型の表示装置に適用することで高い効果が得られる。しかしながら、大型の表示装置の場合、前記第１の配線や第２の配線の厚さ、絶縁層の厚さのばらつきの他に、たとえば、エッチング時のエッチング量にもばらつきが生じることがある。そのため、たとえば、前記第１の特徴を有する表示装置の場合、前記ある箇所での第１の配線の幅と、前記別の箇所での第１の配線の幅の関係は、前記エッチング量のばらつきを考慮すると、前記（式１）の関係を満たしていればよいと言える。また、前記ある箇所での第１の配線の断面積と、前記別の箇所での第１の配線の断面積の関係は、前記エッチング量のばらつきを考慮すると、前記（式２）の関係を満たしていれば、それぞれの箇所での断面積が等しいとみなす。

また、前記ある箇所での第１の配線の前記抵抗値と、前記別の箇所での第１の配線の前記抵抗値の関係は、前記エッチング量のばらつきを考慮すると、前記（式３）の関係を満たしていれば、それぞれの箇所での前記抵抗値が等しいとみなす。

また、前記ある箇所での第２の配線の幅と、前記別の箇所での第２の配線の幅の関係は、前記エッチング量のばらつきを考慮すると、前記（式４）の関係を満たしていればよいと言える。また、前記ある箇所での第２の配線の断面積と、前記別の箇所での第２の配線の断面積の関係は、前記エッチング量のばらつきを考慮すると、前記（式５）の関係を満たしていれば、それぞれの箇所での断面積が等しいとみなす。

また、前記ある箇所での第２の配線の前記抵抗値と、前記別の箇所での第２の配線の前記抵抗値の関係は、前記エッチング量のばらつきを考慮すると、前記（式６）の関係を満たしていれば、それぞれの箇所での前記抵抗値が等しいとみなす。

また、前記ある箇所での前記第１の配線と前記第２の配線が交差する領域に形成される配線容量と、前記別の箇所での前記第１の配線と前記第２の配線が交差する領域に形成される配線容量の関係は、前記エッチング量のばらつきを考慮すると、前記（式７）の関係を満たしていれば、それぞれの箇所での配線容量が等しいとみなす。

また、前記ある箇所での前記第１の配線と前記第２の配線が交差する領域に介在する絶縁層の容量値と、前記別の箇所での前記第１の配線と前記第２の配線が交差する領域に介在する絶縁層の容量値の関係は、前記エッチング量のばらつきを考慮すると、前記（式８）の関係を満たしていれば、それぞれの箇所での容量値が等しいとみなす。

また、前記ある箇所での前記第１の配線と前記画素電極が重なる領域の面積と、前記別の箇所での前記第１の配線と前記画素電極が重なる領域の面積の関係は、前記エッチング量のばらつきを考慮すると、前記（式９）の関係を満たしていれば、それぞれの箇所での面積が等しいとみなす。

また、前記ある箇所での前記第１の配線と前記画素電極が重なる領域に形成される保持容量と、前記別の箇所での前記第１の配線と前記画素電極が重なる領域に形成される保持容量の関係は、前記エッチング量のばらつきを考慮すると、前記（式１０）の関係を満たしていれば、それぞれの箇所での保持容量が等しいとみなす。

また、前記ある箇所での前記第１の配線と前記画素電極が重なる領域に介在する絶縁層の容量値と、前記別の箇所での前記第１の配線と前記画素電極が重なる領域に介在する絶縁層の容量値の関係は、前記エッチング量のばらつきを考慮すると、前記（式１１）の関係を満たしていれば、それぞれの箇所での保持容量が等しいとみなす。

また、本発明の表示装置において、前記複数本の第１の配線や、前記複数本の第２の配線などが配置された基板は、たとえば、マザーガラスなどと呼ばれる大型のマザー基板から複数枚の前記基板を切り出して形成される。その場合、たとえば、前記第１の配線の形成に用いる導電膜や、前記第１絶縁層の形成に用いる絶縁膜などを成膜すると、前記マザー基板上における前記基板として切り出す領域の位置によって、前記導電膜や前記絶縁膜の厚さの分布が異なる。前記基板として切り出す領域の、前記導電膜や前記絶縁膜の厚さの分布は、通常、前記マザーガラスの中心に近い箇所が厚くなり、前記マザーガラスの中心から遠ざかるにつれて薄くなる。

そのため、前記基板上に、四角形の表示領域が構成されている場合、たとえば、成膜した導電膜の厚さの分布は、以下のような４通りのパターンに分類される。

１つめのパターンは、前記表示領域の最外側に配置された２本の第１の配線の一方の第１の配線の中央部を点Ｃ１、該第１の配線が前記表示領域の最外側に配置された第２の配線と交差する箇所を点Ｃ２、該第２の配線が前記表示領域の最外側に配置された２本の第１の配線の他方の第１の配線と交差する箇所を点Ｃ３としたときに、前記点Ｃ１での導電膜の膜厚をｔ１、前記点Ｃ２での導電膜の膜厚をｔ２、前記点Ｃ３での導電膜の膜厚をｔ３とすると、ｔ１＞ｔ２＞ｔ３の関係を有するパターンである。この場合、本発明の表示装置に用いる表示パネルでは、点Ｃ１，点Ｃ２，点Ｃ３における第１の配線の厚さと幅の関係などが、前記手段（３５）の表示装置のような関係になる。

２つめのパターンは、前記表示領域の最外側に配置された２本の前記第２の配線のうちの一方の第２の配線の延在方向の中央部を点Ｃ１、該第２の配線と前記表示領域の最外側に配置された前記第１の配線と交差する箇所を点Ｃ２、該第１の配線と前記表示領域の最外側に配置された他方の第２の配線と交差する箇所を点Ｃ３としたときに、前記点Ｃ１での導電膜の膜厚をｔ１、前記点Ｃ２での導電膜の膜厚をｔ２、前記点Ｃ３での導電膜の膜厚をｔ３とすると、ｔ１＞ｔ２＞ｔ３の関係を有するパターンである。この場合、本発明の表示装置に用いる表示パネルでは、点Ｃ１，点Ｃ２，点Ｃ３における第１の配線の厚さと幅の関係などが、前記手段（３６）の表示装置のような関係になる。

３つめのパターンは、前記表示領域の最外側に配置された２本の前記第１の配線のうちの一方の第１の配線が前記表示領域の最外側に配置された２本の前記第２の配線のうちの一方の第２の配線と交差する箇所を点Ｃ１、該第１の配線が前記表示領域の最外側に配置された前記第２の配線のうちの他方の前記第２の配線と交差する箇所を点Ｃ２、該第２の配線が前記表示領域の最外側に配置された前記第１の配線のうちの他方の前記第１の配線と交差する箇所を点Ｃ３としたときに、前記点Ｃ１での導電膜の膜厚をｔ１、前記点Ｃ２での導電膜の膜厚をｔ２、前記点Ｃ３での導電膜の膜厚をｔ３とすると、ｔ１＞ｔ２＞ｔ３の関係を有するパターンである。この場合、本発明の表示装置に用いる表示パネルでは、点Ｃ１，点Ｃ２，点Ｃ３における第１の配線の厚さと幅の関係などが、前記手段（３７）の表示装置のような関係になる。

４つめのパターンは、前記表示領域の中心部に配置された前記第１の配線が前記第２の配線と交差する箇所を点Ｃ１、該第１の配線が前記表示領域の最外側に配置された２本の前記第２の配線のうちの一方の第２の配線と交差する箇所を点Ｃ２、該第２の配線が前記表示領域の最外側に配置された前記第１の配線のうちの一方の前記第２の配線と交差する箇所を点Ｃ３としたときに、前記点Ｃ１での導電膜の膜厚をｔ１、前記点Ｃ２での導電膜の膜厚をｔ２、前記点Ｃ３での導電膜の膜厚をｔ３とすると、ｔ１＞ｔ２＞ｔ３の関係を有するパターンである。この場合、本発明の表示装置に用いる表示パネルでは、点Ｃ１，点Ｃ２，点Ｃ３における第１の配線の厚さと幅の関係などが、前記手段（３８）の表示装置のような関係になる。

また、本発明の表示装置は、前記複数本の第１の配線、絶縁膜を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線、前記TFT素子、および前記画素電極を有する表示パネルを用いた表示装置であれば、どのような表示装置にも適用できるが、特に、液晶表示装置に適用することが好ましい。前記液晶表示装置は、前記表示パネルが、一対の基板で液晶材料を挟持した液晶表示パネルであり、一方の基板に、前記第１の配線、前記第２の配線、前記TFT素子、および前記画素電極などが設けられている。そのため、前記一方の基板を、前記第１の特徴から第５の特徴を有する構成にすることで、液晶表示装置の画質むらを低減でき、かつ、製造コストを低コストに抑えることができる。

また、前記液晶表示パネルの場合、前記複数本の第１の配線は、たとえば、TFT素子のゲートに接続された走査信号線であり、前記複数本の第２の配線は、たとえば、TFT素子のドレインに接続された映像信号線である。

また、本発明を液晶表示パネルを有する表示装置（液晶表示装置）に適用した場合、たとえば、前記第１の配線（走査信号線）および前記第２の配線（映像信号線）の設計値を小さく設定することができるので、TFTアレイ（各画素領域）の開口率を向上させることができる。そのため、たとえば、液晶表示装置のバックライトの光量を、従来のバックライトと同じ光量にすれば、液晶表示装置の輝度を向上させることができる。また逆に、液晶表示装置の輝度を、従来の液晶表示装置の輝度と同程度にするのであれば、バックライトの光量を従来の光量よりも低くできる。そのため、バックライト（CFL）の電流量を削減でき、液晶表示装置を省電力化することができる。

なお、本発明の表示装置は、前記液晶表示装置に限らず、たとえば、PDP(Plasma Display Panel)、あるいは有機EL(Electro Luminescence)パネルを有する表示装置であってもよい。

以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。

図１乃至図５は、本発明による実施例１の液晶表示装置の概略構成を示す模式図である。図１は、液晶表示装置の一構成例を示す分解斜視図である。図２は、液晶表示装置のTFT基板の概略構成を示す模式平面図である。図３は、TFT基板上の１画素の構成例を示す模式平面図である。図４は、図３のＡ−Ａ’線における模式断面図である。図５は、図３のＢ−Ｂ’線における模式断面図である。

実施例１では、本発明を適用して好ましい表示装置の一例として、液晶表示装置を挙げる。液晶表示装置は、たとえば、図１に示すように、TFT基板と呼ばれる第１の基板１（以下、TFT基板という）と、TFT基板１と対向する第２の基板２（以下、対向基板という）と、TFT基板１および対向基板２を挟むように配置された一対の偏光板３Ａ，３Ｂと、TFT基板１の下方（背面）に配置されるバックライトユニット４と、これらを保持するフレーム部材（上フレーム）５とを有する。また、このような液晶表示装置において、TFT基板１および対向基板２、ならびに偏光板３Ａ，３Ｂは、液晶表示パネルとして一体的になっている。つまり、図１では図示を省略しているが、TFT基板１と対向基板２は、環状のシール材で接着されており、各基板１，２の間には液晶材料が封入されている。また、偏光板３Ａ，３Ｂはそれぞれ、TFT基板１および対向基板２に粘着剤または接着剤で貼り付けられている。

また、図１では図示を省略しているが、液晶表示装置は、前述した各構成要素の他に、たとえば、タイミングコントローラなどの回路を有する回路基板や、液晶駆動用のドライバICが実装されたTCP(Tape Carrier Package)またはCOF(Chip On Film)などの半導体パッケージを備えている。なお、実施例１の液晶表示装置の基本的な構成については、従来の液晶表示装置と同じでよいので、詳細な説明は省略する。

TFT基板１は、TFT素子が画素単位でマトリクス状に配置された基板である。TFT基板１は、たとえば、図２に示すように、ガラス基板などの透明な基板１００上に、複数本の走査信号線１０１および複数本の映像信号線１０２が設けられている。このとき、走査信号線１０１と映像信号線１０２は、互いに直交する方向に延在している。そして、２本の隣接する走査信号線１０１と２本の隣接する映像信号線１０２で囲まれた領域が１つの画素領域になる。なお、走査信号線１０１はTFT素子のゲートとしての機能を兼ねておりゲート線と呼ぶこともある。また、映像信号線１０２はTFT素子のドレインとしての機能を兼ねておりドレイン線とも呼ぶこともある。

TFT基板１の１画素の構成は、たとえば、図３乃至図５に示すようになっている。図３乃至図５に示した例では、ガラス基板１００の表面に走査信号線１０１が設けられている。そして、走査信号線１０１上に、ゲート絶縁膜として機能する第１絶縁層１０３を介して、たとえば、アモルファスシリコン（a-Si）からなる半導体層１０４が設けられている。また、第１絶縁層１０３上には、半導体層１０４と接続された映像信号線１０２およびソース電極１０５が設けられている。このとき、TFT素子は、走査信号線１０１、第１絶縁層１０３、半導体層１０４、映像信号線１０２、およびソース電極１０５で構成されている。

また、半導体層１０４、映像信号線１０２およびソース電極１０５の上層には、第２絶縁層１０６を介して画素電極１０７が設けられている。このとき、画素電極１０７は、図３および図４に示すように、スルーホールＴＨによりソース電極１０５と電気的に接続されている。また、画素電極１０７は、たとえば、図３に示すように、その一部が走査信号線１０１と平面でみて重なっており、その重なった領域（重畳領域）で保持容量を形成している。

以下、１画素の構成が図３乃至図５に示したような構成のTFT基板１に本発明を適用した場合の特徴について説明する。なお、以下の説明では、図３に示したように、２本の隣接する映像信号線１０２の各中心線の間を１画素分の走査信号線の長さとし、この部分を走査信号線線分ＧＲＬと呼ぶ。また、２本の隣接する走査信号線１０１の各中心線の間を１画素分の映像信号線の長さとし、この部分を映像信号線線分ＤＲＬと呼ぶ。

図６乃至図９は、実施例１の液晶表示装置の第１の特徴を説明するための模式図である。図６は、TFT基板上の任意の２画素の選択例を示す模式平面図である。図７は、図６のＣ−Ｃ’線における模式断面図であり、走査信号線の形成に用いる導体膜を成膜した直後の断面図である。図８は、図７の画素ＰＸ１の部分と画素ＰＸ２の部分を取り出して並べた模式断面図である。図９は、図８の画素ＰＸ１の部分と画素ＰＸ２の部分の導電膜をエッチングして走査信号線を形成する場合の特徴を説明する模式断面図である。

実施例１の液晶表示装置では、TFT基板１に、図３乃至図５に示したような構成の画素がマトリクス状に配置されている。そこで、たとえば、図６に示すように、ある走査信号線１０１_１とある映像信号線１０２が交差する箇所の近傍にある第１の画素ＰＸ１と、別の走査信号線１０１_２と前記ある映像信号線１０２が交差する箇所の近傍にある第２の画素ＰＸ２を取り上げて、実施例１の液晶表示装置の特徴を説明する。なお、第１の画素ＰＸ１のTFT素子のドレインと第２の画素ＰＸ２のTFT素子のドレインは、同じ映像信号線１０２に接続されているとする。

実施例１の液晶表示装置に用いるTFT基板１を製造するときには、まず、たとえば、図７に示すように、ガラス基板１００の表面全域に、走査信号線１０１の形成に用いる導電膜６０１を成膜する。このとき、前記導電膜６０１は、たとえば、スパッタリングで成膜するので、たとえば、図７に示すように、ガラス基板１００の一方の端から他方の端にかけて徐々に膜厚が厚くなるように成膜される。そのため、図７に示したガラス基板１００の、第１の画素ＰＸ１が形成される領域と第２の画素ＰＸ２が形成される領域を取り出して前記導電膜６０１の厚さを比較すると、図８に示すようになる。このとき、図８に示すように、第１の画素ＰＸ１が形成される領域での導電膜６０１の厚さをＧＬＤ１、第２の画素ＰＸ２が形成される領域での導電膜６０１の厚さをＧＬＤ２とすると、ＧＬＤ１＜ＧＬＤ２になる。なお、実際には、第１の画素ＰＸ１が形成される領域内でも、導電膜６０１の厚さにばらつきがあるが、そのばらつきは非常に小さい。そのため、実施例１では、第１の画素ＰＸ１が形成される領域の導電膜６０１の厚さは、図８に示したように均一であるとみなす。同様に、第２の画素ＰＸ２が形成される領域の導電膜６０１の厚さについても均一であるとみなす。

そこで、図７および図８に示したように、膜厚にばらつきがある導電膜６０１をエッチングして複数本の走査信号線１０１を形成するときには、導電膜６０１が薄い領域に形成する走査信号線１０１は幅を広くし、導電膜６０１が厚い領域に形成する走査信号線１０１は幅を狭くする。つまり、第１の画素ＰＸ１が形成される領域の走査信号線１０１_１の幅をＧＬＷ１とし、第２の画素ＰＸ２が形成される領域の走査信号線１０１_２の幅をＧＬＷ２とすると、図９に示すように、ＧＬＷ１＞ＧＬＷ２になるように各走査信号線１０１_１，１０１_２を形成する。

またこのとき、第１の画素ＰＸ１が形成される領域の走査信号線１０１_１の厚さＧＬＤ１および幅ＧＬＷ１と、第２の画素ＰＸ２が形成される領域の走査信号線１０１_２の厚さＧＬＤ２および幅ＧＬＷ２の関係は、ＧＬＤ１＜ＧＬＤ２、かつ、ＧＬＷ１＞ＧＬＷ２になるだけでなく、ＧＬＤ１×ＧＬＷ１＝ＧＬＤ２×ＧＬＤ２になるようにすることが望ましい。このようにすれば、第１の画素ＰＸ１が形成される領域の走査信号線１０１_１の断面積と、第２の画素ＰＸ２が形成される領域の走査信号線１０１_２の断面積がほぼ等しくなり、各走査信号線の配線抵抗がほぼ一定になると言える。

第１の画素ＰＸ１が形成される領域の走査信号線１０１_１の厚さＧＬＤ１および幅ＧＬＷ１と、第２の画素ＰＸ２が形成される領域の走査信号線１０１_２の厚さＧＬＤ２および幅ＧＬＷ２との関係が、ＧＬＤ１×ＧＬＷ１＝ＧＬＤ２×ＧＬＤ２になるように各走査信号線を形成した後、第１の画素ＰＸ１での走査信号線線分ＧＲＬ１の両端の抵抗値ＧＬＲ１と、第２の画素ＰＸ２での走査信号線線分ＧＲＬ２の両端の抵抗値ＧＬＲ２を計測したところ、ＧＬＲ１≒ＧＬＲ２になり、各走査信号線線分の配線抵抗が一定になっていることが本願発明者らによって確認された。

なお、走査信号線１０１の厚さと幅の関係は、図６に示したような、特定の位置関係にある２つの画素ＰＸ１，ＰＸ２の走査信号線だけでなく、TFT基板１の表示領域にあるすべての走査信号線について、ある箇所での走査信号線の厚さＧＬＤ１および幅ＧＬＷ１と、前記ある箇所とは別の箇所での走査信号線の厚さＧＬＤ２および幅ＧＬＷ２との関係が、ＧＬＤ１＜ＧＬＤ２、かつ、ＧＬＷ１＞ＧＬＷ２であり、ＧＬＤ１×ＧＬＷ１＝ＧＬＤ２×ＧＬＤ２になるようにする。このとき、前記ある箇所と前記別の箇所の位置関係によっては、ＧＬＤ１＞ＧＬＤ２、かつ、ＧＬＷ１＜ＧＬＷ２になる場合があることはもちろんである。

このように、実施例１の液晶表示装置は、TFT基板１の複数本の走査信号線１０１について、厚さが薄い走査信号線は幅を広くし、厚さが厚い走査信号線は幅を狭くすることで、各走査信号線の断面積のばらつきを低減し、各走査信号線の配線抵抗のばらつきを低減していることを第１の特徴とする。

図１０乃至図１４は、実施例１の液晶表示装置の第２の特徴を説明するための模式図である。図１０は、映像信号線およびソース電極の形成に用いる導電膜を成膜した直後の模式断面図である。図１１は、図１０の画素ＰＸ１の部分と画素ＰＸ２の部分を取り出して並べた模式断面図である。図１２は、図１１の画素ＰＸ１の部分と画素ＰＸ２の部分の導電膜をエッチングして映像信号線およびソース電極を形成する場合の特徴を説明する模式平面図である。図１３は、図１２のＥ−Ｅ’線における模式断面図およびＦ−Ｆ’線における模式断面図を横に並べた図である。図１４は、図１２のＧ−Ｇ’線における模式断面図およびＨ−Ｈ’線における模式断面図を縦に並べた図である。

なお、図１０の断面図は、図７と同じ断面を示しているが、ガラス基板１００の表面に形成された複数本の走査信号線１０１は省略している。また、図１２は、上側に第１の画素ＰＸ１のTFT素子の近傍の模式平面図を示し、下側に第２の画素ＰＸ２のTFT素子の近傍の模式平面図を示している。

実施例１の液晶表示装置に用いるTFT基板１を製造するときには、前記複数本の走査信号線１０１を形成した後、第１絶縁層１０３および半導体層１０４を形成し、続けて、映像信号線１０２およびソース電極１０５の形成に用いる導電膜６０２を成膜する。このとき、第１絶縁層１０３および半導体層１０４の材料および形成手順は、従来の材料および形成手順と同じでよいので、詳細な説明は省略する。また、導電膜６０２の材料および成膜方法についても、従来の材料および成膜方法と同じでよいので、詳細な説明は省略する。

TFT基板１を製造する際に、たとえば、走査信号線１０１の形成に用いる導電膜６０１の厚さに、図７に示したようなばらつきが生じる場合、一般には、第１絶縁層１０３や、映像信号線１０２およびソース電極１０５の形成に用いる導電膜６０２を形成（成膜）するときにも、同じ傾向でばらつきが生じる。そのため、たとえば、図１０および図１１に示すように、第１の画素ＰＸ１が形成される領域の走査信号線１０１_１の厚さＧＬＤ１と第２の画素ＰＸ２が形成される領域の走査信号線１０１_２の厚さＧＬＤ２に、ＧＬＤ１＜ＧＬＤ２の関係があると、第１の画素ＰＸ１が形成される領域の第１絶縁層の厚さＧＩＤ１と第２の画素ＰＸ２が形成される領域の第１絶縁層の厚さＧＩＤ２の関係は、ＧＩＤ１＜ＧＩＤ２になるのが一般的である。同様に、ＧＬＤ１＜ＧＬＤ２の関係があると、第１の画素ＰＸ１が形成される領域の導電膜６０２の厚さＤＬＤ１と第２の画素ＰＸ２が形成される領域の導電膜６０２の厚さＤＬＤ２の関係は、ＤＬＤ１＜ＤＬＤ２になるのが一般的である。

実施例１において、TFT基板１は、図３および図４に示したように、走査信号線１０１上に、第１絶縁層１０３を介して走査信号線１０１と平面でみて重なるように半導体層１０４が配置される。そして、その半導体層１０４上に、映像信号線１０２から分岐したドレイン電極部とソース電極１０５が配置される。このとき、第１絶縁層１０３のうち、走査信号線１０１と半導体層１０４が重なっている領域に介在する部分は、TFT素子のゲート絶縁膜として機能する。そのため、第１絶縁層１０３の厚さにばらつきがあると、各TFT素子のトランジスタ特性、特に書き込み電流値にばらつきが生じる。

そこで、第１絶縁層１０３の膜厚にばらつきがある場合に、導電膜６０２をエッチングして複数本の映像信号線１０２およびソース電極１０５を形成するときには、第１絶縁膜（ゲート絶縁膜）が薄い領域はチャネル幅Ｗをチャネル長Ｌで除した値（Ｗ／Ｌ）を小さくし、第１絶縁層が厚い領域はチャネル幅をチャネル長で除した値を大きくする。つまり、第１の画素ＰＸ１のTFT素子のチャネル幅をＴｒＷ１、チャネル長をＴｒＬ１とし、第２の画素ＰＸ２のTFT素子のチャネル幅をＴｒＷ２、チャネル長をＴｒＬ２とすると、図１２に示すように、（ＴｒＷ１／ＴｒＬ１）＜（ＴｒＷ２／ＴｒＬ２）になるように、各画素ＰＸ１，ＰＸ２の映像信号線１０２のドレイン電極部およびソース電極１０５を形成する。

なお、TFT素子の第１絶縁層（ゲート絶縁膜）１０３と、チャネル幅Ｗをチャネル長Ｌで除した値（Ｗ／Ｌ）の関係は、図６および図１２に示したような、ある特定の位置関係にある２つの画素ＰＸ１，ＰＸ２のTFT素子だけでなく、TFT基板１の表示領域にあるすべてのTFT素子について、あるTFT素子のゲート絶縁膜の厚さＧＩＤ１と（ＴｒＷ１／ＴｒＬ１）と、前記あるTFT素子とは別のTFT素子ゲート絶縁膜の厚さＧＩＤ２と（ＴｒＷ２／ＴｒＬ２）との関係が、ＧＩＤ１＜ＧＩＤ２、かつ、（ＴｒＷ１／ＴｒＬ１）＜（ＴｒＷ２／ＴｒＬ２）になるようにする。このとき、前記あるTFT素子と前記別のTFT素子の位置関係によっては、ＧＩＤ１＞ＧＩＤ２、かつ、（ＴｒＷ１／ＴｒＬ１）＞（ＴｒＷ２／ＴｒＬ２）になる場合があることはもちろんである。

このように、実施例１の液晶表示装置は、TFT基板１の各TFT素子のチャネル幅Ｗおよびチャネル長Ｌについて、第１絶縁層（ゲート絶縁膜）１０３が薄い領域に形成するTFT素子は（Ｗ／Ｌ）を小さくし、第１絶縁層１０３が厚い領域に形成するTFT素子は（Ｗ／Ｌ）を大きくすることで、各TFT素子の書き込み電流値のばらつきを低減していることを第２の特徴とする。

ところで、前記映像信号線１０２およびソース電極１０５の形成に用いる導電膜６０２の厚さは、図１０および図１１に示したように、第１絶縁層１０３と同じ傾向のばらつきが生じ、第１の画素ＰＸ１が形成される領域の導電膜６０２の厚さＤＬＤ１と第２の画素ＰＸ２が形成される領域の導電膜６０２の厚さＤＬＤ２の関係は、ＤＬＤ１＜ＤＬＤ２になるのが一般的である。このとき、たとえば、第１の画素ＰＸ１が形成される領域での映像信号線１０２の厚さＤＬＤ１および幅ＤＬＷ１と、第２の画素ＰＸ２が形成される領域での映像信号線１０２の厚さＤＬＤ２および幅ＤＬＷ２については、走査信号線１０１の厚さと幅に関する前記第１の特徴と同じ関係を有することが望ましい。すなわち、第１の画素ＰＸ１が形成される領域での映像信号線１０２の厚さＤＬＤ１および幅ＤＬＷ１と、第２の画素ＰＸ２が形成される領域での映像信号線１０２の厚さＤＬＤ２および幅ＤＬＷ２の関係は、図１２および図１４に示すように、ＤＬＤ１＜ＤＬＤ２、かつ、ＤＬＷ１＞ＤＬＷ２であり、ＤＬＤ１×ＤＬＷ１＝ＤＬＤ２×ＤＬＤ２であることが望ましい。このようにすることで、たとえば、映像信号線１０２の各領域における配線抵抗をほぼ一定にすることができる。

しかしながら、映像信号線１０２の断面積を一定にするという観点から、各映像信号線１０２の幅を決めると、たとえば、第１の画素ＰＸ１が形成される領域のように第１絶縁層１０３の厚さＧＩＤ１および映像信号線１０２の厚さＤＬＤ１が薄い箇所では映像信号線１０２の幅ＤＬＷ１が広くなる。そのため、第１絶縁層１０３を介して立体的に交差する走査信号線１０１_１と映像信号線１０２が交差する領域の面積は広くなる。逆に、たとえば、第２の画素ＰＸ２が形成される領域のように第１絶縁層１０３の厚さＧＩＤ２および映像信号線１０２の厚さＤＬＤ２が厚い箇所では映像信号線１０２の幅ＤＬＷ２が狭くなる。そのため、第１絶縁層１０３を介して立体的に交差する走査信号線１０１_２と映像信号線１０２が交差する領域の面積は狭くなる。

走査信号線１０１と映像信号線１０２が交差する領域では、走査信号線１０１および映像信号線１０２ならびに介在する第１絶縁層１０３によって配線容量（交差容量）が形成されるが、この交差容量は、交差する領域の面積に比例し、介在する第１絶縁層１０３の厚さに反比例する。そのため、たとえば、第１の画素ＰＸ１が形成される領域のように第１絶縁層１０３の厚さＧＩＤ１および映像信号線１０２の厚さＤＬＤ１が薄い箇所で、映像信号線１０２の幅ＤＬＷ１が広くなっていると、その交差領域の交差容量は大きくなる。逆に、第２の画素ＰＸ２が形成される領域のように第１絶縁層１０３の厚さＧＩＤ２および映像信号線１０２の厚さＤＬＤ２が厚い箇所で、映像信号線１０２の幅ＤＬＷ２が狭くなっている場合、その交差領域の交差容量は小さくなる。すなわち、映像信号線１０２の場合、第１の画素ＰＸ１が形成される領域での映像信号線１０２の厚さＤＬＤ１および幅ＤＬＷ１と、前記第２の画素ＰＸ２が形成される領域での映像信号線１０２の厚さＤＬＤ２および幅ＤＬＷ２の関係が、ＤＬＤ１×ＤＬＷ１≒ＤＬＤ２×ＤＬＷ２になるようにしただけでは、各交差領域の交差容量のばらつきが大きくなってしまう。

そこで、第１の画素ＰＸ１が形成される領域での映像信号線１０２の厚さＤＬＤ１および幅ＤＬＷ１と、第２の画素ＰＸ２が形成される領域での映像信号線１０２の厚さＤＬＤ２および幅ＤＬＷ２の関係が、ＤＬＤ１×ＤＬＷ１≒ＤＬＤ２×ＤＬＤ２になるようにする場合、たとえば、図１２に示すように、映像信号線１０２の、走査信号線１０１_２と交差している領域だけは、介在している第１絶縁層１０３の厚さに応じて幅を変える。具体的には、走査信号線１０１と映像信号線１０２が交差している領域の面積を、その交差領域に介在する第１絶縁層１０３の厚さで除した値が一定になるようにする。つまり、第１の画素ＰＸ１が形成される領域の交差領域での映像信号線１０２の幅をＧＤＷ１、第２の画素ＰＸ２が形成される領域の交差領域での映像信号線１０２の幅をＧＤＷ２としたときに、下記（式１２）を満たすように各交差領域の幅のみを変更する。

このようにすることで、映像信号線１０２の配線抵抗のばらつきを低減しつつ、各交差容量のばらつきも低減できる。

第１の画素ＰＸ１が形成される領域での走査信号線１０１_１の幅ＧＬＷ１、第１絶縁層の厚さＧＩＤ１、および走査信号線１０１_１との交差領域の映像信号線１０２の幅ＧＤＷ１と、第２の画素ＰＸ２が形成される領域での走査信号線１０１_２の幅ＧＬＷ２、第１絶縁層１０３の厚さＧＩＤ２、および走査信号線１０１_２との交差領域の映像信号線１０２の幅ＧＤＷ２との関係が、前記（式１２）を満たし、かつ、第１の画素ＰＸ１が形成される領域の前記交差領域の外側での映像信号線の厚さＤＬＤ１および幅ＤＬＷ１と、第２の画素ＰＸ１が形成される領域の前記交差領域の外側での映像信号線の厚さＤＬＤ２および幅ＤＬＷ２との関係が、ＤＬＤ１×ＤＬＷ１＝ＤＬＤ２×ＤＬＤ２になるように映像信号線１０２を形成した後、第１の画素ＰＸ１での映像信号線線分ＤＲＬ１の両端の抵抗値ＤＬＲ１と、第２の画素ＰＸ２での映像信号線線分ＤＲＬ２の両端の抵抗値ＤＬＲ２を計測したところ、ＤＬＲ１≒ＤＬＲ２になり、各走査信号線線分の配線抵抗が一定になっていることが本願発明者らによって確認された。

またこのとき、第１の画素ＰＸ１が形成される領域の前記交差領域に介在する第１絶縁層１０３を取り出し、走査信号線１０１_１に接する面と映像信号線１０２に接する面を両端とする容量値ＣＧＤ１と、第２の画素ＰＸ２が形成される領域の前記交差領域に介在する第１絶縁層１０３を取り出し、走査信号線１０１_２に接する面と映像信号線１０２に接する面を両端とする容量値ＣＧＤ２を計測したところ、ＣＧＤ１≒ＣＧＤ２になり、各交差領域の配線容量（交差容量）が一定になっていることが本願発明者らによって確認された。

なお、映像信号線１０２の、走査信号線１０１との交差領域の外側の部分での厚さと幅の関係は、図６および図１２に示したような、特定の位置関係にある２つの画素ＰＸ１，ＰＸ２の映像信号線だけでなく、TFT基板１の表示領域にあるすべての映像信号線について、ある箇所での映像信号線１０２の厚さＤＬＤ１および幅ＤＬＷ１と、前記ある箇所とは別の箇所での映像信号線１０２の厚さＤＬＤ２および幅ＤＬＷ２との関係が、ＤＬＤ１＜ＤＬＤ２、かつ、ＤＬＷ１＞ＤＬＷ２になるようにする。このとき、前記ある箇所と前記別の箇所の位置関係によっては、ＤＬＤ１＞ＤＬＤ２、かつ、ＤＬＷ１＜ＤＬＷ２になる場合があることはもちろんである。

このように、実施例１の液晶表示装置は、TFT基板１の複数本の映像信号線１０２のうち、走査信号線１０１と交差する領域の外側の部分については、厚さが薄い映像信号線は幅を広くし、厚さが厚い映像信号線は幅を狭くすることで、各映像信号線の断面積のばらつきを低減し、各映像信号線の配線抵抗のばらつきを低減していることを第３の特徴とする。

また、映像信号線の、走査信号線との交差領域での配線容量（交差容量）の関係も、図６および図１２に示したような、特定の位置関係にある２つの画素ＰＸ１，ＰＸ２の交差領域だけでなく、TFT基板１の表示領域にあるすべての交差領域について、ある箇所での交差領域の面積（ＧＬＷ１×ＧＤＷ１）および介在する第１絶縁層の厚さＧＩＤ１と、前記ある箇所とは別の箇所での交差領域の面積（ＧＬＷ２×ＧＤＷ２）および介在する第１絶縁層の厚さＧＩＤ２との関係が、前記（式１２）を満たすようにする。

このように、実施例１の液晶表示装置は、TFT基板１に走査信号線と映像信号線が交差する領域について、各交差領域の面積を介在する第１絶縁層の厚さで除した値が一定になるように映像信号線の各交差領域の幅を変えることで、各交差領域の配線容量のばらつきを低減していることを第４の特徴とする。

図１５乃至図１８は、実施例１の液晶表示装置の第３の特徴を説明するための模式図である。図１５は、画素電極の形成に導電膜を成膜した直後の模式断面図である。図１６は、図１５の画素ＰＸ１の部分と画素ＰＸ２の部分を取り出して並べた模式断面図である。図１７は、図１６の画素ＰＸ１の部分と画素ＰＸ２の部分の導電膜をエッチングして画素電極を形成する場合の特徴を説明する模式平面図である。図１８は、図１７のＪ−Ｊ’線における模式断面図およびＫ−Ｋ’線における模式断面図を横に並べた図である。

なお、図１５の断面図は、図７と同じ断面を示しているが、ガラス基板１００の表面に形成された複数本の走査信号線１０１は省略している。また、図１７は、上側に第１の画素ＰＸ１の保持容量が形成される領域の模式平面図を示し、下側に第２の画素ＰＸ２の保持容量が形成される領域の模式平面図を示している。

実施例１の液晶表示装置に用いるTFT基板１を製造するときには、前記映像信号線１０２およびソース電極１０５を形成した後、第２絶縁層１０６を形成し、続けて画素電極１０７の形成に用いる導電膜６０３を成膜する。このとき、第２絶縁層１０６は、１層でも、２層以上でもよい。また、画素電極１０７の形成に用いる導電膜６０３は、たとえば、ITOのような透明な導電膜である。またこのとき、第２絶縁層１０６および導電膜６０３の形成手順は、従来の形成手順と同じでよいので、詳細な説明は省略する。

TFT基板１を製造する際に、たとえば、第１絶縁層１０３の厚さに、図１５に示したようなばらつきが生じている場合、一般には、第２絶縁層１０６や画素電極１０７の形成に用いる導電膜６０３を形成（成膜）するときにも同じ傾向でばらつきが生じる。そのため、たとえば、図１５および図１６に示すように、第１の画素ＰＸ１の第１絶縁層１０３の厚さＧＩＤ１と第２の画素ＰＸ２の第１絶縁層１０３の厚さＧＩＤ２に、ＧＩＤ１＜ＧＩＤ２の関係があると、第１の画素ＰＸ１での第２絶縁層１０６の厚さＰＡＳＤ１と第２の画素ＰＸ２での第２絶縁層１０６の厚さＰＡＳＤ２の関係は、ＰＡＳＤ１＜ＰＡＳＤ２になるのが一般的である。

実施例１において、TFT基板１は、図３および図４に示したように、走査信号線１０１上の、TFT素子（半導体層１０４）が配置されている領域とは異なる領域に、画素電極１０７の一部が平面で見て重なっており、その重なった領域に保持容量が形成される。従来のTFT基板１において、画素電極１０７を形成するときには、通常、走査信号線１０１と画素電極１０７が重なる領域の面積が一定になるように形成している。そのため、たとえば、図１６に示すように、走査信号線１０１と画素電極の形成に用いる導体膜６０３の間に介在する第１絶縁層１０３と第２絶縁層１０６の厚さの和にばらつきがあると、各保持容量の容量値にばらつきが生じる。

そこで、第１絶縁層１０３および第２絶縁層１０６の膜厚にばらつきがある場合に、導電膜６０３（ITO膜）をエッチングして画素電極１０７を形成するときには、介在する絶縁層が薄い領域は走査信号線１０１と画素電極１０７の重なり面積を小さくし、介在する絶縁層が厚い領域は走査信号線１０１と画素電極１０７の重なり面積を広くする。つまり、第１の画素ＰＸ１の走査信号線１０１と画素電極１０７の重なり面積をＳＧＳ１、第２の画素ＰＸ２の走査信号線１０１と画素電極１０７の重なり面積をＳＧＳ２とすると、図１７および図１８に示すように、ＳＧＳ１＜ＳＧＳ２になるように画素電極を形成する。

またこのとき、ある箇所での走査信号線と画素電極の重なり面積ＳＧＳ１および介在する絶縁層の厚さＧＩＤ１＋ＰＡＳＤ１と、前記ある箇所とは別の箇所での走査信号線と画素電極の重なり面積ＳＧＳ２および介在する絶縁層の厚さＧＩＤ２＋ＰＡＳＤ２との関係は、（ＧＩＤ１＋ＰＡＳＤ１）＜（ＧＩＤ２＋ＰＡＳＤ２）、かつ、ＳＧＳ１＜ＳＧＳ２になるだけでなく、下記（式１３）のような関係になることが望ましい。

ある箇所での走査信号線と画素電極の重なり面積ＳＧＳ１および介在する絶縁層の厚さＧＩＤ１＋ＰＡＳＤ１と、前記ある箇所とは別の箇所での走査信号線と画素電極の重なり面積ＳＧＳ２および介在する絶縁層の厚さＧＩＤ２＋ＰＡＳＤ２との関係に、前記（式１３）のような関係にあれば、各保持容量がほぼ一定になると言える。

ある箇所での走査信号線と画素電極の重なり面積ＳＧＳ１および介在する絶縁層の厚さＧＩＤ１＋ＰＡＳＤ１と、前記ある箇所とは別の箇所での走査信号線と画素電極の重なり面積ＳＧＳ２および介在する絶縁層の厚さＧＩＤ２＋ＰＡＳＤ２との関係が、前記（式１３）のような関係になるように各画素電極１０７を形成した後、第１の画素ＰＸ１の走査信号線１０１と画素電極１０７が重なった領域に介在する絶縁層（第１絶縁層１０３および第２絶縁層１０６）の走査信号線１０１に接する面および画素電極１０７に接する面を両端とする容量値ＣＧＳ１と、第２の画素ＰＸ２の走査信号線１０１と画素電極１０７が重なった領域に介在する絶縁層（第１絶縁層１０３および第２絶縁層１０６）の走査信号線１０１に接する面および画素電極１０７に接する面を両端とする容量値ＣＧＳ２を計測したところ、ＣＧＳ１≒ＣＧＳ２になり、保持容量がほぼ一定になっていることが本願発明者らによって確認された。

なお、各画素の保持容量における絶縁層の厚さと、走査信号線と画素電極の重なり面積との関係は、図１７および図１８に示したような、特定の位置関係にある２つの画素ＰＸ１，ＰＸ２の保持容量だけでなく、TFT基板１の表示領域にあるすべての保持容量について、ある箇所での走査信号線１０１と画素電極１０７の重なり面積ＳＧＳ１および介在する絶縁層の厚さＧＩＤ１＋ＰＡＳＤ１と、前記ある箇所とは別の箇所での走査信号線１０１と画素電極１０７の重なり面積ＳＧＳ２および介在する絶縁層の厚さＧＩＤ２＋ＰＡＳＤ２との関係が、（ＧＩＤ１＋ＰＡＳＤ１）＜（ＧＩＤ２＋ＰＡＳＤ２）、かつ、ＳＧＳ１＜ＳＧＳ２であり、前記（式１３）のような関係になるようにする。このとき、前記ある箇所と前記別の箇所の位置関係によっては、（ＧＩＤ１＋ＰＡＳＤ１）＞（ＧＩＤ２＋ＰＡＳＤ２）、かつ、ＳＧＳ１＞ＳＧＳ２になる場合があることはもちろんである。

このように、実施例１の液晶表示装置は、TFT基板１の走査信号線と画素電極の重なり面積について、走査信号線と画素電極の間に介在する絶縁層が薄い領域は重なり面積を小さくし、走査信号線と画素電極の間に介在する絶縁層が厚い領域は重なり面積を広くすることで、各保持容量のばらつきを低減していることを第５の特徴とする。

以上のように、実施例１の液晶表示装置は、TFT基板１の各走査信号線の配線抵抗がほぼ一定であるので、走査信号線の配線抵抗のばらつきによる画質むらを低減できる。

また、TFT基板１の各TFT素子の特性（書き込み電流値）がほぼ一定であるので、書き込み電流値のばらつきによる画質むらを低減できる。

また、TFT基板１の各映像信号線の配線抵抗のばらつきを抑えつつ、走査信号線と映像信号線の交差領域に形成される交差容量のばらつきも低減できるので、映像信号線の配線抵抗のばらつきおよび交差容量のばらつきによる画質むらを低減できる。

また、TFT基板１の各保持容量がほぼ一定であるので、保持容量のばらつきによる画質むらを低減できる。

図１９は、走査信号線および映像信号線の時定数の測定方法を説明するための模式図である。

本願発明者らは、前記第１の特徴から第５の特徴によって得られる効果の他に、TFT基板１の２つの領域、たとえば、図６に示した第１の画素ＰＸ１の走査信号線１０１_１と第２の画素ＰＸ２の走査信号線１０１_２について、第１の画素ＰＸ１での走査信号線線分ＧＲＬ１の時定数と、第２の画素ＰＸ２での走査信号線線分ＧＲＬ２の時定数についても調べている。

各走査信号線線分ＧＲＬ１，ＧＲＬ２の時定数を調べるにあたっては、各走査信号線線分ＧＲＬ１，ＧＲＬ２の一方の端から、たとえば、図１９に示すように、初期電圧がＶ０で、ある時刻にＶ１に瞬時に変化する信号Ｖｉｎを入力し、他方の端での出力Ｖｏｕｔを観測して、Ｖｏｕｔの値がＶ０＋０．１×（Ｖ１−Ｖ０）に到達する時刻と、Ｖ１−０．１×（Ｖ１−Ｖ０）に到達する時刻の時間差を観測している。

このとき、第１の画素ＰＸ１の走査信号線線分ＧＲＬ１における時間差をＴＣＧＬ１、第２の画素ＰＸ２の走査信号線線分ＧＲＬ２における時間差をＴＣＧＬ２とすると、ＴＣＧＬ１≒ＴＣＧＬ２になり、各走査信号線の時定数が一定になっていることが本願発明者らによって確認された。

また、本願発明者らは、第１の画素ＰＸ１の映像信号線線分ＤＲＬ１の時定数と、第２の画素ＰＸ２の映像信号線線分ＤＲＬ２の時定数についても調べている。なお、各映像信号線線分ＤＲＬ１，ＤＲＬ２の時定数の観測方法は、走査信号線線分の時定数の観測方法と同じであるため、説明は省略する。

このとき、第１のＰＸ１の映像信号線線分ＤＲＬ１における時間差をＴＣＤＬ１、第２の画素ＰＸ２の映像信号線線分ＤＲＬ２における時間差をＴＣＤＬ２とすると、ＴＣＤＬ１≒ＴＣＤＬ２になり、各映像信号線の時定数が一定になっていることが本願発明者らによって確認された。

つまり、実施例１の液晶表示装置では、TFT基板１の各走査信号線および各映像信号線の配線抵抗、各TFT素子の書き込み電流値、各交差領域の配線容量、各保持容量のばらつきだけでなく、各走査信号線および各映像信号線の時定数のばらつきも低減できる。

図２０乃至図２２は、それぞれTFT基板上の任意の２画素の他の選択例を示す模式平面図である。

実施例１の液晶表示装置に用いるTFT基板１の特徴を説明するにあたって、ここまでの説明では、TFT基板１の２つの画素ＰＸ１，ＰＸ２の選択例として、図６に示したように、第１の画素ＰＸ１のTFT素子のドレインおよび第２の画素ＰＸ２のTFT素子のドレインは同じ映像信号線１０２に接続されており、第１の画素ＰＸ１のTFT素子のゲートは走査信号線１０１_１に接続され、第２の画素ＰＸ２のTFT素子のゲートは別の走査信号線１０１_２に接続されており、かつ、２本の走査信号線１０１_１，１０１_２の距離が大きい場合を挙げた。しかしながら、導電膜や絶縁膜を成膜したときの膜厚のばらつきは、一般に、TFT基板１の全域にわたって生じる。そして、実施例１の液晶表示装置におけるTFT基板１では、図６に示したような場合に限らず、TFT基板１上の任意の２画素ＰＸ１，ＰＸ２に対して、前述のような関係が成り立つ。

つまり、実施例１の液晶表示装置に用いるTFT基板１では、第１の画素ＰＸ１と第２の画素ＰＸ２の位置関係が、たとえば、図２０に示すように、第１の画素ＰＸ１のTFT素子のゲートおよび第２の画素ＰＸ２のTFT素子のゲートは同じ走査信号線１０１に接続されており、第１の画素ＰＸ１のTFT素子のドレインは映像信号線１０２_１に接続され、第２の画素ＰＸ２のTFT素子のドレインは別の映像信号線１０２_２に接続されており、かつ、２本の映像信号線１０２_１，１０２_２の距離が大きい場合にも、第１の画素ＰＸ１と第２の画素ＰＸ２の間に、前述の第１の特徴から第５の特徴のような関係を有する。

また、実施例１の液晶表示装置に用いるTFT基板１では、第１の画素ＰＸ１と第２の画素ＰＸ２の位置関係が、たとえば、図２１に示すように、第１の画素ＰＸ１のTFT素子のゲートは走査信号線１０１_１に接続され、第２の画素ＰＸ２のTFT素子のゲートは別の走査信号線１０１_２に接続されており、かつ、第１の画素ＰＸ１のTFT素子のドレインは映像信号線１０２_１に接続され、第２の画素ＰＸ２のTFT素子のドレインは別の映像信号線１０２_２に接続されている場合にも、第１の画素ＰＸ１と第２の画素ＰＸ２の間に、前述の第１の特徴から第５の特徴のような関係を有する。

またさらに、実施例１の液晶表示装置に用いるTFT基板１では、第１の画素ＰＸ１と第２の画素ＰＸ２が、たとえば、図２２に示すように、第１の画素ＰＸ１のTFT素子のドレインおよび第２の画素ＰＸ２のTFT素子のドレインは同じ映像信号線１０２に接続されており、第１の画素ＰＸ１のTFT素子のゲート走査信号線１０１_１に接続され、第２の画素ＰＸ２のTFT素子のゲート別の走査信号線１０１_２に接続されており、かつ、２本の走査信号線１０１_１，１０１_２が隣接しているかまたは距離が近い場合にも、第１の画素ＰＸ１と第２の画素ＰＸ２の間に、前述の第１の特徴から第５の特徴のような関係を有する。

このように、TFT基板１上の任意の２画素ＰＸ１，ＰＸ２に対して、前述の第１の特徴から第５の特徴のような関係が成り立つようにすることで、TFT基板１上のすべての画素について、前述の第１の特徴から第５の特徴のような関係が成り立つようにすることができ、画質むらが低減できる。

図２３乃至図２５は、実施例１の液晶表示装置で用いるTFT基板の製造方法の一例を説明するためのフロー図である。図２３は、実施例１のTFT基板の製造工程のうちの走査信号線を形成する工程から第１絶縁層を形成する工程までの手順の一例を示すフロー図である。図２４は、実施例１のTFT基板の製造工程のうちの映像信号線を形成する工程の手順の一例を示すフロー図である。図２５は、第２絶縁層を形成する工程から画素電極を形成する工程までの手順の一例を示すフロー図である。

実施例１の液晶表示装置で用いるTFT基板１は、ガラス基板１００上に形成された走査信号線１０１、映像信号線１０２、TFT素子、画素電極１０７に、前述の第１の特徴から第５の特徴のような関係が成り立つ。以下、このような特徴を有するTFT基板１の製造方法の一例を、図２３乃至図２５を参照しながら説明する。

なお、以下の説明では、導電膜をエッチングする際のエッチングレジストを形成する工程において、感光性レジストを露光するときに、直描露光機と呼ばれる露光装置を用いて露光する場合を例に挙げる。前記直描露光機とは、たとえば、ガラス基板上にクロム（Cr）膜などでパターンを描いたマスクを使用しない露光装置であり、CADレイアウトデータなどの数値データ（描画用データ）に基づいて、感光性レジストに露光パターンを直接描画する露光装置である。露光パターンを描画する方法としては、たとえば、感光性レジストの露光領域全域を複数の小領域に分割し、前記描画用データに基づいて各小領域を露光する小領域と露光しない小領域にわけ、露光ヘッドを移動させながら前記露光する小領域のみを順次露光していく方法がある。

実施例１のTFT基板１を製造するときには、たとえば、図２３に示すように、まず、ガラス基板１００上に走査信号線１０１の形成に用いる第１の導電膜６０１を成膜する（ステップ７０１）。このとき、第１の導電膜６０１の材料および成膜方法は、従来のTFT基板１の製造方法において走査信号線１０１の形成に用いる導電膜の材料および成膜方法と同じでよい。

次に、成膜した第１の導電膜６０１の膜厚分布を測定し、その結果を測定結果１として保持する（ステップ７０２）。

次に、前記測定結果１に基づいて各走査信号線１０１の幅を決定し、たとえば、前記直描露光機で使用する描画用データのうち、各走査信号線１０１の幅に関するデータを更新する（ステップ７０３）。このとき、描画用データの各走査信号線の幅は、第１の導電膜の膜厚分布に基づき、たとえば、各走査信号線の断面積、および１本の走査信号線における各領域の断面積が一定になるように決定する。

次に、前記第１の導電膜上に感光性のレジスト膜を成膜する（ステップ７０４）。このとき、レジスト膜の材料および成膜方法は、従来のTFT基板１の製造方法におけるレジスト膜の材料および成膜方法と同じでよい。

次に、描画用データのうち、ステップ７０３で更新された各走査信号線の幅に関するデータに基づいてレジスト膜を露光し、現像する（ステップ７０５）。レジスト膜の露光は、たとえば、前記直描露光機を用いて行い、レジスト膜の露光領域全域を複数の小領域に分割し、前記描画用データに基づいて各小領域を露光する小領域と露光しない小領域にわけ、露光ヘッドを移動させながら前記露光する小領域のみを順次露光し、レジスト膜上に露光パターンを描画する。また、露光したレジスト膜の現像方法は、従来の現像方法と同じでよい。

次に、ステップ７０５で形成したエッチングレジストをマスクにして第１の導電膜６０１をエッチングし、走査信号線１０１を形成する（ステップ７０６）。その後、エッチングレジストを除去する。ステップ７０５で形成したエッチングレジストは、第１の導電膜６０１の膜厚分布に基づいて更新された各走査信号線の幅に基づいて形成されている。そのため、ステップ７０６で形成された各走査信号線１０１は、厚さと幅の積（断面積）がほぼ一定になる。また、形成された各走査信号線は、１本の走査信号線における各領域の厚さと幅の積（断面積）もほぼ一定になる。

走査信号線１０１を形成した後は、各走査信号線１０１の厚さと幅の分布を測定し、その結果を測定結果２として保持する（ステップ７０７）。

次に、ガラス基板１００の、走査信号線１０１が形成された面に、第１絶縁層１０３および半導体層１０４を形成する（ステップ７０８）。このとき、第１絶縁層１０３の材料および形成方法、半導体層１０４の材料および形成方法は、従来のTFT基板１の製造方法における第１絶縁層の材料および形成方法、半導体層の材料および形成方法と同じでよい。第１絶縁層１０３および半導体層１０４の形成方法の一例を挙げると、たとえば、第１絶縁層１０３の形成に用いる絶縁膜と、半導体層１０４の形成に用いる半導体膜を、その順序で一括して成膜した後、前記半導体膜のみをエッチングして形成する方法がある。

次に、第１絶縁層１０３の膜厚分布を測定し、その結果を測定結果３として保持する（ステップ７０９）。

次に、図２４に示すように、ガラス基板１００の、第１絶縁層１０３および半導体層１０４が形成された面に、映像信号線１０２およびソース電極１０５の形成に用いる第２の導電膜６０２を成膜する（ステップ７１０）。このとき、第２の導電膜６０２の材料および成膜方法は、従来のTFT基板１の製造方法において映像信号線１０２およびソース電極１０５の形成に用いる導電膜の材料および成膜方法と同じでよい。

次に、成膜した第２の導電膜６０２の膜厚分布を測定し、その結果を測定結果４として保持する（ステップ７１１）。

次に、前記測定結果３に基づいて各画素のTFT素子のチャネル幅Ｗとチャネル長Ｌを決定し、たとえば、前記直描露光機で使用する描画用データのうち、各TFT素子のチャネル幅Ｗとチャネル長Ｌに関するデータを更新する（ステップ７１２）。このとき、描画用データの、TFT素子のチャネル幅Ｗとチャネル長Ｌは、各TFT素子の書き込み電流値が一定になるように、たとえば、第１絶縁層の膜厚分布に基づき、第１絶縁層１０３（ゲート絶縁膜）が厚い箇所のTFT素子はＷ／Ｌを大きくし、第１絶縁層１０３が薄い箇所のTFT素子はＷ／Ｌを小さくする。

次に、前記測定結果２、測定結果３、および測定結果４に基づいて、各映像信号線１０２の幅を決定し、たとえば、前記直描露光機で使用する描画用データのうち、各映像信号線１０２の幅に関するデータを更新する（ステップ７１３）。このとき、描画用データの各映像信号線１０２の幅は、走査信号線１０１と交差する領域では走査信号線１０１および映像信号線１０２ならびに介在する第１絶縁層１０３で構成される配線容量が一定になり、かつ、走査信号線１０１と交差する領域以外の部分では各映像信号線１０２の配線抵抗が一定になるようにする。映像信号線１０２の、走査信号線１０１と交差する領域の幅は、測定結果２および測定結果３に基づいて、各交差領域の配線容量が一定になるようにする。また、映像信号線１０２の、走査信号線１０１と交差する領域以外の幅は、測定結果４に基づいて、各映像信号線の断面積や、１本の映像信号線の各領域での断面積が一定になるようにする。

次に、第２の導電膜６０２上に感光性のレジスト膜を成膜する（ステップ７１４）。このとき、レジスト膜の材料および成膜方法は、従来のTFT基板１の製造方法におけるレジスト膜の材料および成膜方法と同じでよい。

次に、描画用データのうち、ステップ７１２で更新された各TFT素子のチャネル幅Ｗとチャネル長Ｌに関するデータ、およびステップ７１３で更新された各映像信号線１０２の幅に関するデータに基づいてレジスト膜を露光し、現像する（ステップ７１５）。レジスト膜の露光は、たとえば、前記直描露光機を用いて行い、レジスト膜の露光領域全域を複数の小領域に分割し、前記描画用データに基づいて各小領域を露光する小領域と露光しない小領域にわけ、露光ヘッドを移動させながら前記露光する小領域のみを順次露光し、レジスト膜上に露光パターンを描画する。また、露光したレジスト膜の現像方法は、従来の現像方法と同じでよい。

次に、ステップ７１５で形成したエッチングレジストをマスクにして第２の導電膜６０２をエッチングし、映像信号線１０２およびソース電極１０５を形成する（ステップ７１６）。その後、エッチングレジストを除去する。ステップ７１５で形成したエッチングレジストは、ステップ７１２で更新された各TFT素子のチャネル幅Ｗとチャネル長Ｌに関するデータ、およびステップ７１３で更新された各映像信号線１０２の幅に関するデータに基づいて形成されている。そのため、ステップ７１６までの工程で形成された各TFT素子は、書き込み電流値がほぼ一定になる。また、ステップ７１６で形成された各映像信号線１０２は、走査信号線１０１との交差領域に形成される各配線容量がほぼ一定になり、かつ、交差領域以外での配線抵抗がほぼ一定になる。

映像信号線１０２およびソース電極１０５を形成した後は、図２５に示すように、ガラス基板１００の、映像信号線１０２およびソース電極１０５が形成された面に、第２絶縁層１０６を形成する（ステップ７１７）。このとき、第２絶縁層１０６の材料および形成方法は、従来のTFT基板１の製造方法における第２絶縁層１０６の材料および形成方法と同じでよい。

次に、第２絶縁層１０６の膜厚分布を測定し、その結果を測定結果５として保持する（ステップ７１８）。

次に、ガラス基板１００の、第２絶縁層１０６が形成された面に、画素電極１０７の形成に用いる第３の導電膜６０３（ITO膜）を成膜する（ステップ７１９）。このとき、第３の導電膜６０３の材料および成膜方法は、従来のTFT基板１の製造方法において画素電極６０３の形成に用いる導電膜の材料および成膜方法と同じでよい。

次に、前記測定結果２および測定結果５に基づいて、各画素電極１０７の、走査信号線１０１と重なる領域の面積を決定し、たとえば、前記直描露光機で使用する描画用データのうち、画素電極１０７の走査信号線１０１と重なる領域の寸法に関するデータを更新する（ステップ７２０）。このとき、描画用データの、画素電極７の走査信号線１０１と重なる領域の寸法は、測定結果２（第１絶縁層１０３の膜厚分布）および測定結果５（第２絶縁層１０６の膜厚分布）に基づき、第１絶縁層の膜厚と第２絶縁層の膜厚の和が大きい領域は画素電極と走査信号線の重なり面積を大きくし、第１絶縁層の膜厚と第２絶縁層の膜厚の和が小さい領域は画素電極と走査信号線の重なり面積を小さくする。このとき、各重なり面積は、画素電極１０７と走査信号線１０１が重なる領域に形成される各保持容量が一定になるようにする。

次に、第３の導電膜６０３上に感光性のレジスト膜を成膜する（ステップ７２１）。このとき、レジスト膜の材料および成膜方法は、従来のTFT基板１の製造方法におけるレジスト膜の材料および成膜方法と同じでよい。

次に、描画用データのうち、ステップ７２０で更新された画素電極１０７の寸法に関するデータに基づいてレジスト膜を露光し、現像する（ステップ７２２）。レジスト膜の露光は、たとえば、前記直描露光機を用いて行い、レジスト膜の露光領域全域を複数の小領域に分割し、前記描画用データに基づいて各小領域を露光する小領域と露光しない小領域にわけ、露光ヘッドを移動させながら前記露光する小領域のみを順次露光し、レジスト膜上に露光パターンを描画する。また、露光したレジスト膜の現像方法は、従来の現像方法と同じでよい。

次に、ステップ７２２で形成したエッチングレジストをマスクにして第３の導電膜６０３をエッチングし、画素電極１０７を形成する（ステップ７２３）。その後、エッチングレジストを除去する。ステップ７２２で形成したエッチングレジストは、ステップ７２０で更新された各画素電極１０７の寸法に関するデータに基づいて形成されている。そのため、ステップ７２３で形成された各画素電極１０７は、走査信号線１０１と重なる領域に形成される保持容量がほぼ一定になる。

このように、ステップ７０１からステップ７２３のような手順で、ガラス基板１００上に、走査信号線１０１、映像信号線１０２、TFT素子、画素電極１０７などを形成することで、前記第１の特徴から第５の特徴までを有する実施例１のTFT基板１を製造することができる。そのため、液晶表示装置の画質むらを低減することができる。

また、このような手順でTFT基板１を製造した場合、第１の導電膜６０１に生じた膜厚のばらつきに応じて各走査信号線１０１の幅を随時更新することで、各走査信号線１０１の配線抵抗をほぼ一定にすることができる。そのため、第１の導電膜６０１を成膜するときの膜厚は、たとえば、従来のように、各走査信号線１０１の配線抵抗のばらつきが画質に影響しないような膜厚まで厚くしなくてもよくなる。

また、第１絶縁層１０３に生じた膜厚のばらつきに応じて各TFT素子のチャネル長Ｗをチャネル幅Ｌで除した値（Ｗ／Ｌ）を随時更新することで、各TFT素子の書き込み電流値をほぼ一定にできる。そのため、第１絶縁層１０３を形成するときの膜厚は、たとえば、従来のように、各TFT素子の書き込み電流値のばらつきが画質に影響しないような膜厚まで厚くしなくてもよくなる。

また、第２の導電膜６０２に生じた膜厚のばらつきに応じて各映像信号線１０２の幅を随時更新することで、各映像信号線１０２の配線抵抗をほぼ一定にすることができる。また、走査信号線の幅および第１絶縁層に生じた膜厚のばらつきに応じて、各映像信号線の、走査信号線との交差領域の幅を随時更新することで、各交差領域に形成される配線容量の容量値をほぼ一定にすることができる。そのため、第１絶縁層１０３を形成するときの膜厚および第２の導電膜６０２を成膜するときの膜厚は、たとえば、従来のように、各映像信号線１０２の配線抵抗や前記交差領域の配線容量のばらつきが画質に影響しないような膜厚まで厚くしなくてもよくなる。

また、第１絶縁層１０３に生じた膜厚のばらつきおよび第２絶縁層１０６に生じた膜厚のばらつきに応じて、画素電極１０７の、走査信号線１０１と重なる領域の面積を随時更新することで、各画素の保持容量をほぼ一定にすることができる。そのため、第１絶縁層１０３の膜厚および第２絶縁層１０３の膜厚を、たとえば、従来のように、各画素の保持容量のばらつきが画質に影響しないような膜厚まで厚くしなくてもよくなる。

つまり、実施例１の液晶表示装置に用いるTFT基板１を製造するときには、従来に比べて、導電膜や絶縁膜の成膜時間を短縮できるとともに、材料コストを低減することができる。そのため、TFT基板１の製造コスト、言い換えると液晶表示装置の製造コストを低減することができる。

図２６は、配線の幅の測定方法を補足する模式断面図である。図２７は、配線の厚さの測定方法を補足する模式断面図である。

実施例１の液晶表示装置に用いるTFT基板１は、図２３乃至図２５に示したような手順で製造される。このとき、たとえば、走査信号線は、ガラス基板１００の表面に第１の導電膜６０１を成膜した後、エッチングにより第１の導電膜６０１の不要な部分を除去して形成される。そのため、ガラス基板１００上に形成された走査信号線１０１の断面形状は、たとえば、図２６に示すように、台形形状になるのが一般的である。そこで、ステップ７０７で各走査信号線１０１の幅の分布を計測するときには、たとえば、ガラス基板１００と接する面側（下底）の幅ＧＬＷ_Ｂ、またはガラス基板１００と接する面の裏面（上底）の幅ＧＬＷ_Ｕのいずれか一方に統一する。つまり、たとえば、第１の画素ＰＸ１の走査信号線１０１の幅ＧＬＷ１として下辺の幅ＧＬＷ１_Ｂを測定した場合、第２の画素ＰＸ２の走査信号線１０１の厚さＧＬＤ２も下辺の幅ＧＬＷ２_Ｂを測定する。

また、走査信号線１０１は、たとえば、図２７に示すように、単位長さ当たりの抵抗値が小さい導電層１０１ａの上下に、ガラス基板１００や第１絶縁層１０３との接着力（密着力）の向上を目的とした接着層１０１ｂ，１０１ｃが積層された３層構造になっていることが多い。このとき、ステップ７０２で測定する第１の導電膜６０１の膜厚分布は、接着層１０１ｂ，１０１ｃを含む３層合計の厚さＧＬＤ_Ａ、または導電層１０１ａのみの厚さＧＬＤ_Ｍのいずれかに統一する。同様に、ステップ７０７で測定する各走査信号線の厚さも、接着層１０１ｂ，１０１ｃを含む３層合計の厚さＧＬＤ_Ａ、または導電層１０１ａのみの厚さＧＬＤ_Ｍのいずれかに統一する。つまり、たとえば、第１の画素ＰＸ１の走査信号線１０１の厚さＧＬＤ１として接着層１０１ｂ，１０１ｃを含む３層合計の厚さＧＬＤ１_Ａを測定した場合、第２の画素ＰＸ２の走査信号線１０１の厚さＧＬＤ２も接着層１０１ｂ，１０１ｃを含む３層合計の厚さＧＬＤ２_Ａで測定する。

また、図示は省略するが、映像信号線１０２およびソース電極１０５についても、単位長さ当たりの抵抗値が小さい導電層の上下に、第１絶縁層１０３や第２絶縁層１０６との接着力（密着力）の向上を目的とした接着層が積層された３層構造になっていることが多い。そのため、ステップ７１１で測定する第２の導電膜６０２の膜厚分布も、接着層を含む３層合計の厚さ、または接着層を除く導電層のみの厚さのいずれかに統一する。

ところで、走査信号線１０１、映像信号線１０２およびソース電極１０５、画素電極１０７などは、一般に、ガラス基板１００の全面に成膜した導電膜をエッチングして形成する。このとき、たとえば、第１の導電膜６０１をエッチングして走査信号線１０１を形成すると、基板上の各領域で生じるエッチング量のばらつきにより、形成された走査信号線１０１の幅にばらつきが生じる。つまり、たとえば、各走査信号線１０１の幅が一定になるようにエッチングレジストを形成して第１の導電膜６０１をエッチングした場合、本来なら各走査信号線１０１の幅は一定になるはずであるが、実際には各走査信号線１０１の幅にばらつきが生じる。

実施例１の表示装置に用いるTFT基板１においても、たとえば、各走査信号線１０１の断面積が一定になるようにエッチングレジストを形成して第１の導電膜６０１をエッチングした場合、各走査信号線１０１の幅にはエッチング量のばらつきが生じる。そのため、各走査信号線１０１の断面積を厳密に一定にすることは難しい。同様に、映像信号線の幅、走査信号線と映像信号線が交差する領域の配線容量、走査信号線と画素電極が重なる領域の保持容量、各TFT素子の書き込み電流値などを、厳密に一定にすることは難しい。そこで、実施例１のTFT基板１では、前記エッチング量のばらつきを考慮し、たとえば、形成された各走査信号線１０１の断面積が、ある範囲内であれば、各走査信号線１０１の断面積は一定であるとみなす。

以下、実施例１のTFT基板１において、前記エッチング量のばらつきを考慮した場合に、前記第１の特徴から第５の特徴がどのように表されるかを説明する。

図２８は、エッチング量のばらつきの調べ方を説明するための模式平面図である。図２９は、表示領域の対角に位置する２つの画素の走査信号線の幅のばらつきの一例を示す模式断面図である。

実施例１の液晶表示装置におけるTFT基板１を製造する場合、たとえば、第１の導電膜６０１をエッチングして複数本の走査信号線１０１を形成したときに、エッチング量のばらつきにより、形成された各走査信号線１０１の幅にばらつきが生じることがある。そこで、本願発明者は、たとえば、図２８に示すように、TFT基板１の表示領域の左上に位置する画素ＰＸ（０，０）の近傍と、表示領域の右下に位置する画素ＰＸ（Ｘ，Ｙ）の近傍で、走査信号線１０１の幅にどの程度のエッチング量のばらつき（誤差）が生じるか調べた。なお、前記左上に位置する画素ＰＸ（０，０）は、四角形の表示領域の１つの角部にある画素である。また、前記右下に位置する画素ＰＸ（Ｘ，Ｙ）は、前記表示領域の、前記左上の画素ＰＸ（０，０）がある角部と対角に位置する角部にある画素である。

エッチング量のばらつきによる走査信号線の幅のばらつきを調べるにあたって、走査信号線１０１の形成に用いる第１の導電膜６０１は、前記表示領域全体で厚さが均一になるように成膜した。また、第１の導電膜６０１は、各走査信号線１０１の幅が一定になるように形成したエッチングレジストをマスクにしてエッチングした。このとき、TFT基板１上に形成されたすべての走査信号線の幅は等しくなるはずである。

しかしながら、画素ＰＸ（０，０）の周辺および画素ＰＸ（Ｘ，Ｙ）の周辺の走査信号線の幅を計測すると、同じ幅になるように形成したにもかかわらず、たとえば、図２９に示すように、画素ＰＸ（Ｘ，Ｙ）の走査信号線１０１の幅ＧＬＷ（Ｘ，Ｙ）が、画素ＰＸ（０，０）の走査信号線１０１の幅ＧＬＷ（０，０）よりもσ[μｍ]だけ広くなっていた。具体的には、画素ＰＸ（０，０）および画素ＰＸ（Ｘ，Ｙ）の距離、すなわち表示領域の対角方向の距離Ｌ_subが８０[ｃｍ]の場合に、画素ＰＸ（Ｘ，Ｙ）の走査信号線の配線幅ＤＬＷ（Ｘ，Ｙ）が、画素ＰＸ（０，０）の走査信号線の配線幅ＤＬＷ（０，０）よりもσ＝２．６[μｍ]だけ広くなった。

画素ＰＸ（０，０）と画素ＰＸ（Ｘ，Ｙ）は、表示領域の対角に位置する２つの画素であり、表示領域の中から任意の２画素を取り出したときの距離が最も長くなる組み合わせである。このことから、表示領域の対角方向の距離Ｌ_subが８０[ｃｍ]のTFT基板１の場合、表示領域の中から任意の２画素を取り出したときの各画素の走査信号線１０１の幅には、最大で２．６[μｍ]の誤差（ばらつき）が生じると言える。

このとき、エッチング量のばらつきが、表示領域の対角方向に連続的に変化していると仮定すると、たとえば、図２８に示した、距離Ｌ_１２[ｃｍ]だけ離れている２つの画素ＰＸ１，ＰＸ２に関して、第１の画素ＰＸ１の走査信号線１０１の幅と、第２の画素ＰＸ２の走査信号線１０１の幅に生じる最大誤差は、下記（式１４）のように表すことができる。

また、上記（式１４）を一般化し、表示領域の対角方向の距離をＬ_sub [ｃｍ]とし、対角に位置する２つの画素の走査信号線の幅に生じる最大誤差をσ[μｍ]とすると、第１の画素ＰＸ１の走査信号線の幅と、第１の画素から距離Ｌ_１２[ｃｍ]だけ離れた第２の画素ＰＸ２の走査信号線の幅に生じる最大誤差は、下記（式１５）で表される。

実施例１のTFT基板１は、たとえば、第１の導電膜６０１の膜厚分布を測定した結果、画素ＰＸ１の走査信号線が形成される領域の膜厚ＧＬＤ１と、画素ＰＸ２の走査信号線が形成される領域の膜厚ＧＬＤ２の関係がＧＬＤ１＜ＧＬＤ２であった場合、画素ＰＸ１の走査信号線の幅ＧＬＷ１と画素ＰＸ２の走査信号線の幅ＧＬＤ２の関係がＧＬＷ１＞ＧＬＷ２になるように描画データを更新する。このとき、前記（式１５）で表されるエッチング量のばらつき（最大誤差）を考慮すると、形成された第１の画素ＰＸ１の走査信号線の幅ＧＬＷ１および第２の画素ＰＸ２の走査信号線の幅ＧＬＷ２については、下記（式１）で表される関係になっていればよい。

また、実施例１のTFT基板１では、第１の画素ＰＸ１の走査信号線の断面積（ＧＬＤ１×ＧＬＷ１）と、第２の画素ＰＸ２の走査信号線の断面積（ＧＬＤ２×ＧＬＷ２）が厳密に等しくなるのが望ましいが、エッチング量のばらつきにより厳密に等しくすることが難しい。そのため、前記（式１５）で表されるエッチング量のばらつき（最大誤差）を考慮し、形成された第１の画素ＰＸ１の走査信号線の厚さＧＬＤ１および幅ＧＬＷ１と、第２の画素ＰＸ２の走査信号線の厚さＧＬＤ２および幅ＧＬＷ２が、下記（式２）を満たしていれば、各走査信号線の断面積が等しいとみなす。

また、実施例１のTFT基板１では、前記（式１５）で表されるエッチング量のばらつき（最大誤差）を考慮し、形成された第１の画素ＰＸ１の走査信号線線分の抵抗値ＧＬＲ１と、第２の画素ＰＸ２の走査信号線線分の抵抗値ＧＬＲ２が、下記（式３）を満たしていれば、各走査信号線線分の抵抗値（配線抵抗）が等しいとみなす。

なお、前記（式３）において、ＧＬＷ１は第１の画素ＰＸ１の走査信号線線分の幅であり、ＧＬＷ２は第２の画素ＰＸ２の走査信号線線分の幅である。

同様に、実施例１のTFT基板１では、形成された第１の画素ＰＸ１の映像信号線の、走査信号線と交差する領域の外側での厚さＧＬＤ１と、第２の画素ＰＸ２の映像信号線の、走査信号線と交差する領域の外側での厚さＧＬＤ２の関係がＧＬＤ１＜ＧＬＤ２であった場合、前記（式１５）で表されるエッチング量のばらつき（最大誤差）を考慮すると、形成された第１の画素ＰＸ１の映像信号線の、走査信号線と交差する領域の外側での幅ＧＬＷ１と、第２の画素ＰＸ２の映像信号線の、走査信号線と交差する領域の外側での幅ＧＬＷ２について、下記（式４）で表される関係になっていればよい。

また、実施例１のTFT基板１では、前記（式１５）で表されるエッチング量のばらつき（最大誤差）を考慮し、形成された第１の画素ＰＸ１の映像信号線の、走査信号線と交差する領域の外側での厚さＧＬＤ１および幅ＧＬＷ１と、第２の画素ＰＸ２の、走査信号線と交差する領域の外側での厚さＧＬＤ２および幅ＧＬＷ２が、下記（式５）を満たしていれば、各映像信号線の、走査信号線と交差する領域の外側での断面積が等しいとみなす。

また、実施例１のTFT基板１では、前記（式１５）で表されるエッチング量のばらつき（最大誤差）を考慮し、形成された第１の画素ＰＸ１の映像信号線線分の抵抗値ＤＬＲ１と、第２の画素ＰＸ２の映像信号線線分の抵抗値ＤＬＲ２が、下記（式６）を満たしていれば、各映像信号線線分の抵抗値（配線抵抗）が等しいとみなす。

なお、前記（式６）において、ＤＬＷ１は第１の画素ＰＸ１の映像信号線の、走査信号線と交差する領域の外側での幅であり、ＧＬＷ２は第２の画素ＰＸ２の、走査信号線と交差する領域の外側での幅である。

また、実施例１のTFT基板１では、走査信号線と映像信号線が交差する領域（交差領域）の配線容量に関して、第１の画素ＰＸ１の交差領域の配線容量と、第２の画素ＰＸ２の交差容量の配線容量が、前記（式１２）のような関係を満たすようにする。しかしながら、エッチング量のばらつきにより、形成された走査信号線の幅および映像信号線の幅にはばらつきが生じる。そのため、前記（式１５）で表されるエッチング量のばらつきを考慮し、形成された第１の画素ＰＸ１の交差領域の配線容量と、第２の画素ＰＸ２の交差領域の配線容量が、下記（式７）を満たしていれば、各交差領域の配線容量が等しいとみなす。

なお、前記（式７）において、ＧＬＷ１は第１の画素ＰＸ１の走査信号線の幅である。また、ＧＤＷ１は第１の画素ＰＸ１の、走査信号線と映像信号線が交差する領域での映像信号線の幅である。また、ＧＩＤ１は第１の画素ＰＸ１の、走査信号線と映像信号線が交差する領域に介在する第１絶縁層の厚さである。また、ＧＬＷ２は第２の画素ＰＸ２の走査信号線の幅である。また、ＧＤＷ２は第２の画素ＰＸ２の、走査信号線と映像信号線が交差する領域での映像信号線の幅である。また、ＧＩＤ２は第２の画素ＰＸ２の、走査信号線と映像信号線が交差する領域に介在する第１絶縁層の厚さである。

また、実施例１のTFT基板１では、前記（式１５）で表されるエッチング量のばらつき（最大誤差）を考慮し、形成された第１の画素ＰＸ１の、走査信号線と映像信号線が交差する領域に介在する第１絶縁層の容量値ＣＧＤ１と、第２の画素ＰＸ２の、走査信号線と映像信号線が交差する領域に介在する第１絶縁層の容量値ＣＧＤ２が、下記（式８）を満たしていれば、各交差領域に介在する第１絶縁層の容量値が等しいとみなす。

なお、前記（式８）において、ＧＤＷ１は第１の画素ＰＸ１の、走査信号線と映像信号線が交差する領域での映像信号線の幅である。また、ＧＤＷ２は第２の画素ＰＸ２の、走査信号線と映像信号線が交差する領域での映像信号線の幅である。

また、実施例１のTFT基板１では、第１の画素ＰＸ１の、走査信号線と画素電極が重なる領域に介在する絶縁層の厚さ（ＧＩＤ１＋ＰＡＳＤ１）と、第２の画素ＰＸ２の、走査信号線と画素電極が重なる領域に介在する絶縁層の厚さ（ＧＩＤ２＋ＰＡＳＤ２）の関係が（ＧＩＤ１＋ＰＡＳＤ１）＜（ＧＩＤ２＋ＰＡＳＤ２）であった場合、前記（式１５）で表されるエッチング量のばらつきを考慮すると、第１の画素ＰＸ１の、走査信号線と画素電極が重なる領域の面積ＳＧＳ１と、第２の画素ＰＸ２の、走査信号線と画素電極が重なる領域の面積ＳＧＳ２の関係が、下記（式９）を満たしていればよい。

なお、前記（式９）において、ＳＧＬ２は第２の画素ＰＸ２の、走査信号線と画素電極が重なる領域の外周の長さ（周回長）である。

また、実施例１のTFT基板１では、走査信号線と画素電極が重なる領域（重畳領域）の配線容量に関して、第１の画素ＰＸ１の重畳領域の配線容量と、第２の画素ＰＸ２の重畳容量の配線容量が、前記（式１３）のような関係を満たすようにする。しかしながら、エッチング量のばらつきにより、形成された走査信号線の幅および画素電極の寸法にはばらつきが生じる。そのため、前記（式１５）で表されるエッチング量のばらつきを考慮し、形成された第１の画素ＰＸ１の重畳領域の配線容量と、第２の画素ＰＸ２の重畳領域の配線容量が、下記（式１０）を満たしていれば、各重畳領域の配線容量が等しいとみなす。

なお、前記（式１０）において、ＩＤ１は第１の画素ＰＸ１の、走査信号線と画素電極の重畳領域に介在する絶縁層の厚さである。また、ＳＧＬ１は第１の画素ＰＸ１の、走査信号線と画素電極の重畳領域の周回長である。また、ＩＤ２は第２の画素ＰＸ２の、走査信号線と画素電極の重畳領域に介在する絶縁層の厚さである。

また、実施例１のTFT基板１では、前記（式１５）で表されるエッチング量のばらつき（最大誤差）を考慮し、形成された第１の画素ＰＸ１の、走査信号線と画素電極の重畳領域に介在する絶縁層の容量値ＣＧＳ１と、第２の画素ＰＸ２の、走査信号線と画素電極の重畳領域の容量値ＣＧＳ２が、下記（式１１）を満たしていれば、各重畳領域の容量値が等しいとみなす。

このように、実施例１のTFT基板１では、前記（式１５）で表されるエッチング量のばらつきを考慮し、各走査信号線１０１の断面積や配線抵抗の関係、各映像信号線１０２の断面積や配線抵抗の関係、走査信号線１０１と映像信号線１０２の交差領域の配線容量または容量値、走査信号線１０１と画素電極１０７の重畳領域の配線容量または容量値が、前記（式１）から（式１１）のような関係を満たすようにすることで、画質むらが少ない表示パネル（表示装置）を、低コストで製造することが可能になる。

なお、実施例１で挙げた構成は、種々の液晶表示装置に適用可能であるが、特に、テレビやPCのディスプレイなどの大型の表示パネルを有する表示装置に適用すると、高い効果が得られる。

実施例１では、表示装置の表示領域における任意の２箇所（２画素）における走査信号線の幅と厚さの関係、TFT素子のチャネル幅Ｗとチャネル長Ｌの関係、映像信号線の厚さ幅の関係、走査信号線と画素電極の重なり面積の関係などについて説明した。

実施例２は、実施例１で説明した関係を前提とし、表示装置（TFT基板１）の表示領域の、ある特定の３箇所におけるこれらの関係について規定した実施例である。

現在、液晶表示装置の表示パネルに用いられるTFT基板１は、たとえば、１枚のマザーガラスから２面（２枚）のTFT基板１を切り出したり、４面（４枚）のTFT基板１を切り出したりして製造されている。

図３０は、１枚のマザーガラスから２枚のTFT基板を切り出す場合の導電膜の膜厚分布を示す模式図である。

１枚のマザーガラスから２枚のTFT基板１を切り出す、いわゆる２面取りの場合、図３０に示すように、マザーガラス８には、２個の、TFT基板１として切り出す領域８０１，８０２がある。この２個の領域８０１，８０２にはそれぞれ、たとえば、図２乃至図５に示したような構成のTFT基板１が形成される。そして、TFT基板１を形成した後、マザーガラス８から２個の領域８０１，８０２を切り出して、表示パネルを形成する。

このような２面取りの場合、マザーガラス８の各領域８０１，８０２に、たとえば、走査信号線１０１の形成に用いる導電膜を成膜すると、その導電膜の膜厚の分布は、たとえば、図３０に示すように、マザーガラス８の中心Ｐを中心とする同心円ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４で表すことができる。このとき、導電膜の膜厚は、中心Ｐを含む同心円ＢＬ１の内側の領域、同心円ＢＬ１の外側でありかつ同心円ＢＬ２の内側の領域、同心円ＢＬ２の外側でありかつ同心円ＢＬ３の内側の領域、同心円ＢＬ３の外側でありかつ同心円ＢＬ４の内側の領域の順に薄くなっていく。また、各領域の中でも、中心Ｐから遠ざかるにつれて、導電膜の膜厚はだんだんと薄くなっていく。また、同心円ＢＬ４の外側の領域も、中心Ｐから遠ざかるにつれて、導電膜の膜厚がだんだんと薄くなっていく。これは、導電膜を形成する際に、たとえば、スパッタリングで形成するためである。

また、マザーガラス８上に、たとえば、第１絶縁層１０３の形成に用いる絶縁膜を成膜したときにも、その絶縁膜の膜厚の分布は、導電膜の場合と同じ傾向の分布になる。これは、絶縁膜を形成する際に、たとえば、プラズマCVDで形成するためである。

図３１は、１枚のマザーガラスから４枚の基板を切り出す場合の導電膜の膜厚分布を示す模式図である。

１枚のマザーガラスから４枚のTFT基板１を切り出す、いわゆる４面取りの場合、図３１に示すように、マザーガラス８には、４個の、TFT基板１として切り出す領域８１１，８１２，８１３，８１４がある。この４個の領域８１１〜８１４にはそれぞれ、たとえば、図２乃至図５に示したような構成のTFT基板１が形成される。そして、TFT基板１を形成した後、マザーガラス８から４個の領域８１１〜８１４を切り出して、表示パネルを形成する。

このような４面取りの場合、マザーガラス８の４個の領域８１１〜８１４に、たとえば、走査信号線１０１の形成に用いる導電膜、第１絶縁層１０３の形成に用いる絶縁膜などを成膜すると、その膜厚の分布は、たとえば、図３１に示すように、マザーガラス８の中心Ｐを中心とする同心円ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４で表すことができる。このとき、導電膜または絶縁膜の膜厚は、中心Ｐを含む同心円ＢＬ１の内側の領域、同心円ＢＬ１の外側でありかつ同心円ＢＬ２の内側の領域、同心円ＢＬ２の外側でありかつ同心円ＢＬ３の内側の領域、同心円ＢＬ３の外側でありかつ同心円ＢＬ４の内側の領域の順に薄くなっていく。また、各領域の中でも、中心Ｐから遠ざかるにつれて、導電膜または絶縁膜の膜厚はだんだんと薄くなっていく。また、同心円ＢＬ４の外側の領域も、中心Ｐから遠ざかるにつれて、導電膜または絶縁膜の膜厚がだんだんと薄くなっていく。

図３２は、１枚のマザーガラスから６枚の基板を切り出す場合の導電膜の膜厚分布を示す模式図である。

１枚のマザーガラスから６枚の基板を切り出す、いわゆる６面取りの場合、図３２に示すように、マザーガラス８には、６個の、TFT基板として切り出す領域８２１，８２２，８２３，８２４，８２５，８２６がある。この６個の領域８２１〜８２６にはそれぞれ、たとえば、図２乃至図５に示したような構成のTFT基板１が形成される。そして、TFT基板１を形成した後、マザーガラス８から６個の領域８２１〜８２６を切り出して、表示パネルを形成する。

このような６面取りの場合、マザーガラス８の６個の領域８２１〜８２６に、たとえば、走査信号線１０１の形成に用いる導電膜、第１絶縁層１０３の形成に用いる絶縁膜などを成膜すると、その膜厚の分布は、たとえば、図３２に示すように、マザーガラス８の中心Ｐを中心とする同心円ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４で表すことができる。このとき、導電膜または絶縁膜の膜厚は、中心Ｐを含む同心円ＢＬ１の内側の領域、同心円ＢＬ１の外側でありかつ同心円ＢＬ２の内側の領域、同心円ＢＬ２の外側でありかつ同心円ＢＬ３の内側の領域、同心円ＢＬ３の外側でありかつ同心円ＢＬ４の内側の領域の順に薄くなっていく。また、各領域の中でも、中心Ｐから遠ざかるにつれて、導電膜または絶縁膜の膜厚はだんだんと薄くなっていく。また、同心円ＢＬ４の外側の領域も、中心Ｐから遠ざかるにつれて、導電膜または絶縁膜の膜厚がだんだんと薄くなっていく。

図３３は、１枚のマザーガラスから１５枚の基板を切り出す場合の導電膜の膜厚分布を示す模式図である。

１枚のマザーガラスから１５枚の基板を切り出す、いわゆる１５面取りの場合、図３３に示すように、マザーガラス８には、１５個の、TFT基板として切り出す領域８３１，８３２，８３３，８３４，８３５，８３６，８３７，８３８，８３９，８４０，８４１，８４２，８４３，８４４，８４５がある。この１５個の領域８３１〜８４５にはそれぞれ、たとえば、図２乃至図５に示したような構成のTFT基板１が形成される。そして、TFT基板１を形成した後、マザーガラス８から１５個の領域８３１〜８４５を切り出して、表示パネルを形成する。

このような１５面取りの場合、マザーガラス８の１５個の領域８３１〜８４５に、たとえば、走査信号線１０１の形成に用いる導体膜、第１絶縁層１０３の形成に用いる絶縁膜などを成膜すると、その膜厚の分布は、たとえば、図３３に示すように、マザーガラス８の中心Ｐを中心とする同心円ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４で表すことができる。このとき、導体膜または絶縁膜の膜厚は、中心Ｐを含む同心円ＢＬ１の内側の領域、同心円ＢＬ１の外側でありかつ同心円ＢＬ２の内側の領域、同心円ＢＬ２の外側でありかつ同心円ＢＬ３の内側の領域、同心円ＢＬ３の外側でありかつ同心円ＢＬ４の内側の領域の順に薄くなっていく。また、各領域の中でも、中心Ｐから遠ざかるにつれて、導体膜または絶縁膜の膜厚はだんだんと薄くなっていく。また、同心円ＢＬ４の外側の領域も、中心Ｐから遠ざかるにつれて、導体膜または絶縁膜の膜厚がだんだんと薄くなっていく。

ここで、図３０乃至図３３に示したように、１枚のマザーガラス８から多面取りを行う場合に切り出される各領域、つまり１枚のTFT基板における導体膜または絶縁膜の膜厚の分布は、次の４つのパターンに分類されることがわかる。

１つめのパターンは、導体膜または絶縁膜の膜厚の分布が、図３０に示した領域８０１、図３３に示した領域８３７，８３９のようになるパターンである。この１つめのパターンの特徴について、図３４を用いて説明する。

図３４は、１つめのパターンの膜厚分布および特定の３箇所の選択例を説明するための模式図である。

導電膜の膜厚分布の１つめのパターンを説明するにあたって、図３４に示すように、２面取りの場合におけるマザーガラス８の１つの領域８０１を例に挙げる。図３４において、１０１_１，１０１_２は、表示領域における最外に配置されている走査信号線を示しており、１０２_１，１０２_２は、表示領域における最外に配置されている映像信号線を示している。つまり、この２本の走査信号線１０１_１，１０１_２と、２本の映像信号線１０２_１，１０２_２に囲まれた領域が、本発明でいうところの表示領域になる。そして、この表示領域には、図示していない複数本の走査信号線、表示領域の中央部に配置された映像信号線１０２_３および図示していない複数本の映像信号線が配置されている。

そして、１つめのパターンでは、図３４に示すように、領域８０１の表示領域の最外側に配置される２本の走査信号線のうち、マザーガラス８の中心Ｐに近いほうの走査信号線１０１_２の中央部分、すなわち映像信号線１０２_３と交差する点を点Ｃ１とする。また、前記走査信号線１０１_２と、表示領域の一方の最外側に配置される映像信号線１０２_１とが交差する点を点Ｃ２とする。また、前記映像信号線１０２_１と、表示領域のもう一方の最外側に配置される走査信号線１０１_１とが交差する点を点Ｃ３とする。

このとき、マザーガラス８の表面に、たとえば、走査信号線１０１の形成に用いる第１の導電膜６０１を成膜すると、第１の導電膜６０１の膜厚分布は、マザーガラス８の中心Ｐに近いほど厚く、中心Ｐから遠ざかるにつれて薄くなる。

本発明のTFT基板１の走査信号線１０１は、実施例１で説明したように、厚い箇所は幅を狭くし、薄い箇所は幅を広くする。

１つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線（第１の導電膜）の厚さは、点Ｃ１の厚さがもっとも厚く、点Ｃ２の厚さが次に厚く、点Ｃ３の厚さがもっとも薄い。そのため、点Ｃ１での走査信号線１０１_２の厚さをＧＬＤ１、点Ｃ２での走査信号線１０１_２の厚さをＧＬＤ２、点Ｃ３での走査信号線１０１_１の厚さをＧＬＤ３とし、点Ｃ１での走査信号線１０１_２の幅をＧＬＷ１、点Ｃ２での走査信号線１０１_２の幅をＧＬＷ２、点Ｃ３での走査信号線１０１_１の幅をＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係になる。これが、１つめのパターンにおける走査信号線の厚さと幅の関係である。

また、走査信号線１０１を形成した後、マザーガラス８に、第１絶縁層１０３を形成し、映像信号線１０２およびソース電極１０５の形成に用いる第２の導電膜６０２を成膜したときも、第１絶縁層１０３の膜厚分布および第２の導電膜６０２の膜厚分布は、ともにマザーガラス８の中心Ｐに近いほど厚く、中心Ｐから遠ざかるにつれて薄くなる。

本発明のTFT基板１は、各TFT素子のチャネル幅Ｗとチャネル長Ｌに関して、ゲート絶縁膜（第１絶縁層１０３）が厚いTFT素子はＷ／Ｌを大きくし、ゲート絶縁膜（第１絶縁層１０３）が薄いTFT素子はＷ／Ｌを小さくする。

１つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の第１絶縁層１０３の厚さは、点Ｃ１の近傍における厚さがもっとも厚く、点Ｃ２の近傍における厚さが次に厚く、点Ｃ３の近傍における厚さがもっとも薄い。そのため、点Ｃ１での第１絶縁層１０３の厚さをＧＩＤ１、点Ｃ２での第１絶縁層１０３の厚さをＧＩＤ２、点Ｃ３での第１絶縁層１０３の厚さをＧＩＤ３とし、点Ｃ１の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ１およびＬ１、点Ｃ２の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ２およびＬ２、点Ｃ３の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ３およびＬ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係になる。これが、１つめのパターンにおける第１絶縁層１０３の厚さとTFT素子のＷ／Ｌの関係である。

また、本発明のTFT基板１は、第１絶縁層１０３が厚い箇所では走査信号線１０１と映像信号線１０２が立体的に交差している領域の面積を広くし、第１絶縁層１０３が薄い箇所では走査信号線１０１と映像信号線１０２が立体的に交差している領域の面積を狭くする。

１つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線１０１と映像信号線１０２の交差領域に介在する第１絶縁層１０３の厚さは、点Ｃ１での厚さがもっとも厚く、点Ｃ２での厚さが次に厚く、点Ｃ３での厚さがもっとも薄い。そのため、点Ｃ１での第１絶縁層１０３の厚さをＧＩＤ１、点Ｃ２での第１絶縁層１０３の厚さをＧＩＤ２、点Ｃ３での第１絶縁層１０３の厚さをＧＩＤ３とし、点Ｃ１での走査信号線１０１_２と映像信号線１０２_３の交差領域の面積を（ＧＬＤ１×ＧＤＷ１）、点Ｃ２での走査信号線１０１_２と映像信号線１０２_１の交差領域の面積を（ＧＬＤ２×ＧＤＷ２）、点Ｃ３での走査信号線１０１_１と映像信号線１０１_１の交差領域の面積を（ＧＬＤ３×ＧＤＷ３）とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、（ＧＬＤ１×ＧＤＷ１）＞（ＧＬＤ２×ＧＤＷ２）＞（ＧＬＤ３×ＧＤＷ３）の関係になる。これが、１つめのパターンにおける第１絶縁層１０３の厚さと、走査信号線１０１と映像信号線１０２の交差領域の面積の関係である。

また、本発明のTFT基板１は、映像信号線１０２の、走査信号線１０１との交差領域以外の領域は、厚い箇所は幅を狭くし、薄い箇所は幅を広くする。

１つめのパターンでは、点Ｃ１，点Ｃ２，点Ｃ３の映像信号線１０２の厚さは、点Ｃ１での厚さがもっとも厚く、点Ｃ２での厚さが次に厚く、点Ｃ３での厚さがもっとも薄い。そのため、点Ｃ１の近傍での交差領域外の映像信号線１０２_３の厚さをＤＬＤ１、点Ｃ２の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＤ２、点Ｃ３の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＤ３とし、点Ｃ１の近傍での交差領域外の映像信号線１０２_３の厚さをＤＬＷ１、点Ｃ２の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＷ２、点Ｃ３の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係になる。これが、１つめのパターンにおける走査信号線１０１と映像信号線１０２の交差領域外での、映像信号線１０２の厚さと幅の関係である。

またさらに、本発明のTFT基板１は、各画素の保持容量に関して、走査信号線１０１と画素電極１０７が重なる領域に介在する絶縁膜が厚い領域は走査信号線と画素電極の重なり面積を広くし、介在する絶縁層が薄い領域は走査信号線と画素電極の重なり面積を狭くする。

１つめのパターンでは、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線１０１と画素電極１０７の重なり領域に介在する絶縁層の厚さ、たとえば、第１絶縁層１０３および第２絶縁層１０６の厚さの合計は、点Ｃ１の近傍における厚さがもっとも厚く、点Ｃ２の近傍における厚さが次に厚く、点Ｃ３の近傍における厚さがもっとも薄い。そのため、点Ｃ１の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ１、点Ｃ２の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ２、点Ｃ３の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ３とし、点Ｃ１の近傍での走査信号線と画素電極の重なり面積をＳＧＳ１、点Ｃ２の近傍での走査信号線と画素電極の重なり面積をＳＧＳ２、点Ｃ３の近傍での走査信号線と画素電極の重なり面積をＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係になる。これが、１つめのパターンにおける走査信号線１０１と画素電極１０７の重なり領域に介在する絶縁層の厚さと重なり領域の面積の関係である。

なお、図３４には、１つめのパターンの例として２面取りの場合を挙げているが、図３３に示した１５面取りの場合における領域８３７，８３９も、同様の関係（特徴）を持つことはもちろんである。

このような関係を持つ表示パネルでは、画質むらを低減することが可能となる。

次に、２つめのパターンを説明する。２つめのパターンは、導電膜または絶縁膜の膜厚の分布が、図３２に示した領域８２２，８２５、図３３に示した領域８３２，８３５，８４１，８４４のようになるパターンである。この２つめのパターンの特徴について、図３５を用いて説明する。

図３５は、２つめのパターンの膜厚分布および特定の３箇所の選択例を説明するための模式図である。

導電膜の膜厚分布の２つめのパターンを説明するにあたっては、図３５に示すように、６面取りの場合におけるマザーガラス８の１つの領域８２２を例に挙げる。図３５において、１０１_１，１０１_２は、表示領域における最外に配置されている走査信号線を示しており、１０２_１，１０２_２は、表示領域における最外に配置されている映像信号線を示している。つまり、この２本の走査信号線１０１_１，１０１_２と、２本の映像信号線１０２_１，１０２_２に囲まれた領域が、本発明でいうところの表示領域になる。そして、この表示領域には、表示領域の中央部に配置された走査信号線１０１_３および図示していない複数本の走査信号線、図示していない複数本の映像信号線が配置されている。

そして、２つめのパターンでは、図３５に示すように、領域８２２の表示領域の最外側に配置される２本の映像信号線のうち、マザーガラス８の中心Ｐに近いほうの映像信号線１０２_２の中央部分、すなわち走査信号線１０１_３と交差する点を点Ｃ１とする。また、前記映像信号線１０２_２と、表示領域の一方の最外側に配置される走査信号線１０１_２とが交差する点を点Ｃ２とする。また、前記走査信号線１０１_２と、表示領域のもう一方の最外側に配置される映像信号線１０２_１とが交差する点を点Ｃ３とする。

２つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線（第１の導電膜）の厚さは、点Ｃ１の厚さがもっとも厚く、点Ｃ２の厚さが次に厚く、点Ｃ３の厚さがもっとも薄い。そのため、点Ｃ１での走査信号線１０１_３の厚さをＧＬＤ１、点Ｃ２での走査信号線１０１_２の厚さをＧＬＤ２、点Ｃ３での走査信号線１０１_２の厚さをＧＬＤ３とし、点Ｃ１での走査信号線１０１_３の幅をＧＬＷ１、点Ｃ２での走査信号線１０１_２の幅をＧＬＷ２、点Ｃ３での走査信号線１０１_２の幅をＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係になる。これが、２つめのパターンにおける走査信号線の厚さと幅の関係である。

また、走査信号線１０１を形成した後、マザーガラス８に、第１絶縁層１０３を形成し、映像信号線１０２およびソース電極１０５の形成に用いる第２の導電膜６０２を成膜したときも、第１絶縁層１０３の膜厚分布および第２の導電膜６０２の膜厚分布は、ともにマザーガラス８の中心Ｐに近いほど厚く、中心８から遠ざかるにつれて薄くなる。

本発明のTFT基板１は、各TFT素子のチャネル幅Ｗとチャネル長Ｌに関して、ゲート絶縁膜（第１絶縁層）が厚いTFT素子はＷ／Ｌを大きくし、ゲート絶縁膜（第１絶縁層）が薄いTFT素子はＷ／Ｌを小さくする。

２つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の第１絶縁層１０３の厚さは、点Ｃ１での厚さがもっとも厚く、点Ｃ２での厚さが次に厚く、点Ｃ３での厚さがもっとも薄い。そのため、点Ｃ１での第１絶縁層１０３の厚さをＧＩＤ１、点Ｃ２での第１絶縁層１０３の厚さをＧＩＤ２、点Ｃ３での第１絶縁層１０３の厚さをＧＩＤ３とし、点Ｃ１の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ１およびＬ１、点Ｃ２の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ２およびＬ２、点Ｃ３の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ３およびＬ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係になる。これが、２つめのパターンにおける第１絶縁層１０３の厚さとTFT素子のＷ／Ｌの関係である。

２つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線１０１と映像信号線１０２の交差領域に介在する第１絶縁層１０３の厚さは、点Ｃ１での厚さがもっとも厚く、点Ｃ２での厚さが次に厚く、点Ｃ３での厚さがもっとも薄い。そのため、点Ｃ１での第１絶縁層１０３の厚さをＧＩＤ１、点Ｃ２での第１絶縁層１０３の厚さをＧＩＤ２、点Ｃ３での第１絶縁層１０３の厚さをＧＩＤ３とし、点Ｃ１での走査信号線１０１_３と映像信号線１０２_２の交差領域の面積を（ＧＬＤ１×ＧＤＷ１）、点Ｃ２での走査信号線１０１_２と映像信号線１０２_２の交差領域の面積を（ＧＬＤ２×ＧＤＷ２）、点Ｃ３での走査信号線１０１_２と映像信号線１０２_１の交差領域の面積を（ＧＬＤ３×ＧＤＷ３）とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、（ＧＬＤ１×ＧＤＷ１）＞（ＧＬＤ２×ＧＤＷ２）＞（ＧＬＤ３×ＧＤＷ３）の関係になる。これが、２つめのパターンにおける第１絶縁層１０３の厚さと、走査信号線１０１と映像信号線１０２の交差領域の面積の関係である。

２つめのパターンでは、点Ｃ１，点Ｃ２，点Ｃ３の映像信号線１０２の厚さは、点Ｃ１での厚さがもっとも厚く、点Ｃ２での厚さが次に厚く、点Ｃ３での厚さがもっとも薄い。そのため、点Ｃ１の近傍での交差領域外の映像信号線１０２_２の厚さをＤＬＤ１、点Ｃ２の近傍での交差領域外の映像信号線１０２_２の厚さをＤＬＤ２、点Ｃ３の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＤ３とし、点Ｃ１の近傍での交差領域外の映像信号線１０２_２の厚さをＤＬＷ１、点Ｃ２の近傍での交差領域外の映像信号線１０２_２の厚さをＤＬＷ２、点Ｃ３の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係になる。これが、２つめのパターンにおける走査信号線１０１と映像信号線１０２の交差領域外での、映像信号線１０２の厚さと幅の関係である。

２つめのパターンでは、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線１０１と画素電極１０７の重なり領域に介在する絶縁層の厚さ、たとえば、第１絶縁層１０３および第２絶縁層１０６の厚さの合計は、点Ｃ１の近傍における厚さがもっとも厚く、点Ｃ２の近傍における厚さが次に厚く、点Ｃ３の近傍における厚さがもっとも薄い。そのため、点Ｃ１の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ１、点Ｃ２の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ２、点Ｃ３の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ３とし、点Ｃ１の近傍での走査信号線と画素電極の重なり面積をＳＧＳ１、点Ｃ２の近傍での走査信号線と画素電極の重なり面積をＳＧＳ２、点Ｃ３の近傍での走査信号線と画素電極の重なり面積をＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係になる。これが、２つめのパターンにおける走査信号線１０１と画素電極１０７の重なり領域に介在する絶縁層の厚さと重なり領域の面積の関係である。

なお、図３５には、２つめのパターンの例として６面取りの場合を挙げているが、図３３に示した１５面取りの場合における領域８３２，８３５，８４１，８４４も、同様の関係（特徴）を持つことはもちろんである。

このような関係の表示パネルでは、画質むらを低減することが可能となる。

次に、３つめのパターンを説明する。３つめのパターンは、導電膜や絶縁膜の膜厚の分布が、図３１に示した領域８１１，８１２，８１３，８１４、図３２に示した領域８２１，８２３，８２４，８２６、図３３に示した領域８３１，８３３，８３４，８３６，８４０，８４２，８４３，８４５のようになるパターンである。この３つめのパターンの特徴について、図３６を用いて説明する。

図３６は、３つめのパターンの膜厚分布および特定の３箇所の選択例を説明するための模式図である。

導電膜の膜厚分布の３つめのパターンを説明するにあたって、図３６に示すように、４面取りの場合におけるマザーガラス８の１つの領域８１１を例に挙げる。図３６において、１０１_１，１０１_２は、表示領域における最外に配置されている走査信号線を示しており、１０２_１，１０２_２は、表示領域における最外に配置されている映像信号線を示している。つまり、この２本の走査信号線１０１_１，１０１_２と、２本の映像信号線１０２_１，１０２_２に囲まれた領域が、本発明でいうところの表示領域となる。そして、この表示領域には、図示していない複数本の走査信号線、図示していない複数本の映像信号線が配置されている。

そして、３つめのパターンでは、図３６に示すように、領域８１１内の表示領域の最外側に配置される２本の走査信号線および２本の映像信号線のうち、マザーガラス８の中心Ｐに近いほうの走査信号線１０１_２と映像信号線１０２_２が交差する点を点Ｃ１とする。また、前記走査信号線１０１_２と、もう一方の最外側の映像信号線１０２_１とが交差する点を点Ｃ２とする。また、前記映像信号線１０２_１と、もう一方の最外側の走査信号線１０１_１とが交差する点を点Ｃ３とする。

このとき、マザーガラス８の表面に、走査信号線１０１の形成に用いる第１の導電膜６０１を成膜すると、第１の導電膜６０１の膜厚分布は、マザーガラス８の中心Ｐに近いほど厚く、中心Ｐから遠ざかるにつれて薄くなる。

３つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線（第１の導電膜）の厚さは、点Ｃ１の厚さがもっとも厚く、点Ｃ２の厚さが次に厚く、点Ｃ３の厚さがもっとも薄い。そのため、点Ｃ１での走査信号線１０１_２の厚さをＧＬＤ１、点Ｃ２での走査信号線１０１_２の厚さをＧＬＤ２、点Ｃ３での走査信号線_１の厚さをＧＬＤ３とし、点Ｃ１での走査信号線１０１_２の幅をＧＬＷ１、点Ｃ２での走査信号線１０１_２の幅をＧＬＷ２、点Ｃ３での走査信号線１０１_１の幅をＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係になる。これが、３つめのパターンにおける走査信号線の厚さと幅の関係である。

３つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の第１絶縁層１０３の厚さは、点Ｃ１での厚さがもっとも厚く、点Ｃ２での厚さが次に厚く、点Ｃ３での厚さがもっとも薄い。そのため、点Ｃ１での第１絶縁層１０３の厚さをＧＩＤ１、点Ｃ２での第１絶縁層１０３の厚さをＧＩＤ２、点Ｃ３での第１絶縁層１０３の厚さをＧＩＤ３とし、点Ｃ１の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ１およびＬ１、点Ｃ２の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ２およびＬ２、点Ｃ３の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ３およびＬ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係になる。これが、３つめのパターンにおける第１絶縁層１０３の厚さとTFT素子のＷ／Ｌの関係である。

３つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線１０１と映像信号線１０２の交差領域に介在する第１絶縁層１０３の厚さは、点Ｃ１での厚さがもっとも厚く、点Ｃ２での厚さが次に厚く、点Ｃ３での厚さがもっとも薄い。そのため、点Ｃ１での第１絶縁層１０３の厚さをＧＩＤ１、点Ｃ２での第１絶縁層１０３の厚さをＧＩＤ２、点Ｃ３での第１絶縁層１０３の厚さをＧＩＤ３とし、点Ｃ１での走査信号線１０１_２と映像信号線１０２_２の交差領域の面積を（ＧＬＤ１×ＧＤＷ１）、点Ｃ２での走査信号線１０１_２と映像信号線１０２_１の交差領域の面積を（ＧＬＤ２×ＧＤＷ２）、点Ｃ３での走査信号線１０１_１と映像信号線１０２_１の交差領域の面積を（ＧＬＤ３×ＧＤＷ３）とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、（ＧＬＤ１×ＧＤＷ１）＞（ＧＬＤ２×ＧＤＷ２）＞（ＧＬＤ３×ＧＤＷ３）の関係になる。これが、３つめのパターンにおける第１絶縁層１０３の厚さと、走査信号線１０１と映像信号線１０２の交差領域の面積の関係である。

３つめのパターンでは、点Ｃ１，点Ｃ２，点Ｃ３の映像信号線１０２の厚さは、点Ｃ１での厚さがもっとも厚く、点Ｃ２での厚さが次に厚く、点Ｃ３での厚さがもっとも薄い。そのため、点Ｃ１の近傍での交差領域外の映像信号線１０２_２の厚さをＤＬＤ１、点Ｃ２の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＤ２、点Ｃ３の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＤ３とし、点Ｃ１の近傍での交差領域外の映像信号線１０２_２の厚さをＤＬＷ１、点Ｃ２の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＷ２、点Ｃ３の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係になる。これが、３つめのパターンにおける走査信号線１０１と映像信号線１０２の交差領域外での、映像信号線１０２の厚さと幅の関係である。

３つめのパターンでは、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線１０１と画素電極１０７の重なり領域に介在する絶縁層の厚さ、たとえば、第１絶縁層１０３および第２絶縁層１０６の厚さの合計は、点Ｃ１の近傍における厚さがもっとも厚く、点Ｃ２の近傍における厚さが次に厚く、点Ｃ３の近傍における厚さがもっとも薄い。そのため、点Ｃ１の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ１、点Ｃ２の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ２、点Ｃ３の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ３とし、点Ｃ１の近傍での走査信号線と画素電極の重なり面積をＳＧＳ１、点Ｃ２の近傍での走査信号線と画素電極の重なり面積をＳＧＳ２、点Ｃ３の近傍での走査信号線と画素電極の重なり面積をＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係になる。これが、３つめのパターンにおける走査信号線１０１と画素電極１０７の重なり領域に介在する絶縁層の厚さと重なり領域の面積の関係である。

なお、図３６には、３つめのパターンの例として４面取りの場合の１つの領域８１１を挙げているが、４面取りの場合、残りの領域８１２〜８１４も、同様の関係（特徴）を持つ。また、４面取りの場合に限らず、図３２に示した６面取りの場合における領域８２１，８２３，８２４，８２６、図３３に示した１５面取りの場合における領域８３１，８３３，８３４，８３６，８４０，８４２，８４３，８４５も、同様の関係（特徴）を持つことはもちろんである。

最後に、４つめのパターンを説明する。４つめのパターンは、導電膜や絶縁膜の膜厚の分布が、図３３に示した領域８３８のようになるパターンである。この４つめのパターンの特徴について、図３７を用いて説明する。

図３７は、４つめのパターンの膜厚分布および特定の３箇所の選択例を説明するための模式図である。

導電膜の膜厚分布の４つめのパターンを説明するにあたっては、図３７に示すように、１５面取りの場合におけるマザーガラス８の１つの領域８３８を例に挙げる。図３７において、１０１_１，１０１_２は、表示領域の最外に配置されている走査信号線を示しており、１０２_１，１０２_２は、表示領域の最外に配置されている映像信号線を示している。つまり、この２本の走査信号線１０１_１，１０１_２と、２本の映像信号線１０２_１，１０２_２に囲まれた領域が、本発明でいうところの表示領域となる。そして、この表示領域には、表示領域の中央部に配置された走査信号線１０１_３、同じく表示領域の中央部に走査信号線１０１_３と交差するように配置された映像信号線１０２_３のほか、図示していない複数本の走査信号線および複数本の映像信号線が配置されている。

そして、４つめのパターンでは、図３７に示すように、領域８３８の表示領域の中心、すなわち走査信号線１０１_３と映像信号線１０２_３が交差する点を点Ｃ１、前記映像信号線１０２_３と、表示領域の一方の最外側に配置される走査信号線１０１_２とが交差する点を点Ｃ２とする。また、前記走査信号線１０１_２と、表示領域の一方の最外側に配置される映像信号線１０２_１とが交差する点を点Ｃ３とする。

４つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線（第１の導電膜）の厚さは、点Ｃ１の厚さがもっとも厚く、点Ｃ２の厚さが次に厚く、点Ｃ３の厚さがもっとも薄い。そのため、点Ｃ１での走査信号線１０１_３の厚さをＧＬＤ１、点Ｃ２での走査信号線１０１_２の厚さをＧＬＤ２、点Ｃ３での走査信号線１０１_２の厚さをＧＬＤ３とし、点Ｃ１での走査信号線１０１_３の幅をＧＬＷ１、点Ｃ２での走査信号線１０１_２の幅をＧＬＷ２、点Ｃ３での走査信号線１０１_２の幅をＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係になる。これが、４つめのパターンにおける走査信号線１０１の厚さと幅の関係である。

４つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の第１絶縁層１０３の厚さは、点Ｃ１での厚さがもっとも厚く、点Ｃ２での厚さが次に厚く、点Ｃ３での厚さがもっとも薄い。そのため、点Ｃ１での第１絶縁層１０３の厚さをＧＩＤ１、点Ｃ２での第１絶縁層１０３の厚さをＧＩＤ２、点Ｃ３での第１絶縁層１０３の厚さをＧＩＤ３とし、点Ｃ１の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ１およびＬ１、点Ｃ２の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ２およびＬ２、点Ｃ３の近傍にあるTFT素子のチャネル幅およびチャネル長をＷ３およびＬ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係になる。これが、４つめのパターンにおける第１絶縁層の厚さとTFT素子のＷ／Ｌの関係である。

４つめのパターンにおいて、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線１０１と映像信号線１０２の交差領域に介在する第１絶縁層１０３の厚さは、点Ｃ１での厚さがもっとも厚く、点Ｃ２での厚さが次に厚く、点Ｃ３での厚さがもっとも薄い。そのため、点Ｃ１での第１絶縁層１０３の厚さをＧＩＤ１、点Ｃ２での第１絶縁層１０３の厚さをＧＩＤ２、点Ｃ３での第１絶縁層１０３の厚さをＧＩＤ３とし、点Ｃ１での走査信号線１０１_３と映像信号線１０２_３の交差領域の面積を（ＧＬＤ１×ＧＤＷ１）、点Ｃ２での走査信号線１０１_２と映像信号線１０２_３の交差領域の面積を（ＧＬＤ２×ＧＤＷ２）、点Ｃ３での走査信号線１０１_２と映像信号線１０２_１の交差領域の面積を（ＧＬＤ３×ＧＤＷ３）とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、（ＧＬＤ１×ＧＤＷ１）＞（ＧＬＤ２×ＧＤＷ２）＞（ＧＬＤ３×ＧＤＷ３）の関係になる。これが、４つめのパターンにおける第１絶縁層１０３の厚さと、走査信号線１０１と映像信号線１０２の交差領域の面積の関係である。

４つめのパターンでは、点Ｃ１，点Ｃ２，点Ｃ３の映像信号線１０２の厚さは、点Ｃ１での厚さがもっとも厚く、点Ｃ２での厚さが次に厚く、点Ｃ３での厚さがもっとも薄い。そのため、点Ｃ１の近傍での交差領域外の映像信号線１０２_３の厚さをＤＬＤ１、点Ｃ２の近傍での交差領域外の映像信号線１０２_３の厚さをＤＬＤ２、点Ｃ３の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＤ３とし、点Ｃ１の近傍での交差領域外の映像信号線１０２_３の厚さをＤＬＷ１、点Ｃ２の近傍での交差領域外の映像信号線１０２_３の厚さをＤＬＷ２、点Ｃ３の近傍での交差領域外の映像信号線１０２_１の厚さをＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係になる。これが、４つめのパターンにおける走査信号線と映像信号線の交差領域外の映像信号線の厚さと幅の関係である。

４つめのパターンでは、点Ｃ１，点Ｃ２，点Ｃ３の走査信号線１０１と画素電極１０７の重なり領域に介在する絶縁層の厚さ、たとえば、第１絶縁層１０３および第２絶縁層１０６の厚さの合計は、点Ｃ１の近傍における厚さがもっとも厚く、点Ｃ２の近傍における厚さが次に厚く、点Ｃ３の近傍における厚さがもっとも薄い。そのため、点Ｃ１の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ１、点Ｃ２の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ２、点Ｃ３の近傍での走査信号線と画素電極の間に介在する絶縁層の厚さをＩＤ３とし、点Ｃ１の近傍での走査信号線と画素電極の重なり面積をＳＧＳ１、点Ｃ２の近傍での走査信号線と画素電極の重なり面積をＳＧＳ２、点Ｃ３の近傍での走査信号線と画素電極の重なり面積をＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係になる。これが、４つめのパターンにおける走査信号線と画素電極の重なり領域に介在する絶縁層の厚さと重なり領域の面積の関係である。

なお、図３７には、４つめのパターンの例として１５面取りの場合の１つの領域８３８を挙げているが、１５面取りに限らず、たとえば、３面×３面の９面取りの場合の中央の領域でも、同様の関係（特徴）を持つことはもちろんである。

なお、実施例２で説明したような関係を有する表示パネルは、実施例１で説明した方法と同様の方法で製造することができる。

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。

たとえば、前記実施例では、液晶表示装置を例に挙げ、液晶表示パネルのTFT基板１の構成について説明したが、本発明は、液晶表示装置に限らず、他の表示装置に適用することも可能である。つまり、図２乃至図５に示したようなTFT基板１と同等の構成であり、かつ同様の動作原理で映像や画像を表示する表示パネルを有する表示装置であれば、本発明を適用することで、画質むらの少ない表示装置を、低コストで製造することができる。そのような表示装置としては、たとえば、PDP(Plasma Display Panel)を有する表示装置や、有機EL(Electro Lluminescence)パネルを有する表示装置がある。

液晶表示装置の一構成例を示す分解斜視図である。液晶表示装置のTFT基板の概略構成を示す模式平面図である。 TFT基板上の１画素の構成例を示す模式平面図である。図３のＡ−Ａ’線における模式断面図である。図３のＢ−Ｂ’線における模式断面図である。 TFT基板上の任意の２画素の選択例を示す模式平面図である。図６のＣ−Ｃ’線における模式断面図であり、走査信号線の形成に用いる導体膜を成膜した直後の断面図である。図７の画素ＰＸ１の部分と画素ＰＸ２の部分を取り出して並べた模式断面図である。図８の画素ＰＸ１の部分と画素ＰＸ２の部分の導電膜をエッチングして走査信号線を形成する場合の特徴を説明する模式断面図である。映像信号線およびソース電極の形成に用いる導電膜を成膜した直後の模式断面図である。図１０の画素ＰＸ１の部分と画素ＰＸ２の部分を取り出して並べた模式断面図である。図１１の画素ＰＸ１の部分と画素ＰＸ２の部分の導電膜をエッチングして映像信号線およびソース電極を形成する場合の特徴を説明する模式平面図である。図１２のＥ−Ｅ’線における模式断面図およびＦ−Ｆ’線における模式断面図を横に並べた図である。、図１２のＧ−Ｇ’線における模式断面図およびＨ−Ｈ’線における模式断面図を縦に並べた図である。画素電極の形成に導電膜を成膜した直後の模式断面図である。図１５の画素ＰＸ１の部分と画素ＰＸ２の部分を取り出して並べた模式断面図である。図１６の画素ＰＸ１の部分と画素ＰＸ２の部分の導電膜をエッチングして画素電極を形成する場合の特徴を説明する模式平面図である。図１７のＪ−Ｊ’線における模式断面図およびＫ−Ｋ’線における模式断面図を横に並べた図である。走査信号線および映像信号線の時定数の測定方法を説明するための模式図である。 TFT基板上の任意の２画素の他の選択例を示す模式平面図である。 TFT基板上の任意の２画素の他の選択例を示す模式平面図である。 TFT基板上の任意の２画素の他の選択例を示す模式平面図である。実施例１のTFT基板の製造工程のうちの走査信号線を形成する工程から第１絶縁層を形成する工程までの手順の一例を示すフロー図である。実施例１のTFT基板の製造工程のうちの映像信号線を形成する工程の手順の一例を示すフロー図である。第２絶縁層を形成する工程から画素電極を形成する工程までの手順の一例を示すフロー図である。配線の幅の測定方法を補足する模式断面図である。配線の厚さの測定方法を補足する模式断面図である。エッチング量のばらつきの調べ方を説明するための模式平面図である。表示領域の対角に位置する２つの画素の走査信号線の幅のばらつきの一例を示す模式断面図である。１枚のマザーガラスから２枚のTFT基板を切り出す場合の導電膜の膜厚分布を示す模式図である。１枚のマザーガラスから４枚の基板を切り出す場合の導電膜の膜厚分布を示す模式図である。１枚のマザーガラスから６枚の基板を切り出す場合の導電膜の膜厚分布を示す模式図である。１枚のマザーガラスから１５枚の基板を切り出す場合の導電膜の膜厚分布を示す模式図である。１つめのパターンの膜厚分布および特定の３箇所の選択例を説明するための模式図である。２つめのパターンの膜厚分布および特定の３箇所の選択例を説明するための模式図である。３つめのパターンの膜厚分布および特定の３箇所の選択例を説明するための模式図である。４つめのパターンの膜厚分布および特定の３箇所の選択例を説明するための模式図である。

符号の説明

１…TFT基板
１００…ガラス基板
１０１，１０１_１，１０１_２，１０１_３…走査信号線
１０２，１０２_１，１０２_２，１０２_３…映像信号線
１０３…第１絶縁層
１０４…半導体層
１０５…ソース電極
１０６…第２絶縁層
１０７…画素電極
２…対向基板
３Ａ，３Ｂ…偏光板
４…バックライト
５…フレーム部材
６０１，６０２，６０３…導電膜
７…マザーガラス
ＴＨ…スルーホール
ＰＸ１…第１の画素
ＰＸ２…第２の画素
ＧＬＷ１，ＧＬＷ２…走査信号線の幅
ＧＬＤ１，ＧＬＤ２…走査信号線の厚さ
ＤＬＷ１，ＤＬＷ２…映像信号線の幅
ＧＩＤ１，ＧＩＤ２…第１絶縁膜の厚さ

Claims

複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、
前記表示パネル上の、ある箇所での前記第１の配線の厚さは、前記ある箇所とは別の箇所での前記第１の配線の厚さよりも薄く、
前記ある箇所での前記第１の配線の幅は、前記別の箇所での前記第１の配線の幅よりも広いことを特徴とする表示装置。
前記ある箇所での前記第１の配線の幅をＧＬＷ１、前記別の箇所での前記第１の配線の幅をＧＬＷ２とし、
前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第１の配線のエッチング量の誤差をσとしたときに、下記（式１）の関係を満たすことを特徴とする請求項１に記載の表示装置。
前記ある箇所での前記第１の配線の断面積と、前記別の箇所での前記第１の配線の断面積がほぼ等しいことを特徴とする請求項１または請求項２に記載の表示装置。
前記ある箇所での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ１およびＧＬＷ１とし、
前記別の箇所での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ２およびＧＬＷ２とし、
前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の対角方向の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第１の配線のエッチング量の最大誤差をσとしたときに、下記（式２）の関係を満たすことを特徴とする請求項３に記載の表示装置。
前記ある箇所の近傍での、１画素分の長さの前記第１の配線の両端の抵抗値と、前記別の箇所の近傍での、１画素分の長さの前記第１の配線の両端の抵抗値がほぼ等しいことを特徴とする請求項１乃至請求項４のいずれか１項に記載の表示装置。
前記ある箇所での前記第１の配線の幅をＧＬＷ１、前記別の箇所での前記第１の配線の幅をＧＬＷ２とし、
前記ある箇所の近傍での、１画素分の長さの前記第１の配線の両端の抵抗値をＧＬＲ１、前記別の箇所の近傍での、１画素分の長さの前記第１の配線の両端の抵抗値をＧＬＲ２とし、
前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の対角方向の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第１の配線のエッチング量の最大誤差をσとしたときに、下記（式３）の関係を満たすことを特徴とする請求項５に記載の表示装置。
複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、
前記表示パネルの、あるTFT素子のゲート絶縁膜の厚さは、前記あるTFT素子とは別のTFT素子のゲート絶縁膜の厚さよりも薄く、
前記あるTFT素子のチャネル幅をチャネル長で除した値は、前記別のTFT素子のチャネル幅をチャネル長で除した値よりも小さいことを特徴とする表示装置。
前記あるTFT素子の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域の面積は、前記別のTFT素子の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域の面積よりも狭いことを特徴とする請求項７に記載の表示装置。
前記あるTFT素子の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さは、前記別のTFT素子の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さよりも薄く、
前記あるTFT素子の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の幅は、前記別のTFT素子の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の幅よりも広いことを特徴とする請求項７または請求項８に記載の表示装置。
前記あるTFT素子の近傍での前記第１の配線の厚さは、前記別のTFT素子の近傍での前記第１の配線の厚さよりも薄く、
前記あるTFT素子の近傍での前記第１の配線の幅は、前記別のTFT素子の近傍での前記第１の配線の幅よりも広いことを特徴とする請求項７乃至請求項９のいずれか１項に記載の表示装置。
複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、
前記表示パネル上の、ある箇所での前記第２の配線の厚さは、前記ある箇所とは別の箇所での前記第２の配線の厚さよりも薄く、
前記ある箇所での前記第２の配線の幅は、前記別の箇所での前記第２の配線の幅よりも広いことを特徴とする表示装置。
前記ある箇所での前記第２の配線の幅をＤＬＷ１、前記別の箇所での前記第２の配線の幅をＤＬＷ２とし、
前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式４）の関係を満たすことを特徴とする請求項１１に記載の表示装置。
前記ある箇所での前記第２の配線の断面積と、前記別の箇所での前記第２の配線の断面積がほぼ等しいことを特徴とする請求項１１または請求項１２に記載の表示装置。
前記ある箇所での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ１およびＤＬＷ１とし、
前記別の箇所での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ２およびＤＬＷ２とし、
前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の対角方向の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式５）の関係を満たすことを特徴とする請求項１３に記載の表示装置。
前記ある箇所の近傍での、１画素分の長さの前記第２の配線の両端の抵抗値と、前記別の箇所の近傍での、１画素分の長さの前記第２の配線の両端の抵抗値がほぼ等しいことを特徴とする請求項１１乃至請求項１４のいずれか１項に記載の表示装置。
前記ある箇所での前記第２の配線の幅をＤＬＷ１、前記別の箇所での前記第２の配線の幅をＤＬＷ２とし、
前記ある箇所の近傍での、１画素分の長さの前記第２の配線の両端の抵抗値をＤＬＲ１、前記別の箇所の近傍での、１画素分の長さの前記第２の配線の両端の抵抗値をＤＬＲ２とし、
前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の対角方向の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第１の配線のエッチング量の最大誤差をσとしたときに、下記（式６）の関係を満たすことを特徴とする請求項１５に記載の表示装置。
複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、
前記表示パネル上の、ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さは、前記ある箇所とは別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さよりも薄く、
前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域の面積は、前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域の面積よりも狭いことを特徴とする表示装置。
前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に形成される配線容量と、前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に形成される配線容量がほぼ等しいことを特徴とする請求項１７に記載の表示装置。
前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さをＧＩＤ１、前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さをＧＩＤ２とし、
前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域の、前記第１の配線の幅および前記第２の幅をそれぞれＧＬＷ１およびＧＤＷ１とし、
前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域の、前記第１の配線の幅および前記第２の幅をそれぞれＧＬＷ２およびＧＤＷ２とし、
前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式７）の関係を満たすことを特徴とする請求項１８に記載の表示装置。
前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の、前記第１の配線と接する面と前記第２の配線と接する面を両端とする容量値と、
前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の、前記第１の配線と接する面と前記第２の配線と接する面を両端とする容量値がほぼ等しいことを特徴とする請求項１７乃至請求項１９のいずれか１項に記載の表示装置。
前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の、前記第１の配線と接する面と前記第２の配線と接する面を両端とする容量値をＣＧＤ１とし、
前記別の箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の、前記第１の配線と接する面と前記第２の配線と接する面を両端とする容量値をＣＧＤ２とし、
前記ある箇所での前記第１の配線と前記第２の配線が平面でみて交差する領域の、前記第２の配線の幅をＧＤＷ１とし、
前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式８）の関係を満たすことを特徴とする請求項２０に記載の表示装置。
前記ある箇所の前記第１の配線と前記第２の配線が平面でみて交差する領域の、前記第２の配線の厚さは、前記別の箇所の前記第１の配線と前記第２の配線が平面でみて交差する領域の、前記第２の配線の厚さよりも薄く、
前記ある箇所の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での、前記第２の配線の幅は、前記別の箇所であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での、前記第２の配線の幅よりも広いことを特徴とする請求項１７乃至請求項２１のいずれか１項に記載の表示装置。
前記ある箇所の近傍に配置されたTFT素子のゲート絶縁膜の厚さは、前記別の箇所の近傍に配置されたTFT素子のゲート絶縁膜の厚さよりも薄く、前記あるTFT素子のチャネル幅をチャネル長で除した値は、前記別のTFT素子のチャネル幅をチャネル長で除した値よりも小さいことを特徴とする請求項１７乃至請求項２２のいずれか１項に記載の表示装置。
前記ある箇所の近傍での前記第１の配線の厚さは、前記別の箇所の近傍での前記第１の配線の厚さよりも薄く、
前記ある箇所の近傍での前記第１の配線の幅は、前記別の箇所の近傍での前記第１の配線の幅よりも広いことを特徴とする請求項１７乃至請求項２３のいずれか１項に記載の表示装置。
複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、
前記表示パネル上の、ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さは、前記ある箇所とは別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さよりも薄く、
前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積は、前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積よりも狭いことを特徴とする表示装置。
前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積をＳＧＳ１とし、
前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積およびその周回長をそれぞれＳＧＳ２およびＳＧＬ２とし、
前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式９）の関係を満たすことを特徴とする請求項２５に記載の表示装置。
前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に形成される保持容量と、前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に形成される保持容量がほぼ等しいことを特徴とする請求項２５または請求項２６に記載の表示装置。
前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さをＩＤ１、前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さをＩＤ２とし、
前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積およびその周回長をそれぞれＳＧＳ１およびＳＧＬ１とし、
前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積をＳＧＳ２とし、
前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式１０）の関係を満たすことを特徴とする請求項２７に記載の表示装置。
前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の、前記第１の配線と接する面と前記画素電極と接する面を両端とする容量値と、
前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の、前記第１の配線と接する面と前記画素電極と接する面を両端とする容量値がほぼ等しいことを特徴とする請求項２５乃至請求項２８のいずれか１項に記載の表示装置。
前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の、前記第１の配線と接する面と前記画素電極と接する面を両端とする容量値をＣＧＳ１とし、
前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の、前記第１の配線と接する面と前記画素電極と接する面を両端とする容量値をＣＧＳ２とし、
前記ある箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積およびその周回長をそれぞれＳＧＳ１およびＳＧＬ１とし、
前記別の箇所での前記第１の配線と前記画素電極が平面でみて重なる領域の面積をＳＧＳ２とし、
前記表示パネルの対角の長さをＬ_sub、前記ある箇所と前記別の箇所の長さをＬ_１２、前記表示パネルの対角に位置する画素での前記第２の配線のエッチング量の誤差をσとしたときに、下記（式１１）の関係を満たすことを特徴とする請求項２９に記載の表示装置。
前記ある箇所の近傍に配置されたTFT素子のゲート絶縁膜の厚さは、前記別の箇所の近傍に配置されたTFT素子のゲート絶縁膜の厚さよりも薄く、前記あるTFT素子のチャネル幅をチャネル長で除した値は、前記別のTFT素子のチャネル幅をチャネル長で除した値よりも小さいことを特徴とする請求項２５乃至請求項３０のいずれか１項に記載の表示装置。
前記ある箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さは、前記別の箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さよりも薄く、
前記ある箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域の面積は、前記別の箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域の面積よりも狭いことを特徴とする請求項２５乃至請求項３１のいずれか１項に記載の表示装置。
前記ある箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域の前記第２の配線の厚さは、前記別の箇所の近傍での、前記第１の配線と前記第２の配線が平面でみて交差する領域の前記第２の配線の厚さよりも薄く、
前記ある箇所の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での、前記第２の配線の幅は、前記別の箇所の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の幅よりも広いことを特徴とする請求項２５乃至請求項３２のいずれか１項に記載の表示装置。
前記ある箇所での前記第１の配線の厚さは、前記別の箇所での前記第１の配線の厚さよりも薄く、
前記ある箇所での前記第１の配線の幅は、前記別の箇所での前記第１の配線の幅よりも広いことを特徴とする請求項２５乃至請求項３３のいずれか１項に記載の表示装置。
複数本の第１の配線と、絶縁膜を介して前記第１の配線と立体的に交差するよう配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有し、前記表示パネル上に四角形の表示領域を構成した表示装置であって、
前記表示領域の最外側に配置された２本の前記第１の配線のうちの一方の第１の配線の延在方向の中央部を点Ｃ１、該第１の配線と前記表示領域の最外側に配置された前記第２の配線と交差する箇所を点Ｃ２、該第２の配線と前記表示領域の最外側に配置された他方の第１の配線と交差する箇所を点Ｃ３としたときに、
前記点Ｃ１での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ１およびＧＬＷ１、前記点Ｃ２での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ２およびＧＬＷ２、前記点Ｃ３での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ３およびＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係であり、
前記点Ｃ１の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ１およびＷ１ならびにＬ１、前記点Ｃ２の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ２およびＷ２ならびにＬ２、前記点Ｃ３の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ３およびＷ３ならびにＬ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係であり、
前記点Ｃ１の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ１およびＳＧＤ１、前記点Ｃ２の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ２およびＳＧＤ２、前記点Ｃ３の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ３およびＳＧＤ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、ＳＧＤ１＞ＳＧＤ２＞ＳＧＤ３の関係であり、
前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ１およびＤＬＷ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ２およびＤＬＷ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ３およびＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係であり、
前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ１およびＳＧＳ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ２およびＳＧＳ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ３およびＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係であることを特徴とする表示装置。
複数本の第１の配線と、絶縁膜を介して前記第１の配線と立体的に交差するよう配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有し、前記表示パネル上に四角形の表示領域を構成した表示装置であって、
前記表示領域の最外側に配置された２本の前記第２の配線のうちの一方の第２の配線の延在方向の中央部を点Ｃ１、該第２の配線と前記表示領域の最外側に配置された前記第１の配線と交差する箇所を点Ｃ２、該第１の配線と前記表示領域の最外側に配置された他方の第２の配線と交差する箇所を点Ｃ３としたときに、
前記点Ｃ１での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ１およびＧＬＷ１、前記点Ｃ２での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ２およびＧＬＷ２、前記点Ｃ３での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ３およびＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係であり、
前記点Ｃ１の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ１およびＷ１ならびにＬ１、前記点Ｃ２の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ２およびＷ２ならびにＬ２、前記点Ｃ３の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ３およびＷ３ならびにＬ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係であり、
前記点Ｃ１の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ１およびＳＧＤ１、前記点Ｃ２の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ２およびＳＧＤ２、前記点Ｃ３の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ３およびＳＧＤ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、ＳＧＤ１＞ＳＧＤ２＞ＳＧＤ３の関係であり、
前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ１およびＤＬＷ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ２およびＤＬＷ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ３およびＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係であり、
前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ１およびＳＧＳ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ２およびＳＧＳ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ３およびＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係であることを特徴とする表示装置。
複数本の第１の配線と、絶縁膜を介して前記第１の配線と立体的に交差するよう配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有し、前記表示パネル上に四角形の表示領域を構成した表示装置であって、
前記表示領域の最外側に配置された２本の前記第１の配線のうちの一方の第１の配線が前記表示領域の最外側に配置された２本の前記第２の配線のうちの一方の第２の配線と交差する箇所を点Ｃ１、該第１の配線が前記表示領域の最外側に配置された前記第２の配線のうちの他方の前記第２の配線と交差する箇所を点Ｃ２、該第２の配線が前記表示領域の最外側に配置された前記第１の配線のうちの他方の前記第１の配線と交差する箇所を点Ｃ３としたときに、
前記点Ｃ１での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ１およびＧＬＷ１、前記点Ｃ２での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ２およびＧＬＷ２、前記点Ｃ３での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ３およびＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係であり、
前記点Ｃ１の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ１およびＷ１ならびにＬ１、前記点Ｃ２の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ２およびＷ２ならびにＬ２、前記点Ｃ３の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ３およびＷ３ならびにＬ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係であり、
前記点Ｃ１の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ１およびＳＧＤ１、前記点Ｃ２の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ２およびＳＧＤ２、前記点Ｃ３の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ３およびＳＧＤ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、ＳＧＤ１＞ＳＧＤ２＞ＳＧＤ３の関係であり、
前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ１およびＤＬＷ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ２およびＤＬＷ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ３およびＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係であり、
前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ１およびＳＧＳ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ２およびＳＧＳ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ３およびＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係であることを特徴とする表示装置。
複数本の第１の配線と、絶縁膜を介して前記第１の配線と立体的に交差するよう配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有し、前記表示パネル上に四角形の表示領域を構成した表示装置であって、
前記表示領域の中心部に配置された前記第１の配線が前記第２の配線と交差する箇所を点Ｃ１、該第１の配線が前記表示領域の最外側に配置された２本の前記第２の配線のうちの一方の第２の配線と交差する箇所を点Ｃ２、該第２の配線が前記表示領域の最外側に配置された前記第１の配線のうちの一方の前記第２の配線と交差する箇所を点Ｃ３としたときに、
前記点Ｃ１での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ１およびＧＬＷ１、前記点Ｃ２での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ２およびＧＬＷ２、前記点Ｃ３での前記第１の配線の厚さおよび幅をそれぞれＧＬＤ３およびＧＬＷ３とすると、ＧＬＤ１＞ＧＬＤ２＞ＧＬＤ３、かつ、ＧＬＷ１＜ＧＬＷ２＜ＧＬＷ３の関係であり、
前記点Ｃ１の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ１およびＷ１ならびにＬ１、前記点Ｃ２の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ２およびＷ２ならびにＬ２、前記点Ｃ３の近傍に配置されたTFT素子のゲート絶縁膜の厚さおよびチャネル幅ならびにチャネル長をそれぞれＧＩＤ３およびＷ３ならびにＬ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３の関係であり、
前記点Ｃ１の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ１およびＳＧＤ１、前記点Ｃ２の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ２およびＳＧＤ２、前記点Ｃ３の近傍での前記第１の配線と前記第２の配線が平面でみて交差する領域に介在する絶縁層の厚さおよび前記交差する領域の面積をそれぞれＧＩＤ３およびＳＧＤ３とすると、ＧＩＤ１＞ＧＩＤ２＞ＧＩＤ３、かつ、ＳＧＤ１＞ＳＧＤ２＞ＳＧＤ３の関係であり、
前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ１およびＤＬＷ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ２およびＤＬＷ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記第２の配線が平面でみて交差する領域の外側での前記第２の配線の厚さおよび幅をそれぞれＤＬＤ３およびＤＬＷ３とすると、ＤＬＤ１＞ＤＬＤ２＞ＤＬＤ３、かつ、ＤＬＷ１＜ＤＬＷ２＜ＤＬＷ３の関係であり、
前記点Ｃ１の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ１およびＳＧＳ１、前記点Ｃ２の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ２およびＳＧＳ２、前記点Ｃ３の近傍であり、かつ、前記第１の配線と前記画素電極が平面でみて重なる領域に介在する絶縁層の厚さおよび前記重なる領域の面積をそれぞれＩＤ３およびＳＧＳ３とすると、ＩＤ１＞ＩＤ２＞ＩＤ３、かつ、ＳＧＳ１＞ＳＧＳ２＞ＳＧＳ３の関係であることを特徴とする表示装置。
前記表示パネルは、一対の基板で液晶材料を挟持した液晶表示パネルであることを特徴とする請求項１乃至請求項３８のいずれか１項に記載の表示装置。
前記第１の配線は前記TFT素子のゲートに接続された走査信号線であり、前記第２の配線は前記TFT素子のドレインに接続された映像信号線であることを特徴とする請求項３９に記載の表示装置。