[go: up one dir, main page]

JP2007294632A - Inspection apparatus - Google Patents

Inspection apparatus Download PDF

Info

Publication number
JP2007294632A
JP2007294632A JP2006120099A JP2006120099A JP2007294632A JP 2007294632 A JP2007294632 A JP 2007294632A JP 2006120099 A JP2006120099 A JP 2006120099A JP 2006120099 A JP2006120099 A JP 2006120099A JP 2007294632 A JP2007294632 A JP 2007294632A
Authority
JP
Japan
Prior art keywords
wafer
inspection
substrate
flow path
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006120099A
Other languages
Japanese (ja)
Inventor
Shinichi Oki
伸一 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006120099A priority Critical patent/JP2007294632A/en
Publication of JP2007294632A publication Critical patent/JP2007294632A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To surely and stably obtain contact between an inspection terminal of an inspection substrate and an inspection electrode of a semiconductor wafer without increasing contact resistance between them, even when the arrangement number of inspection electrodes is increased in an inspection apparatus for collectively executing inspections at a wafer level. <P>SOLUTION: A wafer tray 11 is provided with a first passage 11b for allowing a fluid to flow into a recess 11a and a first valve 16 capable of opening/closing the first passage 11b. Air is allowed to flow into a closed space 40 comprising the recess 11a and a flexible sheet 12 on the wafer tray 11 through the first valve 16 and the first passage 11b, and the closed space 40 is turned to a pressurized state with pressure higher than atmospheric pressure, so that respective inspection electrodes of a plurality of semiconductor integrated circuit elements in a semiconductor wafer 50 are electrically connected to respective inspection terminals of the inspection substrate 20. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体ウェハに形成されている複数の半導体集積回路素子に対する検査をウェハ状態で一括に行なう検査用装置に関する。   The present invention relates to an inspection apparatus that collectively inspects a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer in a wafer state.

近年、半導体集積回路装置(以下、半導体装置と称する。)を搭載した電子機器の小型化及び低価格化の進歩はめざましく、これに伴って、半導体装置に対する小型化及び低価格化の要求がますます強くなっている。   In recent years, electronic devices equipped with semiconductor integrated circuit devices (hereinafter referred to as “semiconductor devices”) have made remarkable progress in downsizing and cost reduction. Accordingly, there is a demand for downsizing and cost reduction of semiconductor devices. It is getting stronger.

通常、半導体装置は、半導体素子が形成されたチップ(半導体チップ)とリードフレームとがボンディングワイヤによって電気的に接続され、接続された半導体チップ及びリードフレームは樹脂又はセラミクスにより封止された状態で供給され、その後、プリント基板に実装される。しかしながら、近年は、電子機器の小型化の要求により、半導体ウェハから切り出されたままの半導体チップ、いわゆるベアチップを回路基板に直接に実装する方法が開発されており、この新たな実装方法に対応するため、品質が保証されたベアチップを低価格で供給することが望まれている。   Usually, in a semiconductor device, a chip (semiconductor chip) on which a semiconductor element is formed and a lead frame are electrically connected by a bonding wire, and the connected semiconductor chip and the lead frame are sealed with resin or ceramics. Then, it is mounted on a printed circuit board. However, in recent years, due to the demand for downsizing of electronic devices, a method of directly mounting a semiconductor chip that has been cut out from a semiconductor wafer, a so-called bare chip, on a circuit board has been developed, and this new mounting method is supported. Therefore, it is desired to supply bare chips with guaranteed quality at a low price.

ベアチップの品質を保証するには、半導体ウェハに形成されている複数の半導体素子に対してウェハレベルでバーンイン等の検査を行なう必要がある。ところが、半導体ウェハに形成された複数の半導体素子に対して1個ずつ又は数個ずつ何度にも分けて検査を行なうことは多くの時間を要するため、時間的にもコスト的にも現実的ではない。そこで、半導体ウェハ上のすべての半導体素子に対してウェハレベルで一括にバーンイン等の検査を行なうことが要求されている。   In order to guarantee the quality of the bare chip, it is necessary to inspect a plurality of semiconductor elements formed on the semiconductor wafer such as burn-in at the wafer level. However, since it takes a lot of time to inspect a plurality of semiconductor elements formed on a semiconductor wafer one by one or several times many times, it is realistic in terms of time and cost. is not. Therefore, it is required to perform an inspection such as burn-in on all the semiconductor elements on the semiconductor wafer at the wafer level.

半導体ウェハのウェハレベルで複数の半導体素子に対して一括に検査を行なうには、半導体ウェハ上に形成されている複数の半導体素子に設けられた複数の検査用電極に電源電圧や信号を同時に印加して、これら複数の半導体素子を同時に動作させる必要がある。従って、非常に多くの、通常数千個以上の検査用端子を持つ検査用基板を用意する必要があり、従来のニードル型のプローブを持つ検査用基板では、ピンの個数の点からも、価格の点からも対応することができない。   In order to perform a batch inspection on a plurality of semiconductor elements at the wafer level of a semiconductor wafer, a power supply voltage and a signal are simultaneously applied to a plurality of inspection electrodes provided on the plurality of semiconductor elements formed on the semiconductor wafer. Thus, it is necessary to operate these semiconductor elements simultaneously. Therefore, it is necessary to prepare a very large number of inspection substrates having usually several thousand or more inspection terminals, and the conventional inspection substrate having a needle-type probe has a low price in terms of the number of pins. It is not possible to cope with this point.

そこで、半導体ウェハ上の複数の半導体素子に設けられた複数の検査用電極に、バンプからなる複数の検査用端子を同時にコンタクトさせることができるウェハ一括検査装置に用いる検査用基板が提案されている。一例として、ウェハ状態で一括して同時にバーンインを行なえる従来のウェハカセットを図面を用いて説明する(例えば、特許文献1及び非特許文献1を参照。)。   In view of this, an inspection substrate for use in a wafer batch inspection apparatus has been proposed in which a plurality of inspection terminals formed of bumps can be simultaneously contacted with a plurality of inspection electrodes provided on a plurality of semiconductor elements on a semiconductor wafer. . As an example, a conventional wafer cassette capable of performing burn-in simultaneously in a wafer state will be described with reference to the drawings (for example, see Patent Document 1 and Non-Patent Document 1).

以下、従来の検査用基板について、図6の断面図を参照しながら説明する。図6は従来の検査用基板を用いたウェハ一括検査装置の断面構成を示している。   Hereinafter, a conventional inspection substrate will be described with reference to a cross-sectional view of FIG. FIG. 6 shows a cross-sectional structure of a wafer batch inspection apparatus using a conventional inspection substrate.

図6に示すように、ウェハトレイ111の上には、複数の半導体素子がチップ形成領域ごとに形成された半導体ウェハ112が保持されており、半導体ウェハ112の主面(上面)の上には各半導体素子と電気的に接続された複数の検査用電極(図示せず)が形成されている。   As shown in FIG. 6, a semiconductor wafer 112 in which a plurality of semiconductor elements are formed for each chip formation region is held on a wafer tray 111, and each main surface (upper surface) of the semiconductor wafer 112 is placed on each main surface (upper surface). A plurality of inspection electrodes (not shown) electrically connected to the semiconductor element are formed.

ウェハトレイ111の上面の周縁部には、ウェハ保持領域を囲むように断面リップ状の弾性体からなる環状のシール部材114が設けられている。ウェハトレイ111におけるシール部材114とウェハ保持領域との間には、環状の減圧用凹状溝115が形成されている。ウェハトレイ111の一側部には、減圧用凹状溝115との流路を開閉する流路開閉バルブ116が設けられており、流路開閉バルブ116には真空ポンプ(図示せず)等の減圧手段が接続される。   An annular seal member 114 made of an elastic body having a lip cross section is provided at the peripheral edge of the upper surface of the wafer tray 111 so as to surround the wafer holding region. An annular decompression concave groove 115 is formed between the seal member 114 and the wafer holding region in the wafer tray 111. On one side of the wafer tray 111, a flow path opening / closing valve 116 for opening and closing the flow path with the pressure reducing concave groove 115 is provided. The flow path opening / closing valve 116 includes a pressure reducing means such as a vacuum pump (not shown). Is connected.

検査用基板120は、ウェハトレイ111に保持された半導体ウェハ112を挟み込むようにウェハトレイ111と対向して配置される。検査用基板120における半導体ウェハ112との対向面上に形成された複数の検査用端子(図示せず)が、半導体ウェハ112のそれぞれ対応する検査用電極と圧着されて、各半導体素子の電気的特性を一括に検査することができる。   The inspection substrate 120 is arranged to face the wafer tray 111 so as to sandwich the semiconductor wafer 112 held on the wafer tray 111. A plurality of inspection terminals (not shown) formed on the surface of the inspection substrate 120 facing the semiconductor wafer 112 are pressure-bonded to the corresponding inspection electrodes of the semiconductor wafer 112 to electrically connect each semiconductor element. The characteristics can be inspected collectively.

続いて、検査用基板120の検査用端子を半導体ウェハ112の検査用電極に圧着する方法を説明する。   Next, a method for crimping the inspection terminal of the inspection substrate 120 to the inspection electrode of the semiconductor wafer 112 will be described.

まず、ウェハトレイ111に半導体ウェハ112の素子形成面を上にして保持し、検査用基板120の各検査用端子を半導体ウェハ112の各検査用電極と対向させた状態で、ウェハトレイ111と検査用基板120とを互いに接近させて、ウェハトレイ111、環状のシール部材114、検査用基板120及び減圧用凹状溝115からなる密閉空間117を形成する。   First, the wafer tray 111 and the inspection substrate are held in the state where the element forming surface of the semiconductor wafer 112 is held on the wafer tray 111 and each inspection terminal of the inspection substrate 120 is opposed to each inspection electrode of the semiconductor wafer 112. 120 are brought close to each other to form a sealed space 117 including the wafer tray 111, the annular seal member 114, the inspection substrate 120, and the pressure-reducing concave groove 115.

次に、流路開閉バルブ116と接続された真空ポンプ等の減圧手段を駆動して密閉空間117を減圧状態にする。密閉空間117を減圧することにより、検査用基板120の表面側と裏面側との間には圧力差を生じ、検査用基板120がウェハトレイ111に押圧される力(大気圧)が加えられる。この押圧される力により、環状のシール部材114の断面形状が弓状に弾性変形するため、検査用基板120とウェハトレイ111とが一層接近して、検査用基板120の検査用端子と半導体ウェハ112の検査用電極とが接触する。
特開平7−231019号公報 日経マイクロデバイス(1997年7月号129ページ)
Next, decompression means such as a vacuum pump connected to the flow path opening / closing valve 116 is driven to bring the sealed space 117 into a decompressed state. By reducing the pressure in the sealed space 117, a pressure difference is generated between the front surface side and the back surface side of the inspection substrate 120, and a force (atmospheric pressure) that presses the inspection substrate 120 against the wafer tray 111 is applied. Due to this pressing force, the cross-sectional shape of the annular seal member 114 is elastically deformed into an arcuate shape, so that the inspection substrate 120 and the wafer tray 111 come closer to each other, and the inspection terminal of the inspection substrate 120 and the semiconductor wafer 112 Contact with the inspection electrode.
Japanese Patent Laid-Open No. 7-231019 Nikkei Microdevice (July 1997, page 129)

しかしながら、前記従来の検査用装置は、検査用基板120の半導体ウェハ112を押圧する力に大気圧を利用する減圧法を用いているため、大気圧(1気圧)以上には押圧する力を高くすることができない。このため、半導体ウェハ112の検査用電極の配置数が増えるに従って、検査用基板120における検査用端子の半導体ウェハ112の検査用電極と圧着する1個当たりの力が小さくなる。その結果、検査用基板120の検査用端子と半導体ウェハ112の検査用電極113との接触抵抗が増大して、両者に安定したコンタクトを得られないという問題がある。   However, since the conventional inspection apparatus uses a depressurization method that uses atmospheric pressure as a force for pressing the semiconductor wafer 112 of the inspection substrate 120, the force for pressing above the atmospheric pressure (1 atm) is increased. Can not do it. For this reason, as the number of inspection electrodes arranged on the semiconductor wafer 112 increases, the force per one of the inspection terminals on the inspection substrate 120 that is crimped to the inspection electrode of the semiconductor wafer 112 decreases. As a result, there is a problem that the contact resistance between the inspection terminal of the inspection substrate 120 and the inspection electrode 113 of the semiconductor wafer 112 increases, and a stable contact cannot be obtained with both.

本発明は、前記従来の問題を解決し、ウェハレベルで一括に検査する検査用装置において、検査用電極の配置数が増えたとしても、検査用基板の検査用端子と半導体ウェハの検査用電極との接触抵抗が増大することなく確実に且つ安定したコンタクトを得られるようにすることを目的とする。   The present invention solves the above-described conventional problems, and in an inspection apparatus that performs inspection at a wafer level, even if the number of inspection electrodes increases, the inspection terminals of the inspection substrate and the inspection electrodes of the semiconductor wafer An object is to obtain a reliable and stable contact without increasing the contact resistance.

前記の目的を達成するため、本発明は、検査用装置を、ウェハトレイにおけるウェハ保持領域の下側に形成された密閉空間を陽圧とすることにより、1気圧以上の押圧する力を生成可能とする構成とする。   In order to achieve the above-described object, the present invention can generate a pressing force of 1 atm or more by using an inspection apparatus with a positive pressure in a sealed space formed below the wafer holding region in the wafer tray. The configuration is as follows.

具体的に、本発明に係る検査用装置は、半導体ウェハの主面上に形成され、それぞれが電極を有する複数の半導体集積回路素子の各電極に電圧を印加して、複数の半導体集積回路素子の電気的特性をウェハレベルで一括に検査するための検査用装置を対象とし、半導体ウェハの主面と反対側の面を保持する伸縮性を有するシート材からなるウェハ保持シートと、ウェハ保持シートを周縁部で保持し、ウェハ保持シートにおける半導体ウェハの保持領域の下側に形成された凹部を有するウェハトレイと、ウェハ保持シートに保持された前記半導体ウェハの主面と対向し、複数の半導体集積回路素子の各電極と対応する位置にそれぞれバンプ端子を有する検査用基板と、検査用基板におけるバンプ端子と反対側の面を固持する剛性基板と、ウェハトレイと剛性基板とを圧着することにより、半導体ウェハの主面と検査用基板とを圧着する圧着手段とを備え、ウェハトレイには、凹部に流体を流通させる第1の流路と、該第1の流路を開閉可能とする第1のバルブとが設けられており、ウェハトレイの凹部とウェハ保持シートとからなる第1の密閉空間に第1のバルブ及び第1の流路を介して流体が流入されて、第1の密閉空間が大気圧よりも高い加圧状態とされることにより、半導体ウェハにおける複数の半導体集積回路素子の各電極と検査用基板の各バンプ端子とが電気的に接続されることを特徴とする。   Specifically, an inspection apparatus according to the present invention is formed on a main surface of a semiconductor wafer and applies a voltage to each electrode of a plurality of semiconductor integrated circuit elements each having an electrode, thereby A wafer holding sheet made of a stretchable sheet material for holding a surface opposite to the main surface of a semiconductor wafer, and a wafer holding sheet, intended for an inspection apparatus for collectively inspecting the electrical characteristics of a semiconductor wafer at a wafer level A wafer tray having a recess formed on the lower side of the holding area of the semiconductor wafer in the wafer holding sheet and a main surface of the semiconductor wafer held on the wafer holding sheet, and a plurality of semiconductor integrated An inspection substrate having bump terminals at positions corresponding to the respective electrodes of the circuit element, a rigid substrate that holds a surface of the inspection substrate opposite to the bump terminals, and a wafer A crimping means for crimping the main surface of the semiconductor wafer and the substrate for inspection by crimping the lay and the rigid substrate is provided, and the wafer tray has a first flow path for circulating fluid in the recess, and the first And a first valve that can open and close the first flow path, and fluid is passed through the first valve and the first flow path into the first sealed space formed by the recess of the wafer tray and the wafer holding sheet. By flowing in, the first sealed space is brought into a pressurized state higher than atmospheric pressure, so that each electrode of a plurality of semiconductor integrated circuit elements in the semiconductor wafer and each bump terminal of the inspection substrate are electrically connected. It is characterized by being.

本発明の検査用装置によると、伸縮性を有するウェハ保持シートと、該ウェハ保持シートを周縁部で保持し、半導体ウェハの保持領域の下側に形成された凹部を有するウェハトレイとを備えているため、該凹部とウェハ保持シートとからなる第1の密閉空間を陽圧とすることにより、半導体ウェハにおける複数の半導体集積回路素子の各電極と検査用基板の各バンプ端子とを1気圧以上の力で圧着することができる。これにより、半導体ウェハに設けられる検査用電極の数が増えたとしても、半導体ウェハの電極と検査用基板のバンプ端子との接触抵抗が増大することがなく、安定したコンタクトを得られるので、信頼性が高い検査用装置を実現できる。   According to the inspection apparatus of the present invention, there is provided a wafer holding sheet having elasticity, and a wafer tray that holds the wafer holding sheet at a peripheral portion and has a recess formed below the holding area of the semiconductor wafer. Therefore, by setting the first sealed space composed of the concave portion and the wafer holding sheet to a positive pressure, each electrode of the plurality of semiconductor integrated circuit elements and each bump terminal of the inspection substrate in the semiconductor wafer are set to 1 atm or more. Can be crimped with force. As a result, even if the number of inspection electrodes provided on the semiconductor wafer increases, the contact resistance between the electrodes of the semiconductor wafer and the bump terminals of the inspection substrate does not increase, and a stable contact can be obtained. It is possible to realize an inspection device with high performance.

本発明の検査用装置において、圧着手段は、ウェハトレイと剛性基板との両側部を保持する保持金具であることが好ましい。   In the inspection apparatus according to the present invention, it is preferable that the crimping means is a holding fitting for holding both side portions of the wafer tray and the rigid substrate.

また、本発明の検査用装置は、ウェハトレイと剛性基板との間であって、ウェハトレイにおける凹部を囲む第1のシールリングと、該第1のシールリングの外側に間隔をおいて囲む第2のシールリングとをさらに備え、ウェハトレイには、該ウェハトレイ、剛性基板、第1のシールリング及び第2のシールリングからなる第2の密閉空間に流体を流通させる第2の流路と、該第2の流路を開閉可能とする第2のバルブとが設けられており、圧着手段は、流体が第2の密閉空間から第2の流路及び第2のバルブを介して排出された減圧状態にある第2の密閉空間であることが好ましい。   The inspection apparatus according to the present invention includes a first seal ring between the wafer tray and the rigid substrate, surrounding the concave portion of the wafer tray, and a second seal ring surrounding the first seal ring with a space therebetween. A seal ring, the wafer tray having a second flow path for allowing fluid to flow through the second sealed space including the wafer tray, the rigid substrate, the first seal ring, and the second seal ring; And a second valve that can open and close the flow path, and the pressure-bonding means is in a reduced pressure state in which the fluid is discharged from the second sealed space through the second flow path and the second valve. A certain second sealed space is preferable.

この場合に、環状の第1のシールリングと第2のシールリングとに挟まれた領域の面積と減圧値の絶対値との積は、ウェハトレイの凹部の開口面積と陽圧値との積よりも大きいことが好ましい。   In this case, the product of the area of the region sandwiched between the annular first seal ring and the second seal ring and the absolute value of the reduced pressure value is the product of the opening area of the recess of the wafer tray and the positive pressure value. Is also preferably large.

このようにすると、減圧状態にある第2の密閉空間が、半導体ウェハと検査用基板との圧着手段して確実に機能する。   In this way, the second sealed space in a decompressed state functions reliably as a pressure bonding means between the semiconductor wafer and the inspection substrate.

また、本発明の検査用装置は、ウェハトレイと剛性基板との間であって、ウェハトレイの凹部の周囲に配置されるシール部材をさらに備え、剛性基板には、ウェハ保持シート、検査用基板及びシール部材からなる第3の密閉空間に流体を流通させる第3の流路と、該第3の流路を開閉可能とする第3のバルブとが設けられており、第3の密閉空間から第3の流路及び第3のバルブを介して流体が排出されて、第3の密閉空間が減圧状態とされることにより、半導体ウェハと検査用基板とが押圧されることが好ましい。   The inspection apparatus of the present invention further includes a seal member disposed between the wafer tray and the rigid substrate and around the recess of the wafer tray. The rigid substrate includes a wafer holding sheet, an inspection substrate, and a seal. A third flow path for allowing a fluid to flow through a third sealed space made of a member and a third valve that can open and close the third flow path are provided. It is preferable that the semiconductor wafer and the inspection substrate are pressed by discharging the fluid through the first flow path and the third valve and reducing the pressure in the third sealed space.

このように、ウェハ保持シート、検査用基板及びシール部材からなる第3の密閉空間が減圧状態とされることにより、半導体ウェハと検査用基板とが陰圧(大気圧)によりさらに押圧されるため、半導体ウェハの電極と検査用基板のバンプ端子とに対して、より安定したコンタクトを得ることができる。   As described above, since the third sealed space including the wafer holding sheet, the inspection substrate, and the sealing member is in a reduced pressure state, the semiconductor wafer and the inspection substrate are further pressed by the negative pressure (atmospheric pressure). A more stable contact can be obtained with respect to the electrode of the semiconductor wafer and the bump terminal of the inspection substrate.

本発明の検査用装置は、ウェハ保持シートを固持する環状の剛性部材をさらに備え、シール部材は、剛性部材に設けられていることが好ましい。   The inspection apparatus of the present invention further includes an annular rigid member that holds the wafer holding sheet, and the seal member is preferably provided on the rigid member.

本発明の検査用装置によると、ウェハトレイにおけるウェハ保持領域の下側に形成された密閉空間を陽圧とすることにより、検査用基板の複数のバンプ端子(検査用端子)と半導体ウェハに形成された複数の電極とを1気圧以上の押圧する力で圧着できるため、信頼性が高い検査用装置を実現できる。   According to the inspection apparatus of the present invention, a positive pressure is applied to the sealed space formed below the wafer holding area in the wafer tray, so that the plurality of bump terminals (inspection terminals) of the inspection substrate and the semiconductor wafer are formed. In addition, since a plurality of electrodes can be pressure-bonded with a pressing force of 1 atm or more, a highly reliable inspection apparatus can be realized.

(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
(First embodiment)
A first embodiment of the present invention will be described with reference to the drawings.

図1(a)及び図1(b)は本発明の第1の実施形態に係る検査用装置の断面構造を示している。図1(a)及び図1(b)に示すように、第1の実施形態に係る検査用装置は、例えば金属(合金)よりなり、ウェハ保持領域の下側に凹部11aを有するウェハトレイ11と、該ウェハトレイ11の上面に凹部11aを覆うように貼られた伸縮性を有するウェハ保持シートであるフレキシブルシート12と、該フレキシブルシート12におけるウェハトレイ11の凹部11aの上側に配置され、半導体ウェハ50の素子形成面と対向して圧着される検査用基板20と、該検査用基板20のウェハトレイ11と反対側の面を固持する剛性基板21とから構成されている。   FIG. 1A and FIG. 1B show a cross-sectional structure of an inspection apparatus according to the first embodiment of the present invention. As shown in FIGS. 1A and 1B, the inspection apparatus according to the first embodiment is made of, for example, a metal (alloy) and includes a wafer tray 11 having a recess 11a below the wafer holding region. A flexible sheet 12 that is a stretchable wafer holding sheet that is pasted on the upper surface of the wafer tray 11 so as to cover the recess 11a; and the upper side of the recess 11a of the wafer tray 11 in the flexible sheet 12; The inspection substrate 20 is pressure-bonded to face the element formation surface, and a rigid substrate 21 that holds the surface of the inspection substrate 20 opposite to the wafer tray 11.

図1(a)に示すように、ウェハトレイ11には、凹部11aから側面に通じる第1の流路11bが形成されており、第1の流路11bの外側の開口部には、該第1の流路11bを開閉する第1のバルブ16が設けられている。また、ウェハトレイ11及び剛性基板21の各側部には、保持金具用溝11c、21aがそれぞれ形成されている。図1(b)に示すように、検査用基板20と半導体ウェハ50とを圧着する際には、ウェハトレイ11の周縁部に配置されるシール部材15を介在させた状態で、保持金具用溝11c、21aに保持金具31の突起部を嵌合させる。   As shown in FIG. 1A, the wafer tray 11 is formed with a first flow path 11b leading from the recess 11a to the side surface, and the first flow path 11b has an opening at the first flow path 11b. A first valve 16 that opens and closes the flow path 11b is provided. In addition, holding metal grooves 11 c and 21 a are formed in the respective sides of the wafer tray 11 and the rigid substrate 21. As shown in FIG. 1B, when the inspection substrate 20 and the semiconductor wafer 50 are pressure-bonded, the holding metal fitting groove 11c is interposed with the sealing member 15 disposed on the peripheral edge of the wafer tray 11 interposed. 21a, the protrusion of the holding metal fitting 31 is fitted.

図2は図1(b)の領域Aを拡大した断面図であり、図2を用いて各構成部材の詳細を説明する。図2に示すように、フレキシブルシート12の上に保持された半導体ウェハ50の主面(素子形成面)には、半導体素子と電気的に接続された複数の検査用電極51が形成されている。   FIG. 2 is an enlarged cross-sectional view of region A in FIG. 1B, and details of each component will be described with reference to FIG. As shown in FIG. 2, a plurality of inspection electrodes 51 electrically connected to the semiconductor elements are formed on the main surface (element forming surface) of the semiconductor wafer 50 held on the flexible sheet 12. .

検査用基板20は、配線基板121、異方導電弾性シート131及びバンプ付きシート141から構成される。   The inspection substrate 20 includes a wiring substrate 121, an anisotropic conductive elastic sheet 131, and a bumped sheet 141.

バンプ付きシート141は、周縁部が剛性リング(図示せず)により固持されたポリイミドからなる絶縁性フィルム142と、該絶縁性フィルム142における半導体ウェハ50の各検査用電極51と対向する位置に形成された検査用端子143と、絶縁性フィルム142における半導体ウェハ50との対向面上に各検査用端子143と接続された、それぞれ半球状の複数のバンプ端子144と、絶縁性フィルム142におけるバンプ端子144と反対側の面上に各検査用端子143と接するように形成され、各バンプ端子144と電気的に接続された複数の接続端子145とから構成される。   The bumped sheet 141 is formed at a position where the peripheral portion is made of polyimide having a rigid portion held by a rigid ring (not shown) and facing each inspection electrode 51 of the semiconductor wafer 50 in the insulating film 142. A plurality of hemispherical bump terminals 144 connected to each inspection terminal 143 on the surface of the insulating film 142 facing the semiconductor wafer 50 and the bump terminals in the insulating film 142 A plurality of connection terminals 145 are formed on the surface opposite to 144 to be in contact with each inspection terminal 143 and electrically connected to each bump terminal 144.

配線基板121は、基板本体128と該基板本体128の主面上に形成された基板電極及び配線とからなる。具体的には、基板本体128の主面上には、バンプ付きシート141に形成された各接続端子145と対応する位置に、各検査用端子143の基部となる複数の基板電極126が設けられている。各基板電極126は、上層配線124及び下層配線122からなる多層配線と電気的に接続されている。下層配線122と上層配線124との間には下層絶縁膜123が形成されており、上層配線124の上には上層絶縁膜125が形成されている。   The wiring substrate 121 includes a substrate body 128 and substrate electrodes and wirings formed on the main surface of the substrate body 128. Specifically, on the main surface of the substrate body 128, a plurality of substrate electrodes 126 serving as the bases of the respective inspection terminals 143 are provided at positions corresponding to the respective connection terminals 145 formed on the bumped sheet 141. ing. Each substrate electrode 126 is electrically connected to a multilayer wiring composed of the upper layer wiring 124 and the lower layer wiring 122. A lower insulating film 123 is formed between the lower wiring 122 and the upper wiring 124, and an upper insulating film 125 is formed on the upper wiring 124.

異方導電弾性シート131は、シリコンゴム等の弾性部材132からなり、配線基板121とバンプ付きシート141との間に配置される。異方導電弾性シート131におけるバンプ付きシート141の接続端子145と対向する部位には、異方導電弾性シート131の厚さ方向に鎖状に繋がった複数の導電性粒子からなる導電体133が埋め込まれており、配線基板121の基板電極126とバンプ付きシート141の接続端子145とは導電体133により電気的に接続される。   The anisotropic conductive elastic sheet 131 is made of an elastic member 132 such as silicon rubber, and is disposed between the wiring board 121 and the bumped sheet 141. A conductor 133 made of a plurality of conductive particles connected in a chain shape in the thickness direction of the anisotropic conductive elastic sheet 131 is embedded in a portion of the anisotropic conductive elastic sheet 131 facing the connection terminal 145 of the bumped sheet 141. The board electrode 126 of the wiring board 121 and the connection terminal 145 of the bumped sheet 141 are electrically connected by the conductor 133.

また、異方導電弾性シート131は、バンプ付きシート141の接続端子145が対向する部位に突出部が形成されており、配線基板121とバンプ付きシート141とを接近させる際の加圧力が作用すると、バンプ付きシート141のバンプ端子144は突出部の弾性力により半導体ウェハ50の検査用電極51に押圧される。このため、半導体ウェハ50の上面に段差部が存在したり、反りが生じたりしていても、半導体ウェハ50の上面の全面にわたって検査用端子143と検査用電極51とを確実に接触させることができる。   Further, the anisotropic conductive elastic sheet 131 is formed with a protruding portion at a portion where the connection terminal 145 of the bumped sheet 141 is opposed to the bumped sheet 141, and a pressure is applied when the wiring board 121 and the bumped sheet 141 are brought close to each other. The bump terminal 144 of the bumped sheet 141 is pressed against the inspection electrode 51 of the semiconductor wafer 50 by the elastic force of the protruding portion. For this reason, even if a step portion exists on the upper surface of the semiconductor wafer 50 or warpage occurs, the inspection terminal 143 and the inspection electrode 51 can be reliably brought into contact over the entire upper surface of the semiconductor wafer 50. it can.

このように、検査用基板20は、半導体ウェハ50との対向面に形成された複数の検査用端子143がそれぞれ対応する半導体ウェハ50の検査用電極51と圧着されることにより、各半導体素子の特性を一括に検査することができる。   In this manner, the inspection substrate 20 is bonded to the inspection electrode 51 of the corresponding semiconductor wafer 50 by the plurality of inspection terminals 143 formed on the surface facing the semiconductor wafer 50, whereby each of the semiconductor elements. The characteristics can be inspected collectively.

以下、検査用基板20の検査用端子143を半導体ウェハ50の検査用電極51に圧着する方法を説明する。   Hereinafter, a method for crimping the inspection terminal 143 of the inspection substrate 20 to the inspection electrode 51 of the semiconductor wafer 50 will be described.

まず、図1(a)に示すように、ウェハトレイ11の上面に貼られた伸縮性を有するフレキシブルシート12の上に検査対象である半導体ウェハ50を保持し、検査用基板20の各検査用端子143が半導体ウェハ50の各検査用電極51と対向するように位置合わせを行なう。その後、ウェハトレイ11と検査用基板20とをシール部材15を挟むようにし、続いて、保持金具31により、ウェハトレイ11と剛性基板21とを互いに圧着する。   First, as shown in FIG. 1A, a semiconductor wafer 50 to be inspected is held on a flexible sheet 12 having elasticity that is affixed to the upper surface of the wafer tray 11, and each inspection terminal of the inspection substrate 20 is retained. Positioning is performed so that 143 faces each inspection electrode 51 of the semiconductor wafer 50. Thereafter, the wafer tray 11 and the inspection substrate 20 are sandwiched between the sealing members 15, and then the wafer tray 11 and the rigid substrate 21 are pressure-bonded to each other by the holding metal fitting 31.

次に、図1(b)に示すように、ウェハトレイ11におけるウェハ保持部の下側に設けられた凹部11aに第1のバルブ16及び第1の流路11bを通して、例えば圧縮空気を流入することにより、ウェハトレイ11の凹部11aとフレキシブルシート12とからなる密閉空間40を陽圧(加圧状態)とする。これにより、半導体ウェハ50にはフレキシブルシート12を介して検査用基板20に押圧される力が加えられる。   Next, as shown in FIG. 1B, for example, compressed air flows into the recess 11a provided below the wafer holding portion in the wafer tray 11 through the first valve 16 and the first flow path 11b. Thus, the sealed space 40 composed of the recess 11a of the wafer tray 11 and the flexible sheet 12 is set to a positive pressure (pressurized state). As a result, a force that is pressed against the inspection substrate 20 via the flexible sheet 12 is applied to the semiconductor wafer 50.

これにより、半導体ウェハ50に設けられる検査用電極51の数が増えたとしても、半導体ウェハ50と検査用基板20とが1気圧以上の陽圧により圧着することができるため、検査用基板20の複数の検査用端子143と半導体ウェハ50の複数の検査用電極51とをそれぞれ確実に接触させることができる。   Thereby, even if the number of inspection electrodes 51 provided on the semiconductor wafer 50 is increased, the semiconductor wafer 50 and the inspection substrate 20 can be pressure-bonded by a positive pressure of 1 atm or more. The plurality of inspection terminals 143 and the plurality of inspection electrodes 51 of the semiconductor wafer 50 can be reliably brought into contact with each other.

(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

図3(a)及び図3(b)は本発明の第2の実施形態に係る検査用装置の断面構造を示している。図2において、図1に示した構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。   FIG. 3A and FIG. 3B show a cross-sectional structure of an inspection apparatus according to the second embodiment of the present invention. In FIG. 2, the same components as those shown in FIG.

ウェハトレイ11と検査用基板20に固持された剛性基板21とを互いに圧着する手段として、第1の実施形態においてはシール部材15及び保持金具31を用いる機械的な手段を用いたが、第2の実施形態においては大気圧(陰圧)を用いる構成とする。   In the first embodiment, mechanical means using the seal member 15 and the holding metal fitting 31 are used as means for pressure-bonding the wafer tray 11 and the rigid substrate 21 held by the inspection substrate 20 to each other. In the embodiment, the atmospheric pressure (negative pressure) is used.

図3(a)に示すように、第2の実施形態に係るウェハトレイ11及び剛性基板21は、それぞれの径を大きくしており、互いの周縁部に配されるシール部材に、第1のシールリング15Aと該第1のシールリング15Aの外側に間隔をおいて配された第2のシールリング15Bとを用いている。   As shown in FIG. 3A, the wafer tray 11 and the rigid substrate 21 according to the second embodiment have a large diameter, and the first seal is attached to the seal member disposed on the periphery of each other. A ring 15A and a second seal ring 15B disposed at a distance from the outside of the first seal ring 15A are used.

ウェハトレイ11には、その上面における第1のシールリング15Aと第2のシールリング15Bとの間の領域とウェハトレイ11の側面とを流通する第2の流路11dが形成されており、第2の流路11dの外側の開口部には、該第2の流路11dを開閉する第2のバルブ17が設けられている。   The wafer tray 11 is provided with a second flow path 11d that circulates between the area between the first seal ring 15A and the second seal ring 15B on the upper surface thereof and the side surface of the wafer tray 11. A second valve 17 that opens and closes the second flow path 11d is provided at an opening outside the flow path 11d.

なお、第2の実施形態においては、保持金具31を用いないため、ウェハトレイ11及び剛性基板21の側面には保持金具用溝11c、21aを設けていない。   In the second embodiment, since the holding fitting 31 is not used, the holding fitting grooves 11 c and 21 a are not provided on the side surfaces of the wafer tray 11 and the rigid substrate 21.

以下、検査用基板20の検査用端子を半導体ウェハ50の検査用電極に圧着する方法を説明する。   Hereinafter, a method of crimping the inspection terminal of the inspection substrate 20 to the inspection electrode of the semiconductor wafer 50 will be described.

まず、図3(a)に示すように、ウェハトレイ11の上面に貼られた伸縮性を有するフレキシブルシート12の上に検査対象である半導体ウェハ50を保持し、検査用基板20の各検査用端子が半導体ウェハ50の各検査用電極と対向するように位置合わせを行なう。その後、ウェハトレイ11と検査用基板20とを第1のシールリング15A及び第2のシールリングを挟む状態とする。   First, as shown in FIG. 3A, a semiconductor wafer 50 to be inspected is held on a flexible sheet 12 having elasticity that is affixed to the upper surface of the wafer tray 11, and each inspection terminal of the inspection substrate 20 is retained. Are aligned so as to face each inspection electrode of the semiconductor wafer 50. Thereafter, the wafer tray 11 and the inspection substrate 20 are in a state of sandwiching the first seal ring 15A and the second seal ring.

次に、ウェハトレイ11、第1のシールリング15A、第2のシールリング15B及び剛性基板21からなる密閉空間41を第2の流路11d及び第2のバルブ17を通して排気して、該密閉空間41を減圧状態とすることにより、ウェハトレイ11と剛性基板21とを互いに圧着する。   Next, the sealed space 41 including the wafer tray 11, the first seal ring 15A, the second seal ring 15B, and the rigid substrate 21 is exhausted through the second flow path 11d and the second valve 17, and the sealed space 41 is exhausted. Is brought into a reduced pressure state, whereby the wafer tray 11 and the rigid substrate 21 are pressure-bonded to each other.

この後は、図3(b)に示すように、第1の実施形態と同様に、ウェハトレイ11におけるウェハ保持部の下側に設けられた凹部11aに第1のバルブ16及び第1の流路11bを通して、例えば圧縮空気を流入することにより、ウェハトレイ11の凹部11aとフレキシブルシート12とからなる密閉空間40を陽圧(加圧状態)とする。これにより、半導体ウェハ50にはフレキシブルシート12を介して検査用基板20に押圧される力が加えられる。   Thereafter, as shown in FIG. 3B, the first valve 16 and the first flow path are provided in the recess 11a provided on the lower side of the wafer holding portion in the wafer tray 11, as in the first embodiment. For example, by introducing compressed air through 11b, the sealed space 40 composed of the recess 11a of the wafer tray 11 and the flexible sheet 12 is set to a positive pressure (pressurized state). As a result, a force that is pressed against the inspection substrate 20 via the flexible sheet 12 is applied to the semiconductor wafer 50.

これにより、半導体ウェハ50に設けられる検査用電極の数が増えたとしても、半導体ウェハ50と検査用基板20とが1気圧以上の陽圧により圧着されて、検査用基板20の複数の検査用端子と半導体ウェハ50の複数の検査用電極とをそれぞれ確実に接触させることができる。   Thereby, even if the number of inspection electrodes provided on the semiconductor wafer 50 is increased, the semiconductor wafer 50 and the inspection substrate 20 are pressure-bonded by a positive pressure of 1 atm or more, and a plurality of inspection substrates 20 are inspected. The terminal and the plurality of inspection electrodes of the semiconductor wafer 50 can be reliably brought into contact with each other.

なお、第2の実施形態においては、ウェハトレイ11と剛性基板21とを大気圧により圧着しているため、ウェハトレイ11に設けた凹部11aの陽圧により、ウェハトレイ11と剛性基板21とが離れてしまわないようにする必要がある。   In the second embodiment, since the wafer tray 11 and the rigid substrate 21 are pressure-bonded by the atmospheric pressure, the wafer tray 11 and the rigid substrate 21 are separated by the positive pressure of the concave portion 11a provided in the wafer tray 11. It is necessary not to.

従って、ウェハトレイ11の周縁部に配置された第1のシールリング15Aと第2のシールリング15Bとの間の領域の面積S1及び減圧P1(絶対値)は、ウェハトレイ11に設けた凹部11aの開口面積S2及び陽圧P2によって決定され、S1×P1>S2×P2とする必要がある。これにより、ウェハトレイ11と剛性基板21とを確実に圧着することができる。   Accordingly, the area S1 and the reduced pressure P1 (absolute value) of the region between the first seal ring 15A and the second seal ring 15B arranged at the peripheral edge of the wafer tray 11 are the opening of the recess 11a provided in the wafer tray 11. It is determined by the area S2 and the positive pressure P2, and needs to satisfy S1 × P1> S2 × P2. Thereby, the wafer tray 11 and the rigid substrate 21 can be reliably crimped | bonded.

(第3の実施形態)
以下、本発明の第3の実施形態について図面を参照しながら説明する。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.

図4(a)及び図4(b)は本発明の第3の実施形態に係る検査用装置の断面構造を示している。図4において、図1に示した構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。   4 (a) and 4 (b) show a cross-sectional structure of an inspection apparatus according to the third embodiment of the present invention. In FIG. 4, the same components as those shown in FIG.

第3の実施形態に係る検査用装置は、半導体ウェハ50を検査用基板20に圧着する際の押圧する力に、ウェハトレイ11に設けた凹部11aの内部圧を陽圧を用いるだけでなく、半導体ウェハ50を保持するフレキシブルシート12と検査用基板20との密閉空間の陰圧(大気圧)をも用いている。   The inspection apparatus according to the third embodiment uses not only the positive pressure of the internal pressure of the recess 11a provided in the wafer tray 11 for the pressing force when the semiconductor wafer 50 is pressure-bonded to the inspection substrate 20, but also the semiconductor The negative pressure (atmospheric pressure) in the sealed space between the flexible sheet 12 holding the wafer 50 and the inspection substrate 20 is also used.

図4(a)に示すように、第3の実施形態に係る検査用基板20及び剛性基板21には、該検査用基板20及び剛性基板21を表裏方向に貫通する少なくとも1つの管状部材からなる第3の流路21bが形成されている。第3の流路21bの上面の開口部には、該第3の流路21bを開閉する第3のバルブ18が設けられている。   As shown in FIG. 4A, the inspection substrate 20 and the rigid substrate 21 according to the third embodiment are composed of at least one tubular member that penetrates the inspection substrate 20 and the rigid substrate 21 in the front and back direction. A third flow path 21b is formed. A third valve 18 that opens and closes the third flow path 21b is provided in the opening on the upper surface of the third flow path 21b.

フレキシブルシート12はウェハトレイ11に直接に固持されるのではなく、例えば金属からなる剛性リング32の内側に固持されている。剛性リング32の下面には陽圧部シール部材15Cが固着され、その上面には減圧部シール部材15Dが固着されている。   The flexible sheet 12 is not directly fixed to the wafer tray 11 but is fixed inside a rigid ring 32 made of, for example, metal. A positive pressure portion seal member 15C is fixed to the lower surface of the rigid ring 32, and a pressure reducing portion seal member 15D is fixed to the upper surface thereof.

また、ウェハトレイ11における剛性リング32と対向する部分には、陽圧部シール部材15Cが埋まる程度の深さを持つ剛性リング支持用溝11eが形成されている。   A rigid ring support groove 11e having a depth enough to fill the positive pressure seal member 15C is formed in a portion of the wafer tray 11 facing the rigid ring 32.

以下、検査用基板20の検査用端子を半導体ウェハ50の検査用電極に圧着する方法を説明する。   Hereinafter, a method of crimping the inspection terminal of the inspection substrate 20 to the inspection electrode of the semiconductor wafer 50 will be described.

まず、図4(a)に示すように、剛性リング32に固持された伸縮性を有するフレキシブルシート12の上に検査対象である半導体ウェハ50を保持し、検査用基板20の各検査用端子が半導体ウェハ50の各検査用電極と対向するように位置合わせを行なう。その後、フレキシブルシート12と検査用基板20とを互いに接触させることにより、減圧部シール部材15D、検査用基板20及びフレキシブルシート12からなる密閉空間42が形成される。   First, as shown in FIG. 4A, a semiconductor wafer 50 to be inspected is held on a flexible sheet 12 having elasticity that is held by a rigid ring 32, and each inspection terminal of the inspection substrate 20 is inspected. Positioning is performed so as to face each inspection electrode of the semiconductor wafer 50. Thereafter, the flexible sheet 12 and the inspection substrate 20 are brought into contact with each other, thereby forming a sealed space 42 including the decompression portion seal member 15D, the inspection substrate 20 and the flexible sheet 12.

次に、第3の流路21b及び第3のバルブ41を通して密閉空間42を排気し、該密閉空間42を減圧状態とすることにより、フレキシブルシート12と検査用基板20とを互いに圧着する。これにより、図4(b)に示す状態を得る。   Next, the sealed space 42 is exhausted through the third flow path 21b and the third valve 41, and the sealed space 42 is brought into a decompressed state, whereby the flexible sheet 12 and the inspection substrate 20 are pressure-bonded to each other. As a result, the state shown in FIG.

次に、フレキシブルシート12の上に保持された半導体ウェハ50の位置がウェハトレイ11の凹部11aと一致するように位置合わせをし、続いて、ウェハトレイ11とフレキシブルシート12とを互いに接触させて、剛性リング32をウェハトレイ11の剛性リング支持用溝11eに嵌合する。その後、保持金具31によって、ウェハトレイ11と剛性リング32とその側面で固定する。これにより、レキシブルシート12に保持された半導体ウェハ50の下側に凹部11aが設けられたウェハトレイ11が、フレキシブルシート12及び検査用基板20と固定された状態となる。これにより、陽圧部シール部材15Cによって、ウェハトレイ11の凹部11aとフレキシブルシート12との間に密閉空間40が形成される。   Next, alignment is performed so that the position of the semiconductor wafer 50 held on the flexible sheet 12 coincides with the concave portion 11a of the wafer tray 11, and then the wafer tray 11 and the flexible sheet 12 are brought into contact with each other to obtain rigidity. The ring 32 is fitted into the rigid ring support groove 11 e of the wafer tray 11. Thereafter, the wafer tray 11 and the rigid ring 32 and the side surfaces thereof are fixed by the holding metal 31. As a result, the wafer tray 11 provided with the concave portion 11 a on the lower side of the semiconductor wafer 50 held by the compliant sheet 12 is fixed to the flexible sheet 12 and the inspection substrate 20. Thereby, the sealed space 40 is formed between the concave portion 11a of the wafer tray 11 and the flexible sheet 12 by the positive pressure portion sealing member 15C.

この後は、図5に示すように、第1の実施形態と同様に、ウェハトレイ11に設けられた凹部11aに第1のバルブ16及び第1の流路11bを通して、例えば圧縮空気を流入することにより、ウェハトレイ11の凹部11a、フレキシブルシート12及び陽圧部シール部材15Cとからなる密閉空間40を陽圧(加圧状態)とする。これにより、半導体ウェハ50にはフレキシブルシート12を介して検査用基板20に押圧される力がさらに加えられる。   Thereafter, as shown in FIG. 5, for example, compressed air flows into the recess 11a provided in the wafer tray 11 through the first valve 16 and the first flow path 11b, as in the first embodiment. Thus, the sealed space 40 composed of the recess 11a of the wafer tray 11, the flexible sheet 12, and the positive pressure portion seal member 15C is set to a positive pressure (pressurized state). Thereby, a force that is pressed against the inspection substrate 20 via the flexible sheet 12 is further applied to the semiconductor wafer 50.

このように、第3の実施形態においては、検査用基板20と半導体ウェハ50とを互いに押圧する力を、半導体ウェハ50が保持されたフレキシブルシート12の下側からの陽圧による力だけでなく、該フレキシブルシート12の上側の密閉空間42を陰圧とすることによって増大している。   As described above, in the third embodiment, the force for pressing the inspection substrate 20 and the semiconductor wafer 50 to each other is not only the force due to the positive pressure from the lower side of the flexible sheet 12 holding the semiconductor wafer 50. This is increased by making the sealed space 42 above the flexible sheet 12 a negative pressure.

これにより、半導体ウェハ50に設けられる検査用電極の数が増えたとしても、半導体ウェハ50と検査用基板20とが1気圧以上の陽圧と陰圧とにより圧着されて、検査用基板20の複数の検査用端子と半導体ウェハ50の複数の検査用電極とをそれぞれ確実に接触させることができる。   As a result, even if the number of inspection electrodes provided on the semiconductor wafer 50 increases, the semiconductor wafer 50 and the inspection substrate 20 are pressure-bonded by a positive pressure and a negative pressure of 1 atm or more, and the inspection substrate 20 The plurality of inspection terminals and the plurality of inspection electrodes of the semiconductor wafer 50 can be reliably brought into contact with each other.

従って、検査用基板20の検査用端子と半導体ウェハ50の検査用電極との接触抵抗を増大させることなく、安定した電気的接触を得られるため、信頼性が高い検査用装置を実現できる。   Accordingly, since stable electrical contact can be obtained without increasing the contact resistance between the inspection terminal of the inspection substrate 20 and the inspection electrode of the semiconductor wafer 50, a highly reliable inspection apparatus can be realized.

なお、第3の実施形態においても、ウェハトレイ11と剛性基板21との圧着手段として、保持金具31に代えて、第2の実施形態のように大気圧を用いてもよい。   In the third embodiment as well, atmospheric pressure may be used as a means for pressure bonding the wafer tray 11 and the rigid substrate 21, as in the second embodiment, instead of the holding metal fitting 31.

本発明に係る検査用装置は、検査用基板の複数のバンプ端子(検査用端子)と半導体ウェハに形成された複数の電極とを1気圧以上の押圧する力で圧着できるため、信頼性が高い検査用装置を実現でき、半導体ウェハに形成されている複数の半導体集積回路素子に対する検査をウェハ状態で一括に行なう検査用装置等に有用である。   The inspection apparatus according to the present invention has high reliability because it can press-bond a plurality of bump terminals (inspection terminals) of the inspection substrate and a plurality of electrodes formed on the semiconductor wafer with a pressing force of 1 atm or more. An inspection apparatus can be realized, and is useful for an inspection apparatus that collectively inspects a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer in a wafer state.

(a)及び(b)は本発明の第1の実施形態に係る検査用装置を示し、(a)は半導体ウェハと検査用基板との圧着前の状態を示す断面図であり、(b)は圧着後の状態を示す断面図である。(A) And (b) shows the apparatus for an inspection which concerns on the 1st Embodiment of this invention, (a) is sectional drawing which shows the state before the crimping | bonding of a semiconductor wafer and a board | substrate for an inspection, (b) These are sectional drawings which show the state after crimping | compression-bonding. 図1(b)の領域Aを拡大した断面図である。It is sectional drawing to which the area | region A of FIG.1 (b) was expanded. (a)及び(b)は本発明の第2の実施形態に係る検査用装置を示し、(a)は半導体ウェハと検査用基板との圧着前の状態を示す断面図であり、(b)は圧着後の状態を示す断面図である。(A) And (b) shows the inspection apparatus which concerns on the 2nd Embodiment of this invention, (a) is sectional drawing which shows the state before the crimping | bonding of a semiconductor wafer and a board | substrate for an inspection, (b) These are sectional drawings which show the state after crimping | compression-bonding. (a)及び(b)は本発明の第3の実施形態に係る検査用装置を示し、(a)は半導体ウェハと検査用基板との圧着前の状態を示す断面図であり、(b)は圧着後の状態を示す断面図である。(A) And (b) shows the apparatus for an inspection which concerns on the 3rd Embodiment of this invention, (a) is sectional drawing which shows the state before the crimping | bonding of a semiconductor wafer and a board | substrate for an inspection, (b) These are sectional drawings which show the state after crimping | compression-bonding. 本発明の第3の実施形態に係る検査用装置であって、剛性基板(検査用基板)とウェハトレイとの圧着後の状態を示す断面図である。FIG. 9 is a cross-sectional view showing a state after pressure bonding between a rigid substrate (inspection substrate) and a wafer tray, which is an inspection device according to a third embodiment of the present invention. 従来例に係る検査用装置を示す断面図である。It is sectional drawing which shows the apparatus for an inspection which concerns on a prior art example.

符号の説明Explanation of symbols

11 ウェハトレイ
11a 凹部
11b 第1の流路
11c 保持金具用溝
11d 第2の流路
11e 剛性リング支持用溝
12 フレキシブルシート(ウェハ保持シート)
15 シール部材
15A 第1シール部材
15B 第2シール部材
15C 陽圧部シール部
15D 減圧部シール部材
16 第1のバルブ
17 第2のバルブ
18 第3のバルブ
20 検査用基板
21 剛性基板
21a 保持金具用溝
31 保持金具
32 剛性リング(剛性部材)
40 密閉空間
41 密閉空間
42 密閉空間
50 半導体ウェハ
121 配線基板
122 下層配線
123 下層絶縁膜
124 上層配線
125 上層絶縁膜
126 基板電極
128 基板本体
131 異方導電弾性シート
132 弾性部材
133 導電体
141 バンプ付シート
142 絶縁性フィルム
143 検査用端子
144 バンプ端子
145 接続端子
11 Wafer tray 11a Recess 11b 1st flow path 11c Holding metal groove 11d 2nd flow path 11e Rigid ring support groove 12 Flexible sheet (wafer holding sheet)
15 Seal member 15A First seal member 15B Second seal member 15C Positive pressure portion seal portion 15D Pressure reduction portion seal member 16 First valve 17 Second valve 18 Third valve 20 Inspection substrate 21 Rigid substrate 21a For holding bracket Groove 31 Holding bracket 32 Rigid ring (rigid member)
40 Sealed space 41 Sealed space 42 Sealed space 50 Semiconductor wafer 121 Wiring board 122 Lower layer wiring 123 Lower layer insulating film 124 Upper layer wiring 125 Upper layer insulating film 126 Substrate electrode 128 Substrate body 131 Anisotropic conductive elastic sheet 132 Elastic member 133 Conductor 141 With bump Sheet 142 Insulating film 143 Inspection terminal 144 Bump terminal 145 Connection terminal

Claims (6)

半導体ウェハの主面上に形成され、それぞれが電極を有する複数の半導体集積回路素子の各電極に電圧を印加して、前記複数の半導体集積回路素子の電気的特性をウェハレベルで一括に検査するための検査用装置であって、
前記半導体ウェハの主面と反対側の面を保持する伸縮性を有するシート材からなるウェハ保持シートと、
前記ウェハ保持シートを周縁部で保持し、前記ウェハ保持シートにおける前記半導体ウェハの保持領域の下側に形成された凹部を有するウェハトレイと、
前記ウェハ保持シートに保持された前記半導体ウェハの主面と対向し、前記複数の半導体集積回路素子の前記各電極と対応する位置にそれぞれバンプ端子を有する検査用基板と、
前記検査用基板における前記バンプ端子と反対側の面を固持する剛性基板と、
前記ウェハトレイと前記剛性基板とを圧着することにより、前記半導体ウェハの主面と前記検査用基板とを圧着する圧着手段とを備え、
前記ウェハトレイには、前記凹部に流体を流通させる第1の流路と、該第1の流路を開閉可能とする第1のバルブとが設けられており、
前記ウェハトレイの前記凹部と前記ウェハ保持シートとからなる第1の密閉空間に前記第1のバルブ及び第1の流路を介して流体が流入されて、前記第1の密閉空間が大気圧よりも高い加圧状態とされることにより、前記半導体ウェハにおける前記複数の半導体集積回路素子の各電極と前記検査用基板の各バンプ端子とが電気的に接続されることを特徴とする検査用装置。
A voltage is applied to each electrode of a plurality of semiconductor integrated circuit elements formed on the main surface of the semiconductor wafer and each having an electrode, and the electrical characteristics of the plurality of semiconductor integrated circuit elements are collectively inspected at the wafer level. An inspection device for
A wafer holding sheet made of a sheet material having elasticity to hold the surface opposite to the main surface of the semiconductor wafer;
A wafer tray that holds the wafer holding sheet at a peripheral portion, and has a recess formed below the holding area of the semiconductor wafer in the wafer holding sheet;
An inspection substrate having a bump terminal at a position facing the main surface of the semiconductor wafer held on the wafer holding sheet and corresponding to the electrodes of the plurality of semiconductor integrated circuit elements;
A rigid substrate that holds a surface opposite to the bump terminal in the inspection substrate;
A crimping means for crimping the main surface of the semiconductor wafer and the substrate for inspection by crimping the wafer tray and the rigid substrate;
The wafer tray is provided with a first flow path for allowing a fluid to flow through the recess, and a first valve capable of opening and closing the first flow path,
A fluid flows into the first sealed space composed of the concave portion of the wafer tray and the wafer holding sheet via the first valve and the first flow path, and the first sealed space is lower than the atmospheric pressure. An inspection apparatus characterized in that the electrodes of the plurality of semiconductor integrated circuit elements on the semiconductor wafer and the bump terminals of the inspection substrate are electrically connected to each other by being in a high pressure state.
前記圧着手段は、前記ウェハトレイと前記剛性基板との両側部を保持する保持金具であることを特徴とする請求項1に記載の検査用装置。   The inspection apparatus according to claim 1, wherein the pressure-bonding means is a holding bracket that holds both side portions of the wafer tray and the rigid substrate. 前記ウェハトレイと前記剛性基板との間であって、前記ウェハトレイの前記凹部を囲む第1のシールリングと、該第1のシールリングの外側に間隔をおいて囲む第2のシールリングとをさらに備え、
前記ウェハトレイには、該ウェハトレイ、剛性基板、第1のシールリング及び第2のシールリングからなる第2の密閉空間に流体を流通させる第2の流路と、該第2の流路を開閉可能とする第2のバルブとが設けられており、
前記圧着手段は、流体が前記第2の密閉空間から前記第2の流路及び第2のバルブを介して排出された減圧状態にある前記第2の密閉空間であることを特徴とする請求項1に記載の検査用装置。
A first seal ring between the wafer tray and the rigid substrate and surrounding the concave portion of the wafer tray; and a second seal ring surrounding the first seal ring with a space therebetween. ,
The wafer tray can be opened and closed with a second flow path for flowing a fluid through a second sealed space comprising the wafer tray, a rigid substrate, a first seal ring, and a second seal ring. And a second valve
The pressure-bonding means is the second sealed space in a reduced pressure state in which a fluid is discharged from the second sealed space through the second flow path and the second valve. The inspection apparatus according to 1.
前記環状の第1のシールリングと前記第2のシールリングとに挟まれた領域の面積と減圧値の絶対値との積は、前記ウェハトレイの前記凹部の開口面積と陽圧値との積よりも大きいことを特徴とする請求項3に記載の検査用装置。   The product of the area of the region sandwiched between the annular first seal ring and the second seal ring and the absolute value of the reduced pressure value is the product of the opening area of the recess of the wafer tray and the positive pressure value. The inspection apparatus according to claim 3, wherein 前記ウェハトレイと前記剛性基板との間であって、前記ウェハトレイの前記凹部の周囲に配置されるシール部材をさらに備え、
前記剛性基板には、前記ウェハ保持シート、検査用基板及びシール部材からなる第3の密閉空間に流体を流通させる第3の流路と、該第3の流路を開閉可能とする第3のバルブとが設けられており、
前記第3の密閉空間から前記第3の流路及び第3のバルブを介して流体が排出されて、前記第3の密閉空間が減圧状態とされることにより、前記半導体ウェハと前記検査用基板とが押圧されることを特徴とする請求項1〜4のいずれか1項に記載の検査用装置。
A seal member disposed between the wafer tray and the rigid substrate and disposed around the concave portion of the wafer tray;
The rigid substrate includes a third flow path for allowing a fluid to flow through a third sealed space including the wafer holding sheet, the inspection substrate, and a seal member, and a third flow path capable of opening and closing the third flow path. And a valve,
The fluid is discharged from the third sealed space through the third flow path and the third valve, and the third sealed space is brought into a reduced pressure state, whereby the semiconductor wafer and the inspection substrate The inspection apparatus according to claim 1, wherein the inspection device is pressed.
前記ウェハ保持シートを固持する環状の剛性部材をさらに備え、
前記シール部材は、前記剛性部材に設けられていることを特徴とする請求項5に記載の検査用装置。
An annular rigid member for holding the wafer holding sheet;
The inspection apparatus according to claim 5, wherein the seal member is provided on the rigid member.
JP2006120099A 2006-04-25 2006-04-25 Inspection apparatus Pending JP2007294632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006120099A JP2007294632A (en) 2006-04-25 2006-04-25 Inspection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006120099A JP2007294632A (en) 2006-04-25 2006-04-25 Inspection apparatus

Publications (1)

Publication Number Publication Date
JP2007294632A true JP2007294632A (en) 2007-11-08

Family

ID=38764961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006120099A Pending JP2007294632A (en) 2006-04-25 2006-04-25 Inspection apparatus

Country Status (1)

Country Link
JP (1) JP2007294632A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003929A (en) * 2008-06-20 2010-01-07 Tokyo Electron Ltd Probe apparatus
WO2010032751A1 (en) * 2008-09-16 2010-03-25 シャープ株式会社 Wafer tray, inspection device, and inspection method using the same
JP4491513B1 (en) * 2009-02-12 2010-06-30 株式会社アドバンテスト Semiconductor wafer testing equipment
JP5368565B2 (en) * 2010-08-27 2013-12-18 株式会社アドバンテスト Semiconductor wafer test method and semiconductor wafer test apparatus
CN110379723A (en) * 2018-04-12 2019-10-25 台湾积体电路制造股份有限公司 The method and wafer scale checking system of wafer level testing

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003929A (en) * 2008-06-20 2010-01-07 Tokyo Electron Ltd Probe apparatus
WO2010032751A1 (en) * 2008-09-16 2010-03-25 シャープ株式会社 Wafer tray, inspection device, and inspection method using the same
JP2010073748A (en) * 2008-09-16 2010-04-02 Sharp Corp Wafer tray, and inspecting apparatus and inspection method using the same
JP4491513B1 (en) * 2009-02-12 2010-06-30 株式会社アドバンテスト Semiconductor wafer testing equipment
CN102301462A (en) * 2009-02-12 2011-12-28 株式会社爱德万测试 Semiconductor Wafer Testing Apparatus
US9121901B2 (en) 2009-02-12 2015-09-01 Advantest Corporation Semiconductor wafer test apparatus
JP5368565B2 (en) * 2010-08-27 2013-12-18 株式会社アドバンテスト Semiconductor wafer test method and semiconductor wafer test apparatus
CN110379723A (en) * 2018-04-12 2019-10-25 台湾积体电路制造股份有限公司 The method and wafer scale checking system of wafer level testing
CN110379723B (en) * 2018-04-12 2022-05-03 台湾积体电路制造股份有限公司 Wafer-level inspection method and wafer-level inspection system

Similar Documents

Publication Publication Date Title
JP2002175859A (en) Spiral contactor, semiconductor testing apparatus and electronic parts using the same
JP4871280B2 (en) Semiconductor device and manufacturing method thereof
US7933127B2 (en) Memory card and memory card manufacturing method
US7723835B2 (en) Semiconductor device package structure
JPWO2007088757A1 (en) Memory card and memory card manufacturing method
JP3631451B2 (en) Inspection apparatus and inspection method for semiconductor integrated circuit
JP2001203244A (en) Inspection method and device of semiconductor integrated circuit, and aligning device
JP2007294632A (en) Inspection apparatus
JP2001281300A (en) Device and method for inspecting semiconductor chip or package
JP3535728B2 (en) Inspection equipment for semiconductor integrated circuits
JP2000199767A (en) Board for inspection
JP3106102B2 (en) Inspection method for semiconductor device
CN112771657B (en) Flexible printed circuit board, joined body, pressure sensor, and mass flow rate control device
US7952186B2 (en) Semiconductor package land grid array substrate and plurality of first and second electrodes
JP2008182264A (en) Semiconductor device, manufacturing and inspection methods therefor
JP2003092375A (en) Semiconductor device and method of manufacturing the same, and method of testing the same
JP2004288911A (en) Semiconductor wafer test apparatus and test method therefor
JP3784148B2 (en) Wafer cassette
JP4124775B2 (en) Semiconductor integrated circuit inspection apparatus and inspection method thereof
JP3758833B2 (en) Wafer cassette
JP5164543B2 (en) Probe card manufacturing method
TWI388859B (en) Probe wafer,probe device and test system
JPH11126805A (en) Method and substrate for inspecting semiconductor integrated circuit
JP3978142B2 (en) Inspection board
JP3260309B2 (en) Probe card