JP2007288851A - 最大デューティ制御回路およびそれを用いたｄｃ−ｄｃコンバータならびに電子機器 - Google Patents

Abstract

【課題】簡単な回路構成で確実に最大オン・デューティを制御可能とした最大デューティ制御回路、それを用いたＤＣ−ＤＣコンバータ、電子機器の提供。
【解決手段】鋸歯状波生成回路１０、ＰＷＭコンパレータ２１、ナンド回路２２、インバータ２３、誤差増幅回路２４、基準電圧Ｖｒｅｆ、インダクタＬ１、スイッチングトランジスタＭ１、ダイオードＤ１、コンデンサＣ１とＣ２、抵抗Ｒ１〜Ｒ３で構成され、鋸歯状波生成回路１０は、基準電圧ＶＨ、２つのコンパレータ１１と１２、ＲＳフリップフロップ回路１３、定電流インバータ１４と１６、インバータ１５、コンデンサＣａとＣｂで構成される。鋸歯状波生成回路１０は、定電流インバータ１４の出力から第１鋸歯状波を出力（電圧Ａ）し、定電流インバータ１６の出力から第２鋸歯状波を出力（電圧Ｂ）し、第１鋸歯状波を用いてＰＷＭ制御を行い、第２鋸歯状波を生成中はスイッチング素子をオフする。
【選択図】図１

Description

本発明は、ＰＷＭ（Ｐulse Ｗidth Ｍodulation；パルス幅変調）制御により変調されたパルスを用いてスイッチング素子をオンオフ制御して昇圧動作を行わせるＤＣ−ＤＣコンバータ技術に係り、特に、簡単な回路で確実に最大オン・デューティ比を制御できる最大デューティ制御回路およびそれを用いたＤＣ−ＤＣコンバータならびに該ＤＣ−ＤＣコンバータを用いた電子機器に関する。

ＰＷＭ方式のＤＣ−ＤＣコンバータでは、スイッチングトランジスタのオン・デューティが１００％になると、ＤＣ−ＤＣコンバータの機能が停止して、スイッチングトランジスタを破壊しまう。そこで、従来は、スイッチングトランジスタのオン・デューティが１００％にならないように最大オン・デューティを制限する回路を設けていた。

図５は、特開２０００−２１７３４０号公報（特許文献１）の図１に開示されている最大オン・デューティを制限するようにした従来の昇圧タイプのＤＣ−ＤＣコンバータの回路図である。

同図に示すように、特許文献１に開示されている最大オン・デューティを制限した従来のＤＣ−ＤＣコンバータは、パルス発生器５１、三角波発振回路５２、誤差増幅回路５３、ＰＷＭコンパレータ５４、アンド回路５５、出力バッファ５６、基準電圧Ｖｒｅｆ、スイッチングトランジスタＭ１、インダクタＬ１、ダイオードＤ１、コンデンサＣ１、抵抗Ｒ１とＲ２で構成されている。

抵抗Ｒ１とＲ２は直列接続されており、その接続交点から出力電圧Ｖｏに比例した電圧Ｖｆｂを出力する。誤差増幅回路５３の反転入力には、電圧Ｖｆｂが印加され、非反転入力には基準電圧Ｖｒｅｆが印加されている。また、出力はＰＷＭコンパレータ５４の非反転入力に接続されている。

ＰＷＭコンパレータ５４の反転入力には三角波発振回路５２の出力が接続されている。また、ＰＷＭコンパレータ５４の出力はアンド回路５５の一方の入力に接続されている。

アンド回路５５の他方の入力には、インバータを介してパルス発生器５１の出力が接続されており、アンド回路５５の出力は、出力バッファ５６を介してスイッチングトランジスタＭ１のゲートに接続されている。

スイッチングトランジスタＭ１のソースは接地され、ドレインはインダクタＬ１を介して電源Ｖｄｄに接続されている。さらにドレインにはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは出力端子Ｖｏに接続されている。コンデンサＣ１は出力端子Ｖｏと接地間に接続されている。

パルス発生器５１と三角波発振回路５２は同期しており、三角波発振回路５２が備えている充放電回路の充電動作から放電動作に切り替えるための切換制御信号に応答してパルス信号を生成するようにしている。

また、パルス発生器５１から出力されるパルス信号のパルス幅はＰＷＭ周期の１０％程度に設定されている。このため、出力電圧Ｖｏが低下して、ＰＷＭコンパレータ５４のオン・デューティが大きくなり９０％を超えた場合でも、ＰＷＭ周期の１０％程度に設定されたパルス幅を有するパルス信号がインバータにより反転されてアンド回路５５に入力されてＰＷＭコンパレータ５４の出力とアンドがとられるため、スイッチングトランジスタＭ１のゲートを制御する信号はオン・デューティが９０％を超えることがない（詳細な説明は特許文献１の図２参照）。その結果、図５に示す昇圧タイプのＤＣ−ＤＣコンバータでは、ＤＣ−ＤＣコンバータの機能が停止して、スイッチングトランジスタＭ１を破壊しまうというような問題はなくなった。

特開２０００−２１７３４０号公報

図５のＤＣ−ＤＣコンバータにおけるパルス発生器の具体的な回路構成については特許文献１（図１に対応）に開示されていないが、特許文献１の段落〔００４４〕には、「パルス発生器は、予め定めたパルス幅のパルス信号を予め定めた周期で出力する。この予め定めたパルス信号の周期は前記三角波発振回路の三角波信号の周期Ｔと一致していて、パルス信号は三角波信号の電圧値が最大になる毎に出力される。より正確にいうと、パルス信号は、三角波信号の電圧値が最大になる直前にＨレベルに立ち上がり、三角波信号の電圧値が最大になった直後にＬレベルに立ち下がるとともに、パルス信号がそのパルス幅ｔの１／２の時間の時に三角波信号の電圧値が最大となるパルス信号となる。」（参照符号は省略）と記述されている。

しかしながら、このようなパルス信号を正確に発生することは極めて難しい。すなわち「三角波信号の電圧値が最大になる直前にＨレベルに立ち上げる」には三角波発振回路の充電完了信号で立ち上げたのでは遅くなるので、充電完了信号が出力される前に立ち上げなくてはならない。一般にこのような基準となる信号の前に動作を開始する信号を作るには大掛かりな回路が必要になる。

また、ＤＣ−ＤＣコンバータのスイッチング周波数が数ＭＨｚと高速になると、上記のようなパルス信号の発生はますます困難となる。

本発明は、上記事情に鑑みてなされたものであり、簡単な回路構成で、しかも確実に最大オン・デューティを制御できる制御回路および該制御回路を用いたＤＣ−ＤＣコンバータならびに該ＤＣ−ＤＣコンバータを用いた電子機器を提供することを目的とする。

上記の課題を解決するために、次のような構成を採用した。以下、請求項毎の構成を述べる。

ａ）請求項１記載の発明は、スイッチング素子のオンオフを制御するためのＰＷＭ制御されたパルスの最大デューティを制御するための最大デューティ制御回路であって、第１鋸歯状波と第２鋸歯状波を交互に生成する鋸歯状波生成回路を備え、前記第１鋸歯状波を用いて前記ＰＷＭ制御を行い、前記第２鋸歯状波を生成中は前記スイッチング素子をオフするようにしたもので、簡単な回路構成で確実に最大オン・デューティを制御できるようになった。

ｂ）請求項２記載の発明では、前記鋸歯状波生成回路は、前記第１鋸歯状波が所定の電圧まで到達したことを検出する第１コンパレータと、前記第２鋸歯状波が所定の電圧まで到達したことを検出する第２コンパレータと、前記第１コンパレータの出力よりセットされ、前記第２コンパレータの出力よりリセットされるＲ−Ｓフリップフロップ回路を備え、該Ｒ−Ｓフリップフロップ回路がリセットされたときに前記第１鋸歯状波を生成し、該Ｒ−Ｓフリップフロップ回路がセットされたときに前記第２鋸歯状波を生成するようにしたもので、動作周波数が高くなっても最大オン・デューティ比の変動をなくすことができる。

ｃ）請求項３記載の発明は、前記第１鋸歯状波の時間より、前記第２鋸歯状波の時間を短くすることで、最大オン・デューティ比を大きく取ることができるようになる。

ｄ）請求項４記載の発明では、上記最大デューティ制御回路を、電圧モード制御ＤＣ−ＤＣコンバータの用いたものである。

ｅ）請求項５記載の発明では、上記最大デューティ制御回路を、電流モード制御ＤＣ−ＤＣコンバータのスイッチング素子のオンオフ制御に用いたものである。

ｆ）請求項６記載の発明では、請求項４または５のＤＣ−ＤＣコンバータを、電子機器に組み込んだものである。

本発明によれば、ＰＷＭ制御を行う第１鋸歯状波と、スイッチングトランジスタをオフする時間を生成する第２鋸歯状波を交互に生成するようにしたので、簡単な回路構成で確実に最大オン・デューティ比を制限できるパルス信号が生成できる。

また、動作周波数が高くなっても最大オン・デューティ比の変動の少ない制御が可能である。

さらに、本発明の最大デューティ制御回路は、電圧モード制御ＤＣ−ＤＣコンバータにも、電流モード制御ＤＣ−ＤＣコンバータにも用いることができる。

また、本発明のＤＣ−ＤＣコンバータは、モバイルコンピュータ、携帯電話、ビデオカメラ、デジタルカメラなどの小型の電子機器に有用である。

以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明に係る第１の実施例を説明するための電圧モード制御のＤＣ−ＤＣコンバータの回路図である。

同図に示すように、本実施例に係る電圧モード制御のＤＣ−ＤＣコンバータは、鋸歯状波生成回路１０、ＰＷＭコンパレータ２１、ナンド回路２２、インバータ２３、誤差増幅回路２４、基準電圧Ｖｒｅｆ、インダクタＬ１、スイッチングトランジスタＭ１、ダイオードＤ１、コンデンサＣ１とＣ２、抵抗Ｒ１〜Ｒ３で構成されている。

また、鋸歯状波生成回路１０は、基準電圧ＶＨ、２つのコンパレータ１１と１２、ＲＳフリップフロップ回路１３、定電流インバータ１４と１６、インバータ１５、コンデンサＣａとＣｂで構成されている。

コンパレータ１１とコンパレータ１２の反転入力には基準電圧ＶＨが印加されている。コンパレータ１１の非反転入力と接地電位ＧＮＤ間にはコンデンサＣａが接続され、コンパレータ１２の非反転入力と接地電位ＧＮＤ間にはコンデンサＣｂが接続されている。

コンパレータ１１の出力はＲＳフリップフロップ回路１３のセット入力Ｓに、コンパレータ１２の出力はＲＳフリップフロップ回路１３のリセット入力Ｒに接続されている。

ＲＳフリップフロップ回路１３の出力Ｑは定電流インバータ１４とインバータ１５の入力に接続されている。

定電流インバータ１４の出力はコンデンサＣａとコンパレータ１１の非反転入力の交点に接続されている。

インバータ１５の出力は定電流インバータ１６の入力に接続され、定電流インバータ１６の出力はコンデンサＣｂとコンパレータ１２の非反転入力の交点に接続されている。さらに、インバータ１５の出力はナンド回路２２の一方の入力にも接続されている。

鋸歯状波生成回路１０は、定電流インバータ１４の出力から第１鋸歯状波を出力し、定電流インバータ１６の出力から第２鋸歯状波を出力している。

図２は、第１の実施例の各部の電圧波形を示すタイミングチャートである。
次に、図１の回路動作を、図２のタイミングチャートを参照しながら説明する。ただし、鋸歯状波生成回路１０以外の回路構成は、図５の回路と同じなので、主に鋸歯状波生成回路１０の説明を行う。

ＰＷＭ制御に用いる第１鋸歯状波は、コンデンサＣａの充放電時の電圧Ａにより得ている。図２の最上段のグラフが第１鋸歯状波の電圧波形（電圧Ａ）である。

図２の区間１で、今、ＲＳフリップフロップ回路１３の出力Ｑ（電圧Ｃ）がローレベルとする。すると、定電流インバータ１４の出力はハイレベルになろうとするが、出力にコンデンサＣａが接続されているため、定電流インバータ１４の出力電流によってコンデンサＣａを充電することによって出力電圧（電圧Ａ）を上昇する。

また、ＲＳフリップフロップ回路１３の出力Ｑがローレベルのときはインバータ１５の出力（電圧Ｄ）はハイレベルであるから、定電流インバータ１６の出力（電圧Ｂ）はローレベルである。

定電流インバータ１４と１６は図１の回路図でも示してあるように、電源Ｖｄｄから出力に電流を出力する場合は定電流となるが、出力側から接地電位ＧＮＤに向かって電流を吸い込む場合は定電流でなく、大電流で吸い込むことができる。このため、コンデンサＣｂの電圧はほぼ０Ｖとなっている。

コンデンサＣａの電圧Ａが上昇して、図２のａ点で、基準電圧ＶＨに達すると、コンパレータ１１が反転しハイレベルを出力する。するとＲＳフリップフロップ回路１３がセットされるので、出力Ｑ（電圧Ｃ）がハイレベルとなる。

すると、定電流インバータ１４の出力（電圧Ａ）はローレベルとなる。前記したように定電流インバータ１４がローレベルの場合は大電流で電流を吸い込むことができるので、コンデンサＣａの電圧Ａは急速に低下する。このため、コンパレータ１１の出力は一瞬ハイレベルになって直ぐにローレベルに戻ってしまう。

ＲＳフリップフロップ回路１３がセットされるとインバータ１５を介して定電流インバータ１６の出力はハイレベルに反転するので、コンデンサＣｂを定電流で充電しながら電圧Ｂを上昇させる。この電圧Ｂは第２鋸歯状波となる（図２の２段目の電圧波形（電圧Ｂ）参照）。

コンデンサＣｂの電圧Ｂが上昇して、図２のｂ点で、基準電圧ＶＨに達すると、コンパレータ１２の出力がハイレベルになるので、ＲＳフリップフロップ回路１３をリセットする。すると出力Ｑ（電圧Ｃ）がローレベルとなるので、再び、定電流インバータ１４によりコンデンサＣａが充電され電圧Ａが上昇する。

また、定電流インバータ１６はローレベルになるので、コンデンサＣｂの電荷を急速に放電して電圧Ｂを０Ｖにする。

上記を繰り返すことで第１、第２鋸歯状波が継続的に生成される。
第１鋸歯状波（電圧Ａ）はＰＷＭコンパレータ２１の反転入力に接続されている。ＰＷＭコンパレータ２１の非反転入力には誤差増幅回路２４の出力が接続されている。誤差増幅回路２４の出力は図２ではＡＭＰ出力として表示している。なお、誤差増幅回路２４の出力と接地電位ＧＮＤ間に接続されている抵抗Ｒ３とコンデンサＣ２の直列回路は位相補償用である。

図２の区間１および区間２に示すように、第１鋸歯状波（電圧Ａ）が誤差増幅回路２４の出力（ＡＭＰ出力）より低い期間は、ＰＷＭコンパレータ２１の出力はハイレベルとなり、スイッチングトランジスタＭ１をオンに制御する。逆に、第１鋸歯状波（電圧Ａ）が誤差増幅回路２４の出力（ＡＭＰ出力）より高い期間は、ＰＷＭコンパレータ２１の出力はローレベルとなり、スイッチングトランジスタＭ１をオフに制御する。

しかし、図２の区間３に示すように、誤差増幅回路２４の出力（ＡＭＰ出力）が上昇して第１鋸歯状波（電圧Ａ）と交わらない区間では、ＰＷＭコンパレータ２１の出力はハイレベルのままとなってしまうが、このような場合でも、第２鋸歯状波がランプ電圧を出力して期間は、インバータ１５の出力（電圧Ｄ）はローレベルとなっているので、この信号によりナンド回路２２の出力はハイレベルとなり、スイッチングトランジスタＭ１をオフに制御することができる。

すなわち、第２鋸歯状波がランプ電圧を出力している期間により、最大オン・デューティ比を制限できる。

第２鋸歯状波がランプ電圧を出力している期間を、第１鋸歯状波がランプ電圧を出力している期間の１０％程度としておけば、最大オン・デューティ比を９０％程度に設定することができる。

本実施例では、ＰＷＭ制御を行う第１鋸歯状波と、スイッチングトランジスタＭ１をオフする時間を生成する第２鋸歯状波を交互に生成するようにしたので、簡単な回路構成で確実に最大デューティ比の制御ができ、動作周波数が高くなっても最大オン・デューティ比の変動の少ない制御が可能である。

図３は、本発明の第２の実施例を示す電流モード制御のＤＣ−ＤＣコンバータの回路図である。

同図に示すように、本実施例に係る電流モード制御のＤＣ−ＤＣコンバータは、図１の電圧モードと同様、鋸歯状波生成回路１０、ＰＷＭコンパレータ２１、ナンド回路２２、インバータ２３、誤差増幅回路２４、基準電圧Ｖｒｅｆ、インダクタＬ１、スイッチングトランジスタＭ１、ダイオードＤ１、コンデンサＣ１とＣ２、抵抗Ｒ１〜Ｒ３の他に、電流モード制御のために、スロープ補償回路２５、単安定マルチバイブレータ回路２６、ＲＳフリップフロップ回路２７、加算回路２８、インバータ２９、抵抗Ｒ４で構成されている。

鋸歯状波生成回路１０の構成および動作は、図１の回路と全く同じである。
ＲＳフリップフロップ１３の出力Ｑ（電圧Ｃ）はスロープ補償回路２５、単安定マルチバイブレータ回路２６およびインバータ２９の入力に接続されている。

抵抗Ｒ４は、スイッチングトランジスタＭ１のソースと接地電位間に接続され、スイッチングトランジスタＭ１がオンしているときにインダクタＬ１に流れる電流を検出している。抵抗Ｒ４の電圧降下は、スロープ補償回路２５の出力と加算回路２８で加算されて、ＰＷＭコンパレータ２１の非反転入力に印加されている。

ＰＷＭコンパレータ２１の反転入力には誤差増幅回路２４の出力（ＡＭＰ出力）が印加され、ＰＷＭコンパレータ２１の出力（電圧Ｇ）はＲＳフリップフロップ２７のリセット入力Ｒに接続されている。

ＲＳフリップフロップ２７のセット入力Ｓには単安定マルチバイブレータ回路２６の出力が入力されている。また、ＲＳフリップフロップ２７の出力Ｑ（ＦＦ２Ｑ）はナンド回路２２の一方の入力に接続され、ナンド回路２２の他方の入力にはインバータ２９を介してＲＳフリップフロップ１３の出力Ｑ（電圧Ｃ）が接続されている。ナンド回路２２の出力はインバータ２３を介してスイッチングトランジスタＭ１のゲートに接続されている。

図４は、第２の実施例の各部の電圧波形を示すタイミングチャートである。図３の回路動作を、図４のタイミングチャートを参照しながら説明を行う。ただし、鋸歯状波生成回路１０の説明は第１実施例において既に行っているので、ここでは主に電流モード制御の動作について説明を行う。

図４の区間１に示すように、ＲＳフリップフロップ１３の出力Ｑ（電圧Ｃ）がローレベルの期間とき、ナンド回路２２の他方の入力はハイレベルになっている。このときＲＳフリップフロップ２７の出力Ｑ（ＦＦ２Ｑ）がハイレベルだとスイッチングトランジスタＭ１はオンとなる。

スイッチングトランジスタＭ１がオンになると、インダクタＬ１の電流が徐々に増加するので、抵抗Ｒ４の電圧降下も徐々に増加する。この電圧とスロープ補償回路２５の出力が加算回路２８で加算され、加算回路２８の出力電圧Ｆも図４に示すように徐々に増加する電圧波形となる。

電圧Ｆが誤差増幅回路２４の出力（ＡＭＰ出力）電圧まで上昇すると、図４のｃ点で、ＰＷＭコンパレータの出力電圧Ｇがハイレベルとなり、ＲＳフリップフロップ２７をリセットするので、出力Ｑ（ＦＦ２Ｑ）はローレベルになり、ナンド回路２２とインバータ２３を介してスイッチングトランジスタＭ１をオフにする。すると、抵抗Ｒ４には電流が流れなくなるので、加算回路２８の出力電圧Ｅは０Ｖまで低下する。すると、ＰＷＭコンパレータの出力電圧Ｇはローレベルに戻る。

しかし、図４の区間３に示すように、加算回路２８の出力電圧Ｆが上昇しても誤差増幅回路２４の出力（ＡＭＰ出力）と交わらない区間では、ＲＳフリップフロップ２７の出力Ｑ（ＦＦ２Ｑ）はハイレベルのままとなってしまうが、このような場合でも、第２鋸歯状波がランプ電圧を出力しているときは、インバータ２９の出力（電圧Ｄ）はローレベルとなっているので、この信号によりナンド回路２２の出力はハイレベルとなり、スイッチングトランジスタＭ１をオフに制御することができる。

すなわち、第２鋸歯状波がランプ電圧を出力している期間によって最大オン・デューティを制限できる。

以上のように、本発明に係る最大デューティ制御回路は、電圧モード制御のＤＣ−ＤＣコンバータ（第１の実施例）でも、電流モード制御のＤＣ−ＤＣコンバータ（第２の実施例）においても最大オン・デューティ制御が可能である。

本発明における最大デューティ制御回路やそれを用いたＤＣ−ＤＣコンバータは、簡単な回路構成で確実に最大デューティ比を制御できるので、モバイルコンピュータ、携帯電話、ビデオカメラ、デジタルカメラなどの小型の電子機器に組み込む電源として特に有用である。

本発明の第１の実施例を示す電圧モード制御ＤＣ−ＤＣコンバータの回路図である。 第１の実施例の各部の電圧波形を示すタイミングチャートである。 本発明の第２の実施例を示す電流モード制御ＤＣ−ＤＣコンバータの回路図である。 第２の実施例の各部の電圧波形を示すタイミングチャートである。 従来技術を説明するためのＤＣ−ＤＣコンバータの回路図である。

符号の説明

１０：鋸歯状波生成回路
１１,１２：コンパレータ
１３,２７：ＲＳフリップフロップ
１４,１６：定電流インバータ
２１：ＰＷＭコンパレータ
２２：ナンド回路
２４：誤差増幅回路
Ｖｒｅｆ,ＶＨ：基準電圧
Ｍ１：スイッチングトランジスタ
Ｃａ,Ｃｂ：コンデンサ

Claims (6)

1. スイッチング素子のオンオフを制御するためのＰＷＭ制御されたパルスの最大デューティを制御するための最大デューティ制御回路であって、
   第１鋸歯状波と第２鋸歯状波を交互に生成する鋸歯状波生成回路を備え、
   前記第１鋸歯状波を用いて前記ＰＷＭ制御を行い、
   前記第２鋸歯状波を生成中は前記スイッチング素子をオフするようにしたことを特徴とする最大デューティ制御回路。
2. 請求項１に記載の最大デューティ制御回路において、
   前記鋸歯状波生成回路は、
   前記第１鋸歯状波が所定の電圧まで到達したことを検出する第１コンパレータと、
   前記第２鋸歯状波が所定の電圧まで到達したことを検出する第２コンパレータと、
   前記第１コンパレータの出力よりセットされ、前記第２コンパレータの出力よりリセットされるＲ−Ｓフリップフロップ回路を備え、
   該Ｒ−Ｓフリップフロップ回路がリセットされたときに前記第１鋸歯状波を生成し、
   該Ｒ−Ｓフリップフロップ回路がセットされたときに前記第２鋸歯状波を生成するようにしたことを特徴とする最大デューティ制御回路。
3. 請求項１または２に記載の最大デューティ制御回路において、
   前記第１鋸歯状波の時間より、前記第２鋸歯状波の時間を短くしたことを特徴とする最大デューティ制御回路。
4. 請求項１から３のいずれかに記載の最大デューティ制御回路を、電圧モード制御ＤＣ−ＤＣコンバータのスイッチング素子のオンオフを制御するためのパルス生成に用いたことを特徴とするＤＣ−ＤＣコンバータ。
5. 請求項１から３のいずれかに記載の最大デューティ制御回路を、電流モード制御ＤＣ−ＤＣコンバータのスイッチング素子のオンオフを制御するためのパルス生成に用いたことを特徴とするＤＣ−ＤＣコンバータ。
6. 請求項４または５に記載のＤＣ−ＤＣコンバータを組み込んだことを特徴とする電子機器。

Images