JP2009136064A - スイッチングレギュレータの制御回路、制御方法およびそれを利用したスイッチングレギュレータ - Google Patents

Abstract

【課題】過電流保護を実現する。
【解決手段】誤差増幅器１０は、スイッチングレギュレータ２００の出力電圧Ｖｏｕｔを、所定の基準電圧Ｖｒｅｆ１と比較し、２つの電圧の誤差に応じた誤差信号Ｖｅｒｒを生成する。コンパレータ１４は、スイッチングレギュレータ２００の出力インダクタＬ１に流れるコイル電流に応じた検出信号Ｖｄｅｔ’を、誤差増幅器１０からの誤差信号Ｖｅｒｒと比較し、検出信号Ｖｄｅｔ’の値が誤差信号Ｖｅｒｒの値に達するとハイレベルとなるオフ信号Ｓｏｆｆを出力する。ドライバ回路３０は、オフ信号Ｓｏｆｆがハイレベルとなると、スイッチングトランジスタＭ１をオフし、クロック信号ＣＫがハイレベルに遷移すると、スイッチングトランジスタＭ１をオンする。クランプ回路５０は、誤差増幅器１０から出力される誤差信号Ｖｅｒｒを、スイッチングレギュレータ２００の出力電圧Ｖｏｕｔに応じたクランプ値にてクランプする。
【選択図】図１

Description

本発明は、スイッチングレギュレータに関し、特に出力電圧の制御技術に関する。

近年の携帯電話端末、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）などの情報端末は、電池の出力電圧よりも高い電圧、あるいは低い電圧を必要とするデバイスを備える。この場合、スイッチングレギュレータ（ＤＣ／ＤＣコンバータ）を利用して電池電圧を昇圧、もしくは降圧し、各デバイスに供給すべき適切な電圧を生成している。

スイッチングレギュレータは、出力インダクタ、出力キャパシタ、スイッチングトランジスタおよびスイッチングトランジスタのオンオフを制御するための制御回路を備える。この制御回路がスイッチング素子を制御する方法として、出力のインダクタ（もしくはスイッチングトランジスタ）に流れるコイル電流（リアクトル電流）をモニタし、このコイル電流にもとづいてスイッチング素子のオン、オフを制御する方式が知られている。

特開平９−２６６６６４号公報 特開平６−００６９６９号公報 特開平１０−１０８４５７号公報

スイッチングレギュレータの起動時には突入電流が発生するおそれがある。また、スイッチングレギュレータに接続される負荷に大電流が流れる場合もある。スイッチングレギュレータのコイル（インダクタ）に大電流が流れると損失が増加し、あるいは回路の信頼性を損なうおそれがある。

本発明はこうした課題に鑑みてなされたものであり、その包括的な目的は、過電流保護機能を備えたスイッチングレギュレータの提供にある。

本発明のある態様は、スイッチングレギュレータの制御回路に関する。この制御回路は、スイッチングレギュレータの出力電圧を所定の基準電圧と比較し、２つの電圧の誤差に応じた誤差信号を生成する誤差増幅器と、スイッチングレギュレータの出力インダクタに流れるコイル電流に応じた検出信号を、誤差増幅器からの誤差信号と比較し、検出信号の値が誤差信号の値に達すると所定レベルとなるオフ信号を出力するコンパレータと、オフ信号が所定レベルとなると、スイッチングトランジスタをオフし、クロック信号が所定レベルに遷移すると、スイッチングトランジスタをオンする駆動部と、誤差増幅器から出力される誤差信号を、スイッチングレギュレータの出力電圧に応じたクランプ値にてクランプするクランプ回路と、を備える。

この態様によると、出力電圧と目標値の誤差が大きくなると、その誤差信号がクランプされるため、スイッチングトランジスタのオフするタイミングは早められる。その結果、コイル電流に上限値が設定され、過電流を防止できる。クランプ値を出力電圧に応じて変化させ、出力電圧が増大するほどコイル電流の上限値を増大させることにより、起動時の過電流保護を好適に行うことができる。

クランプ回路は、第１端子が接地され、第２端子が誤差増幅器の出力端子に接続されたクランプトランジスタと、出力端子がクランプトランジスタの制御端子に接続され、反転入力端子にクランプ値を設定する設定電圧が印加され、非反転入力端子が誤差増幅器の出力端子に接続された演算増幅器と、を含んでもよい。設定電圧を出力電圧に応じて設定してもよい。

本発明の別の態様は、スイッチングレギュレータである。このスイッチングレギュレータは、出力インダクタおよび出力キャパシタを含むスイッチングレギュレータ出力回路と、出力インダクタに接続されるスイッチングトランジスタと、スイッチングトランジスタのオン、オフを制御する上述のいずれかの態様の制御回路と、を備える。

本発明の別の態様は、スイッチングレギュレータの制御方法に関する。この方法は、スイッチングレギュレータの出力電圧を所定の基準電圧と比較し、２つの電圧の誤差に応じた誤差信号を生成するステップと、誤差信号にもとづき、出力電圧が基準電圧と一致するようにデューティ比が制御されるパルス信号を生成するステップと、パルス信号にもとづき、スイッチングトランジスタのオン、オフを制御するステップと、誤差信号を、スイッチングレギュレータの出力電圧に応じたクランプ値にてクランプするステップと、を備える。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、過電流保護を好適に行うことができる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係るスイッチングレギュレータ２００の構成を示す回路図である。実施の形態に係るスイッチングレギュレータ２００は、制御回路１００と、スイッチングレギュレータ出力回路（以下、出力回路という）４０と、を含む昇圧型ＤＣ／ＤＣコンバータである。このスイッチングレギュレータ２００は、入力端子２０２、出力端子２０４を備え、それぞれの端子に印加され、または現れる電圧を入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔという。スイッチングレギュレータ２００は、出力電圧Ｖｏｕｔが、目標値に一致するように入力電圧Ｖｉｎを昇圧する。

図２は、図１のスイッチングレギュレータ２００を搭載する電子機器３００の構成を示すブロック図である。電子機器３００は、たとえば携帯電話端末や、デジタルカメラ、携帯ゲーム機器など電池駆動型の小型情報端末である。電子機器３００は、スイッチングレギュレータ２００、負荷２１０、電池２２０を含む。電池２２０は、リチウムイオン電池などであって、３Ｖ〜４Ｖ程度の電池電圧Ｖｂａｔを出力し、スイッチングレギュレータ２００の入力端子２０２へと出力する。

負荷２１０は、電池電圧より高い電源電圧で動作する液晶ドライバをはじめとするアナログ、デジタル回路である。負荷２１０の電源端子は、スイッチングレギュレータ２００の出力端子２０４に接続される。

スイッチングレギュレータ２００は、入力端子２０２に入力された電池電圧Ｖｂａｔを負荷２１０が要求する電圧に安定化し、出力電圧Ｖｏｕｔとして出力する。以下、スイッチングレギュレータ２００、特にその制御回路１００の構成について詳細に説明する。

図１に戻る。出力回路４０は、出力インダクタＬ１、出力キャパシタＣ１、整流ダイオードＤ１を含む。出力キャパシタＣ１は、出力端子２０４と接地端子間に設けられる。出力インダクタＬ１は、入力端子２０２と制御回路１００のスイッチング端子１０４の間に設けられる。整流ダイオードＤ１は、出力端子２０４とスイッチング端子１０４の間に、カソードが出力端子２０４側の向きに設けられる。出力回路のトポロジーは、昇圧、降圧、昇降圧に応じて適宜変更すればよい。

制御回路１００は、スイッチング端子１０４、帰還端子１０６を備える。帰還端子１０６には、スイッチングレギュレータ２００の出力電圧Ｖｏｕｔが帰還される。出力電圧Ｖｏｕｔは、抵抗Ｒ１０、Ｒ１１によって分圧され、帰還電圧Ｖｆｂが生成される。

制御回路１００は、スイッチングトランジスタＭ１、誤差増幅器１０、コンパレータ１４、検出電圧生成部１６、ＲＳフリップフロップ２２、オシレータ２４、ドライバ回路３０、クランプ回路５０、クランプ電圧設定部６０を備える。

制御回路１００は、出力インダクタＬ１もしくはスイッチングトランジスタＭ１に流れる電流をモニタし、検出した電流のピーク値にもとづいてスイッチングトランジスタＭ１のオン、オフを制御する。この方式はピークカレントモードと呼ばれる。

スイッチングトランジスタＭ１は、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。スイッチングトランジスタＭ１をバイポーラトランジスタで構成してもよい。また、整流ダイオードＤ１を整流用トランジスタで構成してもよい。この場合、整流用トランジスタはスイッチングトランジスタＭ１と逆相でスイッチングする。スイッチングトランジスタＭ１のドレインは、スイッチング端子１０４と接続され、ソースは検出電圧生成部１６を介して接地される。

誤差増幅器１０は、スイッチングレギュレータ２００の出力電圧Ｖｏｕｔを、所定の基準電圧Ｖｒｅｆ１と比較し、２つの電圧の誤差信号（以下、誤差電圧Ｖｅｒｒという）を生成する。誤差増幅器１０は、ｇｍアンプ１２、第２抵抗Ｒ２、第２キャパシタＣ２を含む。
ｇｍアンプ１２の反転入力端子には、帰還電圧Ｖｆｂが入力され、非反転入力端子には基準電圧Ｖｒｅｆ１が入力される。帰還電圧Ｖｆｂは、出力電圧Ｖｏｕｔであってもよいし、出力電圧Ｖｏｕｔを分圧した電圧であってもよい。

ｇｍアンプ１２は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１の差に応じた電流を出力する。第２抵抗Ｒ２および第２キャパシタＣ２は、ｇｍアンプ１２の出力端子と、接地端子間に直列に接続される。ｇｍアンプ１２の出力電流は、第２抵抗Ｒ２および第２キャパシタＣ２によって電圧に変換される。変換された電圧は、誤差電圧Ｖｅｒｒとして出力される。

検出電圧生成部１６は、出力インダクタＬ１に流れるコイル電流に応じた検出電圧Ｖｄｅｔを生成する。制御回路１００は、コイル電流のピーク値をモニタするため、入力端子２０２から接地端子に至る経路上の電流のピーク値をモニタすればよい。

図１の検出電圧生成部１６は、出力インダクタＬ１およびスイッチングトランジスタＭ１を経て接地に至る経路上に設けられた検出抵抗Ｒ３と、検出抵抗Ｒ３に生ずる電圧降下を増幅し、検出電圧Ｖｄｅｔを出力するアンプＡＭＰ１を含む。なお、検出電圧Ｖｄｅｔの生成方法は特に限定されるものではなく、その他の公知の技術を利用してもよい。

オシレータ２４は所定の周波数のクロック信号ＣＫを生成する。また、オシレータ２４は、クロック信号ＣＫと同期したのこぎり波形（ランプ波形）の周期信号Ｖｏｓｃを生成する。周期信号Ｖｏｓｃの振幅は、検出電圧Ｖｄｅｔのレベルに対して小さく設定される。加算器２６は、検出電圧Ｖｄｅｔに周期信号Ｖｏｓｃを重畳する。周期信号Ｖｏｓｃを重畳することによりサブハーモニック発振が抑制される。

コンパレータ１４の反転入力端子には、誤差増幅器１０からの誤差電圧Ｖｅｒｒが入力され、非反転入力端子には、周期信号Ｖｏｓｃが重畳された検出電圧Ｖｄｅｔ’が入力される。コンパレータ１４は、検出電圧Ｖｄｅｔ’が誤差電圧Ｖｅｒｒに達する（Ｖｄｅｔ’＞Ｖｅｒｒ）と所定レベル（ハイレベル）となるオフ信号Ｓｏｆｆを出力する。

ＲＳフリップフロップ２２、オシレータ２４、加算器２６、ドライバ回路３０は、駆動部を構成する。駆動部は、コンパレータ１４からのオフ信号Ｓｏｆｆと、オシレータ２４からのクロック信号ＣＫを受ける。

駆動部は、オフ信号Ｓｏｆｆが所定レベル（ハイレベル）となると、スイッチングトランジスタＭ１をオフし、クロック信号ＣＫが所定レベル（ハイレベル）に遷移すると、スイッチングトランジスタＭ１をオンする。つまり、クロック信号ＣＫのポジティブエッジのタイミングから、コイル電流のピーク値に応じた検出電圧Ｖｄｅｔ’が誤差電圧Ｖｅｒｒに達するタイミングまでの期間が、スイッチングトランジスタＭ１のオン時間となる。

具体的には、クロック信号ＣＫは、ＲＳフリップフロップ２２のセット端子に入力され、オフ信号Ｓｏｆｆは、リセット端子に入力される。
ＲＳフリップフロップ２２の出力信号Ｑは、クロック信号ＣＫがハイレベルとなるポジティブエッジのタイミングでハイレベルとなり、オフ信号Ｓｏｆｆがハイレベルとなるポジティブエッジのタイミングで、ローレベルとなる。

ドライバ回路３０は、ＲＳフリップフロップ２２の出力信号Ｑを反転して、スイッチングトランジスタＭ１のゲートに与える。

出力信号Ｑがハイレベルとなると、スイッチングトランジスタＭ１がオンとなり、出力信号Ｑがローレベルとなると、スイッチングトランジスタＭ１がオフする。

本実施の形態に係る制御回路１００は、クランプ回路５０、クランプ電圧設定部６０を備える点を特徴とする。本実施の形態において、クランプ回路５０は、誤差増幅器１０から出力される誤差電圧Ｖｅｒｒを、所定のクランプ値（以下、クランプ電圧Ｖｃｌという）以下にクランプするリミッタ回路として機能する。クランプ電圧Ｖｃｌは、スイッチングレギュレータ２００の出力電圧Ｖｏｕｔに応じて設定される。

本実施の形態において、クランプ電圧設定部６０は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂを受け、クランプ電圧Ｖｃｌを設定するためのクランプ設定電圧Ｖｓを生成する。

クランプ電圧設定部６０は、アンプＡＭＰ２、可変電流源６２、抵抗Ｒ２１、Ｒ２２、Ｒ２３を含む。
アンプＡＭＰ２は、帰還電圧Ｖｆｂを増幅する。可変電流源６２は、アンプＡＭＰ２の出力に応じた電流Ｉｃを生成する。抵抗Ｒ２１は一端の電位が固定され、他端に可変電流源６２が接続される。したがって抵抗Ｒ２１には、帰還電圧Ｖｆｂに応じた電圧降下が発生する。抵抗Ｒ２２、Ｒ２３は、抵抗Ｒ２１の他端に生ずる電圧Ｖｃを分圧し、クランプ設定電圧Ｖｓとして出力する。

クランプ回路５０は、演算増幅器５２、クランプトランジスタＭ３を含む。クランプトランジスタＭ３は、ＮチャンネルＭＯＳＦＥＴであり、第１端子（ソース）が接地され、第２端子（ドレイン）が誤差増幅器１０の出力端子に接続される。
演算増幅器５２は、その出力端子がクランプトランジスタＭ３の制御端子（ゲート）に接続され、反転入力端子にクランプ設定電圧Ｖｓが印加され、非反転入力端子が誤差増幅器１０の出力端子に接続される。このクランプ回路５０は、誤差電圧Ｖｅｒｒを、クランプ設定電圧Ｖｓ以下にクランプする。

つまりコンパレータ１４の反転入力端子には、Ｖｅｒｒ＜Ｖｓのとき、Ｖｅｒｒが入力され、Ｖｅｒｒ＞Ｖｓとなると、Ｖｓが入力される。

図３は、図１のクランプ回路５０およびクランプ電圧設定部６０の構成例を示す回路図である。アンプＡＭＰ２は、バイポーラトランジスタＱ１、Ｑ２を含む差動対と、差動対（Ｑ１、Ｑ２）に定電流を供給するテール電流源６４と、差動対Ｑ１、Ｑ２の負荷として動作するトランジスタＭ１０、Ｍ１１を含む。差動対Ｑ１、Ｑ２のベースには、トランジスタＭ１２、Ｍ１３が接続され、入力電圧範囲が低く設定される。定電流源６６、６８は、トランジスタＭ１２、Ｍ１３をバイアスする。可変電流源６２は、ゲートにアンプＡＭＰ２の出力電圧が印加されたＮチャンネルＭＯＳＦＥＴである。

演算増幅器５２は、ＭＯＳトランジスタＭ２０、Ｍ２１を含む差動対と、トランジスタＭ２２、Ｍ２３を含むカレントミラー負荷と、テール電流源５４を含む一般的な差動増幅器である。トランジスタＭ２１のゲートは非反転入力端子（＋）、トランジスタＭ２０のゲートは反転入力端子（−）となる。
なお、クランプ回路５０、クランプ電圧設定部６０の構成は、図３のそれに限定されない。

以上が制御回路１００の構成である。次に、制御回路１００の動作について説明する。
図４は、図１の制御回路１００の動作を示すタイムチャートである。なお、同図のＩＬは、出力インダクタＬ１に流れるコイル電流を示す。

まず、本実施の形態に係る制御回路１００の効果をより明確とするために、クランプ回路５０を設けない場合の動作について説明する。このときの波形は、一点鎖線のＶｅｒｒ’、破線のＶｏｕｔ’、破線のＩＬ’で示される。
時刻ｔ０に、スイッチングレギュレータ２００の起動が指示される。このとき、出力電圧Ｖｏｕｔ＝０Ｖであり、基準電圧Ｖｒｅｆ１に応じた目標電圧Ｖｒｅｆ（＝Ｖｒｅｆ１×（Ｒ１０＋Ｒ１１）／Ｒ１１）との差が大きいため、誤差電圧Ｖｅｒｒが大きくなる。

スイッチングトランジスタＭ１のオン時間は、検出電圧Ｖｄｅｔ’（単にＶｄｅｔと記す）が誤差電圧Ｖｅｒｒ’に達するまで持続するから、誤差電圧Ｖｅｒｒが大きいほど、オン時間が長くなり、コイル電流ＩＬ’は増加する。その結果、起動直後に、出力インダクタＬ１に大電流が流れ、これが突入電流として問題となる。

次に、クランプ回路５０を有する制御回路１００の動作について説明する。
時刻ｔ０に起動が指示されると、昇圧動作が開始し、出力電圧Ｖｏｕｔが上昇し始める。起動直後において、出力電圧Ｖｏｕｔは０Ｖであるから、クランプ設定電圧Ｖｓは基準電圧Ｖｒｅｆ４で定まる最低値に設定される。

クランプ回路５０は、誤差電圧Ｖｅｒｒをクランプ設定電圧Ｖｓ以下に抑制する。出力電圧Ｖｏｕｔの上昇にともないクランプ設定電圧Ｖｓ（クランプ電圧Ｖｃｌ）が上昇し、誤差電圧Ｖｅｒｒの上限値が増加していく。誤差電圧Ｖｅｒｒは、クランプ設定電圧Ｖｓに沿うようにして上昇する。
コイル電流ＩＬに比例した検出電圧Ｖｄｅｔ’が誤差電圧Ｖｅｒｒに達すると、スイッチングトランジスタＭ１がオフするから、誤差電圧Ｖｅｒｒが緩やかに上昇することにより、スイッチングトランジスタＭ１のオン時間が緩やかに増加していく。その結果、コイル電流ＩＬは時間とともに緩やかに増加する。実施の形態に係る制御回路１００によれば、突入電流の発生を抑制しながら、スイッチングレギュレータ２００をソフトスタートさせることができる。
この回路では、基準電圧Ｖｒｅｆ１を変化させる必要がないため、回路が簡素化できるという利点もある。

図５は、図１のスイッチングレギュレータ２００の電圧電流特性を示す図である。横軸は出力電流Ｉｏｕｔを、縦軸は出力電圧Ｖｏｕｔを示す。実施の形態に係る制御回路１００によれば、コイル電流を出力電圧Ｖｏｕｔに応じて制限することができるため、いわゆる「フの字」を実現することができる。つまり、起動時におけるソフトスタート動作に加えて、通常動作時における好適な過電流保護を実現することができる。
また、過負荷時において出力インダクタＬ１に大電流が流れると、電力損失が増加してしまう。図１の制御回路１００によれば、フの字特性を実現することにより、電力損失を低減することができる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

第１、第２の実施の形態では、誤差増幅器１０としてｇｍアンプ１２を利用する場合を説明したが、電圧出力型の演算増幅器を利用してもよい。また、実施の形態では、昇圧型のスイッチングレギュレータについて説明したが、降圧型のスイッチングレギュレータにも本発明は適用可能である。この場合、スイッチングトランジスタＭ１および出力回路４０のトポロジーを変更すればよい。

実施の形態では、コイル電流を帰還して出力電圧Ｖｏｕｔを安定化させるピークカレントモード（電流帰還型）のスイッチングレギュレータについて説明したが、本発明はこれに限定されない。本発明は、出力電圧Ｖｏｕｔのみを帰還する電圧帰還型のスイッチングレギュレータにも適用可能である。図６は、実施の形態に係る電圧帰還型のスイッチングレギュレータの制御回路１００ａ構成を示す回路図である。

制御回路１００ａは、誤差増幅器１０、オシレータ２４、ＰＷＭコンパレータ７０、ドライバ回路３０、スイッチングトランジスタＭ１を備える。誤差増幅器１０は、スイッチングレギュレータ２００の出力電圧Ｖｏｕｔを、所定の基準電圧Ｖｒｅｆ１と比較し、２つの電圧の誤差に応じた誤差信号Ｖｅｒｒを生成する。ＰＷＭコンパレータ７０は、誤差電圧Ｖｅｒｒを周期信号Ｖｏｓｃとレベル比較し、交点ごとにレベルが遷移するパルス信号Ｓｐを生成する。ドライバ回路３０は、パルス信号ＳｐにもとづいてスイッチングトランジスタＭ１のオン、オフを切りかえる。クランプ電圧設定部６０は、帰還電圧Ｖｆｂに応じたクランプ設定電圧Ｖｓを生成する。クランプ回路５０は、誤差電圧Ｖｅｒｒを、クランプ設定電圧Ｖｓ以下にクランプする。

図６の制御回路１００ａによれば、図１の制御回路１００と同様に過電流保護を実現できる。

実施の形態では、スイッチングトランジスタＭ１が制御回路１００に内蔵される場合を説明したが、スイッチングトランジスタＭ１をディスクリート素子を利用して制御回路１００の外部に設けてもよい。

本実施の形態において、信号のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。

実施の形態に係るスイッチングレギュレータの構成を示す回路図である。 図１のスイッチングレギュレータを搭載する電子機器の構成を示すブロック図である。 図１のクランプ回路およびクランプ電圧設定部の構成例を示す回路図である。 図１の制御回路の動作を示すタイムチャートである。 図１のスイッチングレギュレータの電圧電流特性を示す図である。 実施の形態に係る電圧帰還型のスイッチングレギュレータの制御回路構成を示す回路図である。

符号の説明

Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｌ１…出力インダクタ、１０…誤差増幅器、１２…ｇｍアンプ、１４…コンパレータ、１６…検出電圧生成部、２２…ＲＳフリップフロップ、２４…オシレータ、２６…加算器、３０…ドライバ回路、４０…出力回路、５０…クランプ回路、５２…演算増幅器、６０…クランプ電圧設定部、１００…制御回路、１０４…スイッチング端子、１０６…帰還端子、２００…スイッチングレギュレータ、２０４…出力端子、２１０…負荷、２０２…入力端子、Ｒ２…第２抵抗、Ｃ２…第２キャパシタ、Ｍ１…スイッチングトランジスタ、Ｍ３…クランプトランジスタ。

Claims (5)

1. スイッチングレギュレータの制御回路であって、
   前記スイッチングレギュレータの出力電圧を所定の基準電圧と比較し、２つの電圧の誤差に応じた誤差信号を生成する誤差増幅器と、
   前記スイッチングレギュレータの出力インダクタに流れるコイル電流に応じた検出信号を、前記誤差増幅器からの誤差信号と比較し、前記検出信号の値が前記誤差信号の値に達すると所定レベルとなるオフ信号を出力するコンパレータと、
   前記オフ信号が所定レベルとなると、スイッチングトランジスタをオフし、クロック信号が所定レベルに遷移すると、前記スイッチングトランジスタをオンする駆動部と、
   前記誤差増幅器から出力される前記誤差信号を、前記スイッチングレギュレータの出力電圧に応じたクランプ値にてクランプするクランプ回路と、
   を備えることを特徴とする制御回路。
2. 前記クランプ回路は、
   第１端子が接地され、第２端子が前記誤差増幅器の出力端子に接続されたクランプトランジスタと、
   出力端子が前記クランプトランジスタの制御端子に接続され、反転入力端子に前記クランプ値を設定する設定電圧が印加され、非反転入力端子が前記誤差増幅器の出力端子に接続された演算増幅器と、
   を含み、
   前記設定電圧を前記出力電圧に応じて設定することを特徴とする請求項１に記載の制御回路。
3. スイッチングレギュレータの制御回路であって、
   前記スイッチングレギュレータの出力電圧を所定の基準電圧と比較し、２つの電圧の誤差に応じた誤差信号を生成する誤差増幅器と、
   前記誤差信号を周期信号とレベル比較し、交点ごとにレベルが遷移するパルス信号を生成するパルス変調コンパレータと、
   前記パルス信号にもとづいてスイッチングトランジスタのオン、オフを切りかえる駆動部と、
   前記誤差増幅器から出力される前記誤差信号を、前記スイッチングレギュレータの出力電圧に応じたクランプ値にてクランプするクランプ回路と、
   を備えることを特徴とする制御回路。
4. スイッチングレギュレータの制御方法であって、
   前記スイッチングレギュレータの出力電圧を所定の基準電圧と比較し、２つの電圧の誤差に応じた誤差信号を生成するステップと、
   前記誤差信号にもとづき、前記出力電圧が前記基準電圧と一致するようにデューティ比が制御されるパルス信号を生成するステップと、
   前記パルス信号にもとづき、スイッチングトランジスタのオン、オフを制御するステップと、
   前記誤差信号を、前記スイッチングレギュレータの出力電圧に応じたクランプ値にてクランプするステップと、
   を備えることを特徴とする制御方法。
5. 出力インダクタおよび出力キャパシタを含むスイッチングレギュレータ出力回路と、
   前記出力インダクタに接続されるスイッチングトランジスタと、
   前記スイッチングトランジスタのオン、オフを制御する請求項１または３に記載の制御回路と、
   を備えることを特徴とするスイッチングレギュレータ。

Images