JP2007258715A - ゲルマニウムを含むチャネルを有するトランジスタを作る方法 - Google Patents

Abstract

【課題】ゲルマニウムに富むチャネルを有するトランジスタおよび完全空乏型アーキテクチャを有するトランジスタであって、任意のタイプの基板上で簡単に作ることができ、チャネルの形成を簡単に制御できるトランジスタを作る新規の方法を提供すること。
【解決手段】本発明は、ＭＯＳトランジスタを製造する方法であって、ａ）基板２の上でにシリコンおよびゲルマニウムの合金を含む半伝導性の中間層６を形成することと、ｂ）中間層６の上にトランジスタのソース領域、ドレイン領域、および絶縁ゲート領域１１、１２、９を製造することと、ｃ）トランジスタのチャネル内でゲルマニウムの濃度を高めるために中間層６の下側表面から開始される中間層６を酸化することとを含む方法に関する。
【選択図】図５

Description

本発明は、集積回路に関し、より具体的には、シリコン−ゲルマニウム・オン・インシュレータ（ｓｉｌｉｃｏｎ−ｇｅｒｍａｎｉｕｍ ｏｎ ｉｎｓｕｌａｔｏｒ）チャネルを有するＭＯＳトランジスタに関する。

ますます小さいトランジスタの開発が、ある種の問題、特に短チャネル効果（ＳＣＥ）またはＤｒａｉｎ Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ（ＤＩＢＬ）を克服するためにトランジスタのアーキテクチャが変更されることにつながってきた。特に、完全空乏型アーキテクチャが、これらの効果を避けるために使用されてきた。しかし、それと同時に、トランジスタの性能改善が、シリコンをゲルマニウムに置換する試みにつながった。ゲルマニウムは、より低い固有抵抗を有する。したがって、そのチャネルがゲルマニウムを含み、絶縁層上に作られるトランジスタの開発は、かなりの恩恵をもたらし、高められた性能を有するトランジスタを入手することを可能にするはずである。

そのようなアーキテクチャを作る方法が、非特許文献１に提示されている。この論文は、シリコン・オン・インシュレータ基板上でトランジスタを作る方法を提案し、ここで、シリコン−ゲルマニウム層が、この基板に堆積され、シリコン層によって覆われ、その後、酸化シリコン層によって覆われる。次に、基板のうちで、基板の絶縁物と酸化シリコン層との間にある部分を酸化するために、シリコンの酸化が実行される。次に、その論文の著者は、基板の絶縁層と酸化シリコン層との間に、酸化中に形成されたゲルマニウムに富む層を入手する。酸化シリコン層は、ゲート絶縁物を形成するためにエッチングされ、その後、ゲートと、ソース領域およびドレイン領域とが、トランジスタを得るために形成される。

しかし、この方法は、その用途を限定する複数の欠点を有する。第１に、この方法は、シリコン・オン・インシュレータ基板上でトランジスタを作ることを必要とする。問題は、この基板の下にあるシリコンも、シリコン−ゲルマニウムのシリコンの酸化中に酸化されることである。したがって、酸化フェーズ中にゲルマニウム原子を止め、閉じ込めることを可能にする絶縁層が、もはや存在しないので、そのような方法をシリコン基板上で実施することはむずかしい。

さらに、シリコンの酸化は、酸化された表面に向かうシリコン原子のマイグレーションを引き起こすが、ゲルマニウム原子は、反対方向に追い払われる。原子のこれらの移動は、酸化中に形成されるゲルマニウムに富む層と酸化シリコン層との間のよい表面品質を保証しない。しかし、この界面は、重要である。というのは、ゲルマニウムに富む層が、トランジスタのチャネルとして使用され、酸化シリコン層の一部が、ゲート絶縁物として使用されるからである。したがって、チャネルとゲート絶縁物との間の表面欠陥に起因する電気的欠陥の発生が起こりうる。
テヅカ他による論文「Ｈｉｇｈ−Ｍｏｂｉｌｉｔｙ Ｓｔｒａｉｎｅｄ ＳｉＧｅ−ｏｎ−Ｉｎｓｕｌａｔｏｒ ｐＭＯＳＦＥＴｓ Ｗｉｔｈ Ｇｅ−Ｒｉｃｈ Ｓｕｒｆａｃｅ Ｃｈａｎｎｅｌｓ Ｆａｂｒｉｃａｔｅｄ ｂｙ Ｌｏｃａｌ Ｃｏｎｄｅｎｓａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ」（ＩＥＥＥ，Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，Ｖｏｌ．２６，Ｎｏ ４、２００５年４月）

本発明の目的は、これらの欠点を克服することである。

本発明のもう１つの目的は、ゲルマニウムに富むチャネルを有するトランジスタおよび完全空乏型アーキテクチャを有するトランジスタであって、任意のタイプの基板上で簡単に作ることができ、チャネルの形成を簡単に制御できるトランジスタを作る新規の方法を提供することである。

本発明の一態様は、ＭＯＳトランジスタを製造する方法であって、
ａ）基板の上での、シリコンおよびゲルマニウムの合金を含む半伝導性の(semiconducting)中間層の形成と、
ｂ）中間層の上での、トランジスタのソース領域、ドレイン領域、および絶縁ゲート領域の製造と、
ｃ）トランジスタのチャネル内でゲルマニウムの濃度を高めるための、中間層の下側表面から開始される、中間層の酸化と
を含むことを特徴とする方法を提供する。

言い換えると、ゲルマニウムに富むチャネルを有するトランジスタは、シリコン−ゲルマニウム中間層に含まれるシリコンの、前記中間層の下側表面から始まる酸化によって作られる。したがって、ゲルマニウム原子は、シリコン−ゲルマニウム中間層の上側表面に向かってマイグレートさせられ、ゲート絶縁層によって止められる。したがって、酸化ステップ中の原子のマイグレーションは、トランジスタの性能に、ほとんど障害を与えない。というのは、トランジスタのゲート絶縁物が、既に作られており、このステップ中に変更されないからである。不動のゲート絶縁物に向かうゲルマニウム原子のマイグレーションは、チャネルと絶縁物との間の表面欠陥の制限（limitation）につながる。

さらに、このトランジスタを、任意のタイプの基板上で作ることができる。これは、酸化フェーズ中に、ゲルマニウム原子が基板から離れて移動し、シリコン−ゲルマニウム中間層の上に作られる層によって止められるからである。したがって、停止層（ゲート絶縁物を構成する）の材料を選択するのは簡単であり、使用される基板のタイプに対する特定の制約は、もはや全くない。

提案される方法は、シリコン−ゲルマニウム・オン・インシュレータ・チャネルを有するトランジスタまたはゲルマニウム・オン・インシュレータ・チャネルを有するトランジスタのいずれかを作ることを可能にする。これは、十分な時間の間シリコン−ゲルマニウム中間層を酸化することによって、一方ではゲルマニウムが濃縮され、すなわち、ゲルマニウム濃度がゲート絶縁物に近接して増加し、他方では残りのシリコンが酸化されるからである。したがって、その後にゲルマニウムだけを含むチャネルを得ることが可能である。次に、この方法は、純ゲルマニウム層を堆積する必要なしに、ゲルマニウム・チャネル・トランジスタを得ることを可能にする。ゲルマニウム・チャネルは、当初に中間層に存在するゲルマニウム原子を、ゲート絶縁物の下に位置する領域に濃縮することによって形成される。したがって、ゲルマニウムは、特に中間層の他の原子を反応させることによって、より小さいスペースに濃縮される。この方法は、純ゲルマニウムの堆積を、より簡単でよりすばやくよりよい品質を有するシリコン−ゲルマニウムの堆積に置換することを可能にする。

一実施形態によれば、ステップｂ）は、中間層上での上側層の形成と、前記上側層上でのソース領域、ドレイン領域、および絶縁ゲート領域の製造とを含む。

上側層は、層を作るのに必要不可欠というわけではない。実際に、ゲート酸化物または誘電体を中間層上に直接に形成することが考えられる。この上側層は、それでも、ゲート絶縁物とのよりよい界面を可能にするという利点を有する。ゲート酸化物が酸化シリコンであり、上側層がシリコン層である場合に、たとえば、シリコン層上に酸化シリコンを堆積することによって、表面欠陥を制限し、この２つの層の間のよりよい界面を得ることが可能になる。さらに、酸化フェーズ中のゲルマニウム原子のマイグレーションが、シリコン−ゲルマニウム中間層の反対の表面から始まって発生するので、この方法は、チャネルと酸化シリコン層との間のこの高品質界面を保存することを可能にする。シリコン層の主目的は、ゲート絶縁物のよりよい品質の堆積を可能にすることである。したがって、より大きい厚さを有する上側層を作る必要はない。さらに、この層は、酸化フェーズ中にゲルマニウムを豊富にされることが意図されている。したがって、トランジスタのチャネルに残るシリコンの量を制限するために、上側層のサイズを制限することが好ましい。最後に、上側層の大きすぎる厚さは、上側層の局所化された酸化を可能にすることができ、これは、酸化シリコンを含むゲート絶縁物のより大きい厚さにつながるはずである。

したがって、上側層は、エピタキシによって形成され、４ｎｍ未満、たとえば１ｎｍの厚さを有するシリコン層であることが好ましい。

中間層の下側表面は、基板の上に形成される犠牲層に乗り、ステップｃ）は、
−中間層の下側表面を露出するトンネルを得るための、犠牲層のエッチングと、
−トンネル内の中間層の下側表面の酸化と
を含むことが好ましい。

この実施形態は、酸化性雰囲気との酸化される層の接触によって酸化を実行することを可能にする。酸化される中間層の下側表面へのアクセスを得るために、犠牲層が、中間層の下に作られ、その後、中間層の下側表面を露出するトンネルを作成するために選択的にエッチングされる。その後、酸化を実行するためには、集積回路を酸化性雰囲気に置くことで十分である。

このトンネルは、中間層の下側表面の酸化の後に誘電材料を充てんされることが好ましい。

これは、中間層の酸化中に、この層の厚さの増加がシリコンの酸化シリコンへの酸化のゆえに発生するが、この増加が、それでも、必ずしもトンネルを完全に充てんすることを可能にしない場合があるからである。その後、チャネルの下の完全に誘電体のゾーンを作るために、誘電材料を堆積することができる。

一実施形態によれば、犠牲層は、シリコンを含み、シリコンおよびゲルマニウムの合金を含む第１層上に形成される。

したがって、この実施形態は、犠牲層の選択的エッチングを可能にするために、２つのシリコン−ゲルマニウム層の間のシリコンから犠牲層を作ることを提案する。したがって、この犠牲層は、後に酸化ステップを実行するために、形成されるトンネルのサイズおよび位置を定義することを可能にする。

ステップａ）は、ファセットレス（facetless）エピタキシによる、第１層、犠牲層、および中間層の形成を含むことが好ましい。さらに、犠牲層のエッチングは、第１層に関するおよび中間層に関する選択エッチングを用いる。

用語ファセットレス・エピタキシは、両側端である層を別の層によって覆うことを防ぐのを可能にするエピタキシ法を意味することが意図されている。特に、層が、エピタキシによって成長されつつある時に、基板の表面に平行でない、ある結晶面が、成長し、斜めの端を有する層を作成する場合がある。これらの斜めの端は、ファセットと称するが、次の層によって完全に覆われ、したがってその層への横からのアクセスを得るのを妨げる場合があるので、回避されなければならない。横からのアクセスを得るのが妨げられる場合には、端を介して層をエッチングすることは、もはや可能でなくなる。

もう１つの実施形態によれば、犠牲層は、基板の上に形成される誘電体層である。

この実施形態は、半導体材料に関する誘電材料の選択エッチングの使用を可能にする。特に、この選択エッチングによってエッチングされない半導体基板上に犠牲層を作ることが可能である。次に、誘電体層は、トンネルのサイズおよび位置を定義し、このトンネルは、中間層の下側表面を露出することを可能にする。

中間層は、５ｎｍと１５ｎｍの間、好ましくは１０ｎｍ未満の厚さと、３０％と９０％の間、好ましくは５０％を超えるゲルマニウム比を有することが好ましい。

他の利点および特性は、いかなる限定も暗示しない２つの実施形態の詳細な説明と、添付図面とを調査する際に明白になる。

図１は、たとえばシリコンから作られる基板２と、たとえば浅いトレンチ・タイプ（ＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の２つの絶縁ゾーン(insulation zone)３とを含む集積回路１のセクションを非常に概略的に表す。

図２は、本発明による方法の第１実施形態によるさまざまな層を作った後の集積回路１のセクションを表す。特に、ゾーン３の間で基板２をエッチングした後に、シリコン−ゲルマニウムを含む第１層４が作られ、その後、シリコンの犠牲層５が作られる。層４を、比較的低い比、たとえば２０％と４０％の間のゲルマニウムを有するようにするために選択することができる。層４の厚さは、たとえば、２０ｎｍと４０ｎｍの間にあるものとすることができる。層５の厚さは、５ｎｍと３０ｎｍの間にあるものとすることができる。層５は、トンネルの厚さを決定し、酸化中のさまざまな層の体積増加が時期尚早にトンネルを充てんしないように適合されなければならない。層４および５は、たとえばエピタキシによって、ファセットレス法すなわち、層の両側端でのファセットの発生を制限する方法に従って作られる。そのようなファセットレス法自体は、既知であり、当業者は、ファセットレス・エピタキシを使用するそのような方法に関するさらなる詳細について、たとえば、Ｔａｌｂｏｔ他による論文「Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ Ｆａｃｅｔ Ｆｏｒｍａｔｉｏｎ Ｉｎ ＲＴＣＶＤ Ｓｉ／ＳｉＧｅ Ｓｅｌｅｃｔｉｖｅ Ｅｐｉｔａｘｙ」（ＥＣＳ Ｐｒｏｃｅｅｄｉｎｇｓ，Ｖｏｌ．２００４−０７，６０１頁）を参照することができる。特に、さまざまな層のエピタキシャル成長中の温度を下げることによって、ファセットを形成する結晶面の成長速度を制限することが可能になる。

次に、シリコン−ゲルマニウム合金を含む中間層６が、作られる。中間層６は、たとえば所望の成長速度および初期の厚さに応じて３０％と９０％との間にある高い比のゲルマニウムを有する。具体的に言うと、層６内のゲルマニウムの比が高いほど、層６の厚さが小さくなり、成長時間が短くなる。したがって、ゲルマニウムの比ならびに厚さは、堆積条件と、トランジスタのチャネル内で後に望まれるゲルマニウム比とに適合される。層６に、５０％を超えるゲルマニウム比と、１０ｎｍ未満の厚さとが含まれることが好ましい。層６は、普通であり当業者に既知の方法に従って、エピタキシによっても作られる。たとえば、層６を、ファセットレス・エピタキシ法に従って作ることもできる。

次に、中間層６を、シリコンの上側層７で覆う。層７は、やはりエピタキシによって作ることができ、４ｎｍ未満、好ましくは２ｎｍ未満の厚さを有する。層７は、トランジスタを作るために必須ではないが、層６の上にゲート絶縁物を作るのを容易にするので好ましい。特に、ゲート絶縁物を作るのに使用される材料（たとえば、酸化シリコンＳｉＯ_２または高誘電率（「高いＫ(high K)」）材料、あるいはこの２つの組合せを含むことができる）に応じて、この層に異なる材料を選択することまたは層７を堆積しないことが、それに応じて可能である。たとえば、ゲート絶縁物が酸化ハフニウムＨｆＯ_２である特定の事例で、好ましくはシリコン−ゲルマニウム酸化物ＳｉＧｅＯ_ｘを含む層７を堆積することまたは層７を堆積しないことのいずれかが可能である。

次に、ＭＯＳトランジスタの絶縁ゲートの通常の製造を実行する（図３）。より正確に言うと、この製造は、まずゲート酸化物８、現在の例では酸化シリコンを上側層７上に形成し、その後、ゲート９を形成することを含む。後者は、側面に、たとえば窒化シリコンから作られる、第１のタイプの絶縁領域すなわちスペーサ１０が位置している。最後に、２つのシリコン−ゲルマニウム領域が、上側層７上でエピタキシを再開することによって作られる。この選択的エピタキシに、ソース領域１１およびドレイン領域１２を形成するための通常の注入が続く。ソース領域１１およびドレイン領域１２は、たとえば、２０％と３０％との間のゲルマニウム比を含み、有利に約３０ｎｍの厚さを有することができる。特に、領域１１および１２のサイズは、これらが酸化ステップ中に大きく減らされすぎず、その結果、この２つの領域１１および１２上への接点(contacting)を作ることがまだたやすく可能になるように選択される。

次のステップは、犠牲層５の両側端を露出するために、当業者に普通の形で絶縁領域３をエッチングすることにある。層５の両側端は、特にファセットレス・エピタキシ法を使用することのおかげでアクセス可能にすることができる。したがって、エッチングされた絶縁領域３０を有する集積回路１が得られる（図４）。

次に、トンネルの形成が、層４および６に関する犠牲層５の選択エッチングによって実行される。層５の選択エッチング自体は、既知であり、たとえば、テトラフルオロメタンＣＦ_４、酸素Ｏ_２、およびジフルオロメタンＣＨ_２Ｆ_２を含むプラズマを用いるエッチングによって実行される。これによって、シリコン層だけである層５の除去が可能になる。特に、上側層７は、その厚さが効果的で一貫した除去を可能にするには薄すぎるので、エッチングされない。さらに、上側層７は、必ずしもファセットレス・エピタキシによって形成されず、これによって、層７の両側端を覆い、したがってそのエッチングを避けることが可能になる。

したがって、犠牲層５は、中間層６の下側表面を露出するトンネル５０を形成するために、選択的にエッチングされる（図５）。

次のステップは、ゲルマニウムをチャネル領域に濃縮することにある。したがって、中間層６の酸化が、その下側表面から開始して実行される。この酸化は、酸化性雰囲気で、好ましくは９００℃と１２００℃との間の温度で実行される。特に、そのような酸化方法に関するさらなる詳細について、前述のテヅカ他による論文を参照することができる。層６の下側表面の酸化は、トンネル５０のおかげで可能である。したがって、酸化シリコン層１３が、中間層６の下側表面から開始して、しかし、シリコンを含むすべての露出された表面上でも、形成される。したがって、酸化シリコン層１４が、中間層６とソース領域１１およびドレイン領域１２との横表面上に得られる。酸化シリコン層１５も、ソース領域１１およびドレイン領域１２の上側表面上に得られ、酸化シリコン層１６が、第１層４の上側表面上に得られる。酸化シリコンの層１３、１４、１５、および１６が形成されつつある時に、層４および６ならびに領域１１および１２は、層４０および６０ならびに領域１１０および１２０（図６）を与えるために、サイズにおいて減少し、ゲルマニウムを豊富にされる。上側層７は、酸化ステップ中に消滅している。というのは、中間層６のゲルマニウム原子が、チャネルの下にある領域すなわち、上側層７の一部がある領域に濃縮されるからである。したがって、層７には、層６の酸化されない部分と同様にシリコン−ゲルマニウムが含まれ、その後、この２つの層は、チャネル領域６０を形成する。

領域６０には、当初は中間層６に存在したゲルマニウム原子が含まれるが、層６および７のシリコン原子は、酸化ステップ中に少なくとも部分的に酸化されている。本質的にゲルマニウムを含むチャネル６０を有するトランジスタを作ることが望まれる場合には、ほとんどすべてのシリコン原子を酸化シリコンに変換するために、層６および７を十分な時間の間酸化することで十分である。その後、残っているゲルマニウム原子が、トランジスタ６０のチャネルを形成する。

酸化ステップが完了したならば、ソース領域１１０およびドレイン領域１２０にアクセスするために、酸化物層１５を普通にエッチングする。次に、たとえば窒化シリコンから、第２タイプの絶縁領域またはスペーサ１７を作る。誘電体の完全な領域１６、１８、および１３と、チャネル領域６０、ドレイン領域１２０、およびソース領域１１０（図７）を形成するために、トンネル５０に、誘電材料１８、たとえば窒化シリコンを充てんすることもできる。

トランジスタを作るこの方法の残りは、普通であり、特にソース領域１１０、ドレイン領域１２０、およびゲート領域９への接触を含む。

図７に示されているように、その後、シリコン−ゲルマニウムまたは完全空乏型ゲルマニウム・チャネルを有するトランジスタが得られる。

このトランジスタは、基板２に乗っている層１６、１８、および１３のスタック上に横たわり、層のこのスタックは、誘電体である。

さらに、ゲート絶縁層８は、シリコン−ゲルマニウム・チャネル６０の上に横たわり、シリコンの上側層７への堆積以降に変更されていない。したがって、層８とチャネル６０との間の界面は、層８と層７との間の界面に似た表面品質を持ち続けている。

チャネル層６０の精細度は、特に、最初の中間層６に存在するゲルマニウムの量によっておよび酸化時間によって決定される。この精細度は、短チャネル効果のよい制御が幾何学的に許されるようになるように選択される。

さらに、チャネル６０でゲルマニウムを使用することによって、チャネル６０内を移動する電荷担体の移動度を改善することが可能になる。

さらに、層４、５、および６を局所的にエピタキシによって作る可能性は、説明した方法に従って得られるトランジスタをシリコン・ウェハまたはシリコン・オン・インシュレータ・ウェハに集積することを可能にする。その場合に、要求条件に従って、さまざまな技法に対応する異なるトランジスタを併置することは、簡単である。

最後に、説明した方法は、酸化ステップの前に、シリコンの上側層７上にゲート酸化物８を作ることを可能にする。したがって、上側層７とゲート酸化物８との間の界面で発生するＳｉ−Ｏ結合は、安定しており、この表面に近接するゲルマニウムの濃縮中に崩壊させられがちではない。これは、半導体とゲート酸化物との間の界面での、電気的欠陥などの可能な欠陥を防ぐ。

本発明は、上で説明した実施形態に限定されるのではなく、そのすべての変形形態を含む。

たとえば、図８および９に示されているように、誘電材料、たとえば酸化シリコンから作られた犠牲層５’を作ることが可能である。その場合には、もはやファセットレス・エピタキシ法を使用する必要はない（誘電体層がエピタキシによって堆積されないので）。その後、図３に描写されたものに似たトランジスタを得るためには、層６、７、および８と領域９、１０、１１、および１２とを形成するステップを実行することで十分である。その後、トンネルが、誘電材料５’の選択エッチングによって作られる。この選択エッチングは、それ自体は既知であり、たとえば、フッ化水素酸ＨＦの溶液を用いる化学エッチングによって実行することができる。この方法の残りは、説明した第１実施形態に似た形で行うことができる。

説明した第１実施形態に従って、しかしファセットレス・エピタキシによって層４および５（ならびに、任意選択として６および７）を作らずに、トランジスタを作ることも可能である。特に、絶縁ゾーン３（ＳＴＩ）を作る前に普通のエピタキシによって前記層を作り、その後、スタックのファセット付きの端をエッチングし（当業者に既知の形で）、最後に、エッチングされたゾーンで絶縁領域３を作ることが、可能である。その後、説明した第１実施形態と同一の、この方法のステップを再現することができる基礎で、図２に描写されたものに似た集積回路が得られる。しかし、絶縁領域３を作る時には、エピタキシによって作られ、応力がある場合がある層４および５（ならびに、任意選択として６および７）に損傷を与えないようにするために、その製造中に大きい熱ジェットを必要としない誘電材料を使用するために注意を払う。

本発明による方法の２つの実施形態の主要なステップの一つを概略的に示す図である。 本発明による方法の２つの実施形態の主要なステップの他の一つを概略的に示す図である。 本発明による方法の２つの実施形態の主要なステップの他の一つを概略的に示す図である。 本発明による方法の２つの実施形態の主要なステップの他の一つを概略的に示す図である。 本発明による方法の２つの実施形態の主要なステップの他の一つを概略的に示す図である。 本発明による方法の２つの実施形態の主要なステップの他の一つを概略的に示す図である。 本発明による方法の２つの実施形態の主要なステップの他の一つを概略的に示す図である。 本発明による方法の２つの実施形態の主要なステップの他の一つを概略的に示す図である。 本発明による方法の２つの実施形態の主要なステップの他の一つを概略的に示す図である。

符号の説明

２ 基板
４ 第１層
５、５’ 犠牲層
６ 中間層
７ 上側層
９ 絶縁ゲート領域
１１ ソース領域
１２ ドレイン領域
１８ 誘電材料
５０ トンネル

Claims (9)

1. ＭＯＳトランジスタを製造する方法であって、
   ａ）基板（２）の上での、シリコンおよびゲルマニウムの合金を含む半伝導性の中間層（６）を形成することと、
   ｂ）前記中間層（６）の上に前記トランジスタのソース領域、ドレイン領域、および絶縁ゲート領域（１１、１２、９）の製造することと、
   ｃ）前記トランジスタのチャネル内でゲルマニウムの濃度を高めるために前記中間層（６）の下側表面から開始される前記中間層（６）を酸化することと
   を含む方法。
2. ステップｂ）が、前記中間層（６）の上に上側層（７）を形成することと、前記上側層の上に前記ソース領域、ドレイン領域、および絶縁ゲート領域（１１、１２、９）の製造とを含む、請求項１に記載の方法。
3. 前記上側層（７）が、エピタキシによって形成され４ｎｍ未満の厚さを有するシリコン層である、請求項２に記載の方法。
4. 前記中間層（６）の下側表面が、前記基板（２）の上に形成される犠牲層（５、５’）の上に置かれ、ステップｃ）が、
   前記中間層（６）の前記下側表面を露出するトンネル（５０）を得るために前記犠牲層（５、５’）をエッチングすることと、
   前記トンネル（５０）内の前記中間層（６）の前記下側表面を酸化することと
   を含む、請求項１ないし３のいずれか一項に記載の方法。
5. 前記中間層（６）の前記下側表面の酸化の後に、前記トンネル（５０）は、誘電材料（１８）を充てんされる、請求項４に記載の方法。
6. 前記犠牲層（５）が、シリコンを含み、シリコンおよびゲルマニウムの合金を含む第１層（４）上に形成される、請求項４または５に記載の方法。
7. ステップａ）が、ファセットレス・エピタキシによる、前記第１層（４）、前記犠牲層（５）、および前記中間層（６）を形成することを含み、
   前記犠牲層（５）の前記エッチングが、前記第１層（４）および前記中間層（６）に関する選択エッチングを用いる
   請求項６に記載の方法。
8. 前記犠牲層（５’）が、前記基板（２）の上に形成される誘電体層である、請求項４に記載の方法。
9. 前記中間層（６）が、５ｎｍと１５ｎｍとの間、好ましくは１０ｎｍ未満の厚さと、３０％と９０％との間、好ましくは５０％を超えるゲルマニウム比とを有する、請求項１から８のいずれか一項に記載の方法。

Images