[go: up one dir, main page]

JP2007227920A - 方法、半導体構造（ラッチアップが起こりにくい半導体デバイス構造を製造するための方法および該方法によって形成された半導体デバイス構造） - Google Patents

方法、半導体構造（ラッチアップが起こりにくい半導体デバイス構造を製造するための方法および該方法によって形成された半導体デバイス構造） Download PDF

Info

Publication number
JP2007227920A
JP2007227920A JP2007037510A JP2007037510A JP2007227920A JP 2007227920 A JP2007227920 A JP 2007227920A JP 2007037510 A JP2007037510 A JP 2007037510A JP 2007037510 A JP2007037510 A JP 2007037510A JP 2007227920 A JP2007227920 A JP 2007227920A
Authority
JP
Japan
Prior art keywords
trench
substrate
well
doped
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007037510A
Other languages
English (en)
Inventor
Jack Allan Mandelman
ジャック・アラン・マンデルマン
William R Tonti
ウィリアム・ロバート・トンティ
David Vaclav Horak
デビッド・バツラフ・ホラク
Harrison Cannon Ethan
イーサン・ハリソン・キャノン
Toshiharu Furukawa
トシハル・フルカワ
William Koburger Charles Iii
チャールズ・ウィリアム・コバーガー、サード
Konstantinos Kontos Jimmy
ジミー・コンスタンティノス・コントス
Mark C Hakey
マーク・チャールズ・ハケイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007227920A publication Critical patent/JP2007227920A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/854—Complementary IGFETs, e.g. CMOS comprising arrangements for preventing bipolar actions between the different IGFET regions, e.g. arrangements for latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】バルクＣＭＯＳデバイスにおけるラッチアップを抑制するための半導体方法およびデバイス構造を提供すること。
【解決手段】この方法は、基板の半導体材料内にトレンチを形成するステップであって、このトレンチが、やはり基板の半導体材料内に画定された一対のドープされたウェル間に配置された第１の側壁を有するステップを含む。この方法はさらに、トレンチ内にエッチング・マスクを形成してトレンチの基底面を部分的にマスクするステップと、これに続いて、部分的にマスクされた基底面の露出した基板の半導体材料を除去して、トレンチを深くする狭められた第２の側壁を画定するステップとを含む。ドープされたウェル内に構築するデバイスのトレンチ分離領域を画定するために、深くしたトレンチに誘電材料を充てんする。この深くしたトレンチの延長部分を埋める誘電材料がラッチアップの抑制を向上させる。
【選択図】図１１

Description

本発明は一般に、半導体構造および半導体デバイス構造を製造するための方法に関し、詳細には、ラッチアップ（ｌａｔｃｈ−ｕｐ）が起こりにくい相補型金属−酸化物−半導体デバイス構造を製造する方法、および該方法によって形成されたバルク相補型金属−酸化物−半導体デバイス構造に関する。
相補型金属−酸化物−半導体（ＣＭＯＳ）技術は、Ｐチャネル電界効果トランジスタ（ＦＥＴ）とＮチャネル電界効果トランジスタとを統合して、単一の半導体基板上に集積回路を形成する。バルクＣＭＯＳ技術の重大問題は、バルクＣＭＯＳデバイスに元々存在する寄生バイポーラ・トランジスタの不必要なトランジスタ作用によって引き起こされるラッチアップである。さまざまなことが引き金となって起こるこの不必要な寄生トランジスタ作用は、バルクＣＭＯＳデバイスの故障の原因となることがある。宇宙を基盤とする応用では、高エネルギーの電離放射線および電離粒子（例えば宇宙線、中性子、陽子、α粒子）の衝突によってラッチアップが引き起こされる可能性がある。宇宙航行システムにおいてこの集積回路を取り替えることは容易ではないので、このチップ故障は破局的な故障となる可能性がある。したがって、ラッチアップに対する高い抵抗性を有するバルクＣＭＯＳデバイスを設計することは、自然宇宙放射線環境、軍用システムおよび高信頼性商業応用における回路動作にとって重要な考慮事項である。
バルクＣＭＯＳ装置設計を調整して、ラッチアップ・イミュニティ（ｌａｔｃｈ−ｕｐ ｉｍｍｕｎｉｔｙ）を増大させることができる。例えば、０．２５ミクロン・デバイス技術では、エピタキシャル基板（例えば濃くドープされたｐ型基板ウェーハ上のｐ型エピタキシャル層）上にバルクＣＭＯＳデバイスを構築することによって、ラッチアップ・イミュニティを増大させることができる。濃くドープされた基板ウェーハは、衰えていない場合にラッチアップを開始させる可能性がある電流に対する優れた電流シンク（ｓｉｎｋ）となる。しかし、エピタキシャル基板は製造コストが高く、静電放電（ＥＳＤ）保護装置などの重要ないくつかの回路の設計の複雑さを増大させる可能性がある。
保護環拡散領域は、ラッチアップを抑制するための他の従来法を表す。しかし、保護環拡散領域はかなりの量の活性領域シリコン・リアル・エステートを占有するため、コスト高になる。さらに、保護環拡散領域は基板内の大半の少数キャリアを捕集するが、保護環拡散領域の下を伝わり、それによって保護環拡散領域を迂回することによって、かなりの部分が捕集を逃れる可能性がある。
セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板は、半導体業界において、概してラッチアップが起こらない基板として認識されている。しかし、ＣＭＯＳデバイスをＳＯＩ基板上に製造すると、バルク基板上に製造するのに比べてコストが高くなる。さらに、ＳＯＩ基板は、ラッチアップ以外にも放射線によって誘発されるさまざまな故障機構を有する。他の欠点は、ＳＯＩデバイスが一般に、低コスト設計の単純な組立てを可能にするであろうＡＳＩＣ書籍群を持たないことである。
従来のＣＭＯＳデバイスは、一般にＮチャネル電界効果トランジスタとＰチャネル電界効果トランジスタが近接しているために、ラッチアップを起こしやすい。例えば、ｐ型基板上に製造された一般的なＣＭＯＳデバイスは、短い距離しか隔たっておらず、ウェル接合部を介して隣接した導電性が反対のＮウェルおよびＰウェルを含む。ｐチャネル・トランジスタはＮウェル内に製造され、同様にＮチャネル・トランジスタはＰウェル内に製造される。この高密度に実装されたバルクＣＭＯＳ構造は、不要な寄生トランジスタ作用を起こしやすい寄生水平バイポーラ（ＰＮＰ）構造および寄生垂直バイポーラ（ＮＰＮ）構造を元から形成する。これらのＰＮＰ構造とＮＰＮ構造の間の再生フィードバックによってラッチアップが起こることがある。
図１を参照すると、標準トリプル・ウェル・バルクＣＭＯＳ構造３０（すなわちＣＭＯＳインバータ）の一部分が、基板１１のＮウェル１２内に形成されたｐチャネル・トランジスタ１０、埋没Ｎバンド１８の上に横たわる基板１１のＰウェル１６内に形成されたＮチャネル・トランジスタ１４、およびＮウェル１２をＰウェル１６から分離する浅いトレンチ分離（ＳＴＩ）領域２０を含む。基板１１全体に他のＳＴＩ領域２１が分布している。Ｎチャネル・トランジスタ１４は、ソース２４およびドレイン２５を表すｎ型拡散領域を含む。Ｐチャネル・トランジスタ１０は、ソース２７およびドレイン２８を表すｐ型拡散領域を有する。Ｎウェル１２は、コンタクト１９によって標準電源電圧（Ｖｄｄ）に電気的に結合されており、Ｐウェル１６は、コンタクト１７によって基板大地電位に電気的に結合されている。ＣＭＯＳ構造３０の入力は、Ｐチャネル・トランジスタ１０のゲート１３およびＮチャネル・トランジスタ１４のゲート１５に接続されている。ＣＭＯＳ構造３０の出力は、Ｐチャネル・トランジスタ１０のドレイン２８およびＮチャネル・トランジスタ１４のドレイン２５に接続されている。Ｐチャネル・トランジスタ１０のソース２７はＶｄｄに接続されており、Ｎチャネル・トランジスタ１４のソース２４は大地に結合されている。保護環拡散領域３４、３６がＣＭＯＳ構造３０を取り巻いている。
Ｎチャネル・トランジスタ１４のソース２４およびドレイン２５を構成するｎ型拡散領域、分離されたＰウェル１６、およびその下のＮバンド１８はそれぞれ、垂直寄生ＮＰＮ構造２２のエミッタ、ベースおよびコレクタを構成する。Ｐチャネル・トランジスタ１０のソース２７およびドレイン２８を構成するｐ型拡散領域、Ｎウェル１２、および分離されたＰウェル１６はそれぞれ、水平寄生ＰＮＰ構造２６のエミッタ、ベースおよびコレクタを構成する。ＮＰＮ構造２２のコレクタを構成するＮバンド１８とＰＮＰ構造２６のベースを構成するＮウェル１２は共有されており、Ｐウェル１６は、ＮＰＮ構造２２のベースおよびＰＮＰ構造２６のコレクタを構成しているので、寄生ＮＰＮおよびＰＮＰ構造２２、２６は配線されて、正のフィードバック構成をとる。
電離放射線の衝突、Ｐチャネル・トランジスタ１０のソース２７における電圧オーバシュート、Ｎチャネル・トランジスタ１４のソース２４における電圧アンダシュートなどの外乱は再生作用（ｒｅｇｅｎｅｒａｔｉｖｅ ａｃｔｉｏｎ）の始まりとなる可能性がある。これは負性微分抵抗挙動に帰着し、ついにはバルクＣＭＯＳ構造３０のラッチアップを引き起こす。ラッチアップでは、バイポーラ・ベースがキャリアで満ちあふれた結果として、垂直寄生ＮＰＮ構造２２のエミッタと水平寄生ＰＮＰ構造２６のエミッタの間に超低インピーダンス経路が形成される。この低インピーダンス状態が集積回路の関連部分の破局故障を引き起こす可能性がある。電源電圧を取り去るか、または電源電圧を保持電圧未満に急激に低下させること以外に、このラッチされた状態を脱する方法はない。残念なことに、集積回路に対する不可逆的損傷は、外乱の開始とほぼ同時に起こる可能性があり、そのためラッチされた状態を脱するためのどんな対応も間に合わない。
したがって、標準バルクＣＭＯＳ装置設計を修正するための半導体構造および製造方法であって、ラッチアップを抑制し、同時に高いコスト有効度でプロセス・フローに組み込まれ、従来のバルクＣＭＯＳ半導体構造および該バルクＣＭＯＳ半導体構造を製造する従来の方法の欠点を解決する、半導体構造および製造方法が求められている。
本発明は一般に、標準バルクＣＭＯＳデバイス設計におけるラッチアップ・イミュニティないしラッチアップの抑制を向上させる半導体構造および方法であって、同時に、バルクＣＭＯＳデバイスの特徴とであるＰチャネルおよびＮチャネル電界効果トランジスタを形成するプロセス・フローに組み込んでもコスト有効度が維持される半導体構造および方法を対象とする。本発明の一態様によれば、半導体材料の基板内に半導体構造を製造するための方法が提供される。この方法は、基板の半導体材料内にトレンチを形成するステップであって、このトレンチが、トレンチの基底面と基板の上面との間に延びる第１の側壁を有するステップと、トレンチの第１の側壁にスペーサを形成するステップとを含む。この方法はさらに、スペーサ間に露出した基板の半導体材料の一部分をエッチングして、基底面から基板内へ延びる第１の側壁に比べて狭められた第２の側壁を有する垂直トレンチ延長部分を画定することによりトレンチを深くするステップを含む。スペーサを利用して垂直トレンチ延長部分をエッチングすることによって、従来のリソグラフィ・プロセスによって形成されるパターン形成されたレジストの必要性が排除され、さらに、第２の側壁垂直トレンチ延長部分をトレンチの第１の側壁と自己整合させることができる。
本発明の他の態様によれば、半導体材料の基板内に半導体構造を製造するための方法が提供される。この方法は、基板の半導体材料内に第１のトレンチを形成するステップであって、この第１のトレンチが、第１の基底面と基板の上面との間に延びる第１の側壁を有するステップを含む。この方法はさらに、基板の半導体材料内に第２のトレンチを形成するステップであって、この第２のトレンチが、第２の基底面と基板の上面との間に延びる第２の側壁を有するステップを含む。第１のトレンチ内に、第１の基底面が部分的に露出するように間隙によって分離された誘電材料のスペーサを形成する。スペーサを形成するのと同時に、第２のトレンチに誘電材料を充てんして、第２の基底面を完全に覆う。第２のトレンチに誘電材料を充てんすることによって、第２の基底面を保護することによって第１のトレンチの第１の基底面を変更する後続のプロセス中に第２のトレンチをマスクする必要性が排除される。
本発明の他の態様によれば、半導体構造は半導体材料の基板を含み、この基板は、上面と、基底面を含むトレンチとを有する。基板の半導体材料内に画定されたこのトレンチは、基底面から上面に向かって延びる側壁を有する。トレンチの側壁に誘電材料のスペーサが配置され、これらのスペーサは、基底面が部分的に露出するように間隙によって互いから分離される。垂直トレンチ延長部分は、トレンチの基底面から、基板の上面から遠ざかる方向に、基板の半導体材料内へ延びる側壁を有する。垂直トレンチ延長部分の側壁はスペーサを分離する間隙と実質的に整合する。
図面は本発明の実施形態を例示し、上記の本発明の全般的な説明および以下の実施形態の詳細な説明とともに、本発明の原理を説明する役目を果たす。
本発明は、トリプル・ウェル・バルクＣＭＯＳデバイスにおけるラッチアップの原因となる垂直寄生ＮＰＮ構造および水平寄生ＰＮＰ構造の効果を制限する分離領域を提供する。本発明は、Ｎチャネル電界効果トランジスタおよびＰチャネル電界効果トランジスタがそれぞれＰウェルおよびＮウェル内に互いに隣接して対として形成され、浅いトレンチ分離（ＳＴＩ）領域によってＰウェルがＮウェルから分離されたバルクＣＭＯＳデバイスの設計に有利に実装される。具体的には、ウェル接合部のＳＴＩ領域のジオメトリを、誘電体が充てんされた幅の狭い垂直延長領域またはピグテール（ｐｉｇｔａｉｌ）を有するように変更することによって、標準バルクＣＭＯＳ構造のラッチアップ・イミュニティを向上させる。このピグテールによって提供されるジオメトリの変更は、従来のリソグラフィ・プロセスによって形成されるパターン形成されたレジスト・マスクの助けなしで達成され、より幅が広くより浅いＳＴＩ領域に対して自己整合される。次に、本出願に添付の図面を参照して本発明をより詳細に説明する。
図２、３を参照する。単結晶半導体材料のバルク基板４０を例えば基板供給業者から得る。基板４０は、シリコン原料ガス（例えばシラン）を使用した化学蒸着（ＣＶＤ）などのエピタキシャル成長プロセスによってはるかに厚い単結晶または単結晶ウェーハ上に成長させたデバイス製造用の低欠陥エピタキシャル層を含むことができる。基板４０は、ｐ型導電性を提供する比較的に薄い濃度のドーパントを含む単結晶シリコン・ウェーハとすることができる。例えば基板４０は、このエピタキシャル層を形成するＣＶＤ成長プロセス中のｉｎ ｓｉｔｕドーピングによって、５×１０１５ｃｍ−３から１×１０１７ｃｍ−３のホウ素で薄くドープすることができる。
基板４０の上面４１に、より薄い第２のパッド層４６によって基板４０から分離された第１のパッド層４４を含むパッド構造４２を形成する。第２のパッド層４６は、第１のパッド層４４の構成材料内の応力が基板４０の単結晶半導体材料内の転位を引き起こすことを防ぐ緩衝層として機能することができる。パッド層４４、４６を形成する材料は、基板４０の構成半導体材料よりも選択的に（すなわち基板４０の構成半導体材料よりもかなり大きなエッチング速度で）エッチングされると有利である。第１のパッド層４４は、低圧化学蒸着（ＬＰＣＶＤ）、プラズマＣＶＤプロセスのような熱ＣＶＤプロセスによって形成された窒化物（Ｓｉ３Ｎ４）の共形層とすることができる。第２のパッド層４６は、基板４０を加熱環境で乾燥酸素雰囲気または水蒸気に暴露することによって成長させた酸化シリコン（ＳｉＯ２）、あるいは熱ＣＶＤプロセスによって付着させた酸化シリコンとすることができる。パッド構造４２はさらに、例えば酸化物からなる任意選択の第３のパッド層（図示せず）を第１のパッド層４４の上面に含むことができる。この第３のパッド層は、垂直トレンチ延長部分７０（図６、７）の形成時に有利なことがある。
パッド層４４上にレジスト層４８を塗布し、次いでこのレジスト層を、レジスト層４８の構成材料内に浅いトレンチの潜像パターンを生み出すのに有効な放射パターンで露光する。次いでレジスト層４８の露光したレジストを現像して、この浅いトレンチの潜像パターンを、レジスト層４８内の相対的に幅の狭い複数の開口５０および相対的に幅の広い複数の開口に変換する。図２には、相対的に幅の広い複数の開口のうちの１つの開口５２が示されている。やはり図２に示されているように、開口５０、５２は互いに接続され連続していてもよい。
次いで、反応性イオン・エッチング（ＲＩＥ）、プラズマ・エッチングなどの異方性ドライ・エッチング・プロセスを使用して、パターン形成されたレジスト層４８の浅いトレンチのパターンをパッド層４４、４６に転写することができる。さまざまなエッチング・ケミストリを用いて単一のエッチング・ステップまたは複数のエッチング・ステップで実施することができるこのエッチング・プロセスは、パターン形成されたレジスト層４８内の開口５０、５２を通して露出した部分のパッド構造４２を垂直方向に除去し、基板４０の表面で停止する。エッチング終了後、例えばプラズマ・アッシングによってまたは化学剥離剤に暴露することによって、パッド構造４２からレジスト層４８を剥離する。
図４、５を参照する。これらの図では、同様の参照符号が、図２、３の同様の特徴および後続の製造段階の同様の特徴を指す。基板４０の半導体材料内に、異方性ドライ・エッチング・プロセスによって、相対的に幅の狭い複数の浅いトレンチ５４および幅の広い浅いトレンチ５６を画定する。浅いトレンチ５４は、パッド構造４２内の浅いトレンチのパターンの相対的に幅の狭い開口５０（図２、３）と同じ位置にあり、浅いトレンチ５６は、パッド構造４２内の浅いトレンチのパターンの相対的に幅の広い開口５２（図２、３）と同じ位置にある。この異方性ドライ・エッチング・プロセスは、例えばＲＩＥ、イオン・ビーム・エッチング、またはパッド層４４、４６を構成する材料よりも基板４０の構成半導体材料を選択的に除去するエッチング・ケミストリを使用したプラズマ・エッチング（例えば標準シリコンＲＩＥプロセス）によって構成することができる。浅いトレンチ５６を形成するこの異方性ドライ・エッチング・プロセスによって、基板４０の半導体材料内に、幅の広い浅いトレンチ５６と同様の追加の幅の広い浅いトレンチ（図示せず）を画定する。
浅いトレンチ５６の対向する側壁５８、６０は互いに実質的に平行であり、基板４０の上面４１に対して実質的に垂直である。側壁５８、６０は、基板４０の半導体材料中を底面または基底面６２まで垂直に延びる。浅いトレンチ５４もそれぞれ、互いに実質的に平行で、基板４０の上面４１に対して実質的に垂直な対向する側壁５７、５９を含む。側壁５７、５９は、基板４０の半導体材料中を垂直に延び、底面または基底面６１が側壁５７、５９をつなぐ。この処理法のこの製造段階では基底面６１と基底面６２の深さがほぼ等しい。
図６、７を参照する。これらの図では、同様の参照符号が、図４、５の同様の特徴および後続の製造段階の同様の特徴を指す。浅いトレンチ５６の側壁５８、６０にそれぞれ、基板４０の上面４１から基底面６２まで延びるスペーサ６４、６６を形成する。スペーサ６４、６６は、ＣＶＤプロセスによって付着させた酸化シリコンなどの誘電材料の共形層（図示せず）を付着させ、ＲＩＥまたはプラズマ・エッチング・プロセスを使用して異方性エッチングして、主として水平面の誘電材料を、基板４０の構成半導体材料よりも選択的に除去することによって形成することができる。
スペーサ６４、６６は浅いトレンチ５６を狭めはするが完全には塞がず、そのため、浅いトレンチ５６の基底面６２の一部分がスペーサ６４、６６間に露出する。基板４０内に画定された浅いトレンチ５６と同様の追加の浅いトレンチ（図示せず）がスペーサ６４、６６と同様のスペーサ（図示せず）を含むことを当業者は理解しよう。トレンチ５６内にスペーサ６４、６６を形成した共形層の誘電材料はさらに、それぞれのトレンチ５４を、エッチング・マスク・プラグ６８によって実質的に埋める。
異方性エッチング・プロセスを使用して、浅いトレンチ５６およびトレンチ５６と同様の他の浅いトレンチを深くし、深いトレンチとも呼ぶピグテールまたは垂直トレンチ延長部分７０を画定する。この異方性エッチング・プロセスは、スペーサ６４、６６間に露出した部分の基底面６２全体の基板４０の構成半導体材料を除去する。垂直トレンチ延長部分７０は、底面または基底面７２と、基底面７２と浅いトレンチ５６の基底面６２との間に位置する側壁７４、７６とを有する。スペーサ６４は間隙によってスペーサ６６から分離されており、この間隙は、その基底面６２付近の幅が、垂直トレンチ延長部分７０の垂直側壁７４、７６間の幅にほぼ等しい。パッド構造４２およびスペーサ６４、６６は、基板４０の上面４１の覆われた領域の半導体材料を保護するエッチング・マスクとして機能する。浅いトレンチ５６および垂直トレンチ延長部分７０をエッチングする絶対的な深さは、具体的なデバイス設計に応じて変更することができる。基板４０の半導体材料内に画定された浅いトレンチ５６と同様の追加の浅いトレンチ（図示せず）が垂直トレンチ延長部分７０と同様の垂直トレンチ延長部分を含むことを当業者は理解しよう。浅いトレンチ５４はそれぞれ、対応する１つのエッチング・マスク・プラグ６８によってマスクされ、したがって、垂直トレンチ延長部分７０を形成する異方性エッチング・プロセスの影響を受けない。したがって、垂直トレンチ延長部分７０が形成されるときに浅いトレンチ５４は深くならない。
スペーサ６４は、基底面６２付近の水平面において、側壁５８と基底面６２に近いスペーサ６４の遠方の縁または角との間の距離として測定される幅を有する。スペーサ６６は、基底面６２付近の水平面において、側壁５８と基底面６２に近いスペーサ６６の遠方の縁または角との間の距離として測定される幅を有する。スペーサ６４とスペーサ６６はほぼ等しい幅を有する。対照的にトレンチ５４の幅は同一である必要はない。側壁５７、５９（図５）間で水平に測定した最も幅の広いトレンチ５４の幅は、スペーサ６４の幅の２倍またはスペーサ６６の幅の２倍よりも狭い。側壁５８、６０間で水平に測定したトレンチ５６の幅は、スペーサ６４（またはスペーサ６６）の幅の２倍に、側壁７４、７６間の水平距離として測定した垂直トレンチ延長部分７０の幅を加えたものである。
図８、９を参照する。これらの図では、同様の参照符号が、図６、７の同様の特徴および後続の製造段階の同様の特徴を指す。浅いトレンチ５６と垂直トレンチ延長部分７０の連続した空間に絶縁または誘電材料を充てんする。この材料がスペーサ６４、６６を構成する材料と同じ材料であると有利である。この誘電材料は、ＣＶＤ酸化物、高密度プラズマ（ＨＤＰ）酸化物またはオルトケイ酸テトラエチル（ＴＥＯＳ）とすることができる。例えば化学機械研摩（ＣＭＰ）プロセスによってパッド構造４２の上面を平坦化することによって、誘電材料の過充てん部を除去することができる。高温プロセス・ステップを使用してＴＥＯＳ充てん物を高密度化してもよい。次いで、適当なプロセスを使用してパッド構造４２を除去することにより基板４０の上面４１を露出させ、次いで別のＣＭＰプロセスで上面４１を平坦化する。
平坦化後、それぞれの浅いトレンチ５４内に残ったエッチング・マスク・プラグ６８（図６、７）の材料は、複数の浅いトレンチ分離（ＳＴＩ）領域８０のうちの１つを画定する。同じ誘電材料から形成される場合には図８、９に示すように１つに合体する、浅いトレンチ５６および垂直トレンチ延長部分７０内の誘電材料と、スペーサ６４、６６とは、集合的にＳＴＩ領域８２を構成する。ＳＴＩ領域８２の垂直延長部分８５は垂直トレンチ延長部分７０内に位置し、基底面６２よりも深い深さのところに上面４１に対して垂直に配置され、基底面６２の深さと基底面７２の深さの間に垂直に配置される。延長部分８５は、基底面６２とほぼ同じ深さの基底面をそれぞれが有する他のどのＳＴＩ領域８０よりも深く延びる。一実施形態では、基底面６２の深さが約０．４μｍ、基底面７２の深さが約１μｍである。この充てんプロセス中に、垂直トレンチ延長部分７０に誘電材料を不完全にしか充てんしないことができる。これに応じて、延長部分８５は空気またはガスで満たされたボイドを含むことができる。
有利には、パターン形成された別のレジストおよび追加のリソグラフィを使用することなく、ＳＴＩ領域８２の垂直延長部分８５が形成される。その代わりに、スペーサ６４、６６が、垂直トレンチ延長部分７０を形成するためのエッチング・マスクを、浅いトレンチ５６と自己整合するように有益に画定する。スペーサ６４、６６を構成する材料はさらに他の浅いトレンチ５４を埋め、それにより、垂直トレンチ延長部分７０を形成するプロセスによってトレンチ５４の深さが増大しないようにする。
続いて、基板４０を選択的にドープして、Ｎウェル８４およびＰウェル８６からなるデュアル・ウェル構造を形成する。Ｎウェル８４ならびに基板４０上に散らばる他のＮウェル（図示せず）は、当技術分野で知られている技法を用いて上面４１に適用された遮断層（図示せず）にパターンを形成し、基板４０の被覆されていない領域にｎ導電型の適当な不純物を注入することによって形成する。Ｐウェル８６ならびに基板４０上に散らばる他のＰウェル（図示せず）も同様に、上面４１に適用された別の遮断層（図示せず）にパターンを形成し、基板４０の被覆されていない一連の領域にｐ導電型の適当な不純物を注入することによって形成する。一般に、Ｎウェル８４のドーパント濃度は約５．０×１０１７ｃｍ−３から約７．０×１０１８ｃｍ−３であり、Ｐウェル８６のドーパント濃度は約５．０×１０１７ｃｍ−３から約７．０×１０１８ｃｍ−３である。ｐ型およびｎ型ドーパントの働きをする注入不純物を電気的に活性化するために熱アニールが必要となる場合がある。
本発明は、ＮおよびＰウェル８４、８６を形成するために使用されるマスキングおよび注入プロセスが不正確であることには寛大である。具体的には、Ｎウェル８４とＰウェル８６の接合部にはＳＴＩ領域８２の延長部分８５が位置する。Ｎウェル８４とＰウェル８６の間には垂直トレンチ延長部分７０の側壁７４、７６が位置し、基底面７２は、基板４０の半導体材料内のＮウェル８４およびＰウェル８６の最も深くドープされた深さよりも、基板４０の半導体材料内の深い位置にある。スペーサ６４、６６がエッチング・マスクを有利に提供するため、垂直延長部分７０は、浅いトレンチ５６の側壁５８、６０のほぼ中央に（すなわち自己整合して）形成される。従来のリソグラフィ・マスクを使用して垂直延長部分７０を形成した場合、マスクの重ね合せの不良位置合せが垂直延長部分７０の位置に影響する可能性がある。有利には、デバイス設計において延長部分８５の幅を最小化することができる。
本発明は、Ｐウェル８６の電気的な分離を提供する深い埋没ＮウェルまたはＮバンド（図示せず）を基板４０内にさらに含むトリプル・ウェル構造に有利に実装することができる。Ｐウェル８６は、Ｎバンド１８（図１）と基板４０の上面４１との間に配置される。Ｎバンド１８ならびに基板４０上に散らばる他のＮバンド（図示せず）は、上面４１に適用されたフォトレジストなどの遮断層（図示せず）にパターンを形成し、基板４０の被覆されていない一連の領域にｎ導電型の適当な不純物を注入することによって形成する。Ｎバンドのドーパント濃度は一般に約５．０×１０１７ｃｍ−３から約７．０×１０１８ｃｍ−３である。この場合、垂直延長部分７０の基底面７２の深さは、側壁７４、７６がＮバンド１８を完全に貫通しない、Ｎウェル８４とＮバンド１８の間の連続性を維持する深さに制限する。
図１０、１１を参照する。これらの図では、同様の参照符号が、図８、９の同様の特徴および後続の製造段階の同様の特徴を指す。デュアル・ウェル構造の形成に続いて標準バルクＣＭＯＳプロセスを実施する。バルクＣＭＯＳデバイスを画定するため、Ｐウェル８６を使用してＮチャネル・トランジスタ８８を構築し、Ｎウェル８４を使用してＰチャネル・トランジスタ９０を構築する。Ｎチャネル・トランジスタ８８は、基板４０の半導体材料内のチャネル領域の両側に位置するソース領域９２およびドレイン領域９４を表す基板４０の半導体材料内のｎ型拡散領域と、チャネル領域の上にあるゲート電極９６と、ゲート電極９６を基板４０から電気的に分離するゲート誘電体９８とを含む。同様にＰチャネル・トランジスタ９０は、基板４０の半導体材料内のチャネル領域の両側に位置するソース領域１００およびドレイン領域１０２を表す基板４０の半導体材料内のｐ型拡散領域と、チャネル領域の上にあるゲート電極１０４と、ゲート電極１０４を基板４０から電気的に分離するゲート誘電体１０６とを含む。このＮチャネル・トランジスタ８８およびＰチャネル・トランジスタ９０の構築には、側壁スペーサ（図示せず）など、他の構造を含めることができる。
ソースおよびドレイン領域９２、９４ならびにソースおよびドレイン領域１００、１０２は、適当な導電型を有する適当なドーパント種のイオン注入によって、基板４０の半導体材料内に形成することができる。ゲート電極９６、１０４を形成するために使用する導体は例えば、ポリシリコン、シリサイド、金属、またはＣＶＤプロセスによって付着される他の適当な材料などである。ゲート誘電体９８、１０６は、二酸化シリコン、酸窒化シリコン、高ｋ誘電体またはこれらの誘電体の組合せのような、適当な誘電または絶縁材料を含むことができる。誘電体９８、１０６を構成する誘電材料の厚さは約１ｎｍから約１０ｎｍとすることができ、誘電体９８、１０６は、基板４０の半導体材料と反応物との熱反応、ＣＶＤプロセス、物理蒸着（ＰＶＤ）技法またはこれらの組合せによって形成することができる。
半導体構造を完成させるために、ゲート電極９６、１０４、ソース領域９２、ドレイン領域９４、ソース領域１００およびドレイン領域１０２への電気コンタクト（図示せず）の形成を含む処理を続ける。ただし処理はこれに限定されるわけではない。コンタクトは、ダマシン・プロセスなどの適当な技法を使用して形成することができる。ダマシン・プロセスは、当業者には理解されるとおり、絶縁体を付着させ、この絶縁体にパターンを形成してバイアを開け、次いでそれらのバイアに適当な導電材料を充てんするプロセスである。Ｎチャネル・トランジスタ８８およびＰチャネル・トランジスタ９０を、基板４０上の他のデバイスおよび周辺デバイスとのコンタクトを使用して、導電性配線およびレベル間誘電体（図示せず）からなるマルチレベル相互接続構造と結合する。Ｎウェル８４は標準電源電圧（Ｖｄｄ）に電気的に結合され、Ｐウェル８６は基板大地電位に電気的に結合される。
本発明の原理によれば、ＳＴＩ領域８２の延長部分８５は、ＮチャネルおよびＰチャネル・トランジスタ８８、９０の保持電圧を高めて、ラッチアップに対するバルクＣＭＯＳ装置の抵抗性を増大させる働きをする。垂直トレンチ延長部分７０の基底面７２はＮウェル８４の最も深い境界よりも深いので、Ｐチャネル・トランジスタ８８のソース領域９２から放出された正孔は、延長部分８５の側面に位置する基板４０の半導体材料に向けられる。これらの正孔は基板４０内の電子と急速に再結合する。Ｐウェル８６によって集められる正孔電流はごくわずかなので、これによって水平寄生ＰＮＰ構造２６（図１）の利得が低減または排除され、それによってラッチアップが抑制される。
垂直トレンチ延長部分７０は、垂直トレンチ延長部分７０を画定するために使用する異方性エッチング・プロセスの予備ステップとしてパターン形成されたレジスト層を提供するためのリソグラフィ・マスク（またはレチクル）およびリソグラフィ・プロセスを使用しないマスクレス法で、基板４０の半導体材料内に画定される。本明細書で使用するとき、マスクまたはレチクルは、基板表面のレジスト層の選択照射を可能にする透明領域と不透明領域のパターンを有するフォトマスクなどの任意の装置である。存在しないパターン形成されたレジスト層の代わりに、スペーサ６４、６６が、垂直トレンチ延長部分７０を形成するためのエッチング・マスクとして有利に使用される。
「垂直」、「水平」などの用語への言及は、基準系を確立するために例として行ったものであり、限定のためにしたことではない。本明細書で使用される用語「水平」は基板４０の上面４１に平行な平面と定義され、空間内でのその実際の方向とは無関係である。用語「垂直」は、上で定義した水平に対して垂直な方向を指す。「上」、「の上方」、「の下方」、（「側壁」などの）「側」、「よりも高い」、「よりも低い」、「の上」、「の下」および「の真下」などの用語は水平面に対して定義される。本発明を説明するために、本発明の趣旨および範囲から逸脱することなく、他のさまざまな基準系を使用することができることを理解されたい。
本明細書では、半導体構造の製造を、特定の順序の製造段階および製造ステップによって説明した。しかし、その順序が、説明した順序とは異なっていてもよいことを理解されたい。例えば、２つの以上の製造ステップの順序を、示した順序から入れ換えることができる。さらに、２つ以上の製造ステップを同時にまたは一部並行して実施することもできる。さらに、さまざまな製造ステップを省略し、他の製造ステップを追加することができる。このような変更は全て本発明の範囲に含まれることを理解されたい。本発明の特徴は図面上で必ずしも一様な尺度で示されているとは限らないことを理解されたい。
さまざまな実施形態の説明によって本発明を例示し、それらの実施形態をかなり詳細に説明したが、添付の請求項の範囲をこのような詳細に制限しまたは限定することは、本出願の出願人の意図するところではない。追加の利点および変更は当業者には明白であろう。したがって、そのより幅広い態様において本発明は、特定の詳細、代表的な装置および方法、ならびに図示し説明した例に限定されない。したがって、本出願の出願人の全般的な発明の概念の趣旨または範囲から逸脱することなく、このような詳細から逸脱することができる。
従来技術に従って構築されたバルクＣＭＯＳデバイスを有する基板の一部分の概略図である。 本発明の一実施形態に基づく処理方法の最初の製造段階における基板の一部分の概略上面図である。 概ね図２の線図３−図３に沿って切った断面図である。 図２に続く製造段階における基板部分の概略上面図である。 概ね図４の線図５−図５に沿って切った断面図である。 図４に続く製造段階における基板部分の概略上面図である。 概ね図６の線図７−図７に沿って切った断面図である。 図６に続く製造段階における基板部分の概略上面図である。 概ね図８の線図９−図９に沿って切った断面図である。 図８に続く製造段階における基板部分の概略上面図である。 概ね図１０の線図１１−図１１に沿って切った断面図である。
符号の説明
１０ ｐチャネル・トランジスタ
１１ 基板
１２ Ｎウェル
１３ ゲート
１４ Ｎチャネル・トランジスタ
１５ ゲート
１６ Ｐウェル
１７ コンタクト
１８ 埋没Ｎバンド
１９ コンタクト
２０ 浅いトレンチ分離（ＳＴＩ）領域
２１ ＳＴＩ領域
２２ 垂直寄生ＮＰＮ構造
２４ ソース
２５ ドレイン
２６ 水平寄生ＰＮＰ構造
２７ ソース
２８ ドレイン
３０ 標準トリプル・ウェル・バルクＣＭＯＳ構造
３４ 保護環拡散領域
３６ 保護環拡散領域
４０ バルク基板
４１ 基板の上面
４２ パッド構造
４４ 第１のパッド層
４６ 第２のパッド層
４８ レジスト層
５０ 幅の狭い開口
５２ 幅の広い開口
５４ 幅の狭い浅いトレンチ
５６ 幅の広い浅いトレンチ
５７ 側壁
５８ 側壁
５９ 側壁
６０ 側壁
６１ 基底面
６２ 基底面
６４ スペーサ
６６ スペーサ
６８ エッチング・マスク・プラグ
７０ 垂直トレンチ延長部分
７２ 基底面
７４ 側壁
７６ 側壁
８０ ＳＴＩ領域
８２ ＳＴＩ領域
８４ Ｎウェル
８５ 垂直延長部分
８６ Ｐウェル
８８ Ｎチャネル・トランジスタ
９０ Ｐチャネル・トランジスタ
９２ ソース領域
９４ ドレイン領域
９６ ゲート電極
９８ ゲート誘電体
１００ ソース領域
１０２ ドレイン領域
１０４ ゲート電極
１０６ ゲート誘電体

Claims (19)

  1. 半導体材料の基板内に半導体構造を製造する方法であって、
    前記基板の前記半導体材料内にトレンチを形成するステップであって、前記トレンチが、前記トレンチの基底面と前記基板の上面との間に延びる第１の側壁を有するステップと、
    前記基板の前記半導体材料をマスクを使用せずにエッチングして、前記基底面から前記基板内へ延びる前記第１の側壁に比べて狭められた第２の側壁を有する垂直トレンチ延長部分を画定することにより前記トレンチを深くするステップと
    を含む方法。
  2. 前記基板の前記半導体材料内に、ドープされた第１のウェルを形成するステップと、
    前記ドープされた第１のウェルのすぐ近くの前記基板の前記半導体材料内に、ドープされた第２のウェルを、前記ドープされた第１のウェルと前記ドープされた第２のウェルの間に前記トレンチの前記第２の側壁が配置されるように形成するステップと
    をさらに含む、請求項１に記載の方法。
  3. 第１のトランジスタのソースおよびドレイン領域を画定するために、前記ドープされた第１のウェル内に、第１の導電型の第１および第２の拡散領域を形成するステップと、
    第２のトランジスタのソースおよびドレイン領域を画定するために、前記ドープされた第２のウェル内に、第２の導電型の第１および第２の拡散領域を形成するステップと
    をさらに含む、請求項２に記載の方法。
  4. 前記トレンチの前記第１の側壁の表面にはスペーサが形成され、前記スペーサが、前記垂直トレンチ延長部分の前記第２の側壁を、前記トレンチの前記第１の側壁に対して自己整合させる、請求項１に記載の方法。
  5. 前記トレンチの前記第１の側壁の表面にスペーサを形成するステップを含み、
    前記スペーサを形成する前記ステップがさらに、
    前記トレンチの前記側壁および前記基底面に誘電材料の共形層を付着させるステップと、
    前記共形層の前記誘電材料を異方性エッチングして前記スペーサを画定するステップと
    を含む、請求項１に記載の方法。
  6. 前記トレンチの前記第１の側壁の表面にスペーサを形成するステップを含み、
    前記スペーサを形成する前記ステップがさらに、
    前記トレンチの前記側壁および前記基底面に、化学蒸着プロセスによって、酸化シリコンの共形層を付着させるステップと、
    前記共形層の前記酸化シリコンを異方性エッチングして前記スペーサを画定するステップと
    を含む、請求項１に記載の方法。
  7. 前記垂直トレンチ延長部分および前記トレンチに酸化シリコンを充てんするステップをさらに含む、請求項６に記載の方法。
  8. 前記垂直トレンチ延長部分および前記トレンチに誘電材料を充てんするステップをさらに含む、請求項１に記載の方法。
  9. 半導体材料の基板内に半導体構造を製造する方法であって、
    前記基板の前記半導体材料内に第１のトレンチを形成するステップであって、前記第１のトレンチが、前記第１のトレンチの第１の基底面と前記基板の上面との間に延びる第１の側壁を有するステップと、
    前記基板の前記半導体材料内に第２のトレンチを形成するステップであって、前記第２のトレンチが、前記第２のトレンチの第２の基底面と前記基板の上面との間に延びる第２の側壁を有するステップと、
    前記第１のトレンチ内に、前記第１の基底面が部分的に露出するように間隙によって分離された誘電材料のスペーサを形成するステップと、
    前記スペーサを形成するのと同時に、前記第２のトレンチに前記誘電材料を充てんして、前記第２の基底面を完全に覆うステップと
    を含む方法。
  10. 前記スペーサ間の前記半導体材料を異方性エッチングして、前記第１のトレンチの深さを前記基板内へ延長するステップをさらに含む、請求項９に記載の方法。
  11. 前記基板の前記半導体材料内に、ドープされた第１のウェルを形成するステップと、
    前記ドープされた第１のウェルのすぐ近くの前記基板の前記半導体材料内に、ドープされた第２のウェルを、前記ドープされた第１のウェルと前記ドープされた第２のウェルの間に前記トレンチの前記第２の側壁が配置されるように形成するステップと
    をさらに含む、請求項１０に記載の方法。
  12. 第１のトランジスタのソースおよびドレイン領域を画定するために、前記ドープされた第１のウェル内に、第１の導電型の第１および第２の拡散領域を形成するステップと、
    第２のトランジスタのソースおよびドレイン領域を画定するために、前記ドープされた第２のウェル内に、第２の導電型の第１および第２の拡散領域を形成するステップと
    をさらに含む、請求項１１に記載の方法。
  13. 前記スペーサを形成する前記ステップがさらに、
    前記トレンチの前記側壁および前記基底面に誘電材料の共形層を付着させるステップと、
    前記共形層の前記誘電材料を異方性エッチングして前記スペーサを画定するステップと
    を含む、請求項９に記載の方法。
  14. 前記スペーサを形成する前記ステップがさらに、
    前記トレンチの前記側壁および前記基底面に、化学蒸着プロセスによって、酸化シリコンの共形層を付着させるステップと、
    前記共形層の前記酸化シリコンを異方性エッチングして前記スペーサを画定するステップと
    を含む、請求項９に記載の方法。
  15. 上面を有する半導体材料の基板と、
    前記基板の前記半導体材料内に画定された第１のトレンチであって、基底面と、前記基底面から前記上面に向かって延びる側壁とを含むトレンチと、
    前記第１のトレンチの前記側壁の表面に配置され、前記第１のトレンチの前記基底面が部分的に露出するように間隙によって互いから分離された誘電材料のスペーサと、
    前記第１のトレンチの前記基底面から、前記上面から遠ざかる方向に、前記基板の前記半導体材料内へ延びる側壁を有する垂直トレンチ延長部分であって、前記垂直トレンチ延長部分の前記側壁が前記スペーサを分離する前記間隙と実質的に整合した垂直トレンチ延長部分と
    を含む半導体構造。
  16. 前記基板の前記半導体材料内に形成されたドープされた第１のウェルと、
    前記基板の前記半導体材料内に形成され、前記ドープされた第１のウェルに隣接して配置されたドープされた第２のウェルと
    をさらに含み、
    前記第１のトレンチの前記側壁が、前記ドープされた第１のウェルと前記ドープされた第２のウェルの間に配置された、
    請求項１５に記載の半導体構造。
  17. 第１のトランジスタのソースおよびドレイン領域を画定するための、前記ドープされた第１のウェル内の第１の導電型の第１および第２の拡散領域と、
    第２のトランジスタのソースおよびドレイン領域を画定するための、前記ドープされた第２のウェル内の第２の導電型の第１および第２の拡散領域と、
    前記基板から電気的に分離され、前記第１の導電型の前記第１の拡散領域と第２の拡散領域の間に配置された、第１のゲート電極と、
    前記基板から電気的に分離され、前記第２の導電型の前記第１の拡散領域と第２の拡散領域の間に配置された、第２のゲート電極と、
    をさらに含む、請求項１６に記載の半導体構造。
  18. 前記垂直トレンチ延長部分および前記スペーサ間の前記間隙を埋めるある量の前記誘電材料をさらに含む、請求項１５に記載の半導体構造。
  19. 前記基板の前記半導体材料内に画定された第２のトレンチをさらに含み、前記第２のトレンチが、基底面と、前記第２のトレンチの前記基底面から前記上面に向かって延びる側壁とを含む、請求項１５に記載の半導体構造。
JP2007037510A 2006-02-23 2007-02-19 方法、半導体構造（ラッチアップが起こりにくい半導体デバイス構造を製造するための方法および該方法によって形成された半導体デバイス構造） Pending JP2007227920A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/360,345 US20070194403A1 (en) 2006-02-23 2006-02-23 Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods

Publications (1)

Publication Number Publication Date
JP2007227920A true JP2007227920A (ja) 2007-09-06

Family

ID=38427335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007037510A Pending JP2007227920A (ja) 2006-02-23 2007-02-19 方法、半導体構造（ラッチアップが起こりにくい半導体デバイス構造を製造するための方法および該方法によって形成された半導体デバイス構造）

Country Status (3)

Country Link
US (3) US20070194403A1 (ja)
JP (1) JP2007227920A (ja)
CN (1) CN101026124A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164609A (ja) * 2007-12-28 2009-07-23 Magnachip Semiconductor Ltd ディープトレンチ構造を有する半導体素子及びその製造方法
US7808052B2 (en) 2008-02-19 2010-10-05 Elpida Memory, Inc. Semiconductor device and method of forming the same
JP2012114401A (ja) * 2010-11-05 2012-06-14 Sharp Corp 半導体装置およびその製造方法
JP2016507894A (ja) * 2012-12-26 2016-03-10 マイクロン テクノロジー， インク． フォトニック構造及び電子構造のための半導体基板及び製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
US7648869B2 (en) * 2006-01-12 2010-01-19 International Business Machines Corporation Method of fabricating semiconductor structures for latch-up suppression
US7276768B2 (en) * 2006-01-26 2007-10-02 International Business Machines Corporation Semiconductor structures for latch-up suppression and methods of forming such semiconductor structures
US7491618B2 (en) * 2006-01-26 2009-02-17 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a conductive region
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
US7268028B1 (en) * 2006-04-17 2007-09-11 International Business Machines Corporation Well isolation trenches (WIT) for CMOS devices
US7818702B2 (en) * 2007-02-28 2010-10-19 International Business Machines Corporation Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates
US7754513B2 (en) * 2007-02-28 2010-07-13 International Business Machines Corporation Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8097175B2 (en) * 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US7892907B2 (en) * 2008-10-31 2011-02-22 Freescale Semiconductor, Inc. CMOS latch-up immunity
US20110115047A1 (en) * 2009-11-13 2011-05-19 Francois Hebert Semiconductor process using mask openings of varying widths to form two or more device structures
CN101950747A (zh) * 2010-09-14 2011-01-19 电子科技大学 高抗辐照cmos半导体集成电路及制备方法
US8482029B2 (en) * 2011-05-27 2013-07-09 Infineon Technologies Austria Ag Semiconductor device and integrated circuit including the semiconductor device
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
JP2014038952A (ja) * 2012-08-17 2014-02-27 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US11062963B2 (en) 2018-08-15 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and process of integrated circuit having latch-up suppression
DE102019120821A1 (de) 2018-08-15 2020-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur und prozess einer integrierten schaltung mit einer latch-up-unterdrückung
US10636872B1 (en) 2018-10-31 2020-04-28 Globalfoundries Inc. Apparatus and method to prevent integrated circuit from entering latch-up mode
FR3101480B1 (fr) * 2019-09-30 2021-10-29 St Microelectronics Tours Sas Tranchées isolantes pour les circuits ESD

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2015594A (en) * 1930-02-15 1935-09-24 Westinghouse Electric & Mfg Co Motor control system
DE3279874D1 (en) * 1981-08-21 1989-09-14 Toshiba Kk Method of manufacturing dielectric isolation regions for a semiconductor device
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4609934A (en) * 1984-04-06 1986-09-02 Advanced Micro Devices, Inc. Semiconductor device having grooves of different depths for improved device isolation
US4495025A (en) * 1984-04-06 1985-01-22 Advanced Micro Devices, Inc. Process for forming grooves having different depths using a single masking step
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
JPS62219636A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 半導体装置
DE3809218C2 (de) * 1987-03-20 1994-09-01 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Graben und Verfahren zum Herstellen einer solchen Halbleitereinrichtung
US4948624A (en) * 1988-05-09 1990-08-14 Eastman Kodak Company Etch resistant oxide mask formed by low temperature and low energy oxygen implantation
US5015594A (en) * 1988-10-24 1991-05-14 International Business Machines Corporation Process of making BiCMOS devices having closely spaced device regions
US5183775A (en) * 1990-01-23 1993-02-02 Applied Materials, Inc. Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen
US5130268A (en) * 1991-04-05 1992-07-14 Sgs-Thomson Microelectronics, Inc. Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby
US5536675A (en) * 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
US5393693A (en) * 1994-06-06 1995-02-28 United Microelectronics Corporation "Bird-beak-less" field isolation method
US5445989A (en) * 1994-08-23 1995-08-29 United Microelectronics Corp. Method of forming device isolation regions
US5559368A (en) * 1994-08-30 1996-09-24 The Regents Of The University Of California Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation
US5658816A (en) * 1995-02-27 1997-08-19 International Business Machines Corporation Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond
KR0176153B1 (ko) * 1995-05-30 1999-04-15 김광호 반도체 장치의 소자분리막 및 그 형성방법
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
US5844294A (en) * 1995-12-28 1998-12-01 Nec Corporation Semiconductor substrate with SOI structure
KR100189739B1 (ko) * 1996-05-02 1999-06-01 구본준 반도체 기판에 삼중웰을 형성하는 방법
US20030170964A1 (en) * 1996-10-02 2003-09-11 Micron Technology, Inc. Oxidation of ion implanted semiconductors
KR100226488B1 (ko) * 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
JP3050166B2 (ja) * 1997-05-30 2000-06-12 日本電気株式会社 半導体装置の製造方法
US5783476A (en) * 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation
US5895253A (en) * 1997-08-22 1999-04-20 Micron Technology, Inc. Trench isolation for CMOS devices
TW358236B (en) * 1997-12-19 1999-05-11 Nanya Technology Corp Improved local silicon oxidization method in the manufacture of semiconductor isolation
US6018174A (en) * 1998-04-06 2000-01-25 Siemens Aktiengesellschaft Bottle-shaped trench capacitor with epi buried layer
US6137152A (en) * 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
US6214696B1 (en) * 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
US6828191B1 (en) * 1998-06-15 2004-12-07 Siemens Aktiengesellschaft Trench capacitor with an insulation collar and method for producing a trench capacitor
JP4228458B2 (ja) * 1999-03-16 2009-02-25 ソニー株式会社 半導体装置の製造方法
US6144086A (en) * 1999-04-30 2000-11-07 International Business Machines Corporation Structure for improved latch-up using dual depth STI with impurity implant
US6476445B1 (en) * 1999-04-30 2002-11-05 International Business Machines Corporation Method and structures for dual depth oxygen layers in silicon-on-insulator processes
KR100338766B1 (ko) * 1999-05-20 2002-05-30 윤종용 티(ｔ)형 소자분리막 형성방법을 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 이를 이용한 반도체 소자
US6207532B1 (en) * 1999-09-30 2001-03-27 Taiwan Semiconductor Manufacturing Company STI process for improving isolation for deep sub-micron application
JP2001338988A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
US6455363B1 (en) * 2000-07-03 2002-09-24 Lsi Logic Corporation System to improve ser immunity and punchthrough
US6432798B1 (en) * 2000-08-10 2002-08-13 Intel Corporation Extension of shallow trench isolation by ion implantation
US6894580B2 (en) * 2000-10-05 2005-05-17 Globespanvirata, Inc Filter tuner system and method
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
FR2821208B1 (fr) * 2001-02-21 2003-04-11 St Microelectronics Sa Procede de realisation du niveau d'interconnexion intermediaire utilisant le couple dielectrique-conducteur sur grille
SE0103036D0 (sv) * 2001-05-04 2001-09-13 Ericsson Telefon Ab L M Semiconductor process and integrated circuit
US6518641B2 (en) * 2001-05-18 2003-02-11 International Business Machines Corporation Deep slit isolation with controlled void
US6670234B2 (en) * 2001-06-22 2003-12-30 International Business Machines Corporation Method of integrating volatile and non-volatile memory cells on the same substrate and a semiconductor memory device thereof
US6653678B2 (en) * 2001-07-13 2003-11-25 International Business Machines Corporation Reduction of polysilicon stress in trench capacitors
US20030017710A1 (en) * 2001-07-19 2003-01-23 Chartered Semiconductor Manufacturing Ltd. Method to improve latchup by forming selective sloped staircase STI structure to use in the I/0 or latchup sensitive area
SE0104164L (sv) * 2001-12-11 2003-06-12 Ericsson Telefon Ab L M Högspännings-mos-transistor
JP4139105B2 (ja) * 2001-12-20 2008-08-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US6921932B1 (en) * 2002-05-20 2005-07-26 Lovoltech, Inc. JFET and MESFET structures for low voltage, high current and high frequency applications
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US6797577B2 (en) * 2002-09-13 2004-09-28 Texas Instruments Incorporated One mask PNP (or NPN) transistor allowing high performance
US6576558B1 (en) * 2002-10-02 2003-06-10 Taiwan Semiconductor Manufacturing Company High aspect ratio shallow trench using silicon implanted oxide
TW200409279A (en) * 2002-11-27 2004-06-01 Promos Technologies Inc Method for forming trench isolation
US6903384B2 (en) * 2003-01-15 2005-06-07 Sharp Laboratories Of America, Inc. System and method for isolating silicon germanium dislocation regions in strained-silicon CMOS applications
US8591540B2 (en) * 2003-02-27 2013-11-26 Abbott Cardiovascular Systems Inc. Embolic filtering devices
US20040222527A1 (en) * 2003-05-06 2004-11-11 Dostalik William W. Dual damascene pattern liner
US6905944B2 (en) * 2003-05-08 2005-06-14 International Business Machines Corporation Sacrificial collar method for improved deep trench processing
US7244992B2 (en) * 2003-07-17 2007-07-17 Ming-Dou Ker Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection
US6830962B1 (en) * 2003-08-05 2004-12-14 International Business Machines Corporation Self-aligned SOI with different crystal orientation using wafer bonding and SIMOX processes
US20050045952A1 (en) * 2003-08-27 2005-03-03 International Business Machines Corporation Pfet-based esd protection strategy for improved external latch-up robustness
DE10345346B4 (de) * 2003-09-19 2010-09-16 Atmel Automotive Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
US20050085028A1 (en) * 2003-10-21 2005-04-21 International Business Machines Corporation Method and structure to suppress external latch-up
KR100571410B1 (ko) * 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 트랜치 소자 분리막 형성 방법
US7081378B2 (en) * 2004-01-05 2006-07-25 Chartered Semiconductor Manufacturing Ltd. Horizontal TRAM and method for the fabrication thereof
US20050179111A1 (en) * 2004-02-12 2005-08-18 Iwen Chao Semiconductor device with low resistive path barrier
US20050191812A1 (en) * 2004-03-01 2005-09-01 Lsi Logic Corporation Spacer-less transistor integration scheme for high-k gate dielectrics and small gate-to-gate spaces applicable to Si, SiGe strained silicon schemes
US7176104B1 (en) * 2004-06-08 2007-02-13 Integrated Device Technology, Inc. Method for forming shallow trench isolation structure with deep oxide region
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US7279770B2 (en) * 2004-08-26 2007-10-09 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
DE102004046697B4 (de) * 2004-09-24 2020-06-10 Infineon Technologies Ag Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
US7456470B2 (en) * 2004-10-01 2008-11-25 International Rectifier Corporation Top drain fet with integrated body short
US7122867B2 (en) * 2004-11-19 2006-10-17 United Microelectronics Corp. Triple well structure and method for manufacturing the same
US20060134882A1 (en) * 2004-12-22 2006-06-22 Chartered Semiconductor Manufacturing Ltd. Method to improve device isolation via fabrication of deeper shallow trench isolation regions
JP2007067068A (ja) * 2005-08-30 2007-03-15 Fujitsu Ltd 半導体装置の製造方法
US7642617B2 (en) * 2005-09-28 2010-01-05 Agere Systems Inc. Integrated circuit with depletion mode JFET
US7372104B2 (en) * 2005-12-12 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage CMOS devices
US7648869B2 (en) * 2006-01-12 2010-01-19 International Business Machines Corporation Method of fabricating semiconductor structures for latch-up suppression
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
US7491618B2 (en) * 2006-01-26 2009-02-17 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a conductive region
US7276768B2 (en) * 2006-01-26 2007-10-02 International Business Machines Corporation Semiconductor structures for latch-up suppression and methods of forming such semiconductor structures
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
US7521776B2 (en) * 2006-12-29 2009-04-21 International Business Machines Corporation Soft error reduction of CMOS circuits on substrates with hybrid crystal orientation using buried recombination centers
US7679164B2 (en) * 2007-01-05 2010-03-16 International Business Machines Corporation Bipolar transistor with silicided sub-collector
US7818702B2 (en) * 2007-02-28 2010-10-19 International Business Machines Corporation Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates
US7754513B2 (en) * 2007-02-28 2010-07-13 International Business Machines Corporation Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures
US7612405B2 (en) * 2007-03-06 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of FinFETs with multiple fin heights
US7435636B1 (en) * 2007-03-29 2008-10-14 Micron Technology, Inc. Fabrication of self-aligned gallium arsenide MOSFETs using damascene gate methods
US7560785B2 (en) * 2007-04-27 2009-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple fin heights

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164609A (ja) * 2007-12-28 2009-07-23 Magnachip Semiconductor Ltd ディープトレンチ構造を有する半導体素子及びその製造方法
US7808052B2 (en) 2008-02-19 2010-10-05 Elpida Memory, Inc. Semiconductor device and method of forming the same
US7947550B2 (en) 2008-02-19 2011-05-24 Elpida Memory, Inc. Method of forming semiconductor device
JP2012114401A (ja) * 2010-11-05 2012-06-14 Sharp Corp 半導体装置およびその製造方法
JP2016507894A (ja) * 2012-12-26 2016-03-10 マイクロン テクノロジー， インク． フォトニック構造及び電子構造のための半導体基板及び製造方法

Also Published As

Publication number Publication date
US20080242016A1 (en) 2008-10-02
US20070194403A1 (en) 2007-08-23
US20080203492A1 (en) 2008-08-28
CN101026124A (zh) 2007-08-29

Similar Documents

Publication Publication Date Title
JP2007227920A (ja) 方法、半導体構造（ラッチアップが起こりにくい半導体デバイス構造を製造するための方法および該方法によって形成された半導体デバイス構造）
US7655985B2 (en) Methods and semiconductor structures for latch-up suppression using a conductive region
US5406111A (en) Protection device for an intergrated circuit and method of formation
US7791145B2 (en) Semiconductor structures for latch-up suppression and methods of forming such semiconductor structures
US7818702B2 (en) Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates
US6518645B2 (en) SOI-type semiconductor device and method of forming the same
US5420061A (en) Method for improving latchup immunity in a dual-polysilicon gate process
US7754513B2 (en) Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures
US7648869B2 (en) Method of fabricating semiconductor structures for latch-up suppression
JP5703790B2 (ja) 半導体装置及びその製造方法
US20070158779A1 (en) Methods and semiconductor structures for latch-up suppression using a buried damage layer
JP3888658B2 (ja) Ｓｏｉ構造を有する半導体素子及びその製造方法
US5612240A (en) Method for making electrical connections to self-aligned contacts that extends beyond the photo-lithographic resolution limit
KR100373851B1 (ko) 소이형 반도체 장치 및 그 형성 방법
KR100983514B1 (ko) 반도체소자 제조 방법
KR19990069745A (ko) 씨모스 소자 및 그 제조방법
KR101035578B1 (ko) 반도체 소자의 제조방법
CN118629979B (zh) 半导体器件及其制造方法
KR100305641B1 (ko) 에스오아이기판에형성되는반도체소자및그제조방법
JPS5940563A (ja) 半導体装置の製造方法
KR100231131B1 (ko) 반도체장치의 제조방법
KR100827479B1 (ko) 반도체 소자의 정전 방지 회로 구조 및 이의 제조 방법
KR19990073644A (ko) 반도체장치의 제조 방법
JPH0653420A (ja) ＢｉＣＭＯＳトランジスタ及びその製造方法
JP2002110691A (ja) 半導体装置及びその製造方法