JP2007221689A

JP2007221689A - 広帯域高周波発振回路

Info

Publication number: JP2007221689A
Application number: JP2006042674A
Authority: JP
Inventors: Makoto Watanabe; 真渡辺; Hisamitsu Takashima; 久光鷹島
Original assignee: Yagi Antenna Co Ltd
Current assignee: Kokusai Denki Electric Inc
Priority date: 2006-02-20
Filing date: 2006-02-20
Publication date: 2007-08-30

Abstract

【課題】地上デジタル放送の中継装置のローカル信号発生源として好適な広帯域高周波発振回路を提供する。
【解決手段】第１のＰＬＬループ１０のＤＤＳ回路１６は、基準信号より高い周波数で発振する電圧制御水晶発振回路１３の出力信号をシステムクロックとして基準信号と同一の周波数の信号Ｆc1を生成する。位相比較器１１は、信号Ｆc1と基準信号とを位相比較して電圧制御水晶発振回路１３を制御し参照信号Ｆrefを生成する。第２のＰＬＬループ２０の電圧制御発振回路２３ａ〜２３ｃは、切換回路２４により選択され、参照信号Ｆrefによりローカル信号を生成する。ＤＤＳ回路２６は、ローカル信号を２分周し、システムクロックとして参照信号Ｆrefと同一周波数の信号Ｆc2を生成する。位相比較器２１は、信号Ｆc2と参照信号Ｆrefを位相比較し、上記選択された電圧制御発振回路を周波数制御する。
【選択図】図１

Description

本発明は、広帯域高周波発振回路、特に地上デジタルテレビ放送を中継するデジタルテレビ放送中継装置の周波数変換部ローカル信号源として好適な広帯域高周波発振回路に関する。

地上デジタルテレビ放送では、ＶＨＦ帯と比べて周波数の高いＵＨＦ帯の電波が使用されている。ＵＨＦ帯の高い周波数の電波は、回折が殆どなく高いビルや山などの障害物があると電波が遮られてしまい、サービスエリアの一部に電波を受信し難い地域を生じる。

このような難視聴地域を無くすため、あるいは遠方の地域に放送電波を届けるため、ビルの屋上や山の頂上等にテレビ放送中継装置を設置し、送信局からの電波を受信アンテナで受信し、増幅した後、送信アンテナにより難視聴地域あるいは次の中継局へ向けて再送信することが行なわれている（例えば、特許文献１参照。）。

上記のようなテレビ放送中継装置の基本部には受信した信号を中間周波数に変換するための周波数変換部があり、周波数変換のためのローカル信号が必要になる。ローカル信号は局部発振回路で生成するが、地上デジタルテレビ放送の中継装置の周波数変換部で必要とされるローカル信号は、放送信号の特性上、アナログテレビ放送の中継装置に要求される信号品質に比較して格段の低位相雑音特性、高周波数精度が要求される。

上記のようなテレビ放送中継装置のローカル信号として、従来は水晶発振回路の発振出力によりローカル信号を直接得たり、水晶発振回路で生成した基準信号を元にフェーズ・ロックド・ループ（以下、ＰＬＬとする）で電圧制御発振回路（ＶＣＯ）の発振周波数を制御することで得ている。

上記基準信号を元にＰＬＬで電圧制御発振回路（ＶＣＯ）の発振周波数を制御する従来の周波数変換部は、図３に示すように構成されている。
図３において、３１は電圧制御発振回路（ＶＣＯ）で、ＵＨＦ帯の各テレビチャンネルのローカル信号を生成する。上記電圧制御発振回路３１の発振出力は、分周器３２で分周されて位相比較器３３に入力される。この位相比較器３３は、基準信号を元に電圧制御発振回路３１に対する制御電圧を生成する。位相比較器３３から出力される制御電圧は、ループフィルタ３４を介して電圧制御発振回路３１の電圧制御端子に入力され、電圧制御発振回路３１の発振周波数を所定値に保持する。そして、上記電圧制御発振回路３１の出力信号がローカル信号として出力端子３５から出力される。

図４は、上記図３に示した従来の周波数変換部の位相ノイズ特性を示したもので、横軸に周波数（ＭＨｚ）をとり、縦軸に信号レベルをとって示した。なお、図４において、中心周波数は８００ＭＨｚ、周波数範囲（SPAN）は５ｋＨｚである。
特開２００５−２８６３９７号公報

しかしながら、上記従来における水晶発振回路の発振出力によりローカル信号を直接得る方法では、ローカル信号発生回路をチャンネル専用に用意する必要があり、このことは装置の製造上の煩雑さや、また保守サービスにおいてローカル発振回路の互換性の点で保守サービスが迅速に行なえないなどの問題がある。

また、図３に示したように基準信号を元に位相比較器３３で電圧制御発振回路３１の発振周波数を制御してローカル信号を得る方法では、ＵＨＦ放送波帯の全帯域、３００ＭＨｚの広範囲に亘る発振を例えばインダクタンスと可変容量素子で構成された電圧制御発振回路３１を電圧制御することになる。この結果、ローカル信号は図４に示したように多くの位相ノイズを含んだものとなり、地上デジタルテレビ放送信号の中継装置を構成する周波数変換部のローカル信号に要求される位相雑音特性を実現することは極めて困難である。

また、別の問題として中継装置の標準仕様書の規定では、送信信号の基準周波数が１０ＭＨｚで与えられる。すなわち、上記中継装置の各ユニット内の周波数変換部で使用されるローカル信号はこの基準信号を元に生成されなければならない。更に、前記標準仕様書の規定に基づいて、例えば中間周波数を３７．１５ＭＨｚとした場合に、ＵＨＦの放送チャンネル「ＣＨ１３」から「ＣＨ６２」を周波数変換するためのローカル信号の周波数は、図５の局発周波数テーブルに示すものとなる。図５の局発周波数テーブルの周波数に対し、その周波数精度は当該周波数に対してプラス、マイナス０．４Ｈｚ以内であることが求められている。

上記のように中継装置は、標準仕様書の仕様により周波数が１０ＭＨｚの基準信号で送信信号の周波数精度を維持させる必要がある。更に地上デジタルテレビ放送の周波数変換に際しては、従来のアナログ放送に比較して位相雑音特性を良好に保つ必要がある。このような場合、単純に周知のＶＣＯをＰＬＬで位相ロックさせるローカル信号発生方法を用いると、所望の周波数精度を得るために、分周器（プリスケーラ）の分周比率を大きくする必要があり、この場合、分周器固有のジッタにより分周比率に応じて増加するキャリア近傍の位相雑音の増加が避けられず、逆に分周比率を少なくして位相雑音を減少させようとすると、設定周波数の精度が低下して、所望の周波数精度が得られないという問題が生ずる。

本発明は上記の課題を解決するためになされたもので、分周器のジッタにより発生するキャリア近傍の位相雑音成分の影響を受けず、且つ複雑高価な安定回路や特殊な回路素子などを用いずに実現でき、地上デジタル放送の中継装置のローカル信号発生源として好適な広帯域高周波発振回路を提供することを目的とする。

本発明に係る広帯域高周波発振回路は、ＰＬＬループにより周波数制御され、外部基準信号より高い発振周波数の電圧制御発振回路と、前記電圧制御発振回路の出力信号を第１のシステムクロックとし、前記外部基準信号と同一の周波数の第１の比較キャリアを生成する第１のダイレクト・デジタル・シンセサイザ回路と、前記第１の比較キャリアと前記外部基準信号とを位相比較する第１の位相比較器と、前記第１の位相比較器の出力を第１のループフィルタを介して前記電圧制御発振回路の発振周波数を制御し、ＰＬＬループをロックして参照信号を生成する第１のＰＬＬループと、
ＰＬＬループにより周波数制御され、前記参照信号によりローカル信号を生成する複数の電圧制御発振回路と、前記複数の電圧制御発振回路を切換え選択する切換回路と、前記切換回路で選択されたローカル信号を第２のシステムクロックとして前記参照信号と同一周波数の第２の比較キャリアを生成する第２のダイレクト・デジタル・シンセサイザ回路と、前記第２の比較キャリアと前記参照信号を位相比較する第２の位相比較器と、前記第２の位相比較器の出力を第２のループフィルタを介して前記切換回路により選択された電圧制御発振回路を周波数制御し、ＰＬＬループを制御してローカル信号を出力する第２のＰＬＬループとを具備することを特徴とする。

本発明によれば、第１のＰＬＬループは分周器を用いずに参照信号を生成しているので、分周器のジッタにより発生するキャリア近傍の位相雑音成分が累積されることはなく、低位相雑音の信号出力を得ることができる。
また、必要とされるローカル信号より非常に低い周波数で与えられる外部基準信号を元に１０倍以上の周波数の参照信号を第１のダイレクト・デジタル・シンセサイザ回路で発生させ、更に前記参照信号を元に第２のダイレクト・デジタル・シンセサイザ回路の出力と複数の低位相雑音の電圧制御発振回路の出力を同期させて所望のローカル信号を生成しているので、複雑高価な安定回路や特殊な回路素子などを用いずに広帯域な高周波発振回路を実現することができる。

以下、図面を参照して本発明の一実施形態を説明する。
図１は、本発明の一実施形態に係る地上デジタルテレビ放送中継装置のローカル信号発生装置の構成を示すブロック図である。

この実施形態に係るローカル信号発生装置は、図１に示すように第１のＰＬＬループ１０及び第２のＰＬＬループ２０により構成され、外部から基準信号入力端子１に与えられる１０ＭＨｚの基準信号Ｆstdが第１のＰＬＬループ１０に入力される。

上記第１のＰＬＬループ１０は、第１の位相比較器１１、第１のループフィルタ１２、電圧制御水晶発振回路１３、緩衝増幅器１４、ローパスフィルタ（ＬＰＦ）１５、第１のＤＤＳ回路（ダイレクト・デジタル・シンセサイザ回路）１６を主体として構成される。

上記第１の位相比較器１１には、第１の入力端子ｃｐ1に入力端子１を介して１０ＭＨｚの基準信号Ｆstdが入力され、第２の入力端子ｃｐ2に第１のＤＤＳ回路１６の出力信号（第１の比較キャリア）Ｆc1が入力される。第１の位相比較器１１は、基準信号Ｆstdと第１のＤＤＳ回路１６の出力信号Ｆc1の位相を比較して位相比較信号を出力する。第１の位相比較器１１から出力される位相比較信号は、第１のループフィルタ１２を介して取り出され、制御電圧ＶＴ１として電圧制御水晶発振回路１３の電圧制御端子に入力される。

電圧制御水晶発振回路１３は、基準信号Ｆstdより略１０倍高い周波数、例えば１０２．４ＭＨｚの水晶振動子１７を備えており、上記制御電圧ＶＴ１により制御されて１０２．４ＭＨｚを中心周波数とする発振動作を行なう。上記電圧制御水晶発振回路１３の発振出力は、緩衝増幅器１４及び高調波スプリアス阻止のためのローパスフィルタ１５を介して第１のＤＤＳ回路１６の入力端子Ｐsys1に入力される。第１のＤＤＳ回路１６は、周知のダイレクト・デジタル・シンセサイザの動作により、電圧制御水晶発振回路１３の出力周波数をシステムクロックとして１０ＭＨｚの信号Ｆc1を生成する。第１のＤＤＳ回路１６は、周波数設定のためのワード情報Ｆw1により３２ビットワードで出力周波数の設定が可能である。

上記第１のＤＤＳ回路１６から第１の比較キャリアとして出力される１０ＭＨｚの信号Ｆc1は、第１の位相比較器１１の第２の入力端子ｃｐ2に入力される。第１の位相比較器１１は、上記したように基準信号入力端子１を介して与えられる基準信号Ｆstdと上記第１のＤＤＳ回路１６から出力される１０ＭＨｚの出力信号Ｆc1の位相を比較して位相比較信号を出力する。この位相比較信号が第１のループフィルタ１２を介して制御電圧ＶＴ１として取出され、電圧制御水晶発振回路１３の電圧制御端子に入力されて電圧制御水晶発振回路１３の発振周波数を１０２．４ＭＨｚに保持する。

そして、電圧制御水晶発振回路１３から緩衝増幅器１４及びローパスフィルタ１５を介して取出される１０２．４ＭＨｚの信号が更に増幅器１８及びローパスフィルタ１９を介して出力される。このローパスフィルタ１９より出力される１０２．４ＭＨｚの信号が第１のＰＬＬループ１０の出力信号となり、参照信号Ｆrefとして第２のＰＬＬループ２０へ送られる。

上記第２のＰＬＬループ２０は、第２の位相比較器２１、第２のループフィルタ２２、ＵＨＦ帯を３分割してカバーする電圧制御発振回路２３ａ〜２３ｃ、上記電圧制御発振回路２３ａ〜２３ｃを選択する切換回路２４、１／２分周器２５、第２のＤＤＳ回路２６により構成される。

上記第２の位相比較器２１には、第１の入力端子ｃｐ3に第１のＰＬＬループ１０から出力される参照信号Ｆrefが入力され、第２の入力端子ｃｐ4に第２のＤＤＳ回路２６の出力信号（第２の比較キャリア）Ｆc2が入力される。上記第２の位相比較器２１の位相比較出力は、第２のループフィルタ２２を介して取出され、切換回路２４により切換えられる電圧制御発振回路２３ａ〜２３ｃに選択的に入力される。上記電圧制御発振回路２３ａ〜２３ｃの共振素子には、デジタル放送に対応して低位相雑音を実現するため高Ｑの誘電体共振素子が用いられる。

ＵＨＦ帯の放送帯域は非常に広い周波数範囲であるので、電圧制御発振回路２３ａ〜２３ｃで３分割してカバーしている。ＵＨＦ帯の全放送波のチャンネルに対するローカル信号は、中間周波数を３７．１５ＭＨｚとした場合、図５の局発周波数テーブルに示した周波数の信号を生成する必要がある。すなわち、「ＣＨ１３」のローカル信号はＵＨＦ放送波の搬送周波数４７３．１４２８５７１ＭＨｚに３７．１５ＭＨｚを加算した５１０．２９２８５７１ＭＨｚであるので、各チャンネルのローカル信号は上記「ＣＨ１３」の周波数から６ＭＨｚの間隔で「ＣＨ６２」まで３００ＭＨｚの範囲の信号が必要である。

上記のように広範囲な周波数範囲を単独の発振素子、もしくは発振回路出力で得ること、更に当該出力をデジタル放送の周波数変換に耐える低位相雑音レベルの信号品質とすることは技術的に困難であるので、ローカル信号周波数範囲を３分割して電圧制御発振回路２３ａ〜２３ｃで受け持たせている。

本実施例では、電圧制御発振回路２３ａは「ＣＨ１３」から「ＣＨ２８」のローカル信号周波数に対応してその発振周波数を略５１０ＭＨｚ〜６０１ＭＨｚ、電圧制御発振回路２３ｂは同様に「ＣＨ２９」から「ＣＨ４５」に対応して略６０６ＭＨｚ〜７０３ＭＨｚ、電圧制御発振回路２３ｃは同様に「ＣＨ４６」から「ＣＨ６２」に対応して略７０８ＭＨｚ〜８０５ＭＨｚを発振範囲とするように電圧制御発振回路２３ａ〜２３ｃの定数を設定している。

上記電圧制御発振回路２３ａ〜２３ｃは、切換回路２４によって切換えられる。なお、図示されていないが、本実施例では上記３つの電圧制御発振回路２３ａ〜２３ｃの駆動電源も同時に選択切換えを行ない、不要な信号の発生を止めるようにしている。

また、特に図示していないが、チャンネル（ＣＨ）指定は周知の慣用手段であるサムホィールスイッチ等で設定され、当該チャンネル指定に基づいて装置に内蔵されたマイクロコンピュータにより、必要な制御信号、制御データ、チャンネル設定のためのワード情報がプログラム制御により生成されている。

そして、上記切換回路２４で選択された電圧制御発振回路２３ａ〜２３ｃの発振出力Ｆoutは、１／２分周器２５で２分の１に分周されてＦsys2となり、第２のＤＤＳ回路２６のシステムクロックとして第２のＤＤＳ回路２６の入力端子Ｐsys2に入力される。第２のＤＤＳ回路２６には、ワード情報Ｆw2が予め与えられており、３２ビットワードで出力周波数の設定が可能なものである。上記第２のＤＤＳ回路２６から第２の比較キャリアとして出力される信号Ｆc2は、第２の位相比較器２１の第２の入力端子ｃｐ4に入力され、１０２．４ＭＨｚのＦrefと位相比較される。

そして、上記切換回路２４によって選択された電圧制御発振回路２３ａ〜２３ｃの出力信号が出力端子２７からＦoutとして取出される。

次に、上記実施形態の動作を説明する。
基準信号入力端子１に与えられる１０ＭＨｚの基準信号Ｆstdは、第１のＰＬＬループ１０における第１の位相比較器１１の第１の入力端子ｃｐ1に入力される。また、第１の位相比較器１１の第２の入力端子ｃｐ2には、第１のＤＤＳ回路１６の出力信号Ｆc1が入力される。

上記第１のＤＤＳ回路１６は、従来周知のダイレクト・デジタル・シンセサイザの動作（例えば特開平５−６７９６９号公報等を参照）により、電圧制御水晶発振回路１３の出力周波数をシステムクロックＦsys1とし、周波数設定のためのワード情報Ｆw1に基づいて１０ＭＨｚの信号Ｆc1を生成する。第１のＤＤＳ回路１６は、３２ビットワードで出力周波数の設定が可能である。

上記第１のＤＤＳ回路１６の出力周波数は、（１）式で示される。

Ｆc1＝（Ｆsys1×Ｋ1）／２^Ｎ・・・（１）
但し、Ｎ：ワードビット数
Ｆsys1：システムクロック
Ｋ1：ＮビットのＦw1で指定される２進値を１０進値に変換した値
上記（１）式において、Ｆc1は第１のＤＤＳ回路１６が生成する出力信号の周波数、Ｆsys1は第１のＤＤＳ回路１６に与えられるシステムクロック（本実施形態では１０２．４ＭＨｚ）、Ｎは周波数を設定するワード情報のビット数で本実施形態ではＮ＝３２である。Ｋ1は、周波数を指定するワード情報を１０進値に変換した値である。

例えば第１のＤＤＳ回路１６の出力周波数Ｆc1を１０ＭＨｚとする場合、Ｋ1の値は、下式で求められる。

Ｋ1＝（１０（ＭＨｚ）×２^Ｎ）／Ｆsys1
＝（１０×２^３２）／１０２．４
＝４１９４３０４００
となる。

ここで、２^３２＝４２４９６７２９６である。

第１のＤＤＳ回路１６は、電圧制御水晶発振回路１３から与えられるシステムクロックＦsys1及びＫ1から１０ＭＨｚの信号を生成し、第１の位相比較器１１へ出力する。

第１の位相比較器１１は、基準信号Ｆstdと第１のＤＤＳ回路１６の出力信号Ｆc1の位相を比較して位相比較信号を出力する。この第１の位相比較器１１から出力される位相比較信号は、第１のループフィルタ１２を介して取り出され、制御電圧ＶＴ１として電圧制御水晶発振回路１３の電圧制御端子に入力される。上記制御電圧ＶＴ１によって電圧制御水晶発振回路１３の発振周波数が１０２．４ＭＨｚに保持される。

上記電圧制御水晶発振回路１３の発振出力は、緩衝増幅器１４及び高調波スプリアス阻止のためのローパスフィルタ１５を介して取り出され、第１のＤＤＳ回路１６の入力端子Ｐsys1にシステムクロックＦsys1として入力される。

上記のようにして電圧制御水晶発振回路１３の発振周波数が１０２．４ＭＨｚに保持される。
そして、上記ローパスフィルタ１５の出力信号が、更に増幅器１８及びローパスフィルタ１９を介して第１のＰＬＬループ１０の出力信号として取り出され、１０２．４ＭＨｚの参照信号Ｆrefとして第２のＰＬＬループ２０へ送られる。

上記第１のＰＬＬループ１０において、参照信号Ｆrefと外部基準信号Ｆstdの関係は、第１のＰＬＬループ１０が位相同期状態では、（２）式で示されるものとなる。これは周知の分周器（プリスケーラ）によるＰＬＬループと周波数関係は同じであるが、前記したように分周器を用いずに１０２．４ＭＨｚの参照信号Ｆrefを生成しているため、分周器のジッタにより発生するキャリア近傍の位相雑音成分が累積されることはなく、低位相雑音の信号出力を得ることができる。また、参照信号Ｆrefの周波数は、前記（１）式の関係において、偏差なく生成される周波数に設定しているため基準信号Ｆstdに対し周波数的に高精度に対応している。

そして、上記第１のＰＬＬループ１０から第２のＰＬＬループ２０へ送られた参照信号Ｆrefは、第２の位相比較器２１の第１の入力端子ｃｐ3に入力される。また、第２の位相比較器２１の第２の入力端子ｃｐ4には、第２のＤＤＳ回路２６の出力信号Ｆc2が入力される。

上記第２の位相比較器２１は、第１のＰＬＬループ１０から与えられる参照信号Ｆrefと第２のＤＤＳ回路２６の出力信号Ｆc2とを位相比較し、位相差に応じた信号を出力する。この位相比較出力は、第２のループフィルタ２２を介して取出され、切換回路２４により切換えられる電圧制御発振回路２３ａ〜２３ｃに選択的に入力される。ＵＨＦ帯の放送帯域は非常に広い周波数範囲であるので、電圧制御発振回路２３ａ〜２３ｃで３分割してカバーしている。

以下、第２のＰＬＬループ２０において、「ＣＨ６２」のローカル信号を生成する場合について動作を説明する。
「ＣＨ６２」のローカル信号（Ｌo）の周波数は、前記図５より８０４．２９２８５７１ＭＨｚであるので、電圧制御発振回路２３ａ〜２３ｃのうち、電圧制御発振回路２３ｃが切換回路２４により選択される。この切換回路２４による切換え選択制御は前記したようにマイクロコンピュータにより行なわれる。

上記選択された電圧制御発振回路２３ｃの出力信号Ｆoutは、１／２分周器２５により周波数が２分周されてはsys2となり、システムクロックとして第２のＤＤＳ回路２６の入力端子Ｐsys2に入力される。第２のＤＤＳ回路２６は、上記システムクロックＦsys2と制御信号Ｆw2に基づいて１０２．４ＭＨｚの信号Ｆc2を生成し、第２の位相比較器２１の第２の入力端子ｃｐ4へ出力する。なお、電圧制御発振回路２３ａ〜２３ｃの出力周波数を１／２分周器２５で２分周している理由は、本実施形態においてローカル信号としての周波数精度を高精度にするためである。使用条件によっては分周器を要しない場合もある。上記第２のＤＤＳ回路２６の出力信号Ｆc2は、第２の位相比較器２１の第２の入力端子ｃｐ4に入力される。

上記第２のＤＤＳ回路２６の出力周波数Ｆc2とシステムクロックＦsys2の関係は、以下に示す（２）式で与えられる。

Ｆc2＝（Ｆsys2×Ｋ2）／２^Ｎ・・・（２）
但し、Ｎ：ワードビット数
Ｆsys2：第２のＤＤＳ回路２６のシステムクロック（＝Ｆout／２）
Ｋ2：ＮビットのＦw2で指定される２進値を１０進値に変換した値
上記Ｎは、周波数を指定するワードのビット数であり、このワードのビット数が大きいほど、周波数を細かく指定することができる。本実施形態では、上記第１のＤＤＳ回路１６と同じ値Ｎ＝３２として周波数を設定した場合について説明する。

参照信号Ｆref（１０２．４ＭＨｚ）と第２のＤＤＳ回路２６の出力周波数Ｆc2、ローカル信号Ｌｏの出力周波数Ｆoutとの関係は、「ＣＨ６２」の場合、ＰＬＬループがロックした状態では、次の（３）式に示される関係となる。
Ｆout＝（２×Ｆc2×２^Ｎ）／Ｋ2 ・・・（３）
上記Ｋ2の値を「Ｋ2＝１０９３６４３０１」として、（３）式からＦoutを求めると、
Ｆout＝（２×Ｆc2×２^Ｎ）／Ｋ2
＝２×１０２．４×２^３２／１０９３６４３０１
＝８０４．２９２８５７１３７…
なお、第２のＰＬＬループ２０がロックした状態では、Ｆc2＝Ｆrefであるので、（３）式におけるＦc2は、１０２．４ＭＨｚとなる。

上記のように「ＣＨ６２」の出力周波数Ｆoutは「Ｆout＝８０４．２９２８５７１３７…」となり、「ＣＨ６２」のローカル信号Ｌｏの周波数に対して計算上
Ｌｏ−Ｆout≒０．０３８Ｈｚ
の誤差であり、当該周波数偏差は前記仕様を十分満足している。
しかも、本実施形態では、キャリア近傍の位相雑音を増加させる要因となる出力周波数に対する分周数を最小の数の２として位相雑音を抑制している。

以上は「ＣＨ６２」における周波数誤差を求めた場合について示したが、上記図５に示した全ＣＨのローカル信号について、上記と同様の計算で周波数精度を求めた結果、誤差は０．３５Ｈｚ以下に収まることが確認できた。

図２は、上記広帯域高周波発振回路における位相ノイズ特性を示したもので、横軸に周波数（ＭＨｚ）をとり、縦軸に信号レベルをとって示した。なお、図２において、中心周波数は８００ＭＨｚ、周波数範囲（SPAN）は５ｋＨｚである。上記図２の位相ノイズ特性から明らかなように、キャリア近傍の位相雑音が従来装置に比較して著しく減少したものとなっている。

以上説明したように本実施形態によれば、必要とされるローカル信号より非常に低い周波数で与えられる基準信号Ｆstdを元に第１のＤＤＳ回路１６により、１０倍以上の周波数の参照信号Ｆrefを発生させ、更に当該参照信号Ｆrefを元に第２のＤＤＳ回路２６の出力と複数の低位相雑音の電圧制御発振回路２３ａ〜２３ｃの出力を同期させて所望のローカル信号を生成しているので、地上デジタル放送の中継装置のローカル信号発生源として好適な広帯域高周波発振回路を複雑高価な安定回路や特殊な回路素子などを用いずに実現できる。

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できるものである。

本発明の一実施形態に係る広帯域高周波発振回路の構成を示すブロック図である。同実施形態における位相ノイズ特性を示す図である。従来の地上デジタルテレビ放送中継装置の周波数変換部における高周波発振回路の構成を示すブロック図である。従来の高周波発振回路の位相ノイズ特性を示す図である。ＵＨＦの放送チャンネル「ＣＨ１３」から「ＣＨ６２」を周波数変換するための局発周波数テーブルを示す図である。

符号の説明

１…基準信号入力端子、１０…第１のＰＬＬループ、１１…第１の位相比較器、１２…第１のループフィルタ、１３…電圧制御水晶発振回路、１４…緩衝増幅器、１５…ローパスフィルタ、１６…第１のＤＤＳ回路、１７…水晶振動子、１８…増幅器、１９…ローパスフィルタ、２０…第２のＰＬＬループ、２１…第２の位相比較器、２２…第２のループフィルタ、２３ａ〜２３ｃ…電圧制御発振回路、２４…切換回路、２５…１／２分周器、２６…第２のＤＤＳ回路、２７…出力端子。

Claims

ＰＬＬループにより周波数制御され、外部基準信号より高い発振周波数の電圧制御発振回路と、前記電圧制御発振回路の出力信号を第１のシステムクロックとし、前記外部基準信号と同一の周波数の第１の比較キャリアを生成する第１のダイレクト・デジタル・シンセサイザ回路と、前記第１の比較キャリアと前記外部基準信号とを位相比較する第１の位相比較器と、前記第１の位相比較器の出力を第１のループフィルタを介して前記電圧制御発振回路の発振周波数を制御し、ＰＬＬループをロックして参照信号を生成する第１のＰＬＬループと、
ＰＬＬループにより周波数制御され、前記参照信号によりローカル信号を生成する複数の電圧制御発振回路と、前記複数の電圧制御発振回路を切換え選択する切換回路と、前記切換回路で選択されたローカル信号を第２のシステムクロックとして前記参照信号と同一周波数の第２の比較キャリアを生成する第２のダイレクト・デジタル・シンセサイザ回路と、前記第２の比較キャリアと前記参照信号を位相比較する第２の位相比較器と、前記第２の位相比較器の出力を第２のループフィルタを介して前記切換回路により選択された電圧制御発振回路を周波数制御し、ＰＬＬループを制御してローカル信号を出力する第２のＰＬＬループとを具備することを特徴とする広帯域高周波発振回路。