[go: up one dir, main page]

JP2007165789A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007165789A
JP2007165789A JP2005363696A JP2005363696A JP2007165789A JP 2007165789 A JP2007165789 A JP 2007165789A JP 2005363696 A JP2005363696 A JP 2005363696A JP 2005363696 A JP2005363696 A JP 2005363696A JP 2007165789 A JP2007165789 A JP 2007165789A
Authority
JP
Japan
Prior art keywords
dicing
substrate
semiconductor
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005363696A
Other languages
English (en)
Inventor
Kazuaki Kojima
一哲 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2005363696A priority Critical patent/JP2007165789A/ja
Priority to PCT/JP2006/323829 priority patent/WO2007069456A1/ja
Priority to EP06833633A priority patent/EP1962333A4/en
Publication of JP2007165789A publication Critical patent/JP2007165789A/ja
Priority to US12/133,860 priority patent/US20080233714A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】異種接合基板のダイシング工程においてチッピングを低減あるいは発生を抑止することで歩留まりの向上に寄与し高信頼性を備えた半導体装置を製造する半導体装置の製造方法を提供する。
【解決手段】半導体基板12とこの半導体基板の表面に貼り合わせた半導体以外の材料からなる異種基板11とにより形成される異種接合基板10を有して構成される半導体装置1の製造方法であって、異種接合基板を半導体チップ16化するためのダイシング工程は、半導体基板の表面に対して少なくとも当該半導体基板の厚さの半分以上の深さを有する溝12a,12bを形成する第1のダイシング工程と、溝に沿って異種接合基板全体を切断することで複数の半導体チップに分離する第2のダイシング工程とを備える。
【選択図】図1

Description

この発明は、半導体装置の製造方法、詳しくは異種接合基板を有する半導体装置のダイシング工程を含む半導体装置の製造方法に関するものである。
近年、電子スチルカメラやデジタルビデオカメラ等の電子カメラのほかに、電子手帳や携帯電話等の小型電子機器等に搭載される付加機能としての小型カメラ等、各種の電子機器において固体撮像装置等の半導体装置の需要が大きくなっている。
これら各種の電子機器においては、例えばチップサイズパッケージ(CSP;Chip Size Package)化などの技術による半導体装置の小型化が急速に進んでいる。特に、固体撮像装置においては、撮像素子等の素子を形成した半導体基板と透明基板とを貼り合わせて形成される異種接合基板に対して加工を施し、ダイシング工程を経ることで最終的に半導体装置の一部を構成するための半導体チップを個片化する製造方法、例えばウエハレベルチップサイズパッケージ(WL−CSP)等については、例えば特開2003−116066号公報等によって、従来より種々の提案がなされている。
上記特開2003−116066号公報等によって開示されている固体撮像装置の製造方法は、透明基板を接着して形成される固体撮像装置の基板ダイシング方法であって、V型のダイシングブレードを用いてハーフダイシングを行なってV溝を形成した後、このV溝の幅よりも狭い幅のダイシングブレードを用いてフルダイシングを行なうことによって、個片化された半導体基板の一方の面(例えば透明基板の上面側)の外周縁部に面取り部を形成する製造方法である。
これによれば、個片化のためのダイシング工程を行なうことによって、透明基板の上面外周縁部に面取り部を形成することができる。
つまり、面取り部を有して形成された固体撮像装置を対応する電子機器に組み込む工程において、例えば透明基板がレンズブロック等の他の構成部材に当たり、当該透明基板が欠けてしまう等の部品破損の可能性がある。したがって、上述のような面取り部を透明基板の上面外周縁部に形成することによって、当該透明基板が欠けてしまう等の部品破損を抑止することができる。
特開2003−116066号公報
ところが、上記特開2003−116066号公報によって開示されている手段によれば、上述したように透明基板の側に生じるチッピング(欠け)等による部品破損を抑止することはできるが、しかし、当該公報によれば、撮像素子等が形成された半導体基板の側のチッピング(欠け)を抑止することについては考慮されていない。したがって、当該手段では、半導体基板にチッピング(欠け)が発生することも考えられる。
つまり、例えばガラス板等の透明基板と、シリコン等の半導体基板との異種材料では、材料によってダイシングによるチッピング量や最適なダイシングブレード幅及び材質などが大きく異なる。
したがって、半導体基板を透明基板切断用のダイシングブレードを用いて切断する場合には、チッピングが大きくなってしまうことからデバイス領域に及んでしまうことになってしまう。
また、透明基板を半導体切断用のダイシングブレードを用いて切断する場合には、時間がかかってしまったり、場合によってはダイシングブレードが破損してしまう等の不具合が発生することがある。
本発明は、上述した点に鑑みてなされたものであって、その目的とするところは、異種接合基板のダイシング工程において、チッピングを低減しあるいはチッピングの発生を抑止することにより歩留まりの向上に寄与し、高い信頼性を備えた半導体装置を製造し得る半導体装置の製造方法を提供することである。
上記目的を達成するために、本発明による半導体装置の製造方法は、半導体基板とこの半導体基板の表面に貼り合わせた半導体以外の材料からなる異種基板とにより形成される異種接合基板を有して構成される半導体装置の製造方法であって、前記異種接合基板を半導体チップ化するためのダイシング工程は、前記半導体基板の表面に対して少なくとも当該半導体基板の厚さの半分以上の深さを有する溝を形成する第1のダイシング工程と、前記溝に沿って異種接合基板全体を切断することで複数の半導体チップに分離する第2のダイシング工程とを備えることを特徴とする。
本発明によれば、異種接合基板のダイシング工程において、チッピングを低減しあるいはチッピングの発生を抑止することにより歩留まりの向上に寄与し、高い信頼性を備えた半導体装置を製造し得る半導体装置の製造方法を提供することである。
以下、図示の実施の形態によって本発明を説明する。
まず、本発明の実施形態を説明する前に、本発明を適用することにより製造される半導体装置の概略的な構成を説明する。
図1は、本発明を適用した製造方法により製造される半導体装置の最終的な形態の概略構成を示す側面図である。
図1に示すように、本発明を適用することにより製造される半導体装置1は、ガラス基板等の透明基板11とシリコン等の半導体基板12とを接着剤15等により貼り合わせて形成される異種接合基板とによって構成される。
異種接合基板の半導体基板12の裏面には、半導体基板12の表面に形成した回路からの信号を外部に取り出すために外部接続端子14が形成されている。この外部接続端子14は、半導体基板12の表面に形成されたパッド電極(図示せず)と基板貫通電極(図示せず)とを介して電気的に接続されている。
そして、半導体基板12の裏面側の外表面の外周縁部には切欠部12cが形成されている。
次に、このような形態の半導体装置を製造する際の製造方法についての各実施形態を以下に説明する。
なお、以下に説明する各実施形態においては、半導体装置としての固体撮像装置を製造する場合を例に挙げて説明する。
図2〜図4は、本発明の第1の実施形態の半導体装置の製造方法を説明する図である。このうち、図2は、第1のダイシング工程を示す断面図である。図3は、第2のダイシング工程を示す断面図である。図4は、2段階のダイシング工程により個片化された半導体装置における半導体チップの一部(ダイシング領域近傍のみ)を示す断面図である。
本実施形態の半導体装置の製造方法は、ダイシング工程を2段階で行なうようにするものである。そして、本実施形態では、この2段階のダイシング工程における第1のダイシング工程と第2のダイシング工程とを、共に機械的加工により行なうものとしている。
半導体装置の製造方法における工程にあって、ダイシング工程を行なうのに先立って、まず、ダイシングを行なう対象となる半導体基板12からなる半導体ウェハーを形成する。この半導体ウェハーは、本実施形態の製造方法を用いて製造される半導体装置、即ち固体撮像装置の半導体基板部分が複数形成された形態の半導体ウェハーである。この半導体ウェハーの表面に透明基板を接着剤等により接合した形態の異種接合基板を形成する。
本実施形態におけるダイシング工程は、この異種接合基板をダイシングすることで、複数の半導体チップを個片化するダイシング工程についての具体的な形態である。
即ち、本実施形態の製造方法におけるダイシング工程のうち第1のダイシング工程では、図2に示すように異種接合基板10のうちシリコン等の半導体基板12の所定のダイシング領域W1(図2参照)の両端縁部の2箇所に対して半導体基板用の第1のダイシングブレード21を用いて図2の矢印X方向へのダイシングを行なう。これにより、図3に示すように半導体基板12の外表面(裏面側)には、二つの溝12a,12bが形成される。
この場合において、第1のダイシングブレード21によるダイシングは、半導体基板12の裏面側の外表面から少なくとも当該半導体基板12の板厚T(図2参照)の略半分以上の深さ(例えば図2に示す符号Dの深さ)までのダイシングが行なわれる。これにより、半導体基板12の裏面側の外表面には、図2に示すように深さDからなる二つの溝12a,12bが形成される。
上述したように、第1のダイシング工程で形成される二つの溝12a,12bの深さDは、半導体基板12の板厚Tに対して略半分以上となればよい。
したがって、上述の図2に示す例に限らず、例えば半導体基板12の裏面側の外表面から当該半導体基板12と透明基板11との接合面S(図2参照)にかかる程度まで、即ち半導体基板12の板厚T分をダイシングしても構わない。
また、さらに、半導体基板用のダイシングブレード21が破損しない程度の深さまで、当該接合面Sを超えて透明基板11にまでかかる深さでダイシングしても構わない。
なお、第1のダイシングブレード21は、上述のように半導体基板用のものであって、半導体基板のダイシングを行なうのに最適な幅や材質等からなるものが用いられる。
具体的には、例えば第1のダイシングブレード21は、後述する第2のダイシング工程で用いる第2のダイシングブレード22(図3参照)と比べて幅が狭く設定される幅狭タイプのものが用いられる。
続いて、上述の第1のダイシング工程を経た異種接合基板10に対して第2のダイシング工程がおこなわれる。この第2のダイシング工程では、上述の第1のダイシング工程にて半導体基板12の外表面上に形成された二つの溝12a,12bに挟まれた領域W2(図3参照)に対して、上述の第1のダイシングブレード21よりも幅広タイプの透明基板用の第2のダイシングブレード22を用いてダイシングを行なう。この第2のダイシング工程は、半導体基板12の裏面側から透明基板11まで、即ち当該異種接合基板10の全体をダイシングすることにより複数の半導体チップに個片化する工程である。
なお、第2のダイシングブレード22は、上述のように透明基板用のものであって、透明基板のダイシングを行なうのに最適となる幅や材質等からなるものが用いられる。
なお、ここで、第2のダイシングブレード22による第2のダイシング工程は、半導体基板12の裏面側から行なうものとしているが、これに限らず、例えば透明基板11の表面側から行なっても構わない。
この第2のダイシングにより個片化された個々の半導体チップ16は、図4に示すように半導体基板12の裏面側の外周縁部に切欠部12cが形成されることになる。この切欠部12cが形成されることにより、チッピングの発生が抑止されるという効果を有する。
以上のようにして複数に個片化された個々の半導体チップ16は、チップサイズにパッケージングされた固体撮像装置(半導体装置)1として製造される。
以上説明したように上記第1の実施形態によれば、半導体基板12と、これとは異なる異種基板である透明基板11とが接合された形態の異種接合基板10を有する半導体装置1の製造方法において、半導体基板12及び透明基板11の両基板のそれぞれに最適となる形態のダイシングブレード(21,22)を用いて2段階のダイシング、即ち最初に半導体基板12の側のみをダイシングする第1のダイシング工程の後、続いて異種接合基板全体をダイシングする第2のダイシング工程を行なうことにより、複数の半導体チップ16に個片化するようにしている。
これにより、ダイシング工程において半導体基板12及び透明基板11の両基板に生じるチッピング量を低減させ、あるいはチッピングの発生を抑えながら、半導体チップ16の個片化をおこなうことができる。
したがって、この半導体チップを用いて構成される固体撮像装置(半導体装置)1の製造の歩留まりの向上に寄与することができると同時に、信頼性の高い半導体装置を製造することができる。
特に、CSP(チップサイズパッケージ;Chip Size Package)等の小型実装には非常に有効である。
次に、本発明の第2の実施形態の半導体装置の製造方法について、以下に説明する。
図5〜図8は、本発明の第2の実施形態の半導体装置の製造方法を説明する図である。このうち、図5,図6は、第1のダイシング(エッチング)工程を示す断面図であって、図5は半導体基板の裏面側にエッチングマスクを配置した状態を示している。図6は、第1のダイシング(エッチング)工程完了後の状態を示している。図7は、第2のダイシング工程を示す断面図である。図8は、2段階のダイシング工程により個片化された半導体装置における半導体チップの一部(ダイシング領域近傍のみ)を示す断面図である。
本実施形態の半導体装置の製造方法も、上述の第1の実施形態と同様にダイシング工程を2段階で行なうようにするものである。ただし、本実施形態では、第1のダイシング工程をエッチング処理等の化学的加工によって行ない、第2のダイシング工程を機械的加工により行なうものとしている。
具体的には、例えば第1のダイシング工程においては、図5,図6に示すように半導体基板12のダイシング領域を化学的加工により除去した後、図7,図8に示すように第2のダイシング工程において、透明基板11をダイシングブレードを用いて機械的加工によりダイシングすることによって、複数の半導体チップ16に個片化する。
本実施形態の半導体装置の製造方法について、さらに詳しく説明する。
半導体装置の製造方法における工程にあって、ダイシング工程を行なうのに先立ちダイシングを行なう対象となる異種接合基板10、即ち半導体ウェハー(半導体基板12)の表面に透明基板11を接合した形態の異種接合基板10を形成するのは、上述の第1の実施形態と同様である。
本実施形態においては、この異種接合基板10に対して化学的加工及び機械的加工による2段階のダイシングを行なって、複数の半導体チップを個片化する。
まず、第1のダイシング工程においては、図5に示すように異種接合基板10のうちシリコン等の半導体基板12の所定のダイシング領域W3(図5参照)を除く部分をエッチングマスク23で覆った状態にする。この状態で、半導体基板12のダイシング領域W3を裏面側からエッチング処理を行なう。これにより、当該半導体基板12の外表面の裏面側のダイシング領域W3には、図6に示すように断面が台形状の溝部12dが形成される。
このエッチング処理は、例えばTMAH溶液やKOH溶液等のエッチング液を用いるウエットエッチングでもよいし、ドライエッチングとしても良い。
また、異方性エッチングあるいは等方性エッチングのいずれでも可能であるが、エッチング形状を考慮すると、本実施形態においては、異方性エッチングの方が好ましい。
上述のエッチング処理がなされた部分の断面形状は、TMAH溶液やKOH溶液を用いる異方性ウエットエッチングでは、図6に示すようにテーパー状の断面形状となる。また、異方性ドライエッチングでは、略垂直に形成されることになる。
なお、半導体基板12の表面であって、透明基板11との貼り合わせ面となるがわの表面には、エッチング停止層17が形成されている。このエッチング停止層17によってエッチングは停止されることになる。このエッチング停止層17としては、例えば酸化膜や金属膜等である。
ただし、半導体基板12とエッチングされない異種基板との貼り合わせによって形成される異種接合基板の場合には、特にエッチング停止層を設ける必要はないが、基板同士の貼り合わせを行なう際に樹脂等の接着剤を介する場合には、エッチング停止層を設けた方が望ましい。
続いて、上述の第1のダイシング工程を経た異種接合基板10に対して第2のダイシング工程がおこなわれる。この第2のダイシング工程では、上述の第1のダイシング工程にて半導体基板12の外表面上に形成された断面が台形状の溝部12dの底辺部の領域W4(図7参照)に対して、図7に示すように透明基板用の第2のダイシングブレード22を用いてダイシングを行なう。これにより、当該異種接合基板10は、図8に示すように複数の半導体チップに個片化される。
なお、第2のダイシングブレード22は、上述の第1の実施形態における第2のダイシング工程で用いたものと同様に、透明基板11をダイシングするのに最適な幅及び材質等からなるダイシングブレードが用いられる。
この第2のダイシング工程を経ることにより個片化された個々の半導体チップ16は、図8に示すように半導体基板12の側面の外周に端面12eが形成される。
以上説明したように上記第2の実施形態によれば、上述の第1の実施形態と略同様の効果を得ることができる。
また、本実施形態においては、第1のダイシング工程を化学的加工であるエッチング処理により行ない、第2のダイシング工程を機械的加工であるダイシングブレードによるダイシングを行なうようにしている。
これにより、第1のダイシング工程において、所定のダイシング領域W3(エッチングマスク23で覆われる部分以外の領域)の範囲内では、半導体(シリコン)が、エッチング処理で除去されることになる。したがって、第2のダイシング工程にて、第2のダイシングをおこなったときに、半導体基板12の端面12eにチッピングが発生することはない。
また、本実施形態においては、機械的加工によるダイシング工程を1回行なうだけで済むことから、工程の簡略化となる。これと同時に、機械加工によるダイシングを行なう際に生じる汚れ等を減少させることができる。このことから、さらなる歩留まりの向上に寄与することができると同時に、より信頼性の高い半導体装置を製造することができる。
特に、CSP(チップサイズパッケージ;Chip Size Package)等の小型実装には非常に有効であるのは、上述の第1の実施形態と同様である。
また、半導体基板12と透明基板11との間の接合部位には、エッチング停止層17を設けるようにしたので、貼り合わせを行なうために用いている接着剤15等がエッチング処理時にエッチング溶液等に露出して溶け出すといった不具合を防止することができる。
次に、本発明の第3の実施形態の半導体装置の製造方法について、以下に説明する。
図9〜図12は、本発明の第3の実施形態の半導体装置の製造方法を説明する図である。このうち、図9,図10は、第1のダイシング(エッチング)工程を示す断面図であって、図9は半導体基板の裏面側にエッチングマスクを配置した状態を示している。図10は、第1のダイシング(エッチング)工程完了後の状態を示す断面図である。図11は、第2のダイシング工程を示す断面図である。図12は、2段階のダイシング工程により個片化された半導体装置における半導体チップの一部(ダイシング領域近傍のみ)を示す断面図である。
本実施形態の半導体装置の製造方法も、上述の第1,第2の実施形態と同様にダイシング工程を2段階で行なうようにするものである。そして、本実施形態では、上述の第2の実施形態と同様に、第1のダイシング工程をエッチング処理等の化学的加工によって行ない、第2のダイシング工程を機械的加工により行なうものとしている。この場合において、本実施形態においては、第1のダイシング工程におけるエッチングマスクの形態が異なる。
具体的には、例えば第1のダイシング工程においては、図9,図10に示すように半導体基板12のダイシング領域の両端縁部を化学的加工(ウエットエッチング又はドライエッチング)により二つのV溝12f(図10参照)を形成し、第2のダイシング工程においては、図11,図12に示すように幅広の第2のダイシングブレード22を用いて機械的加工によって半導体基板12と透明基板11とを共にダイシングすることによって、複数の半導体チップ16に個片化する。
本実施形態の半導体装置の製造方法について、さらに詳しく説明する。
半導体装置の製造方法における工程にあって、ダイシング工程を行なうのに先立ちダイシングを行なう対象となる異種接合基板10、即ち半導体ウェハーの表面に透明基板11を接合した形態の異種接合基板10を形成するのは、上述の第1,第2の実施形態と同様である。なお、本実施形態においては、エッチング停止層を設けずに異種接合基板10を形成している。
本実施形態においては、この異種接合基板10に対して化学的加工及び機械的加工による2段階のダイシングを行なって、複数の半導体チップを個片化する。
まず、第1のダイシング工程においては、図9に示すように異種接合基板10のうちシリコン等の半導体基板12の所定のダイシング領域W5(図9参照)を除く部分をエッチングマスク23Aで覆った状態にする。この状態で、半導体基板12のダイシング領域W5を裏面側からエッチング処理を行なう。
これにより、当該半導体基板12の外表面の裏面側のダイシング領域W5には、図10に示すように断面がV形状の二つのV溝12fが形成される。このV溝12fの深さは、半導体基板12の裏面側から透明基板11との接合面にまで到達しないように設定される。
なお、この場合におけるエッチング処理によるV溝12fの深さ設定は、透明基板11にまで到達しない範囲でおこなえばよく、透明基板11に到達する直前の部位まで深さを有するように設定することが好ましい。
また、エッチング処理自体は、上述の第2の実施形態の第1のダイシング工程におけるエッチング処理と略同様である。
上述のようにしてエッチング処理がなされた部分の断面形状は、TMAH溶液やKOH溶液を用いる異方性ウエットエッチングでは、図10に示すようにテーパー状(V字形状)の断面形状となる。また、異方性ドライエッチングでは、略垂直に形成されることになる。
続いて、上述の第1のダイシング工程を経た異種接合基板10に対して第2のダイシング工程がおこなわれる。この第2のダイシング工程では、上述の第1のダイシング工程にて半導体基板12の外表面上に形成された二つのV溝12fにかかる幅、例えば領域W6(図11参照)の透明基板用の第2のダイシングブレード22を用いて、図11に示すようにダイシングを行なう。これにより、当該異種接合基板10は、図12に示すように複数の半導体チップに個片化される。
なお、第2のダイシングブレード22は、上述の第1,第2の実施形態における第2のダイシング工程で用いたものと同様に、透明基板11をダイシングするのに最適な幅及び材質等からなるダイシングブレードが用いられる。
この第2のダイシング工程を経ることにより個片化された個々の半導体チップ16は、図11に示すように半導体基板12の裏面側の外周縁部に、面取部12gが形成される。
以上説明したように上記第3の実施形態によれば、上述の第1,第2の実施形態と略同様の効果を得ることができる。
また、本実施形態においては、上述の第2の実施形態と同様に第1のダイシング工程を化学的加工(エッチング処理)により行ない、第2のダイシング工程を機械的加工(ダイシングブレードによるダイシング)を行なうようにしている。この場合において、第1のダイシング工程でのエッチングマスク23Aを異なるものを用いることで、二つのV溝12fを形成するようにしている。
そして、エッチング処理を行なうのに際しては、半導体基板12に形成する二つのV溝12fの深さを、半導体基板12と透明基板11とのを接合面に到達しないように設定す他ので、エッチング停止層を設けなくとも、両基板11,12の接合用接着剤等がエッチング処理時にエッチング溶液等に露出して溶け出すといった不具合を防止することができる。その他、上述の第2の実施形態による効果と同様の効果を得ることができる。
なお、上述の各実施形態においては、異種接合基板10として、シリコン等の半導体基板12とガラス等の透明基板11とを接合することにより形成される異種接合基板を用いている。この場合において、両基板11,12を貼り合わせるための手段としては、例えば接着剤や熱溶着や陽極接合等が用いられる。
半導体基板12としては上述のシリコン基板のほかにも、例えばGaAs等の化合物半導体基板を用いても良い。
また、この半導体基板12に接合される基板としては、上述のガラス基板のほかに、例えば石英やプラスチック等による透明基板を用いてもよいし、あるいはセラミック基板やガラエポ基板を用いてもよい。
なお、固体撮像装置等の光センサ装置においては、受光部に対して光を照射する必要があることあから透明基板を用いるのが最適であるが、固体撮像装置以外の一般の半導体装置を製造するのに際しては、必ずしも透明基板である必要はないのはもちろんである。
本発明を適用した製造方法により製造される半導体装置の最終的な形態の概略構成を示す側面図。 本発明の第1の実施形態の半導体装置の製造方法を説明する図であって、第1のダイシング工程を示す断面図。 本発明の第1の実施形態の半導体装置の製造方法を説明する図であって、第2のダイシング工程を示す断面図。 本発明の第1の実施形態の半導体装置の製造方法を説明する図であって、2段階のダイシング工程により個片化された半導体装置における半導体チップの一部(ダイシング領域近傍のみ)を示す断面図。 本発明の第2の実施形態の半導体装置の製造方法を説明する図であって、第1のダイシング(エッチング)工程を示し、半導体基板の裏面側にエッチングマスクを配置した状態を示す断面図。 本発明の第2の実施形態の半導体装置の製造方法を説明する図であって、第1のダイシング(エッチング)工程完了後の状態を示す断面図。 本発明の第2の実施形態の半導体装置の製造方法を説明する図であって、第2のダイシング工程を示す断面図。 本発明の第2の実施形態の半導体装置の製造方法を説明する図であって、2段階のダイシング工程により個片化された半導体装置における半導体チップの一部(ダイシング領域近傍のみ)を示す断面図。 本発明の第3の実施形態の半導体装置の製造方法を説明する図であって、第1のダイシング(エッチング)工程を示し、半導体基板の裏面側にエッチングマスクを配置した状態を示す断面図。 本発明の第3の実施形態の半導体装置の製造方法を説明する図であって、第1のダイシング(エッチング)工程完了後の状態を示す断面図。 本発明の第3の実施形態の半導体装置の製造方法を説明する図であって、第2のダイシング工程を示す断面図。 本発明の第3の実施形態の半導体装置の製造方法を説明する図であって、2段階のダイシング工程により個片化された半導体装置における半導体チップの一部(ダイシング領域近傍のみ)を示す断面図。
符号の説明
1……半導体装置
10……異種接合基板
11……透明基板
12……半導体基板
12a,12b……溝
12c……切欠部
12d……溝部
12e……端面
12f……V溝
12g……面取部
14……外部接続端子
15……接着剤
16……半導体チップ
17……エッチング停止層
21……第1のダイシングブレード
22……第2のダイシングブレード
23,23A……エッチングマスク

Claims (7)

  1. 半導体基板とこの半導体基板の表面に貼り合わせた半導体以外の材料からなる異種基板とにより形成される異種接合基板を有して構成される半導体装置の製造方法であって、
    前記異種接合基板を半導体チップ化するためのダイシング工程は、
    前記半導体基板の表面に対して少なくとも当該半導体基板の厚さの半分以上の深さを有する溝を形成する第1のダイシング工程と、
    前記溝に沿って異種接合基板全体を切断することで複数の半導体チップに分離する第2のダイシング工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記第1のダイシング工程及び前記第2のダイシング工程は、機械的加工により行なうことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第1のダイシング工程と前記第2のダイシング工程とでは、それぞれの工程で異なる幅と異なる材質からなるダイシングブレードを用いることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記第1のダイシング工程は化学的加工により行ない、前記第2のダイシング工程は機械的加工により行なうことを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記第1のダイシング工程は、ウエットエッチングまたはドライエッチングであることを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記半導体装置は、複数の固体撮像装置が形成された半導体基板と透明基板とにより形成される異種接合基板で構成されることを特徴とする請求項1〜請求項5のうちいずれか一つに記載の半導体装置の製造方法。
  7. 前記半導体装置は、CSPタイプの半導体装置であることを特徴とする請求項1〜請求項6のうちいずれか一つに記載の半導体装置の製造方法。
JP2005363696A 2005-12-16 2005-12-16 半導体装置の製造方法 Pending JP2007165789A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005363696A JP2007165789A (ja) 2005-12-16 2005-12-16 半導体装置の製造方法
PCT/JP2006/323829 WO2007069456A1 (ja) 2005-12-16 2006-11-29 半導体装置の製造方法
EP06833633A EP1962333A4 (en) 2005-12-16 2006-11-29 MANUFACTURING METHOD FOR SEMICONDUCTOR COMPONENTS
US12/133,860 US20080233714A1 (en) 2005-12-16 2008-06-05 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005363696A JP2007165789A (ja) 2005-12-16 2005-12-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007165789A true JP2007165789A (ja) 2007-06-28

Family

ID=38162768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005363696A Pending JP2007165789A (ja) 2005-12-16 2005-12-16 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20080233714A1 (ja)
EP (1) EP1962333A4 (ja)
JP (1) JP2007165789A (ja)
WO (1) WO2007069456A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258590A (ja) * 2006-03-24 2007-10-04 Disco Abrasive Syst Ltd パッケージ基板の分割方法
JP2011512683A (ja) * 2008-02-22 2011-04-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 複数のビーム放射構成素子を作製する方法およびビーム放射構成素子
KR20150118024A (ko) * 2014-04-11 2015-10-21 가부시기가이샤 디스코 적층 기판의 가공 방법
JP2016213235A (ja) * 2015-04-30 2016-12-15 三星ダイヤモンド工業株式会社 貼り合わせ基板の分割方法及び分割装置
JP2016213234A (ja) * 2015-04-30 2016-12-15 三星ダイヤモンド工業株式会社 貼り合わせ基板の分割方法及び分割装置
JP2020043141A (ja) * 2018-09-06 2020-03-19 三菱電機株式会社 物理量検出センサの製造方法、物理量検出センサ
JP2020194855A (ja) * 2019-05-27 2020-12-03 株式会社 Rosnes カバーガラスを撮像面側に有する固体撮像装置の製造方法
JP2022148414A (ja) * 2021-03-24 2022-10-06 株式会社ディスコ パッケージデバイスの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013054917A1 (ja) * 2011-10-13 2013-04-18 株式会社タムラ製作所 半導体素子及びその製造方法
KR102245134B1 (ko) 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
JPH1027827A (ja) * 1996-07-10 1998-01-27 Toshiba Corp 半導体装置の製造方法
JP2002217666A (ja) * 2001-01-24 2002-08-02 Hitachi Ltd 弾性表面波素子およびその製造方法
JP2003116066A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像装置および固体撮像装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5718370A (en) * 1980-07-09 1982-01-30 Hitachi Ltd Cutting method for semiconductor pressure sensor
DE4220284C1 (de) * 1992-06-20 1993-09-30 Bosch Gmbh Robert Verfahren zum Zerteilen von Verbundwafern
EP0678904A1 (en) * 1994-04-12 1995-10-25 Lsi Logic Corporation Multicut wafer saw process
US7121925B2 (en) * 2000-03-31 2006-10-17 Toyoda Gosei Co., Ltd. Method for dicing semiconductor wafer into chips
US6798931B2 (en) * 2001-03-06 2004-09-28 Digital Optics Corp. Separating of optical integrated modules and structures formed thereby
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
JP2004165312A (ja) * 2002-11-12 2004-06-10 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP2005026314A (ja) * 2003-06-30 2005-01-27 Sanyo Electric Co Ltd 固体撮像素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
JPH1027827A (ja) * 1996-07-10 1998-01-27 Toshiba Corp 半導体装置の製造方法
JP2002217666A (ja) * 2001-01-24 2002-08-02 Hitachi Ltd 弾性表面波素子およびその製造方法
JP2003116066A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像装置および固体撮像装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258590A (ja) * 2006-03-24 2007-10-04 Disco Abrasive Syst Ltd パッケージ基板の分割方法
JP2011512683A (ja) * 2008-02-22 2011-04-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 複数のビーム放射構成素子を作製する方法およびビーム放射構成素子
US8790939B2 (en) 2008-02-22 2014-07-29 Osram Opto Semiconductors Gmbh Method for producing a plurality of radiation-emitting components and radiation-emitting component
KR20150118024A (ko) * 2014-04-11 2015-10-21 가부시기가이샤 디스코 적층 기판의 가공 방법
KR102256562B1 (ko) * 2014-04-11 2021-05-25 가부시기가이샤 디스코 적층 기판의 가공 방법
JP2016213235A (ja) * 2015-04-30 2016-12-15 三星ダイヤモンド工業株式会社 貼り合わせ基板の分割方法及び分割装置
JP2016213234A (ja) * 2015-04-30 2016-12-15 三星ダイヤモンド工業株式会社 貼り合わせ基板の分割方法及び分割装置
JP2020043141A (ja) * 2018-09-06 2020-03-19 三菱電機株式会社 物理量検出センサの製造方法、物理量検出センサ
JP6996459B2 (ja) 2018-09-06 2022-01-17 三菱電機株式会社 物理量検出センサの製造方法、物理量検出センサ
US11535513B2 (en) 2018-09-06 2022-12-27 Mitsubishi Electric Corporation Method of manufacturing physical quantity detection sensor, and physical quantity detection sensor
JP2020194855A (ja) * 2019-05-27 2020-12-03 株式会社 Rosnes カバーガラスを撮像面側に有する固体撮像装置の製造方法
JP2022148414A (ja) * 2021-03-24 2022-10-06 株式会社ディスコ パッケージデバイスの製造方法

Also Published As

Publication number Publication date
WO2007069456A1 (ja) 2007-06-21
EP1962333A1 (en) 2008-08-27
EP1962333A4 (en) 2009-09-02
US20080233714A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
US20080233714A1 (en) Method for fabricating semiconductor device
TWI860874B (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
US20090174018A1 (en) Construction methods for backside illuminated image sensors
JP5114017B2 (ja) 半導体装置、該半導体装置の製造方法
US20110147782A1 (en) Optical device and method of manufacturing the same
CN103681711B (zh) 半导体器件以及制造半导体器件的方法
KR100758887B1 (ko) 반도체 장치의 제조 방법
JP2006286968A (ja) 半導体装置の製造方法
KR20020023105A (ko) 반도체장치의 제조방법
US7541218B2 (en) Wafer-level chip package process
US7214568B2 (en) Semiconductor device configured for reducing post-fabrication damage
JP4354321B2 (ja) 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
US8309433B2 (en) Method of manufacturing optical sensor
JP2007266044A (ja) 半導体装置の製造方法
JPH1064855A (ja) 半導体装置の製造方法
JP2008192762A (ja) 半導体装置の製造方法、及び、半導体装置
JP2001168139A (ja) 半導体装置およびそれを用いた接合構造
JP6077341B2 (ja) ウェハレベルパッケージとその製造方法および半導体装置
US20200144116A1 (en) Manufacturing method of chip package and chip package
CN101192549A (zh) 晶片级芯片封装工艺
JP2913724B2 (ja) 半導体装置の製造方法
US12218169B2 (en) Semiconductor device and solid-state image sensor including pixel substrate joined with another substrate
JP2018182095A (ja) 半導体装置およびその製造方法
JP2006108245A (ja) 半導体素子の製造方法
JPH05102300A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018