[go: up one dir, main page]

JP2007142881A - 通信システム及び通信方法並びに送信機及び受信機 - Google Patents

通信システム及び通信方法並びに送信機及び受信機 Download PDF

Info

Publication number
JP2007142881A
JP2007142881A JP2005334793A JP2005334793A JP2007142881A JP 2007142881 A JP2007142881 A JP 2007142881A JP 2005334793 A JP2005334793 A JP 2005334793A JP 2005334793 A JP2005334793 A JP 2005334793A JP 2007142881 A JP2007142881 A JP 2007142881A
Authority
JP
Japan
Prior art keywords
phase
chip
unit
phase difference
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005334793A
Other languages
English (en)
Inventor
Toshio Kawasaki
敏雄 川▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005334793A priority Critical patent/JP2007142881A/ja
Priority to US11/354,464 priority patent/US20070116065A1/en
Priority to EP06250837A priority patent/EP1788766A2/en
Priority to CN2006100648151A priority patent/CN1968231B/zh
Publication of JP2007142881A publication Critical patent/JP2007142881A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2035—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers
    • H04L27/2042—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers with more than two phase states
    • H04L27/205—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers with more than two phase states in which the data are represented by the change in phase of the carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

【課題】誤り訂正回路を必要とせずに符号誤り率を改善できるようにする。
【解決手段】送信機１に、送信シンボルデータを複数の位相量にマッピングするマップ部１１と、上記位相量にマッピングされた送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部１３，１４とそなえ、受信機２に、受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出するチップ間位相差検出部２１，２２と、検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する平均化処理部２３，２４と、その出力を識別して上記多値位相変調信号を復調する識別部２５とをそなえて構成する。
【選択図】図１

Description

本発明は、通信システム及び通信方法並びに送信機及び受信機に関し、特に、位相変調（ＰＳＫ：Phase Shift Keying）方式によりディジタル通信を行なうシステムに用いて好適な技術に関する。
ディジタル通信方式において、伝送路の雑音等により、符号誤りが発生する。符号誤り率は信号対雑音比が支配的である。このため、送信電力を上げたり雑音を低減したりすることで、符号誤り率は改善する。しかし、送信電力は有限であり、また、送信電力を上げることは、他の回線に干渉を与えるおそれがあり、単純に送信電力を上げる対処は好ましくない。また、雑音の低減も困難である。そこで、従来は、回線品質を保つために、符号誤り訂正を用いて符号誤り率の改善を図ることが多い。
なお、ディジタル通信方式の従来技術として、例えば後記特許文献１〜３により提案されている技術がある。
特許文献１の技術は、差動位相変調方式ＤＰＳＫ（Differential PSK）を用いてディジタル伝送路へ出力する主信号を前以てランダム化するためのスクランブル回路に関し、差動位相変調前のディジタル主信号をスクランブルした信号のランダム度を高くし、出力される主信号が伝送路で符号誤りを発生し難くすることを目的としている。
そのため、特許文献１の技術では、擬似ランダム符号を発生するＭ系列パターン発生器の出力により、入力のディジタル信号を排他的論理和処理し和分処理してスクランブルしたのち、差動位相変調して伝送路へ出力する送信側のスクランブル回路において、上記Ｍ系列パターン発生器の出力を差分処理し、その結果を排他的論理和することで、入力ディジタル信号を処理しスクランブルするようになっている。
また、特許文献２の技術は、ディジタル通信に用いる送信データ生成装置、特に、差動符号化を用いた送信データ生成装置に関し、記憶回路を用いずに、所望のスタートシンボル（遅延検波の基準となる信号で、フレーム先頭に挿入される）を得られるようにすることを目的としている。
そのため、特許文献２の技術では、情報データが供給される加算回路と、情報データの１シンボル期間の遅延量を有する１シンボル遅延回路と、情報データのフレーム毎に、フレーム先頭の１シンボル期間、１シンボル遅延回路の出力データをスタートシンボルとして選択し、フレームのこの１シンボル期間以外の期間、加算回路の出力データを選択することにより、送信データを生成し、この送信データを１シンボル遅延回路に供給する切替回路とを備え、加算回路は、情報データと１シンボル遅延回路の出力データとを加算して和分データを形成し、送信データが和分データにスタートシンボルをフレームの先頭毎に挿入したデータとするようになっている。
これにより、スタートシンボルを発生させるための記憶回路を不要として、任意のスタートシンボルを得ることができ、回路規模の拡大を防止して、所望とするスタートシンボルを発生することが可能となる。
さらに、特許文献３の技術は、符号分割多元接続（ＣＤＭＡ）伝送方式に関し、占有周波数を増大させること無く、同等以下の周波数帯域幅を使用し、同等以上の情報量を自動車のような高速な移動体と通信できるようにすることを目的としている。
そのため、特許文献３の技術では、送信側において、差分符号化位相変調（ＤＰＳＫ）を用いて、１次変調波を生成し、受信側において、準同期検波および差分演算により、直前のシンボルと現シンボル区間との位相差を検波し、この検波した位相差を、当該現在のシンボルの情報として得るようになっている。
これにより、隣接シンボルの位相差に情報が重畳されて送信され、伝播路上で幾多の反射・回折波などの妨害波が混入しキャリア周波数の偏移、位相誤差、ならびに遅延誤差などの原因により周波数選択性フェーディングが生じて受信波が厳しく歪んでも、隣接シンボル間の位相差は送信時の値に保たれることになるので、当該隣接シンボル間の位相差を検波することで、上記目的を達成することが可能となる。
特開平０２−２７７３３２号公報 特開２００３−２６４５２０号公報 国際公開第ＷＯ９９／５９２８０号パンフレット
従来のディジタル通信技術においては、符号誤り訂正は、一般に、ビタビアルゴリズムや、リードソロモン、ＢＣＨ（Bose-Chaudhuri Hocquenghem）等の誤り訂正方式を用いており、そのため、複雑な誤り訂正回路が必要となる。そのため演算量が多くなり、消費電力が増大してしまうという課題がある。なお、上記特許文献１〜３の技術は、符号誤り訂正を主眼とした技術ではないが、符号誤り率を向上するには上述したような誤り訂正回路が備えられるのが通常である。
本発明は、上記のような課題に鑑み創案されたもので、誤り訂正回路を必要とせずに符号誤り率を改善できるようにすることを目的とする。
上記の目的を達成するために、本発明では、以下の通信システム及び通信方法並びに送信機及び受信機を用いることを特徴としている。即ち、
（１）本発明の通信システムは、送信機と受信機とをそなえた通信システムであって、該送信機が、送信シンボルデータを複数の位相量にマッピングするマップ部と、該マップ部にて上記位相量にマッピングされた送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とそなえ、該受信機が、該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出するチップ間位相差検出部と、該チップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する平均化処理部と、該平均化処理部の出力を識別して上記多値位相変調信号を復調する識別部とをそなえて構成されたことを特徴としている。
（２）また、本発明の通信システムは、送信機と受信機とをそなえた通信システムであって、該送信機が、第１の送信シンボルデータを複数の位相量にマッピングする第１のマップ部と、第２の送信シンボルデータを複数の位相量にマッピングする第２のマップ部と、該第１のマップ部にて上記位相量にマッピングされた第１の送信シンボルデータについて、該第２のマップ部の出力を初期位相としてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とをそなえ、該受信機が、該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出する第１のチップ間位相差検出部と、該第１のチップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第１の平均化処理部と、該第１の平均化処理部の出力を識別する第１の識別部と、該第１の識別部での識別結果に応じた周波数信号を生成する周波数信号生成部と、該周波数信号と該受信信号との位相差をチップ単位時間毎に検出する第２のチップ間位相差検出部と、該第２のチップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第２の平均化処理部と、該第２の平均化処理部の出力を識別する第２の識別部とをそなえて構成されたことを特徴としている。
（３）さらに、本発明の通信方法は、送信機と受信機とをそなえた通信システムにおける通信方法であって、該送信機は、送信シンボルデータを複数の位相量にマッピングし、上記マッピング後の送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成して送信し、該受信機は、該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出し、検出したチップ単位時間毎の位相差を１シンボル時間内で平均化し、その平均化出力を識別して上記多値位相変調信号を復調することを特徴としている。
（４）また、本発明の通信方法は、送信機と受信機とをそなえた通信システムにおける通信方法であって、該送信機は、第１及び第２の送信シンボルデータをそれぞれ複数の位相量にマッピングし、上記マッピング後の第１の送信シンボルデータについて、上記マッピング後の第２の送信シンボルデータを初期位相としてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成、送信し、該受信機は、該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出し、検出したチップ単位時間毎の位相差を１シンボル時間内で平均化し、その平均化出力を識別し、その識別結果に応じた周波数信号を生成し、該周波数信号と該受信信号との位相差をチップ単位時間毎に検出し、検出したチップ単位時間毎の位相差を１シンボル時間内で平均化し、その平均化出力を識別することを特徴としている。
（５）さらに、本発明の送信機は、受信機を有する通信システムに用いられるものであって、送信シンボルデータを複数の位相量にマッピングするマップ部と、該マップ部にて上記位相量にマッピングされた送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とをそなえたことを特徴としている。
（６）また、本発明の受信機は、送信機を有する通信システムに用いられるものであって、該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出するチップ間位相差検出部と、該チップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する平均化処理部と、該平均化処理部の出力を識別して上記多値位相変調信号を復調する識別部とをそなえたことを特徴としている。
（７）ここで、上記受信機は、１シンボル内の最初の受信信号と最後の受信信号の位相差を検出するシンボル端位相差検出部と、該シンボル端位相差検出部で検出された位相差を該平均化処理部で平均化した位相差に加算する加算器とをさらにそなえていてもよい。
（８）また、本発明の送信機は、受信機を有する通信システムに用いられる送信機であって、第１の送信シンボルデータを複数の位相量にマッピングする第１のマップ部と、第２の送信シンボルデータを複数の位相量にマッピングする第２のマップ部と、該第１のマップ部にて上記位相量にマッピングされた第１の送信シンボルデータについて、該第２のマップ部の出力を初期位相としてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とをそなえたことを特徴としている。
（９）さらに、本発明の受信機は、送信機を有する通信システムに用いられる受信機であって、該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出する第１のチップ間位相差検出部と、該第１のチップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第１の平均化処理部と、該第１の平均化処理部の出力を識別する第１の識別部と、該第１の識別部での識別結果に応じた周波数信号を生成する周波数信号生成部と、該周波数信号と該受信信号との位相差をチップ単位時間毎に検出する第２のチップ間位相差検出部と、該第２の位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第２の平均化処理部と、該第２の平均化処理部の出力を識別する第２の識別部とをそなえたことを特徴としている。
（１０）ここで、上記受信機は、１シンボル内の最初の受信信号と最後の受信信号の位相差を検出するシンボル端位相差検出部と、該シンボル端位相差検出部で検出された位相差を該第１の平均化処理部で平均化した位相差に加算する加算器とをさらにそなえていてもよい。
上記本発明によれば、受信機において、雑音による信号点の分布を位相方向に対して狭くすることが可能になるので、複雑な誤り訂正回路を用いることなく、符号誤り率の改善を図ることが可能である。
〔Ａ〕第１実施形態の説明
図１は本発明の第１実施形態に係るディジタル通信システムの構成を示すブロック図で、この図１に示すシステムは、送信機１と、この送信機１から送信され有線あるいは無線の伝送路３を伝送されてくる信号を受信する受信機２とをそなえて構成され、送信機１は、その要部に着目すると、マップ部１１，直交座標変換部１２，複素乗算器１３及び１チップ遅延回路（Ｔｃ）１４をそなえて構成され、受信機２は、同様にその要部に着目すると、複素乗算器２１，１チップ遅延回路２２，加算器２３，１チップ遅延回路２４，識別部２５及び同期部２６をそなえて構成されている。
ここで、送信機１において、マップ部１１は、送信シンボルデータを位相に割り当てる（マッピングする）もので、例えば、送信シンボルデータがＮ（＝３）ビットの場合であれば、２N＝２3＝８種類の情報ビットをグレイコードに変換し、８相（０，π／４，２π／４，３π／４，４π／４，５π／４，６π／４，７π／４）の位相にそれぞれ割り当てることになる。
次に、直交座標変換部１２は、上記位相にマッピングされた送信シンボルデータの位相量をシンボル単位で直交座標〔ｘ，ｙ（Ｉ，Ｑ）座標：以下、同じ〕に変換するものであり、複素乗算器１３は、直交座標変換された上記送信シンボルデータと、１チップ単位時間前の複素乗算結果（１チップ遅延回路１４の出力）とを複素乗算することにより、上記送信シンボルデータについてチップ時間毎に位相回転処理を施して多値（図１の例では８）ＰＳＫ信号を生成するものである。つまり、直交座標変換部１２，複素乗算器１３及び１チップ遅延回路１４から成るブロックは、上記位相量にマッピングされた送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値ＰＳＫ信号を生成する位相回転処理部として機能する。
なお、チップ単位時間は、例えば、８ＰＳＫであればシンボル時間の１／８または１／（８*ｎ）とする。具体例を挙げると、例えば図２に示すようにマッピングした時刻ｔ０の初期位相がθ0＝０であれば、図３に示すように、チップ単位時間（時刻ｔ１，ｔ２，…，ｔ７）毎に初期位相θ0からπ／４ずつ位相回転する多値（８）ＰＳＫ信号が生成されることになる。また、図１においては、図示を省略しているが、上記多値ＰＳＫ信号は変調器により直交成分（Ｉ，Ｑ）毎に搬送波に乗じられて直交変調波として送信される。
一方、受信機２において、複素乗算器２１は、１チップ遅延回路２２とともにチップ間位相差検出部として機能し、伝送路３からの受信信号と１チップ遅延回路２２による１チップ単位時間前の信号とを複素乗算することにより、１チップ単位時間前の信号との位相差（差動信号位相）を求めるもので、例えば図２により前述した８ＰＳＫの信号が伝送路３から雑音を受けて図６に示すような受信信号位相で受信された場合であれば、１シンボル時間内の１チップ単位時間毎の差動信号位相は図４及び図７に示すごとくπ／４となる。
加算器２３は、上記複素乗算器２１の出力と１チップ遅延回路２４のフィードバック出力とを１シンボル時間だけ累積加算することにより、チップ単位時間毎の位相差を１シンボル時間内で平均化するものである。
つまり、加算器２３及び１チップ遅延回路２４は平均化処理部として機能し、上記の複素乗算器２１，１チップ遅延回路２２，２４及び加算器２３から成るブロックは、図５に示す等価回路により表すことができ、チップ単位時間（ｔ０，…，ｔ７）毎の位相差を複素乗算器２１及び１チップ遅延回路２２によって求め、得られた各位相差を加算器２３で累積加算して１シンボル時間内で平均化するようになっているのである。
次に、図１において、識別部２５は、上述のごとく平均化処理された受信信号についてシンボルデータの識別を行なって復調処理を行なうものであり、同期部２６は、受信信号からシンボルタイミングを検出して、平均化処理部（１チップ遅延回路２４）の初期化（データクリア）タイミングを生成するものである。
以下、上述のごとく構成された本実施形態のディジタル通信システムの動作について説明する。ただし、以下では８ＰＳＫの場合について説明する。
まず、送信機１において、３ビットの送信シンボルデータがマップ部１１にてグレイコードに変換され、８相（０，π／４，２π／４，３π／４，４π／４，５π／４，６π／４，７π／４）の位相にそれぞれ割り当てられた後、直交座標変換部１２にて送信シンボルデータの位相量がシンボル単位で直交座標変換される。そして、複素乗算器１３及び１チップ遅延回路１４により直交座標変換部１２の出力がチップ単位時間毎に累積的に複素乗算されることで、チップ単位時間（時刻ｔ１，ｔ２，…，ｔ７）毎に初期位相θ0からπ／４ずつ位相回転する８ＰＳＫ信号が生成される。
当該８ＰＳＫ信号は、伝送路３を通って雑音が付加された信号として受信機２で受信され、受信機２では、複素乗算器２１及び１チップ遅延回路２２により、１チップ単位時間前の受信信号との位相比較を行ない、加算器２３及び１チップ遅延回路２４により、シンボル時間の平均化処理を行ない、識別部２５により、シンボルデータの識別を行なう。なお、平均化処理部（１チップ遅延回路２４）は、同期部２６で検出されたシンボルタイミング毎に初期化される。
このように、受信機２において、１チップ単位時間前との位相比較（複素乗算）処理を行ない、その結果の加算（平均化）処理を行なうことにより、受信信号の雑音が無相関ではなくなり、位相方向の雑音がキャンセルされる。雑音による信号点分布は通常は真円若しくはそれに近い形状になるが、雑音の相関により、例えば図８に符号４で示すごとく、位相方向の雑音がキャンセルされ、信号点の分布は振幅方向に拡がり、位相方向には狭まる楕円状の分布となる。
ここで、位相変調方式では、信号点の識別は位相情報のみに基づいて行なうため、振幅方向の分布は符号誤り率の劣化に影響を与えることはなく、結果的に、位相方向の雑音が少なくなり、符号誤り率が改善されることになる。以下に数式で説明する。ここでは、受信信号の位相が０の場合を示す。
時刻ｔ＝ｎにおける受信信号Ｓnを、Ｓn＝ｕ＋ｘn＋ｊｙnとする。この場合、時刻ｔ＝ｎと時刻ｔ＝ｎ＋１の受信信号の位相差は次式（１）で表される。
Ｓn+1×Ｓn *＝（ｕ＋ｘn＋ｊｙn）（ｕ＋ｘn+1−ｊｙn+1）
＝（ｕ＋ｘn）（ｕ＋ｘn+1）＋ｙnｙn+1＋ｊ（ｕｙn＋ｙnｘn+1−ｕｙn+1−ｙn+1ｘn）
＝ｕ2＋ｕ（ｘn＋ｘn+1）＋ｘnｘn+1＋ｙnｙn+1
＋ｊ［ｕ（ｙn−ｙn+1）＋ｙnｘn+1−ｙn+1ｘn］ …（１）
この式（１）は、ＳＮＲが大きい場合は次式（２）に近似できる。
Ｓn+1×Ｓn *＝ｕ2＋ｕ（ｘn＋ｘn+1）＋ｊｕ（ｙn−ｙn+1） …（２）
この式（２）において、振幅ｕを１とすれば、式（２）は次式（３）となる。
Ｓn+1×Ｓn *＝１＋（ｘn＋ｘn+1）＋ｊ（ｙn−ｙn+1） …（３）
したがって、シンボルの平均は次式（４）で表されることになる。
Figure 2007142881
 この式（４）において、実数項（第１項及び第２項）が振幅方向の雑音成分、虚数項（第３項）が位相方向の雑音成分をそれぞれ表しており、この式（４）から、振幅方向の雑音は大きく、位相方向の雑音は小さくなり、信号点の分布は図８に示したような楕円状となる。したがって、位相方向の雑音が改善され、符号誤り率の改善を図ることが可能となる。
なお、図２４に、１６ＰＳＫ（１シンボル１６チップ）の場合の受信特性のシミュレーション結果〔Ｓ／Ｎ（信号対ノイズ比）対ビットエラーレート（ＢＥＲ）〕の一例を示す。この図２４において、符号２００で示す特性が従来技術による受信特性を示し、符号３００で示す特性が本例による受信特性を示し、明らかに、本例による方が特性改善されていることが分かる。
〔Ｂ〕第２実施形態の説明
図９は本発明の第２実施形態に係るディジタル通信システムの構成要素である受信機の構成を示すブロック図で、この図９に示す受信機２は、図１により上述した受信機２に比して、複素乗算器２１ａ，複数チップ遅延回路２２ａ，スイッチ２７，制御部２８及び加算器２９が付加されている点が異なる。なお、他の構成要素、即ち、図９において既述の符号と同一符号を付した構成要素は、特に断らない限り、既述の構成要素と同一若しくは同様の機能を有するものである。また、送信機１及び伝送路３についても、図１により前述したものと同一若しくは同様のものである。
ここで、複数チップ遅延回路２２ａは、伝送路３から受信される信号を複数チップ時間（８ＰＳＫの場合で７チップ単位時間）分だけ遅延するものであり、複素乗算器２１ａは、この複数チップ遅延回路２２ａの出力と伝送路３からの受信信号とを複素乗算することにより、両信号の位相差、即ち、受信シンボルの最初（時刻ｔ０）のチップと最後（時刻ｔ７）のチップの受信信号位相差を求めるものである。つまり、これらの複素乗算器２１ａ及び複数チップ遅延回路２２ａは、１シンボル内の最初の受信信号と最後の受信信号の位相差を検出するシンボル端位相差検出部として機能する。
スイッチ２７は、制御部２８からの切り替えタイミングに従ってＯＮ／ＯＦＦされることにより、複素乗算器２１ａの出力を加算器２９へ供給／遮断するものであり、制御部２８は、同期部２６で検出されるシンボルタイミングに従って上記切り替えタイミング及び１チップ遅延回路２４へのデータクリア信号を供給するものである。つまり、１チップ遅延回路２４は、第１実施形態と同様に、シンボル毎にデータクリア（平均化処理の初期化）され、スイッチ２７は、シンボル毎にＯＮ状態に制御されて、複素乗算器２１ａの出力が加算器２９に供給されるようになっている。
加算器２９は、加算器２３及び１チップ遅延回路２４による平均化処理結果、即ち、１シンボル時間内の１チップ単位時間毎の差動信号位相の平均値と、上記スイッチ２７がＯＮ状態のときに供給されてくる複素乗算器２１ａの出力、即ち、受信シンボルの最初（時刻ｔ０）のチップと最後（時刻ｔ７）のチップの受信信号位相差とを加算して識別部２５へ出力するものである。
つまり、図９において、複素乗算器２１，１チップ遅延回路２２，加算器２３，１チップ遅延回路２４，複素乗算器２１ａ，複数チップ遅延回路２２ａ，スイッチ２７及び加算器２９から成るブロックは、図１１に示す等価回路により表すことができ、第１実施形態と同様にして得られる上記差動信号位相の平均値に、受信シンボルの最初（時刻ｔ０）のチップと最後（時刻ｔ７）のチップの受信信号位相差を加算するようになっているのである。
これにより、符号誤り率をより改善することが可能となる。例えば、本例においても、送信機１から生成、送信された８ＰＳＫの信号（図２参照）が伝送路３から雑音を受けて図１２に示すような受信信号位相で受信された場合であれば、１シンボル時間内の１チップ単位時間毎の差動信号位相は図１０及び図１３に示すごとくπ／４となり、また、シンボルの最初のチップと最後のチップの位相差も、各チップ単位時間の位相差と同じ（π／４）になる。本例はこの周期性を利用したものである。
この場合、シンボルの平均の近似式は次式（５）で表される。
Figure 2007142881
 つまり、理論的には、虚数項（位相方向の雑音成分）がキャンセルされるため、位相方向の雑音がさらに改善されて、符号誤り率の改善をより図ることが可能となる。なお、本例での信号点分布例を図１４に示す。この図１４から分かるように、第１実施形態の場合（図８参照）に比して、位相方向の雑音がより抑圧、改善されている。
〔Ｃ〕第３実施形態の説明
なお、第１及び第２実施形態における送信機１は、例えば図１５に示すように、図１により前述した複素乗算器１３及び１チップ遅延回路１４に代えて、加算器１３ａ及び１チップ遅延回路１４ａを有して成る数値制御発振器（ＮＣＯ：Numerically Controlled Oscillators）１５を、既述のマップ部１１と直交座標変換部１２との間に介装して構成してもよい。
ここで、加算器１３ａは、マップ部１１で複数の位相にマッピングされた送信シンボルデータについて１チップ単位時間前のデータ（１チップ遅延回路１４ａからのフィードバック出力）を累積加算するものであり、１チップ遅延回路１４ａは、当該加算器１３ａでの加算結果を１チップ単位時間だけ遅延するもので、その出力は前段の加算器１３ａにフィードバックされるとともに、直交座標変換部１２へ出力されるようになっている。
これにより、マップ部１１で複数の位相（８ＰＳＫの場合、０，π／４，２π／４，３π／４，４π／４，５π／４，６π／４，７π／４）にマッピングされた送信シンボルデータについて、加算器１３ａにて１チップ短時間前のデータが累積加算されることにより、第１実施形態と同等の位相回転処理が施され、その後に、直交座標変換部１２にて直交座標への変換が行なわれることにより多値ＰＳＫ信号が生成される。つまり、本例では、直交座標変換部１２による直交座標変換前に、ＮＣＯ１５を用いて送信シンボルデータについて位相回転処理を施すようになっているのである。
このようにしても、第１実施形態と同等の多値ＰＳＫ信号を生成することができる。なお、本例では複素乗算器１３の代わりに加算器１３ａを用いれば良いので、第１実施形態の送信機１に比して、送信機１の構成をより簡易化することができる。
〔Ｄ〕第４実施形態の説明
図１６は本発明の第４実施形態に係るディジタル通信システムの構成を示すブロック図で、この図１６に示すシステムも、送信機１と、この送信機１から送信され有線あるいは無線の伝送路３を伝送されてくる信号を受信する受信機２とをそなえて構成され、本例の送信機１は、その要部に着目すると、マップ部１１Ａ，１１Ｂ，直交座標変換部１２Ａ，１２Ｂ，複素乗算器１３，１チップ遅延回路１４，セレクタ１６及び制御部１７をそなえて構成され、受信機２は、その要部に着目すると、複素乗算器２１Ａ，２１Ｂ，１チップ遅延回路２２Ａ，加算器２３Ａ，２３Ｂ，１チップ遅延回路２４Ａ，２４Ｂ，識別部２５Ａ，２５Ｂ，同期部２６，ＮＣＯ３２（加算器３０，１チップ遅延回路３１）及び遅延回路３３をそなえて構成されている。
ここで、送信機１において、マップ部１１Ａ，１１Ｂは、それぞれ、図１により前述したマップ部１１と同様のもので、一方のマップ部（第１のマップ部）１１Ａは、入力送信シンボルデータを３ビット毎に分割したときの第１の送信シンボルデータ（３ビット）を位相に割り当てる（マッピングする）ものであり、他方のマップ部（第２のマップ部）１１Ｂは、第２の送信シンボルデータ（３ビット）を同様に位相に割り当てるものである。
直交座標変換部１２Ａ，１２Ｂも、それぞれ、図１により前述したものと同様のもので、上記位相にマッピングされた送信シンボルデータの位相量をシンボル単位で直交座標変換するものである。
複素乗算器１３は、本例においても、１チップ遅延回路１４とともに位相回転処理部として機能するもので、一方の直交座標変換部１２Ａの出力と、１チップ単位時間前の複素乗算結果（１チップ遅延回路１４のフィードバック出力）とを複素乗算することにより、送信シンボルデータについてチップ時間毎に位相回転処理を施して多値（ここでは、８）ＰＳＫ信号を生成するものである。
セレクタ１６は、制御部１７からの制御に従って、複素乗算器１３の出力と直交座標変換部１２Ｂの出力とを選択的に１チップ遅延回路１４へ出力するもので、本例では、シンボルの先頭毎に１チップ単位時間だけ直交座標変換部１２Ｂの出力が選択され、それ以外は複素乗算器１３の出力が選択されるように制御される。
つまり、本例の送信機１は、送信シンボルデータを例えば３ビット毎に分割し、第１の送信シンボルデータ（３ビット）については、第１実施形態と同様に、マップ部１１Ａにてマッピング処理された後、直交座標変換部１２Ａにて直交座標に変換され、複素乗算器１３にて位相回転処理が施され、第２の送信シンボルデータ（３ビット）については、マップ部１１Ｂにてマッピング処理された後、直交座標変換部１２Ｂにて直交座標に変換され、位相回転処理部（複素乗算器１３，１チップ遅延回路１４）の初期値として用いられるようになっているのである。
換言すれば、複素乗算器１３，１チップ遅延回路１４及びセレクタ１６から成るブロックは、第１のマップ部１１Ａにて位相量にマッピングされた第１の送信シンボルデータについて、第２のマップ部１１Ｂの出力を初期位相としてチップ単位時間毎に位相回転処理を施して多値（８）ＰＳＫ信号を生成する位相回転処理部として機能し、これにより、本例の送信機１は、各チップ単位時間の位相差と初期位相とを用いて送信シンボルデータを伝送するようになっているのである。
一方、受信機２において、複素乗算器２１Ａ，１チップ遅延回路２２Ａ，加算器２３Ａ，１チップ遅延回路２４Ａ，識別部２５Ａは、それぞれ、図１により前述した複素乗算器２１，１チップ遅延回路２２，加算器２３，１チップ遅延回路２４及び識別部２５と同じもので、第１の受信シンボルデータについて、第１のチップ間位相差検出部として機能する複素乗算器２１Ａ及び１チップ遅延回路２２Ａによってチップ単位時間毎の位相差が求められ、第１の平均化処理部として機能する加算器２３Ａ及び１チップ遅延回路２４によって各位相差のシンボル時間内での平均化処理が行なわれ、さらに、第１の識別部２５Ａによって上記平均化処理後の受信シンボルデータの識別、復調処理が行なわれるようになっている
ＮＣＯ３２の構成要素である加算器３０は、識別部２５Ａによって識別、復調されたシンボルデータと１チップ単位時間前の加算結果（１チップ遅延回路３１のフィードバック出力）とを累積加算するものであり、同じく、１チップ遅延回路３１は、この加算器３０の加算結果を１チップ単位時間だけ遅延して加算器３０にフィードバックするとともに、複素乗算器２１Ｂへ供給するものである。つまり、ＮＣＯ（周波数信号生成部）３２は、識別部２５Ａで識別、復調されたデータ（識別結果）に応じた周波数信号を、送信信号の位相回転のレプリカ信号として生成し、これを複素乗算器２１Ｂに与えることによって、第２の受信シンボルデータについて位相回転（逆回転）処理を施すようになっている。
遅延回路３３は、第２の受信シンボルデータを遅延させて、ＮＣＯ３２からの上記レプリカ信号による位相回転処理対象のシンボルデータと上記レプリカ信号との複素乗算器２１Ｂでの乗算タイミングを一致させるためのものであり、複素乗算器（第２のチップ間位相検出部）２１Ｂは、上記レプリカ信号と遅延回路３３による遅延（タイミング調整）後の受信シンボルデータとを乗算して両信号の位相差をチップ単位時間毎に検出するものである。
加算器２３Ｂ及び１チップ遅延回路２４Ｂは、加算器２３Ａ及び１チップ遅延回路２４Ａと同じく平均化処理部（第２の平均化処理部）として機能するもので、加算器２３Ｂは、複素乗算器２１Ｂにより位相回転処理を施された受信シンボルデータと１チップ単位時間前の加算結果（１チップ遅延回路２４Ｂのフィードバック出力）とをシンボル時間だけ累積加算してゆくものであり、１チップ遅延回路２４Ｂは、加算器２３Ｂの出力を１チップ短時間だけ遅延して加算器２３Ｂへフィードバックするとともに、識別部２５へ出力するもので、これらの加算器２３Ｂ及び１チップ遅延回路２４Ｂによって、チップ単位時間毎の位相差が１シンボル時間内で平均化されるようになっている。
なお、上記の各平均化処理部における１チップ遅延回路２４Ａ，２４Ｂは、同期部２６からのデータクリア信号によってシンボル時間毎に初期化（データクリア）されるようになっている。
識別部（第２の識別部）２５Ｂは、上記平均化処理後の上記平均化処理後の受信シンボルデータの識別、復調処理を行なうものであり、同期部２６は、第１実施形態と同様に、受信信号からシンボルタイミングを検出して、各平均化処理部（１チップ遅延回路２４Ａ，２４Ｂ）の初期化（データクリア）タイミングを生成、供給するものである。
以下、上述のごとく構成された本実施形態のディジタル通信システムの動作について説明すると、送信機１では、送信シンボルデータが３ビット毎に分割され、第１の送信シンボルデータはマップ部１１Ａに入力され、当該マップ部１１Ａにて８種類の情報ビットが８相（０，π／４，２π／４，３π／４，４π／４，５π／４，６π／４，７π／４）の位相にそれぞれ割り当てられた後、直交座標変換部１２Ａにて、送信シンボルデータの位相量がシンボル単位で直交座標変換される。
そして、複素乗算器１３及び１チップ遅延回路１４にてチップ単位時間毎に累積的に複素乗算されることで、チップ単位時間（時刻ｔ１，ｔ２，…，ｔ７）毎に初期位相θ0からπ／４ずつ位相回転する８ＰＳＫ信号が生成される。
一方、第２の送信シンボルデータは、マップ部１１Ｂにて、第１の送信シンボルデータと同様に、８種類の情報ビットが８相（０，π／４，２π／４，３π／４，４π／４，５π／４，６π／４，７π／４）の位相にそれぞれ割り当てられた後、直交座標変換部１２Ａにて、送信シンボルデータの位相量がシンボル単位で直交座標変換され、セレクタ１６による選択により、位相回転処理部（１チップ遅延回路１４）の初期値（θ0）として用いられる。
上述のごとく得られた８ＰＳＫ信号は、伝送路３を通って雑音が付加された信号として受信機２で受信され、複素乗算器２１Ａ，１チップ遅延回路２２Ａ，遅延回路３３及び同期部２６にそれぞれ入力され、第１実施形態と同様に、同期部２６にてシンボルタイミングが検出されるとともに、第１の受信シンボルデータについて、複素乗算器２１及び１チップ遅延回路２２によって、１チップ単位時間前の受信信号との位相比較が行なわれ、加算器２３Ａ及び１チップ遅延回路２４Ａにより、シンボル時間の平均化処理が行なわれる。
これにより、例えば、本例においても、図２に示した送信信号位相で送信機１から送信された８ＰＳＫ信号が伝送路３から雑音を受けて図１７の最上段及び図１８に示すような受信信号位相で受信されたとすると、１シンボル時間内の１チップ単位時間毎の差動信号位相は図１７の中段及び図１９に示すごとくπ／４となる。
さて、上記平均化処理後の第１の受信シンボルデータは、識別部２５Ａに入力され、当該識別部２５Ａにて、受信シンボルデータ（３ビット）の識別、復調が行なわれる。なお、平均化処理部（１チップ遅延回路２４Ａ）は、同期部２６で検出されたシンボルタイミング毎に初期化される。
識別部２５Ａにより得られた受信シンボルデータは、ＮＣＯ３２へ分岐入力され、ＮＣＯ３２にて、チップ単位時間毎に１チップ単位時間前の加算結果と累積加算されることによって、送信シンボルデータの位相回転のレプリカ信号が生成されて、複素乗算器２１Ｂに供給される。
複素乗算器２１Ｂでは、遅延回路３３からの第２の受信シンボルデータと上記レプリカ信号とをチップ単位時間毎に複素乗算してゆくことにより、チップ単位時間毎の位相回転処理（π／４ずつの逆回転処理）を行なう。この処理により、図１７の最下段及び図２０に示すように、受信信号の初期位相（絶対位相）θ0を求めることが可能となる。
その後、得られたチップ単位時間毎の初期位相θ0は、平均化処理部（加算器２３Ｂ及び１チップ遅延回路２４Ｂ）によりシンボル時間の平均化処理が施され、識別部２５Ｂにて受信シンボルデータ（３ビット）の識別、復調が行なわれる。
このように、本実施形態によれば、送信機１において、各チップ単位時間の位相差と初期位相θ0とを用いて送信シンボルデータ（６ビット）を伝送し、受信機２において、識別、復調した第１の受信シンボルデータ（３ビット）を基に送信信号の位相回転のレプリカ信号を生成し、当該レプリカ信号を用いて受信シンボルデータの位相逆回転処理を施すことによって、初期位相θ0を求めて残り（第２）の受信シンボルデータ（３ビット）を識別、復調するので、既述の実施形態に比して、１シンボルで倍（８ＰＳＫで６ビット）の情報を伝送することができ、伝送容量を増加することができる。
〔Ｅ〕受信機２における同期部２６の説明
次に、ここでは、図１，図９及び図１６により上述した受信機２における同期部２６の詳細について説明する。
図２１は同期部２６の構成を示すブロック図で、この図２１に示す同期部２６は、送信機１からの受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出して、その平均値が最大となるタイミングを、前記シンボル時間を特定するシンボルタイミングとして検出するもので、８ＰＳＫの場合、７つの１チップ遅延回路６１−１〜６１−７と、８つの相関器６２−０〜６２−７と、比較器６３と、同期保護部６４と、制御部６５とをそなえて構成される。
ここで、１チップ遅延回路６１−１〜６１−７は、それぞれ、入力信号（受信信号）をチップ単位時間だけ遅延するもので、これら７つの１チップ遅延回路６１−ｋ（ｋ＝１〜７）によって、チップ単位時間ずつ遅延した７つの信号が得られ、それぞれが相関器６２−１〜６２−７に入力されるようになっている。なお、相関器６２−０には、伝送路３からの受信信号がそのまま入力される。
相関器６２−ｍ（ｍ＝０〜７）は、それぞれ、入力信号（受信信号）からチップ単位時間毎の位相差及び７チップ単位時間の位相差（最初のチップと最後のチップの位相差）を求めて平均化処理を行ない、平均化処理した信号を電力に変換するもので、このために、図９により前述した受信機２と同様の構成を有している。即ち、各相関器６２−ｍは、それぞれ、例えば、複素乗算器６２１，１チップ遅延回路６２２，加算器６２３，１チップ遅延回路６２４，７チップ遅延回路６２５，複素乗算器６２６，スイッチ６２７，加算器６２８及び電力化部６２９をそなえて構成されている。
ここで、１チップ遅延回路６２２，加算器６２３，１チップ遅延回路６２４，７チップ遅延回路６２５，複素乗算器６２６，スイッチ６２７及び加算器６２８は、それぞれ順に、図９に示した複素乗算器２１，１チップ遅延回路２２，加算器２３，１チップ遅延回路２４，複数チップ（ここでは、７チップ）遅延回路２２ａ，複素乗算器２１ａ，スイッチ２７及び加算器２９と同じ機能を有するものある。
つまり、各相関器６２−ｍは、図９により前述した受信機２の動作と同様に、複素乗算器６２１，１チップ遅延回路６２２，加算器６２３，１チップ遅延回路６２４，複素乗算器６２６，複数チップ遅延回路６２５，スイッチ６２７及び加算器６２８から成るブロック（等価回路は図１１に示すものと同じ）により、第１実施形態と同様にして得られるチップ単位時間毎の差動信号位相の平均値（１チップ遅延回路６２４の出力）に、受信信号の最初（時刻ｔ０）のチップと最後（時刻ｔ７）のチップの位相差（複素乗算器６２６の出力）を加算するようになっている。
電力化部６２９は、加算器６２８の出力を電力値に変換するものである。なお、１チップ遅延回路６２４のデータクリア信号及びスイッチ６２７の制御信号は、それぞれ、本例においても、制御部６５からシンボルタイミング毎に供給される。
次に、比較器６４は、各相関器６２−ｍからの電力値の比較を行ない、最大電力値のタイミングを受信シンボルの先頭、即ち、シンボルタイミングとして検出するものであり、同期保護回路６４は、比較器６４で検出したタイミングの同期保護をとってフレームパルス（シンボルタイミング）を生成するもので、当該フレームパルスが、既述のデータクリア信号、スイッチ切り替え信号として用いられるようになっている。
上述の構成により、同期部２６では、受信信号が、各１チップ遅延回路６１−ｋによりチップ単位時間毎に遅延が付加され、各相関器６２−ｍに入力される。各相関器６２−ｍでは、上述したごとく入力信号から複素乗算器６２１，１チップ遅延回路６２２，加算器６２３及び１チップ遅延回路６２４によりチップ単位時間毎の位相差の平均値を求めるとともに、複素乗算器６２６及び複数チップ遅延回路６２５により７チップ単位時間の位相差を求めて、加算器６２８にて上記チップ単位時間毎の位相差の平均値に加算する。
加算結果は、電力化部６２９にて電力値に変換されて比較器６３に入力され、比較器６３は、各相関器６２−ｍからの電力値を比較して、相関器出力が最大のタイミングを検出し、その検出結果について同期保護回路６４にて同期保護がとられてフレームパルスが生成、出力される。
以上のようにして、送信機１において１シンボル内でチップ単位時間毎に位相回転処理を施した信号について、シンボルタイミングを正確に検出することが可能となり、既述の受信機２での差動信号位相のシンボル時間の平均化処理を正しく機能させることが可能となる。
〔Ｆ〕第５実施形態の説明
図２２は本発明の第５実施形態に係るディジタル通信システムの構成を示すブロック図で、この図２２に示すシステムも、送信機１と、この送信機１から送信され有線あるいは無線の伝送路３を伝送されてくる信号を受信する受信機２とをそなえて構成され、本例の送信機１は、その要部に着目すると、図１にて既述のマップ部１１，直交座標変換部１２，位相回転処理部として機能する複素乗算器１３及び１チップ遅延回路１４をそなえるほか、フレームパターン（ＦＰ）挿入部１８及び制御部１９をそなえて構成され、受信機２は、その要部に着目すると、図１にて既述の複素乗算器２１，１チップ遅延回路２２，平均化処理部として機能する加算器２３及び１チップ遅延回路２４，識別部２５をそなえるほか、既述の同期部２６に代えた同期部２６ａをそなえて構成されている。
ここで、送信機１において付加された制御部１９は、所定の周期でフレームパターンを挿入するタイミング信号を生成するもので、当該タイミング信号はＦＰ挿入部１８のためのＦＰ挿入タイミング信号及び位相回転処理部（１チップ遅延回路１４）のためのデータクリア信号としてそれぞれに供給されるようになっている。
ＦＰ挿入部１８は、この制御部１９からのＦＰ挿入タイミング信号（つまり、送信フレーム周期）に従って、所定のフレームパターン（フレーム同期パターン）を上記位相回転処理部（複素乗算器１３及び１チップ遅延回路１４）の出力に挿入することにより、例えば図２３に示すように、データ部１１０の先頭にフレームパターン１００を有する送信フレームを構成するものである。
一方、受信機２において、同期検出部２６ａは、伝送路３から受信された信号から上記フレームパターン１００を検出するものであり、その検出タイミング（つまり、上記フレーム周期）で平均化処理部（１チップ遅延回路２４）での平均化処理が初期化（データクリア）されるようになっている。
このような構成により、本例のシステムでは、図２１により前述した特別な同期部２６を用いることなく、フレーム同期を確立することが可能となり、受信機２での差動信号位相の平均化処理を正しく機能させることが可能となる。
なお、上記送信機１での位相回転処理は、図１５により前述したように、ＮＣＯを用いて実現してもよい。
また、上記ＦＰ挿入部１８及び制御部１９を送信機１に適用した場合は、図９や図１６により前述した受信機２においても、同期部２６に代えて上記同期検出部２６ａを適用することで、フレーム同期を確立して、差動信号位相の平均化処理を正しく機能させることが可能である。
なお、本発明は、上述した実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々変形して実施できることはいうまでもない。
〔Ｇ〕付記
（付記１）
送信機と受信機とをそなえた通信システムであって、
該送信機が、
送信シンボルデータを複数の位相量にマッピングするマップ部と、
該マップ部にて上記位相量にマッピングされた送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とそなえ、
該受信機が、
該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出するチップ間位相差検出部と、
該チップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する平均化処理部と、
該平均化処理部の出力を識別して上記多値位相変調信号を復調する識別部とをそなえて構成されたことを特徴とする、通信システム。
（付記２）
送信機と受信機とをそなえた通信システムであって、
該送信機が、
第１の送信シンボルデータを複数の位相量にマッピングする第１のマップ部と、
第２の送信シンボルデータを複数の位相量にマッピングする第２のマップ部と、
該第１のマップ部にて上記位相量にマッピングされた第１の送信シンボルデータについて、該第２のマップ部の出力を初期位相としてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とをそなえ、
該受信機が、
該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出する第１のチップ間位相差検出部と、
該第１のチップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第１の平均化処理部と、
該第１の平均化処理部の出力を識別する第１の識別部と、
該第１の識別部での識別結果に応じた周波数信号を生成する周波数信号生成部と、
該周波数信号と該受信信号との位相差をチップ単位時間毎に検出する第２のチップ間位相差検出部と、
該第２のチップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第２の平均化処理部と、
該第２の平均化処理部の出力を識別する第２の識別部とをそなえて構成されたことを特徴とする、通信システム。
（付記３）
送信機と受信機とをそなえた通信システムにおける通信方法であって、
該送信機は、
送信シンボルデータを複数の位相量にマッピングし、
上記マッピング後の送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成して送信し、
該受信機は、
該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出し、
検出したチップ単位時間毎の位相差を１シンボル時間内で平均化し、
その平均化出力を識別して上記多値位相変調信号を復調することを特徴とする、通信方法。
（付記４）
該受信機が、１シンボル内の最初の受信信号と最後の受信信号の位相差を検出し、上記平均化した位相差に加算することを特徴とする、付記３記載の通信方法。
（付記５）
送信機と受信機とをそなえた通信システムにおける通信方法であって、
該送信機は、
第１及び第２の送信シンボルデータをそれぞれ複数の位相量にマッピングし、
上記マッピング後の第１の送信シンボルデータについて、上記マッピング後の第２の送信シンボルデータを初期位相としてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成、送信し、
該受信機は、
該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出し、
検出したチップ単位時間毎の位相差を１シンボル時間内で平均化し、
その平均化出力を識別し、
その識別結果に応じた周波数信号を生成し、
該周波数信号と該受信信号との位相差をチップ単位時間毎に検出し、
検出したチップ単位時間毎の位相差を１シンボル時間内で平均化し、
その平均化出力を識別することを特徴とする、通信方法。
（付記６）
該送信機は、該多値位相変調信号を、フレーム同期パターンを有する所定の送信フレームにより送信し、
該受信機は、該受信信号から該フレーム同期パターンを検出して、上記平均化の同期を確立することを特徴とする、付記３〜５のいずれか１項に記載の通信方法。
（付記７）
受信機を有する通信システムに用いられる送信機であって、
送信シンボルデータを複数の位相量にマッピングするマップ部と、
該マップ部にて上記位相量にマッピングされた送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とをそなえたことを特徴とする、送信機。
（付記８）
該位相回転処理部が、
該マップ部の出力を直交座標変換する直交座標変換部と、
該直交座標変換部の出力と１チップ単位時間前の複素乗算結果とを複素乗算することにより前記位相回転処理を行なう複素乗算器とをそなえて構成されたことを特徴とする、付記７記載の送信機。
（付記９）
該位相回転処理部が、
数値制御発振器を用いて前記位相回転処理を行なうように構成されたことを特徴とする、付記７記載の送信機。
（付記１０）
送信機を有する通信システムに用いられる受信機であって、
該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出するチップ間位相差検出部と、
該チップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する平均化処理部と、
該平均化処理部の出力を識別して上記多値位相変調信号を復調する識別部とをそなえたことを特徴とする、受信機。
（付記１１）
１シンボル内の最初の受信信号と最後の受信信号の位相差を検出するシンボル端位相差検出部と、
該シンボル端位相差検出部で検出された位相差を該平均化処理部で平均化した位相差に加算する加算器とをさらにそなえたことを特徴とする、付記１０記載の受信機。
（付記１２）
受信機を有する通信システムに用いられる送信機であって、
第１の送信シンボルデータを複数の位相量にマッピングする第１のマップ部と、
第２の送信シンボルデータを複数の位相量にマッピングする第２のマップ部と、
該第１のマップ部にて上記位相量にマッピングされた第１の送信シンボルデータについて、該第２のマップ部の出力を初期位相としてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とをそなえたことを特徴とする、送信機。
（付記１３）
送信機を有する通信システムに用いられる受信機であって、
該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出する第１のチップ間位相差検出部と、
該第１のチップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第１の平均化処理部と、
該第１の平均化処理部の出力を識別する第１の識別部と、
該第１の識別部での識別結果に応じた周波数信号を生成する周波数信号生成部と、
該周波数信号と該受信信号との位相差をチップ単位時間毎に検出する第２のチップ間位相差検出部と、
該第２の位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第２の平均化処理部と、
該第２の平均化処理部の出力を識別する第２の識別部とをそなえたことを特徴とする、受信機。
（付記１４）
１シンボル内の最初の受信信号と最後の受信信号の位相差を検出するシンボル端位相差検出部と、
該シンボル端位相差検出部で検出された位相差を該第１の平均化処理部で平均化した位相差に加算する加算器とをさらにそなえたことを特徴とする、付記１３記載の受信機。
（付記１５）
該送信機からの受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出して、その平均値が最大となるタイミングを、前記シンボル時間を特定するシンボルタイミングとして検出する同期部をさらにそなえたことを特徴とする、付記１０又は１３に記載の受信機。
以上詳述したように、本発明によれば、送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成して送信し、受信機では、１チップ単位時間前との位相比較処理を行ない、その結果の加算（平均化）処理を行なうことにより、位相方向の雑音をキャンセルすることができる。したがって、位相変調方式における位相方向の雑音を低減でき、符号誤り率を改善することができるので、ディジタル通信技術分野において極めて有用と考えられる。
本発明の第１実施形態に係るディジタル通信システムの構成を示すブロック図である。 図１に示す送信機の送信信号位相の一例を示す図 図２に示す送信信号位相での信号点配置を示す図である。 図１に示す受信機における受信信号位相と差動信号位相の一例を示す図である。 図１に示す受信機における位相差検出部及び平均化処理部の等価回路を示す図である。 図１に示す受信機での受信信号位相（信号点配置）例を示す図である。 図１に示す受信機での差動信号位相（信号点配置）例を示す図である。 図１に示す受信機での信号点分布例を示す図である。 本発明の第２実施形態に係るディジタル通信システムの構成要素である受信機の構成を示すブロック図である。 図９に示す受信機における受信信号位相と差動信号位相の一例を示す図である。 図９に示す受信機における位相差検出部及び平均化処理部の等価回路を示す図である。 図９に示す受信機での受信信号位相（信号点配置）例を示す図である。 図９に示す受信機での差動信号位相（信号点配置）例を示す図である。 図９に示す受信機での信号点分布例を示す図である。 本発明の第３実施形態に係るディジタル通信システムの構成要素である送信機の構成を示すブロック図である。 本発明の第４実施形態に係るディジタル通信システムの構成を示すブロック図である。 図１６に示す受信機での受信信号位相，差動信号位相及び絶対位相の一例を示す図である。 図１７に示す受信信号位相での信号点配置を示す図である。 図１７に示す作動信号位相での信号点配置を示す図である。 図１７に示す絶対位相での信号点配置を示す図である。 図１，図９及び図１６に示す受信機における同期部の構成例を示すブロック図である。 本発明の第５実施形態に係るディジタル通信システムの構成を示すブロック図である。 図２２に示すディジタル通信システムで用いるフレーム構成例を示す図である。 １６ＰＳＫ（１シンボル１６チップ）の場合の本発明による受信特性のシミュレーション結果〔Ｃ／Ｎ（搬送波対ノイズ比）対ビットエラーレート（ＢＥＲ）〕の一例を従来例と比較して示す図である。
符号の説明
１ 送信機
１１，１１Ａ，１１Ｂ マップ部
１２，１２Ａ，１２Ｂ 直交座標変換部
１３ 複素乗算器
１３ａ 加算器
１４，１４ａ １チップ遅延回路
１５ 数値制御発振器（ＮＣＯ）
１６ セレクタ
１７，１９ 制御部
１８ フレームパターン挿入部
２ 受信機
２１，２１ａ，２１Ａ 複素乗算器
２２，２２Ａ，２４，２４Ａ，２４Ｂ，３１ １チップ遅延回路
２２ａ 複数チップ（７チップ）遅延回路
２３，２３Ａ，２３Ｂ，２９，３０ 加算器
２５，２５Ａ，２５Ｂ 識別部
２６ 同期部
６１−１〜６１−７ １チップ遅延回路
６２−０〜６２−７ 相関器
６２１，６２６ 複素乗算器
６２２，６２４ １チップ遅延回路
６２５ 複数チップ（７チップ）遅延回路
６２７ スイッチ
６２８ 加算器
６２９ 電力化部
６３ 比較器
６４ 同期保護部
６５ 制御部
２６ａ 同期検出部
２７ スイッチ
２８ 制御部
３２ 数値制御発振器（ＮＣＯ）
３３ 遅延回路
３ 伝送路
１００ フレームパターン（フレーム同期パターン）
１１０ データ部

Claims (10)

  1. 送信機と受信機とをそなえた通信システムであって、
    該送信機が、
    送信シンボルデータを複数の位相量にマッピングするマップ部と、
    該マップ部にて上記位相量にマッピングされた送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とそなえ、
    該受信機が、
    該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出するチップ間位相差検出部と、
    該チップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する平均化処理部と、
    該平均化処理部の出力を識別して上記多値位相変調信号を復調する識別部とをそなえて構成されたことを特徴とする、通信システム。
  2. 送信機と受信機とをそなえた通信システムであって、
    該送信機が、
    第１の送信シンボルデータを複数の位相量にマッピングする第１のマップ部と、
    第２の送信シンボルデータを複数の位相量にマッピングする第２のマップ部と、
    該第１のマップ部にて上記位相量にマッピングされた第１の送信シンボルデータについて、該第２のマップ部の出力を初期位相としてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とをそなえ、
    該受信機が、
    該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出する第１のチップ間位相差検出部と、
    該第１のチップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第１の平均化処理部と、
    該第１の平均化処理部の出力を識別する第１の識別部と、
    該第１の識別部での識別結果に応じた周波数信号を生成する周波数信号生成部と、
    該周波数信号と該受信信号との位相差をチップ単位時間毎に検出する第２のチップ間位相差検出部と、
    該第２のチップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第２の平均化処理部と、
    該第２の平均化処理部の出力を識別する第２の識別部とをそなえて構成されたことを特徴とする、通信システム。
  3. 送信機と受信機とをそなえた通信システムにおける通信方法であって、
    該送信機は、
    送信シンボルデータを複数の位相量にマッピングし、
    上記マッピング後の送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成して送信し、
    該受信機は、
    該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出し、
    検出したチップ単位時間毎の位相差を１シンボル時間内で平均化し、
    その平均化出力を識別して上記多値位相変調信号を復調することを特徴とする、通信方法。
  4. 送信機と受信機とをそなえた通信システムにおける通信方法であって、
    該送信機は、
    第１及び第２の送信シンボルデータをそれぞれ複数の位相量にマッピングし、
    上記マッピング後の第１の送信シンボルデータについて、上記マッピング後の第２の送信シンボルデータを初期位相としてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成、送信し、
    該受信機は、
    該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出し、
    検出したチップ単位時間毎の位相差を１シンボル時間内で平均化し、
    その平均化出力を識別し、
    その識別結果に応じた周波数信号を生成し、
    該周波数信号と該受信信号との位相差をチップ単位時間毎に検出し、
    検出したチップ単位時間毎の位相差を１シンボル時間内で平均化し、
    その平均化出力を識別することを特徴とする、通信方法。
  5. 受信機を有する通信システムに用いられる送信機であって、
    送信シンボルデータを複数の位相量にマッピングするマップ部と、
    該マップ部にて上記位相量にマッピングされた送信シンボルデータについてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とをそなえたことを特徴とする、送信機。
  6. 送信機を有する通信システムに用いられる受信機であって、
    該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出するチップ間位相差検出部と、
    該チップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する平均化処理部と、
    該平均化処理部の出力を識別して上記多値位相変調信号を復調する識別部とをそなえたことを特徴とする、受信機。
  7. １シンボル内の最初の受信信号と最後の受信信号の位相差を検出するシンボル端位相差検出部と、
    該シンボル端位相差検出部で検出された位相差を該平均化処理部で平均化した位相差に加算する加算器とをさらにそなえたことを特徴とする、請求項６記載の受信機。
  8. 受信機を有する通信システムに用いられる送信機であって、
    第１の送信シンボルデータを複数の位相量にマッピングする第１のマップ部と、
    第２の送信シンボルデータを複数の位相量にマッピングする第２のマップ部と、
    該第１のマップ部にて上記位相量にマッピングされた第１の送信シンボルデータについて、該第２のマップ部の出力を初期位相としてチップ単位時間毎に位相回転処理を施して多値位相変調信号を生成する位相回転処理部とをそなえたことを特徴とする、送信機。
  9. 送信機を有する通信システムに用いられる受信機であって、
    該送信機から受信される受信信号と１チップ単位時間前の受信信号との位相差をチップ単位時間毎に検出する第１のチップ間位相差検出部と、
    該第１のチップ間位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第１の平均化処理部と、
    該第１の平均化処理部の出力を識別する第１の識別部と、
    該第１の識別部での識別結果に応じた周波数信号を生成する周波数信号生成部と、
    該周波数信号と該受信信号との位相差をチップ単位時間毎に検出する第２のチップ間位相差検出部と、
    該第２の位相差検出部で検出されたチップ単位時間毎の位相差を１シンボル時間内で平均化する第２の平均化処理部と、
    該第２の平均化処理部の出力を識別する第２の識別部とをそなえたことを特徴とする、受信機。
  10. １シンボル内の最初の受信信号と最後の受信信号の位相差を検出するシンボル端位相差検出部と、
    該シンボル端位相差検出部で検出された位相差を該第１の平均化処理部で平均化した位相差に加算する加算器とをさらにそなえたことを特徴とする、請求項９記載の受信機。
JP2005334793A 2005-11-18 2005-11-18 通信システム及び通信方法並びに送信機及び受信機 Pending JP2007142881A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005334793A JP2007142881A (ja) 2005-11-18 2005-11-18 通信システム及び通信方法並びに送信機及び受信機
US11/354,464 US20070116065A1 (en) 2005-11-18 2006-02-15 Communication system, communication method, transmitter and receiver
EP06250837A EP1788766A2 (en) 2005-11-18 2006-02-16 Communication system, communication method, transmitter and receiver
CN2006100648151A CN1968231B (zh) 2005-11-18 2006-03-14 通信系统、通信方法、发射机和接收机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005334793A JP2007142881A (ja) 2005-11-18 2005-11-18 通信システム及び通信方法並びに送信機及び受信機

Publications (1)

Publication Number Publication Date
JP2007142881A true JP2007142881A (ja) 2007-06-07

Family

ID=37778366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005334793A Pending JP2007142881A (ja) 2005-11-18 2005-11-18 通信システム及び通信方法並びに送信機及び受信機

Country Status (4)

Country Link
US (1) US20070116065A1 (ja)
EP (1) EP1788766A2 (ja)
JP (1) JP2007142881A (ja)
CN (1) CN1968231B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041075A (ja) * 2008-07-31 2010-02-18 Sharp Corp 通信システムおよび通信方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098692B2 (en) * 2006-08-29 2012-01-17 Koninklijke Philips Electronics N.V. Method and apparatus for high speed LVDS communication
CN101471750B (zh) * 2007-12-29 2011-07-27 鼎桥通信技术有限公司 数据发送方法、接收方法以及装置
US9294321B2 (en) * 2010-05-14 2016-03-22 The Boeing Company Bit signal structure for differentially encoded broadcasts
WO2013048444A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Method and system of reducing power supply noise during training of high speed communication links
JP6592558B1 (ja) * 2018-06-07 2019-10-16 Ｎｔｔエレクトロニクス株式会社 フレーム同期装置、光通信装置およびフレーム同期方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10224415A (ja) * 1997-01-31 1998-08-21 Toa Corp 変調器及び変調方法、復調器及び復調方法
JP2002281099A (ja) * 2001-03-06 2002-09-27 Agere Systems Guardian Corp マルチプロトコル変調器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3216985B2 (ja) * 1996-03-08 2001-10-09 三菱電機株式会社 回線制御装置
EP0820171B1 (en) * 1996-07-15 2007-08-01 Alcatel Lucent Multicarrier transmitter or receiver with phase rotators
US6031865A (en) * 1997-08-04 2000-02-29 Motorola, Inc. Rapidly decorrelating spreading sequences for DS-CDMA transceivers
US6683921B1 (en) * 1997-12-17 2004-01-27 Kabushiki Kaisha Kenwood Received-signal absolute phasing apparatus of receiver
CN1155208C (zh) * 1998-01-29 2004-06-23 株式会社建伍 接收机
WO1999059280A1 (fr) * 1998-05-14 1999-11-18 Masahichi Kishi Systeme de transmission a acces multiple par code de repartition (amcr)
US6633616B2 (en) * 2001-02-21 2003-10-14 Magis Networks, Inc. OFDM pilot tone tracking for wireless LAN
KR100423902B1 (ko) * 2001-06-16 2004-03-22 삼성전자주식회사 크로스오버 전압을 조절할 수 있는 유니버셜 시리얼 버스저속 트랜시버
JP3728427B2 (ja) * 2002-05-21 2005-12-21 松下電器産業株式会社 データ送信装置及びデータ送信方法
DE10228999B4 (de) * 2002-06-28 2006-12-14 Advanced Micro Devices, Inc., Sunnyvale Konstellationsmanipulation zur Frequenz/Phasenfehlerkorrektur
KR20040005175A (ko) * 2002-07-08 2004-01-16 삼성전자주식회사 직교주파수분할다중화 통신시스템에서 선택적매핑의부가정보 송수신 장치 및 방법
US7142611B2 (en) * 2003-06-17 2006-11-28 The Aerospace Corporation M-Ary phase shift keying (PSK) bit-boundary turbo coded system
KR100518600B1 (ko) * 2003-11-12 2005-10-04 삼성전자주식회사 가드 인터벌 및 고속 푸리에 변환 모드 검출기를 구비하는디지털 비디오 방송 수신기, 및 그 방법
JP4718933B2 (ja) * 2005-08-24 2011-07-06 富士通株式会社 並列信号のスキュー調整回路及びスキュー調整方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10224415A (ja) * 1997-01-31 1998-08-21 Toa Corp 変調器及び変調方法、復調器及び復調方法
JP2002281099A (ja) * 2001-03-06 2002-09-27 Agere Systems Guardian Corp マルチプロトコル変調器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041075A (ja) * 2008-07-31 2010-02-18 Sharp Corp 通信システムおよび通信方法

Also Published As

Publication number Publication date
EP1788766A2 (en) 2007-05-23
CN1968231A (zh) 2007-05-23
US20070116065A1 (en) 2007-05-24
CN1968231B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
US8068571B2 (en) Featureless coherent chaotic amplitude modulation
US8040937B2 (en) Selective noise cancellation of a spread spectrum signal
US20110182170A1 (en) Digital Modulation System Using Modified Orthogonal Codes To Reduce Autocorrelation
EP1118193B1 (en) Encoding/decoding additional symbols in a communications system
US8526540B2 (en) Method and receiving unit for the detection of data symbols
CN109309557A (zh) 一种信号处理方法、装置、设备及计算机可读存储介质
US20070116065A1 (en) Communication system, communication method, transmitter and receiver
US6674790B1 (en) System and method employing concatenated spreading sequences to provide data modulated spread signals having increased data rates with extended multi-path delay spread
US8239437B2 (en) Correlation device
US6198763B1 (en) Transmitter and receiver for spread-spectrum communication
US6456671B1 (en) Decision feedback phase tracking demodulation
JP5634354B2 (ja) 通信システムおよび受信機
JP3576913B2 (ja) スペクトル拡散復調器
JP2003198500A (ja) スペクトル拡散通信システムおよび方法
Tihomorskis et al. Chaotic spread-spectrum communication: a comparative study between chaotic synchronization and matched filtering
KR980013162A (ko) 간섭을 감소시킨 부호 분할 다중 접속 방식(cdma) 변.복조 방법 및 그 방법을 이용한 통신 시스템
EP1267534A1 (en) Digital modulation system, radio communication system, radio communication device
JP3909784B2 (ja) 変調方式、変調方法、復調方法、変調装置および復調装置
JP6257378B2 (ja) スペクトル拡散受信機
JP2008283514A (ja) 雑音成分推定装置及び受信機
Le Nir et al. Performance of delay and add direct sequence spread spectrum modulation scheme with fast frequency hopping in frequency selective Rayleigh channels
JP2009033702A (ja) タイミング再生装置および受信装置
JP2005094802A (ja) スペクトラム拡散通信用送信機及び受信機
JP4272593B2 (ja) 自己相関が低減されるように変形された直交コードを用いるデジタル変調システム
JP5787846B2 (ja) 受信装置、スペクトル拡散通信装置および通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101116