JP2007142255A - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP2007142255A JP2007142255A JP2005335694A JP2005335694A JP2007142255A JP 2007142255 A JP2007142255 A JP 2007142255A JP 2005335694 A JP2005335694 A JP 2005335694A JP 2005335694 A JP2005335694 A JP 2005335694A JP 2007142255 A JP2007142255 A JP 2007142255A
- Authority
- JP
- Japan
- Prior art keywords
- dam
- circuit board
- insulating substrate
- manufacturing
- underfill
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 29
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 238000005476 soldering Methods 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920002379 silicone rubber Polymers 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 9
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】小型の回路基板が得られる回路基板の製造方法を提供すること。
【解決手段】本発明の回路基板の製造方法は、アンダーフィル7を形成した後に、ダム9を除去したため、回路基板の製造後にダム9が存在しないため、ダム9が位置した絶縁基板1面には、ランド部2bやカバー8等を配置できて、ダム9が位置した絶縁基板1面を有効に活用でき、小型の回路基板を得ることができる。
【選択図】図6
【解決手段】本発明の回路基板の製造方法は、アンダーフィル7を形成した後に、ダム9を除去したため、回路基板の製造後にダム9が存在しないため、ダム9が位置した絶縁基板1面には、ランド部2bやカバー8等を配置できて、ダム9が位置した絶縁基板1面を有効に活用でき、小型の回路基板を得ることができる。
【選択図】図6
Description
本発明は、種々の電気機器や電子回路ユニット等に使用して好適な回路基板の製造方法に関するものである。
従来の回路基板の製造方法に係る図面を説明すると、図8は従来の回路基板の製造方法を説明するための絶縁基板の平面図、図9は従来の回路基板の製造方法を説明するための要部断面図である。
次に、従来の製造方法によって製造された回路基板を電子回路ユニットに適用した場合の構成を図8,図9に基づいて説明すると、絶縁基板51上には、配線パターンの一部を形成し、半導体部品54を取り付けるためのランド部52a、及びチップ部品(図示せず)を取り付けるためのランド部52bと、半導体部品54の取付領域S3を囲むように設けられたダム53を有する。
また、ここでは図示しないが、チップ部品がランド部52bに半田付によって取り付けられると共に、図9に示すように、半導体部品54は、取付領域S3に配置されて、ランド部52aに半田55付によって取り付けられる。
そして、取付領域S3の範囲内には、絶縁基板51と半導体部品54間を含む状態で、アンダーフィル56が設けられ、このアンダーフィル56によって、半導体部品54の取付を強固にすると共に、アンダーフィル56は、ダム53によって流出が防止されて、従来の電子回路ユニットが形成されている(例えば、特許文献1参照)。
次に、従来の回路基板の製造方法を図8,図9に基づいて説明すると、先ず、図8に示すように、ランド部52a、52bとダム53を設けた絶縁基板51を用意し、次に、図9に示すように、ランド部52aには、半田55によて半導体部品54が取り付けられると共に、ランド部52bには、半田によってチップ部品が取り付けられる。
次に、絶縁基板51と半導体部品54との間には、アンダーフィル56が注入され、このアンダーフィル56によって、半導体部品54の取付を強固にすると共に、アンダーフィル56は、ダム53によって流出が防止されて、従来の回路基板の製造が完了する(例えば、特許文献1参照)。
特開2004−179576号公報
しかし、従来の回路基板の製造方法にあっては、製造後にもダム53が絶縁基板51上に存在して、絶縁基板51は、ダム53のスペース分、大きくなる上に、チップ部品を半田付けするためのランド部52bは、ダム53から離して設ける必要が生じて、絶縁基板51が更に大きくなって、回路基板が大型になるという問題がある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、小型の回路基板が得られる回路基板の製造方法を提供することにある。
上記の目的を達成するために、本発明は、絶縁基板に設けられたランド部に半導体部品を取り付ける取付工程と、半導体部品の外周を囲むように、絶縁基板上にダムを形成するダム形成工程と、ダムに囲まれた範囲内で、絶縁基板と半導体部品との間にアンダーフィルを設けるアンダーフィル形成工程と、このアンダーフィル形成工程後に、ダムを除去するダム除去工程を有したことを特徴としている。
このように構成した本発明は、回路基板の製造後にダムが存在しないため、ダムが位置した絶縁基板面には、ランド部やカバー等を配置できて、ダムが位置した絶縁基板面を有効に活用でき、小型の回路基板を得ることができる。
また、本発明は、上記発明において、ダム除去工程は、アンダーフィルが固化した後に行うようにしたことを特徴としている。このように構成した本発明は、ダム除去工程において、アンダーフィルの流出が無くなって、アンダーフィルの確実な形成ができる。
また、本発明は、上記発明において、絶縁基板のランド部には、チップ部品が半田付によって取り付けられており、ダム形成工程において、ダムが半田上に跨って形成されたことを特徴としている。
このような構成した本発明は、ダムが位置した絶縁基板面までランド部を突入できて、回路基板の小型化を図ることができると共に、半田上には、ダムが存在しないため、この回路基板を更にマザー基板に端子を使用して半田付けされる場合に、リフロー炉の熱によりダム剤や絶縁基板に含まれる水分及びフラックス残渣等が膨張し、チップ部品を取り付けている半田を押し出すことによる不具合がない。
また、本発明は、上記発明において、絶縁基板には、カバーを取り付けるための領域を有しており、ダム形成工程において、ダムが領域上に跨って形成されたことを特徴としている。このような構成した本発明は、カバーがダムの位置したカバー領域に取り付けできて、回路基板の小型化を図ることができる。
また、本発明は、上記発明において、ダムはシリコンゴム系樹脂で形成されると共に、アンダーフィルはエポキシ樹脂で形成されたことを特徴としている。このような構成した本発明は、アンダーフィルによって半導体部品の取付を強固にできると共に、ダムによってアンダーフィルの流出を確実に防止できる上に、ダムの除去の容易なものが得られる。
また、本発明は、上記発明において、ダム除去工程において、ダムが洗浄によって除去されたことを特徴としている。このような構成した本発明は、ダムがフロン系有機溶剤の洗浄によって容易に除去できて、生産性の良好なものが得られる。
本発明は、回路基板の製造後にダムが存在しないため、ダムが位置した絶縁基板面には、ランド部やカバー等を配置できて、ダムが位置した絶縁基板面を有効に活用でき、小型の回路基板を得ることができる。
発明の実施の形態について図面を参照して説明すると、図1は本発明の製造方法によって製造された回路基板が電子回路ユニットに適用された要部断面図、図2は本発明の製造方法によって製造された回路基板が電子回路ユニットに適用され、カバーを取り去った状態を示す平面図である。
また、図3は本発明の回路基板の製造方法の第1工程を示す正面図、図4は本発明の回路基板の製造方法の第2工程を示す正面図、図5は本発明の回路基板の製造方法の第2工程を示す平面図、図6は本発明の回路基板の製造方法の第3工程を示す正面図、図7は本発明の回路基板の製造方法の第3工程を示す平面図である。
次に、本発明の製造方法によって製造された回路基板を電子回路ユニットに適用した場合の構成を図1,図2に基づいて説明すると、絶縁基板1には、配線パターン2と、この配線パターン2の一部を形成し、絶縁基板1の上面に設けられた半導体部品3を取り付けるためのランド部2a、及びチップ部品4を取り付けるためのランド部2bと、絶縁基板1の下面に設けられた端子2cを有する。
ベアチップ等からなる半導体部品3は、絶縁基板1の半導体部品3の取付領域S1に配置されて、ランド部2aに半田5付けされて取り付けられると共に、チップコンデンサやチップ抵抗器等からなるチップ部品4は、ランド部2bに半田6付けされて取り付けられて、回路基板である絶縁基板1には、所望の電気回路が形成されている。
アンダーフィル7は、エポキシ樹脂で形成され、絶縁基板1と半導体部品3間を含む半導体部品3の周囲に位置する絶縁基板1上に設けられ、このアンダーフィル7によって、半導体部品3の取付を強固にしている。
金属板からなる箱形のカバー8は、覆い部8aと、この覆い部8aから下方に延びる複数の脚部8bを有し、このカバー8は、覆い部8aで半導体部品3やチップ部品4を覆い、脚部8bが絶縁基板1の孔1aに挿入され、覆い部8aの下端部が絶縁基板1のカバー8の取付領域S2に位置した状態で、絶縁基板1に適宜手段によって取り付けられて、本発明の電子回路ユニットが形成されている。
このような構成を有する本発明の電子回路ユニットは、ここでは図示しないが、絶縁基板1に設けられた端子2cがマザー基板のランド部に設けられたクリーム半田上に載置された後、リフロー炉に搬送されて、マザー基板に半田付けされるようになっている。
このような構成を有する本発明の電子回路ユニットは、ここでは図示しないが、絶縁基板1に設けられた端子2cがマザー基板のランド部に設けられたクリーム半田上に載置された後、リフロー炉に搬送されて、マザー基板に半田付けされるようになっている。
次に、本発明の回路基板の製造方法を図3〜図7に基づいて説明すると、先ず、第1工程として図3に示すように、ランド部2aに半導体部品3を半田5付して取り付けると共に、ランド部2bにチップ部品4を半田6付けして取り付ける取付工程を行う。
次に、第2工程として図4,図5に示すように、半導体部品3の外周の近傍に位置する絶縁基板1上には、半導体部品3の外周を囲むように、シリコンゴム系樹脂からなるダム9を形成するダム形成工程を行う。
この時、ダム9は、チップ部品4を取り付けた半田6上とカバー8の取付領域S2上に跨って形成されている。
次に、第3工程として図6,図7に示すように、ダム9で囲まれた領域内で、絶縁基板1と半導体部品3間を含む絶縁基板1上に、エポキシ樹脂からなるアンダーフィル7を形成するアンダーフィル形成工程を行った後、アンダーフィル7を加熱等して固化する固化工程を行う。
そして、このアンダーフィル7によって、半導体部品3の取付を強固にすると共に、アンダーフィル7は、ダム9によって流出が防止される。
次に、フロン系有機溶剤による洗浄によって、シリコンゴム系樹脂からなるダム9を除去するダム除去工程を行うと、図2に示すように、チップ部品4を取り付ける半田6上、及びカバー8の取付領域S2上を含む絶縁基板1上のダム9が除去された状態となって、本発明の回路基板の製造が完了する。
なお、本発明の電子回路ユニットを製造する場合は、ダム9が存在した位置を含む取付領域S2において、カバー8を配置して取り付ければ、本発明の電子回路ユニットの製造が完了する。
また、ダム9の除去方法として、ピンセットやカッターナイフによって、ダム9を除去しても良い。
1 絶縁基板
1a 孔
2 配線パターン
2a、2b ランド部
2c 端子
3 半導体部品
4 チップ部品
5、6 半田
7 アンダーフィル
8 カバー
8a 覆い部
8b 脚部
9 ダム
S1 半導体部品の取付領域
S2 カバーの取付領域
1a 孔
2 配線パターン
2a、2b ランド部
2c 端子
3 半導体部品
4 チップ部品
5、6 半田
7 アンダーフィル
8 カバー
8a 覆い部
8b 脚部
9 ダム
S1 半導体部品の取付領域
S2 カバーの取付領域
Claims (6)
- 絶縁基板に設けられたランド部に半導体部品を取り付ける取付工程と、前記半導体部品の外周を囲むように、前記絶縁基板上にダムを形成するダム形成工程と、前記ダムに囲まれた範囲内で、前記絶縁基板と前記半導体部品との間にアンダーフィルを設けるアンダーフィル形成工程と、このアンダーフィル形成工程後に、前記ダムを除去するダム除去工程を有したことを特徴とする回路基板の製造方法。
- 前記ダム除去工程は、前記アンダーフィルが固化した後に行うようにしたことを特徴とする請求項1記載の回路基板の製造方法。
- 前記絶縁基板の前記ランド部には、チップ部品が半田付によって取り付けられており、前記ダム形成工程において、前記ダムが前記半田上に跨って形成されたことを特徴とする請求項1、又は2記載の回路基板の製造方法。
- 前記絶縁基板には、カバーを取り付けるための領域を有しており、前記ダム形成工程において、前記ダムが前記領域上に跨って形成されたことを特徴とする請求項1から3の何れか1項に記載の回路基板の製造方法。
- 前記ダムはシリコンゴム系樹脂で形成されると共に、前記アンダーフィルはエポキシ樹脂で形成されたことを特徴とする請求項1から4の何れか1項に記載の回路基板の製造方法。
- 前記ダム除去工程において、前記ダムが洗浄によって除去されたことを特徴とする請求項5記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005335694A JP2007142255A (ja) | 2005-11-21 | 2005-11-21 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005335694A JP2007142255A (ja) | 2005-11-21 | 2005-11-21 | 回路基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007142255A true JP2007142255A (ja) | 2007-06-07 |
Family
ID=38204745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005335694A Withdrawn JP2007142255A (ja) | 2005-11-21 | 2005-11-21 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007142255A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142436A (ja) * | 2010-12-28 | 2012-07-26 | Toshiba Corp | 実装構造及び実装方法 |
CN111128767A (zh) * | 2018-10-31 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 半导体器件和形成方法 |
-
2005
- 2005-11-21 JP JP2005335694A patent/JP2007142255A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142436A (ja) * | 2010-12-28 | 2012-07-26 | Toshiba Corp | 実装構造及び実装方法 |
CN111128767A (zh) * | 2018-10-31 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 半导体器件和形成方法 |
US11424174B2 (en) | 2018-10-31 | 2022-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
CN111128767B (zh) * | 2018-10-31 | 2023-05-05 | 台湾积体电路制造股份有限公司 | 半导体器件和形成方法 |
US11901255B2 (en) | 2018-10-31 | 2024-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140203432A1 (en) | Method for Packaging Quad Flat Non-Leaded Package Body, and Package Body | |
JP2001223293A (ja) | 半導体装置及びその製造方法 | |
US20130048360A1 (en) | System in package, printed circuit board provided with such system in package | |
JP2005322915A (ja) | 構成要素の表面実装アタッチメント | |
JP2007142255A (ja) | 回路基板の製造方法 | |
JP6834775B2 (ja) | 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法 | |
JP2006100675A (ja) | プリント基板及びそのプリント基板を用いた回路ユニット | |
JP2008171992A (ja) | 半導体部品の実装方法 | |
JP2008205101A (ja) | 電子部品実装基板の製造方法及び電子部品実装基板 | |
JP2008218552A (ja) | 電子部品の実装基板および実装方法 | |
JP2010080667A (ja) | 実装基板、および実装方法 | |
JP4952904B2 (ja) | プリント配線基板とこれを備えたモータ制御装置 | |
JP2008147396A (ja) | 半導体装置及びその製造方法 | |
JP6400318B2 (ja) | チップ部品及びその製造方法 | |
KR101699213B1 (ko) | 저 프로파일 전자 패키지 및 그 제조 방법 | |
JP2007027576A (ja) | 半導体装置 | |
JP2007299998A (ja) | 高周波ユニットの製造方法、及びその方法によって製造された高周波ユニット | |
JP2006294835A (ja) | 印刷回路基板及びその作製方法 | |
KR100968972B1 (ko) | 회로기판 제조 방법 | |
JP2008103547A (ja) | 半田ペースト塗布方法及び電子回路基板 | |
JP2008135435A (ja) | 接合体製造方法 | |
JP2008171975A (ja) | 半導体部品の実装構造及び実装方法 | |
JP2004200187A (ja) | プリント配線板 | |
JP2007251032A (ja) | 回路基板と枠体の接続構造 | |
JP2010212591A (ja) | 回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090203 |