[go: up one dir, main page]

JP2007123395A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007123395A
JP2007123395A JP2005311047A JP2005311047A JP2007123395A JP 2007123395 A JP2007123395 A JP 2007123395A JP 2005311047 A JP2005311047 A JP 2005311047A JP 2005311047 A JP2005311047 A JP 2005311047A JP 2007123395 A JP2007123395 A JP 2007123395A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
melting point
frame
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005311047A
Other languages
English (en)
Inventor
Yasushi Ikeda
靖 池田
Masahide Okamoto
正英 岡本
Hidemasa Kagii
秀政 鍵井
Hirotake Oka
浩偉 岡
Hiroyuki Nakamura
弘幸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005311047A priority Critical patent/JP2007123395A/ja
Priority to US11/585,879 priority patent/US7579677B2/en
Publication of JP2007123395A publication Critical patent/JP2007123395A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体素子（Ｓｉ）とＣｕ系フレームのような熱膨張率差の大きい被接続材を、リフロー時に想定される最高温度でも接続を保持し、接続部への熱応力に対しても半導体素子への破壊を生じさせない接続信頼性が確保できる鉛フリーの接合を行う半導体装置を提供する。
【解決手段】パワー半導体装置１０において、パワー半導体素子１１とＮｉめっき１６が施されたフレーム１２との接続部１７は、パワー半導体素子１１側から、２６０℃以上の融点を有する金属間化合物層１７ａ、Ｃｕ層１７ｂ、２６０℃以上の融点を有する金属層１７ｃ、Ｃｕ層１７ｄ、２６０℃以上の融点を有する金属間化合物層１７ｅの積層構造から構成される。この接続部１７の構造により、熱膨張率差の大きいパワー半導体素子１１とフレーム１２との接続において、２次実装および温度サイクルにより発生する応力を緩衝する。
【選択図】図３

Description

本発明は、半導体装置の製造技術に関し、特に、鉛を含まない鉛フリーの金属間化合物層と応力緩衝層からなる接続部を有するパワー半導体装置等の半導体装置に適用して有効な技術に関する。
本発明者が本発明の前提として検討した従来のパワー半導体装置の構造の一例を図１１に示す。
従来のパワー半導体装置１１０は、パワー半導体素子１１１がフレーム１１２上に、はんだ１１７によりダイボンディングされる。ワイヤ１１４でリード１１３とのボンディング後、エポキシ系樹脂１１５で樹脂モールドされる。はんだ１１７には、高鉛はんだおよびこれにＡｇやＣｕを微量添加した融点（本発明における融点とは固相線温度のことである）が２９０℃以上のはんだが用いられている。
ワイヤボンディング工程では、最高２８０℃になる場合がある。また、パワー半導体装置１１０を基板に表面実装ではんだ接続する際に、今後、主に使用されるＳｎ−Ａｇ−Ｃｕ系鉛フリーはんだの融点は約２２０℃と高く、リフロー接続の際に最高２６０℃まで加熱されることが想定される。ワイヤボンディング時およびリフロー時に、はんだ１１７が再溶融しないように、融点が２８０℃よりも高いはんだ、すなわち前述の高鉛はんだが使用されている。
パワー半導体素子１１１とフレーム１１２のはんだ１１７による接続部は、エポキシ系樹脂１１５で樹脂モールドされているが、リフロー接続時に、内部のはんだ１１７が再溶融すると、図１２に示すように、溶融による体積膨張により、フラッシュと言って、エポキシ系樹脂１１５とフレーム１１２の界面から内部のはんだ１１７が漏れ出すことがある。また、漏れ出さないまでも、漏れ出そうと作用し、その結果、凝固後にはんだ１１７の中に大きなボイド１１８が形成されて不良品となる。
ダイボンディング部のはんだ１１７の部分は、パワー半導体素子１１１をフレーム１１２に単に固定するだけの意味合いを持つものではなく、パワー半導体素子１１１の熱をフレーム１１２側に逃がすパスとしての機能を有している。そのため、上記の如く、はんだ１１７の再溶融によりボイド１１８等が形成されると、接合部を介しての熱の放散が十分に行えなくなり、パワー半導体素子１１１の機能劣化が生ずる。
ＥＵのＲｏＨＳ指令（電気・電子機器に使われる有害物質の使用規制）の２００６年７月１日の施行の決定に伴い、基板への接続用のはんだの鉛フリー化が、Ｓｎ−Ａｇ−Ｃｕ系鉛フリーはんだを中心に急速に進んでいる。
一方、従来、高鉛はんだを使用しているダイボンディングに関しては、このはんだに代わる鉛フリーはんだの技術的な解が見つかっていないことから、前述の規制の対象からも除外されている。しかし、このはんだは、鉛の含有率が９０％以上と高いため、環境負荷低減の観点からは、鉛フリー化することが望ましい。
但し、かかるダイボンディング部で使用する鉛フリーはんだには、前述の如く、Ｓｎ−Ａｇ−Ｃｕ系鉛フリーはんだを用いた基板へのリフローはんだ付けは避けて通れない工程である。従って、はんだの融点は少なくとも２６０℃以上とする必要がある。
Ｓｎベースの鉛フリーはんだの中でも比較的融点の高いはんだとしてＳｎ−Ｓｂ系はんだ（融点２３２〜２４０℃）があるが、これでも融点が低すぎて、後工程で再溶融するために適用できない。
他に、鉛フリーの高融点はんだとしてＡｕ−２０Ｓｎ（融点２８０℃）が良く知られているが、Ａｕが８０％も含まれるため、コストが高く、低価格な電子部品への採用はコスト的観点から難しい。またハードソルダーで硬いため、パワー半導体素子（Ｓｉ）とＣｕ系フレームのような熱膨張率差の大きい組合せで、比較的大面積で接続するダイボンディングに適用するには、応力緩衝機能が不十分で、熱疲労を繰り返し受ける使用状態が想定される場合には、半導体素子または接続部が破壊する恐れがあり、接続信頼性が問題となる。
尤も、かかる接続信頼性の問題点は、はんだ供給量を増やすことで改善することができるが、供給量が増えるとコストが更に高くなり、採算性の問題が発生する。
一方、接続部の鉛フリー化に際して、接続部の合金化を図ることにより高融点化する試みが、非特許文献１に報告されている。すなわち、裏面に、Ｃｒ（０．０３μｍ）／Ｓｎ（２．５μｍ）／Ｃｕ（０．１μｍ）のメタライズを施したＧａＡｓと、Ｃｒ（０．０３μｍ）／Ｃｕ（４．４μｍ）／Ａｕ（０．１μｍ）のメタライズを施した基板（Ｇｌａｓｓ）を２８０℃で接続した後、１６時間保持することにより、接続部をほぼＣｕ3Ｓｎ化合物化して接続部を高融点化することが可能であると報告されている。
また同様に、裏面に、Ｃｒ（０．０３μｍ）／Ｉｎ（３．０μｍ）／Ａｇ（０．５μｍ）のメタライズを施したＳｉと、Ｃｒ（０．０３μｍ）／Ａｕ（０．０５μｍ）／Ａｇ（５．５μｍ）／Ａｕ（０．０５μｍ）のメタライズを施したＳｉを２１０℃で接続した後、１５０℃で２４時間時効処理して接続部をＡｇ−ｒｉｃｈ合金＋Ａｇ3Ｉｎ化することによって接続部を高融点化することが可能であると報告されている。
非特許文献２には、以下のことが報告されている。Ｓｎ−３．５Ａｇ（２６μｍ）のメタライズを施したＮｉ−ｘＣｏ（ｘ＝０．１０）と、コバールにＮｉ−２０Ｃｏ（５μｍ）をメタライズした上にＡｕ（１μｍ）のメタライズを施したものを、それぞれのメタライズ同士を合わせるようにして、２４０℃で接続して３０分保持することによって、接続部を全てＮｉ3Ｓｎ4，（Ｎｉ，Ｃｏ）Ｓｎ2＋（Ａｕ，Ｎｉ，Ｃｏ）Ｓｎ4化合物化して高融点化することが可能であると報告されている。すなわち、メタライズにＣｏを含むＮｉ−２０Ｃｏを用いることで、化合物の成長速度を促進している。
これらの方法において、ひとたび接続部が完全に高融点化すると、リフローはんだ付け時に２６０℃まで加熱されても接続部は再溶融せず、接続を保持することが可能である。
ウイリアムズ（Ｗｉｌｌｉａｍｓ Ｗ．Ｓｏ）等、「ハイ テンペラチュア ジョイント マニュファハクチュアド アット ロウ テンペラチュア（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｊｏｉｎｔｓ Ｍａｎｕｆａｃｔｕｒｅｄ ａｔ Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ）」、プロシーデイング オブ イーシーティーシー（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ＥＣＴＣ）、１９９８年、ｐ２８４ 山本等、「Ｓｎ−Ａｇはんだを用いたマイクロ接続部の金属間化合物化に関する研究」、ＭＥＳ２００３の概要集、２００３年１０月、ｐ４５
ところで、本発明者は、ダイボンディング部における鉛フリー化に関しては、前記非特許文献１，２に記載の高融点化技術の適用が図れるのではないかと考えた。しかしながら、上記２件の技術においては、以下の点について配慮がなされておらず、半導体素子の放熱パスとして重要な機能を発揮させるために高度の接続信頼性が求められるダイボンディング部への適用は容易には行えなかった。
すなわち、前記非特許文献１，２の技術による接続方法では、接続部を化合物化により高融点化する。そのため、接続部が現行の高鉛はんだに比べて硬くて脆くなる。しかし、前記非特許文献１，２の両者共に熱膨張率差の小さな被接続材の組合せで接続を行っているため、高融点化に伴うかかる脆弱化に基づく熱疲労を受けた際の接続部の破壊等についての考察はなされていない。
本発明の対象であるパワー半導体素子（Ｓｉ）とＣｕ系フレームのような熱膨張率差の大きい組合せの接合に用いる場合、前記非特許文献１，２に示されるような硬く脆い接続部では、温度サイクルで生じる熱応力を接続部で緩衝できず、チップへの負担が大きくなり、チップクラックが発生し、接続信頼性が確保できない。
尤も、チップクラックを防止するための改善策として接続部の厚さを厚くすることが考えられるが、接続部が厚くなると完全化合物化にかかる時間が極めて長くなる。接続温度を高くすることにより、化合物の成長速度を速くして、完全化合物化にかかる時間を短くすることは可能であるが、その場合、接続後の冷却による応力が大きくなり、やはりチップクラックの発生の原因になる。
このように、前記非特許文献１，２に記載の高融点化の技術は、現状では、ダイボンディング部における接続信頼性の要求仕様を満たすことができず、かかる接続信頼性の問題点を解決しなければ、ダイボンディング部の鉛フリー化技術への適用は図れない。
そこで、本発明の目的は、半導体素子（Ｓｉ）とＣｕ系フレームのような熱膨張率差の大きい被接続材を、リフロー時に想定される最高温度でも接続を保持し、接続部への熱応力に対しても半導体素子への破壊を生じさせない接続信頼性が確保できる鉛フリーの接合を行う半導体装置を提供することにある。
特に、本発明では、２６０℃でのリフロー時に接続を保持し、半導体素子（Ｓｉ）とＣｕ系フレームのような熱膨張率差の大きい組合せで、比較的大面積でダイボンディングした際にも良好な接続信頼性が得られる鉛フリーの半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
（１）本発明は、半導体素子と表面にＮｉめっきが施されたフレームとの接続部が、半導体素子側から、２６０℃以上の融点を有する金属間化合物層、Ｃｕ層、２６０℃以上の融点を有する金属層、Ｃｕ層、２６０℃以上の融点を有する金属間化合物層からなる半導体装置を提供することにある。
（２）本発明は、前記（１）において、２６０℃以上の融点を有する金属間化合物層が、２６０℃以下の融点を有する、Ｓｎ、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｉｎ、Ｉｎ−Ｓｎ系、Ｉｎ−Ａｇ系、Ｉｎ−Ｃｕ系の鉛フリーはんだの少なくとも１つと主にＣｕ層が反応して形成されることを特徴とする半導体装置を提供することにある。
（３）本発明は、前記（１）において、２６０℃以上の融点を有する金属層が、インバー合金、Ｃｕ−Ｍｏ合金、Ｔｉ、Ｍｏ、Ｗのいずれか１つからなることを特徴とする半導体装置を提供することにある。
（４）本発明は、前記（１）において、２６０℃以上の融点を有する金属層が、Ａｌ、Ｍｇ、Ａｇ、Ｚｎ、Ｃｕのいずれか１つからなることを特徴とする半導体装置を提供することにある。
（５）本発明は、半導体素子と表面にＮｉめっきが施されたフレームとを、２６０℃以上の融点を有する金属層の表裏面にＣｕ層、その上に２６０℃以下の融点を有する鉛フリーはんだ層を設けた複合箔を用いて接続し、さらに、加熱して主にＣｕ層と鉛フリーはんだ層を反応させ、２６０℃以上の融点を有する金属間化合物を形成し、接続部を２６０℃で非溶融化した半導体装置の製造方法を提供することにある。
（６）本発明は、前記（５）において、２６０℃以下の融点を有する鉛フリーはんだ層が、２６０℃以下の融点を有する、Ｓｎ、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｉｎ、Ｉｎ−Ｓｎ系、Ｉｎ−Ａｇ系、Ｉｎ−Ｃｕ系の鉛フリーはんだの少なくとも１つであることを特徴とする半導体装置の製造方法を提供することにある。
（７）本発明は、前記（５）において、２６０℃以上の融点を有する金属層が、インバー合金、Ｃｕ−Ｍｏ合金、Ｔｉ、Ｍｏ、Ｗのいずれか１つからなることを特徴とする半導体装置の製造方法を提供することにある。
（８）本発明は、前記（５）において、２６０℃以上の融点を有する金属層が、Ａｌ、Ｍｇ、Ａｇ、Ｚｎ、Ｃｕのいずれか１つからなることを特徴とする半導体装置の製造方法を提供することにある。
（９）本発明は、前記（５）において、金属間化合物の形成は、Ｎ2雰囲気で行うことを特徴とする半導体装置の製造方法を提供することにある。
（１０）本発明は、前記（５）において、金属間化合物の形成は、Ｎ2＋Ｈ2雰囲気で行うことを特徴とする半導体装置の製造方法を提供することにある。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、ほとんどボイドを生成せずに半導体素子とフレームを接続することができ、被接続材間の熱膨張率差が大きい場合でも、最高温度２６０℃で基板にリフローはんだ付けおよび温度サイクルに対して高い接続信頼性を有する鉛フリーの半導体装置を提供することができる。
このように、本発明によれば、温度サイクル時の応力に対してもチップクラックを発生させることがなく、リフロー時にも溶融することがない鉛フリーのダイボンディングを行うことができる。
以下、本発明の実施の形態を詳細に説明する。
（実施の形態の概念）
本実施の形態の半導体装置は、半導体素子と表面にＮｉめっきが施されたフレームとの接続部が、半導体素子側から、２６０℃以上の融点を有する金属間化合物層、Ｃｕ層、２６０℃以上の融点を有する金属層、Ｃｕ層、２６０℃以上の融点を有する金属間化合物層からなるものである。
金属間化合物は、一般的に硬く脆いという特徴を有する。そこで、応力緩衝効果のある金属層を付与して、温度サイクルおよび接続後の冷却時に接続部に生じる応力を緩衝することにより、半導体素子および金属間化合物内のクラックを防止する。これにより、半導体素子とＣｕ系のフレームといった熱膨張率差の大きい接続、半導体素子と４２アロイ系のフレームといった熱膨張率差の小さい接続のどちらにおいても、高い接続信頼性を得ることができる。
接続部を構成する金属間化合物は、融点２６０℃以下の鉛フリーはんだ層と主にＣｕ層を反応させて形成される。このとき、金属間化合物になると、反応前のＣｕ層と鉛フリーはんだ層の状態から体積が変化する。被接続材にＣｕむくのフレームを使用すると、金属間化合物の形成時に、鉛フリーはんだ層とＣｕ層およびフレームが反応する。その結果、図１（ａ）（従来技術）に示すように、鉛フリーはんだ層１７ｅ’とＣｕ層１７ｄ’および鉛フリーはんだ層１７ｅ’とフレーム１２の界面の２箇所で体積変化が生じ、ボイドが生成しやすくなる。一方、図１（ｂ）（本実施の形態）に示すように、フレーム１２にＮｉめっき１６の層を設けると、Ｎｉめっき１６はほとんど消失することなく、Ｎｉめっき１６上にＣｕ層１７ｄ’と鉛フリーはんだ層１７ｅ’の反応からなる金属間化合物層１７ｅが形成される。その結果、鉛フリーはんだ層１７ｅ’とＣｕ層１７ｄ’の界面のみで体積変化が生じるため、ボイドを生成しにくくなる。なお、図１は、後述する実施の形態１に対応して図示している。
さらに、本実施の形態の半導体装置は、前記２６０℃以上の融点を有する金属間化合物層が、２６０℃以下の融点を有する、Ｓｎ、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｉｎ、Ｉｎ−Ｓｎ系、Ｉｎ−Ａｇ系、Ｉｎ−Ｃｕ系の鉛フリーはんだの少なくとも１つと主にＣｕ層が反応して形成されるものである。
ダイボンディングを行う際、４００℃以上で接続を行うとＣｕ系のフレームの軟化が生じるため、４００℃で接続を行う必要がある。Ｓｎ、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｉｎ、Ｉｎ−Ｓｎ系、Ｉｎ−Ａｇ系、Ｉｎ−Ｃｕ系の鉛フリーはんだは、融点が２６０℃以下である。そのため、単独で接続した場合、２次実装時の加熱によりはんだが再溶融して、はんだフラッシュおよび接続界面の剥離により接続を保持することができない。そこで、上記の鉛フリーはんだ層をＣｕ層と反応させることにより、２６０℃以上の融点を有する金属間化合物層を形成する必要がある。このとき、接続部の金属間化合物層の厚さは、１−３０μｍとすることが好ましい。１μｍ以下の場合、接続時に接続界面全域の濡れを確保することができず、接続不良が生じる場合がある。３０μｍ以上の場合、接続部を全化合物化するために長時間を要することになり、生産性が悪くなる場合がある。この方法では、鉛フリーはんだの融点以上であれば接続可能であるため、接続および化合物化温度を下げることにより、冷却時に発生する応力を小さくすることが可能である。
さらに、本実施の形態の半導体装置は、前記２６０℃以上の融点を有する金属層が、インバー合金、Ｃｕ−Ｍｏ合金、Ｔｉ、Ｍｏ、Ｗのいずれか１つからなるものである。
インバー合金、Ｃｕ−Ｍｏ合金、Ｔｉ、Ｍｏ、Ｗは、半導体素子とＣｕ系のフレームの間の熱膨張率を有することによって、温度サイクル時および接続後の冷却時の接続部に発生する応力を緩衝する。このとき、厚さは、３０μｍ以上にすることが好ましい。厚さが３０μｍより薄い場合、応力を十分に緩衝できず、半導体素子および金属間化合物にクラックが発生する場合がある。
あるいは、本実施の形態の半導体装置は、前記２６０℃以上の融点を有する金属層が、Ａｌ、Ｍｇ、Ａｇ、Ｚｎ、Ｃｕのいずれか１つからなるものである。
Ａｌ、Ｍｇ、Ａｇ、Ｚｎ、Ｃｕは、降伏応力が小さい金属であり、金属間化合物に比べて、塑性変形しやすい。そこで、接続部にこれらの金属を付与することにより、温度サイクル時および接続後の冷却時に接続部に発生する応力を緩衝する。このとき、図２に示すように、降伏応力が７５ＭＰａ以下であることが好ましい。降伏応力が１００ＭＰａ以上の場合、応力を十分に緩衝できず、半導体素子に割れが発生する場合がある。厚さは、３０−２００μｍにすることが好ましい。厚さが、３０μｍ以下の場合、応力を十分に緩衝できず、半導体素子および金属間化合物にクラックが発生する場合がある。厚さが、２００μｍ以上の場合、Ａｌ、Ｍｇ、Ａｇ、ＺｎはＣｕ系のフレームより熱膨張率が大きいため、熱膨張率の効果が大きくなり、信頼性の低下につながる場合がある。
また、本実施の形態の半導体装置の製造方法は、半導体素子と表面にＮｉめっきが施されたフレームとを、２６０℃以上の融点を有する金属層の表裏面にＣｕ層、その上に融点２６０℃以下の鉛フリーはんだ層を設けた複合箔を用いて接続し、さらに、加熱することにより主にＣｕ層と鉛フリーはんだ層を反応させ、２６０℃以上の融点を有する金属間化合物を形成し、接続部を２６０℃で非溶融化したものである。
２６０℃以下の融点を有する鉛フリーはんだ層の単独で接続した場合、２次実装時の加熱によりはんだが再溶融して、はんだフラッシュおよび接続界面の剥離により接続を保持することができない。そこで、鉛フリーはんだ層を複合箔に設けたＣｕ層と反応させることにより、２６０℃以上の融点を有する金属間化合物層を形成する必要がある。金属間化合物は、一般的に硬く脆いという特徴を有する。そこで、応力緩衝効果のある金属層を付与して、温度サイクルおよび接続後の冷却時に接続部に生じる応力を緩衝することにより、半導体素子および金属間化合物内のクラックを防止する。
以下において、前述した実施の形態の概念に基づいた、各実施の形態に関わる半導体装置を図面を参照して具体的に説明する。各実施の形態においては、半導体装置の一例として、各種のパッケージ構造のパワー半導体装置を例に説明する。しかしながら、本発明は、パワー半導体装置に限定されるものではなく、各種の半導体装置にも適用可能である。
（実施の形態１：実施例１〜５）
図３は、本実施の形態１に関わるパワー半導体装置の断面図を示す。
本実施の形態１に関わるパワー半導体装置１０は、パワー半導体素子１１と、このパワー半導体素子１１が接続されるフレーム１２と、外部端子となるリード１３と、パワー半導体素子１１の電極とリード１３のインナーリードとをワイヤボンディングするワイヤ１４と、リード１３の外部端子となる部分を露出して半導体装置を樹脂モールドするエポキシ系樹脂１５などから構成される。フレーム１２は、表面にＮｉめっき１６が施されている。
このパワー半導体装置１０において、特に、パワー半導体素子１１とＮｉめっき１６が施されたフレーム１２との接続部１７は、パワー半導体素子１１側から、２６０℃以上の融点を有する金属間化合物層１７ａ、Ｃｕ層１７ｂ、２６０℃以上の融点を有する金属層１７ｃ、Ｃｕ層１７ｄ、２６０℃以上の融点を有する金属間化合物層１７ｅの積層構造から構成される。
本実施の形態１に関わるパワー半導体装置は、例えば、以下に示す製造プロセスにより製造される。
このパワー半導体装置１０の製造においては、図４のような構成の複合箔２０を接続部形成用として用意する。この複合箔２０は、前記図３の接続部１７に対応し、図４に示すように、２６０℃以上の融点を有する金属層１７ｃ’と、この金属層１７ｃ’の表面と裏面に設けたＣｕ層１７ｂ’，１７ｄ’と、さらにＣｕ層１７ｂ’，１７ｄ’の表面に設けた融点２６０℃以下の鉛フリーはんだ層１７ａ’，１７ｅ’（Ｃｕ層１７ｂ’，１７ｄ’と反応して金属間化合物層１７ａ，１７ｅとなる）から構成されたものである。
まず、パワー半導体素子１１を、複合箔２０を介して、Ｃｕ系（４２アロイ系にも適用可能）のフレーム１２上にダイボンディングする。具体的には、Ｎｉめっき１６が施されたＣｕ系のフレーム１２のダイパッド上に、接続部形成用の複合箔２０を載せ、さらに複合箔２０上に、パワー半導体素子１１を載せた状態で接続する。この接続時の雰囲気は、Ｎ2、Ｈ2、Ｎ2＋Ｈ2のいずれでも構わない。パワー半導体素子１１は、５ｍｍ×５ｍｍのサイズ、裏面電極がＴｉ／Ｎｉ／Ａｇのものを使用した。
次に、Ｎ2雰囲気中、３００℃、６０分で加圧しながら加熱し、鉛フリーはんだ層１７ａ’，１７ｅ’とＣｕ層１７ｂ’，１７ｄ’をそれぞれ反応させて金属間化合物層１７ａ，１７ｅを形成することにより、接続部１７は２６０℃で完全に非溶融化される。この際に、Ｎ2は、パワー半導体素子１１と鉛フリーはんだ層１７ａ’とが反応しないように作用する。例えば、Ｎ2の代わりにＨ2雰囲気中で行うと反応が起こるが、このＨ2を４〜１５％程度だけ混合したＮ2＋Ｈ2雰囲気中では、反応が起こることなく化合物化が可能となるので、代替手段として適用することができる。
この化合物化における、パワー半導体素子１１と金属間化合物層１７ａとの接続部の接続断面写真を図５に示す。図５から、複合箔として、Ｓｎ−Ａｇ（鉛フリーはんだ層１７ａ’）／Ｃｕ（Ｃｕ層１７ｂ’）／インバー合金（金属層１７ｃ’）／Ｃｕ（Ｃｕ層１７ｄ’）／Ｓｎ−Ａｇ（鉛フリーはんだ層１７ｅ’）を用いた場合には、接続部がＣｕ層１７ｂ’と鉛フリーはんだ層１７ａ’のＣｕ−Ｓｎ化合物を主体とした金属間化合物層１７ａになっていることを確認できる。
また、Ｓｉ（パワー半導体素子１１）とＣｕ（フレーム１２）を、各種の鉛フリーはんだを用いて各種条件で接続したときの接続部の全化合物化の実験結果を図９に示す。この実験では、Ｓｉ／はんだ／Ｃｕによる接続構造として、はんだに、Ｓｎ、Ｓｎ−３．５Ａｇ、Ｓｎ−０．７Ｃｕ、Ｓｎ−３Ａｇ−０．５Ｃｕ、Ｉｎ−４８Ｓｎを用いた。また、接続温度は、３００℃、３５０℃、４００℃とした。また、保持時間は、１分（ｍｉｎ．）、３分、５分、１０分、３０分、６０分とした。図９に示すように、Ｓｉ／はんだ／Ｃｕにより接続を行ったサンプルの接続部の全化合物化について、各種の接続温度、保持時間で実験を行った結果、加熱温度は３００℃以上、保持時間は３０分以上であれば、全化合物化（○印）が図れた。
その後、パワー半導体素子１１の表面に形成されている電極とリード１３のインナーリードとを、ＡｕあるいはＡｌのワイヤ１４を用いてボンディングする。さらに、エポキシ系樹脂１５を用いて、パワー半導体素子１１、フレーム１２、ワイヤ１４、接続部１７の部分を封止する。以上のプロセスにより、パワー半導体装置１０が製造される。
以上のように製造されるパワー半導体装置において、Ｃｕむく系のフレーム（従来技術）とＮｉめっき・Ｃｕ系のフレーム（本実施の形態）を用いて接続したときのボイド生成状況を図６に示す。図６に示すように、Ｃｕむく系のフレーム（ａ）とＮｉめっき・Ｃｕ系のフレーム（ｂ）を用いた場合のＸ線透過像は、Ｃｕむく系のフレームを用いた場合、接続部にボイドが多く観察される。それに対して、Ｎｉめっき・Ｃｕ系のフレームを用いた場合、接続部にほとんどボイドは観察されない。このことから、被接続材にＮｉめっきを施すことで、ボイドを大幅に低減できることが判る。
そして、作製したパワー半導体装置１０は、吸湿した後、リフロー試験、温度サイクル試験を行った。図１０は、各種のパワー半導体装置に各種の複合箔を用いて接続したときのリフロー試験および温度（Ｔ）サイクル試験による不良発生状況を示す。この試験では、各実施例で２０件のサンプルに対して行い、実施例１〜４はＮｉめっき・Ｃｕ系のフレーム、実施例５はＮｉめっき・４２アロイ系のフレームを用いた。また、複合箔は、各実施例でそれぞれ、Ｓｎ／Ｃｕ／インバー合金／Ｃｕ／Ｓｎ、Ｓｎ−Ａｇ／Ｃｕ／インバー合金／Ｃｕ／Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ／Ｃｕ／インバー合金／Ｃｕ／Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ／Ｃｕ／Ａｌ／Ｃｕ／Ｓｎ−Ａｇ、Ｓｎ−Ａｇ／Ｃｕ／インバー合金／Ｃｕ／Ｓｎ−Ａｇを用いた。
リフロー試験は、最高温度２６０℃で行い、接続を保持できるかを確認した。その結果、実施例１〜５の全てにおいて、フラッシュ、剥離、チップクラックは発生しなかった（０件）。さらに、リフロー試験後、−５５℃（３０分）／１５０℃（３０分）で５００サイクルの温度サイクル試験を行った。その結果、実施例１〜５の全てにおいて、チップクラックは発生しなかった（０件）。また、接続断面を観察すると、Ｓｉ（パワー半導体素子１１）、金属間化合物内のいずれにもクラックは発生しなかった。
以上のことから、本実施の形態１に関わるパワー半導体装置１０によれば、Ｎｉめっき１６を施したフレーム１２を使用することにより、接続部１７のボイドを大幅に低減することができ、更に、接続部１７の積層構造により、リフロー、温度サイクルに対して十分な信頼性を確保することができる。
（実施の形態２：実施例６〜１０）
図７は、本実施の形態２に関わるパワー半導体装置の断面図を示す。
本実施の形態２に関わるパワー半導体装置３０は、パワー半導体素子３１と、このパワー半導体素子３１が接続されるドレインフレーム３２ａおよびソース・ゲートフレーム３２ｂと、ドレインフレーム３２ａおよびソース・ゲートフレーム３２ｂの外部端子となる部分を露出して半導体装置を樹脂モールドするエポキシ系樹脂３５などから構成される。ドレインフレーム３２ａおよびソース・ゲートフレーム３２ｂのそれぞれは、表面にＮｉめっき３６ａ，３６ｂが施されている。
このパワー半導体装置３０において、特に、パワー半導体素子３１とドレインフレーム３２ａおよびソース・ゲートフレーム３２ｂのそれぞれとの接続部３７ａ，３７ｂは、前記実施の形態１と同様に、パワー半導体素子３１側から、２６０℃以上の融点を有する金属間化合物層、Ｃｕ層、２６０℃以上の融点を有する金属層、Ｃｕ層、２６０℃以上の融点を有する金属間化合物層の積層構造から構成される。
本実施の形態２に関わるパワー半導体装置３０は、例えば、以下に示す製造プロセスにより製造される。
このパワー半導体装置３０の製造においては、Ｎｉめっき３６ａが施されたＣｕ系のドレインフレーム３２ａ上に、前述した図４と同様の接続部形成用の複合箔を載せ、さらに複合箔上に、パワー半導体素子３１をドレイン側を下にして載せた状態で接続する。このとき、パワー半導体素子３１は５ｍｍ×５ｍｍのサイズ、裏面電極がＴｉ／Ｎｉ／Ａｇのものを使用した。
次に、パワー半導体素子３１のソース・ゲート側の上に、同様の複合箔を載せ、その上にＮｉめっき３６ｂが施されたＣｕ系のソース・ゲートフレーム３２ｂを載せた状態で接続する。このとき、ドレインフレーム３２ａ、ソース・ゲートフレーム３２ｂ、パワー半導体素子３１、複合箔を全て積層して、１度の加熱で接続しても構わない。
次に、前記実施の形態１と同様に、Ｎ2雰囲気中、３００℃、６０分で加圧しながら加熱し、鉛フリーはんだ層とＣｕ層を反応させて金属間化合物を形成することにより、接続部３７は２６０℃で完全に非溶融化される。
その後、エポキシ系樹脂３５を用いて、パワー半導体素子３１、ドレインフレーム３２ａおよびソース・ゲートフレーム３２ｂ（外部端子となる部分を除く）、接続部３７ａ，３７ｂの部分を封止する。以上のプロセスにより、パワー半導体装置３０が製造される。
そして、作製したパワー半導体装置３０は、前記実施の形態１と同様に、吸湿した後、最高温度２６０℃のリフロー試験を行い、接続を保持できるかを確認した。その結果を図１０に示す。実施例６〜１０の全てにおいて、フラッシュ、剥離、チップクラックは発生しなかった。さらに、リフロー試験後、−５５℃（３０分）／１５０℃（３０分）で５００サイクルの温度サイクル試験を行った。その結果を図１０に示す。実施例６〜１０の全てにおいて、チップクラックは発生しなかった。また、接続断面を観察すると、Ｓｉ（パワー半導体素子３１）、金属間化合物内のいずれにもクラックは発生しなかった。
以上のことから、本実施の形態２に関わるパワー半導体装置３０によれば、Ｎｉめっき３６ａ，３６ｂをそれぞれ施したドレインフレーム３２ａ、ソース・ゲートフレーム３２ｂを使用することにより、接続部３７ａ，３７ｂのボイドを大幅に低減することができ、更に、接続部３７ａ，３７ｂの積層構造により、リフロー、温度サイクルに対して十分な信頼性を確保することができる。
（実施の形態３：実施例１１〜１５）
図８は、本実施の形態３に関わるパワー半導体装置の断面図を示す。
本実施の形態３に関わるパワー半導体装置４０は、パワー半導体素子４１ａ，４１ｂと、このパワー半導体素子４１ａ，４１ｂのそれぞれが接続されるフレーム４２と、外部端子となる端子４３と、パワー半導体素子４１ａ，４１ｂのそれぞれの電極と端子４３との間、パワー半導体素子４１ａ，４１ｂ間をワイヤボンディングするワイヤ４４と、端子４３の外部端子となる部分を露出して半導体装置を樹脂モールドするエポキシ系樹脂４５などから構成される。フレーム４２は、表面にＮｉめっき４６が施されている。
このパワー半導体装置４０において、特に、パワー半導体素子４１ａ，４１ｂとフレーム４２とのそれぞれの接続部４７ａ，４７ｂは、前記実施の形態１と同様に、パワー半導体素子４１ａ，４１ｂ側から、２６０℃以上の融点を有する金属間化合物層、Ｃｕ層、２６０℃以上の融点を有する金属層、Ｃｕ層、２６０℃以上の融点を有する金属間化合物層の積層構造から構成される。
本実施の形態３に関わるパワー半導体装置は、例えば、以下に示す製造プロセスにより製造される。
このパワー半導体装置４０は、複数のパワー半導体素子４１ａ，４１ｂを複合箔を介してフレーム４２上にダイボンディングする際に、Ｎｉめっき４６が施されたＣｕ系のフレーム４２のダイパッド上に、前述した図６と同様の接続部形成用の複合箔を載せ、さらに複合箔上に、パワー半導体素子４１ａ，４１ｂを載せた状態で接続する。このとき、パワー半導体素子４１ａ，４１ｂは、裏面電極がＴｉ／Ｎｉ／Ａｇのものを使用した。
次に、前記実施の形態１と同様に、Ｎ2雰囲気中、３００℃、６０分で加圧しながら加熱し、鉛フリーはんだ層とＣｕ層を反応させて金属間化合物を形成することにより、接続部４７ａ，４７ｂは２６０℃で完全に非溶融化される。
その後、パワー半導体素子４１ａ，４１ｂの表面に形成されている電極間あるいは電極と端子４３とを、ＡｕもしくはＡｌのワイヤ４４を用いてボンディングする。さらに、エポキシ系樹脂４５を用いて、パワー半導体素子４１ａ，４１ｂ、フレーム４２（裏面は除く）、端子４３（外部端子となる部分を除く）、ワイヤ４４、接続部４７ａ，４７ｂの部分を封止する。以上のプロセスにより、パワー半導体装置４０が製造される。
そして、作製したパワー半導体装置４０は、前記実施の形態１と同様に、吸湿した後、最高温度２６０℃のリフロー試験を行い、接続を保持できるかを確認した。その結果を図１０に示す。実施例１１〜１５の全てにおいて、フラッシュ、剥離、チップクラックは発生しなかった。さらに、リフロー試験後、−５５℃（３０分）／１５０℃（３０分）で５００サイクルの温度サイクル試験を行った。その結果を図１０に示す。実施例１１〜１５の全てにおいて、チップクラックは発生しなかった。また、接続断面を観察すると、Ｓｉ（パワー半導体素子４１ａ，４１ｂ）、金属間化合物内のいずれにもクラックは発生しなかった。
以上のことから、本実施の形態３に関わるパワー半導体装置４０によれば、Ｎｉめっき４６を施したフレーム４２を使用することにより、接続部４７ａ，４７ｂのボイドを大幅に低減することができ、更に、接続部４７ａ，４７ｂの積層構造により、リフロー、温度サイクルに対して十分な信頼性を確保することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置の製造技術に関し、特に、鉛フリーの金属間化合物層と応力緩衝層からなる接続部を有するパワー半導体装置等の半導体装置に適用して有効である。
本発明の実施の形態において、接続部のボイド生成機構を示す図であり、（ａ）は従来技術の例、（ｂ）は本実施の形態の例である。 本発明の実施の形態において、応力緩衝層として使用可能な各種材料のヤング率と降伏応力との関係を示す図である。 本発明の実施の形態１に関わるパワー半導体装置を示す断面図である。 本発明の実施の形態１において、複合箔の構成を示す断面図である。 本発明の実施の形態１において、パワー半導体素子と金属間化合物層との接続部の接続断面写真を示す図である。 本発明の実施の形態１において、Ｃｕむく系のフレーム（ａ：従来技術）とＮｉめっき・Ｃｕ系のフレーム（ｂ：本実施の形態）を用いて接続したときのボイド生成状況を示す図である。 本発明の実施の形態２に関わるパワー半導体装置を示す断面図である。 本発明の実施の形態３に関わるパワー半導体装置を示す断面図である。 本発明の実施の形態において、ＳｉとＣｕを各種の鉛フリーはんだを用いて各種条件で接続したときの接続部の全化合物化の実験結果を示す図である。 本発明の実施の形態において、各種のパワー半導体装置に各種の複合箔を用いて接続したときのリフロー試験および温度サイクル試験による不良発生状況を示す図である。 本発明の前提として検討した従来のパワー半導体装置を示す断面図である。 本発明の前提として検討した従来のパワー半導体装置において、再溶融したはんだによるフラッシュ発生の様子を示す断面図である。
符号の説明
１０，３０，４０，１１０…パワー半導体装置、１１，３１，４１ａ，４１ｂ，１１１…パワー半導体素子、１２，４２，１１２…フレーム、３２ａ…ドレインフレーム、３２ｂ…ソース・ゲートフレーム、１３，１１３…リード、４３…端子、１４，４４，１１４…ワイヤ、１５，３５，４５，１１５…エポキシ系樹脂、１６，３６ａ，３６ｂ，４６…Ｎｉめっき、１７，３７ａ，３７ｂ，４７ａ，４７ｂ…接続部、１７ａ，１７ｅ…金属間化合物層、１７ｂ，１７ｂ’，１７ｄ，１７ｄ’…Ｃｕ層、１７ｃ，１７ｃ’…金属層、１７ａ’，１７ｅ’…鉛フリーはんだ層、１１７…はんだ、１１８…ボイド。

Claims (10)

  1. 半導体素子と、前記半導体素子が接続されるフレームとを有し、
    前記フレームは、表面にＮｉめっきが施されたものであり、
    前記半導体素子と前記フレームとの接続部は、前記半導体素子側から、２６０℃以上の融点を有する第１の金属間化合物層、第１のＣｕ層、２６０℃以上の融点を有する金属層、第２のＣｕ層、２６０℃以上の融点を有する第２の金属間化合物層の積層構造からなることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１の金属間化合物層および前記第２の金属間化合物層は、２６０℃以下の融点を有する、Ｓｎ、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｉｎ、Ｉｎ−Ｓｎ系、Ｉｎ−Ａｇ系、Ｉｎ−Ｃｕ系の鉛フリーはんだの少なくとも１つと、前記第１のＣｕ層または前記第２のＣｕ層とが反応して形成されることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記金属層は、インバー合金、Ｃｕ−Ｍｏ合金、Ｔｉ、Ｍｏ、Ｗのいずれか１つからなることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記金属層は、Ａｌ、Ｍｇ、Ａｇ、Ｚｎ、Ｃｕのいずれか１つからなることを特徴とする半導体装置。
  5. 半導体素子と、前記半導体素子が接続されるフレームとを有し、前記フレームは、表面にＮｉめっきが施されたものである半導体装置の製造方法であって、
    前記半導体素子と前記フレームとを、２６０℃以上の融点を有する金属層の表裏面にＣｕ層、その上に２６０℃以下の融点を有する鉛フリーはんだ層を設けた複合箔を用いて接続し、さらに、加熱して前記Ｃｕ層と前記鉛フリーはんだ層とを反応させ、２６０℃以上の融点を有する金属間化合物を形成し、前記半導体素子と前記フレームとの接続部を２６０℃で非溶融化したことを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記鉛フリーはんだ層は、２６０℃以下の融点を有する、Ｓｎ、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｉｎ、Ｉｎ−Ｓｎ系、Ｉｎ−Ａｇ系、Ｉｎ−Ｃｕ系の鉛フリーはんだの少なくとも１つであることを特徴とする半導体装置の製造方法。
  7. 請求項５記載の半導体装置の製造方法において、
    前記金属層は、インバー合金、Ｃｕ−Ｍｏ合金、Ｔｉ、Ｍｏ、Ｗのいずれか１つからなることを特徴とする半導体装置の製造方法。
  8. 請求項５記載の半導体装置の製造方法において、
    前記金属層は、Ａｌ、Ｍｇ、Ａｇ、Ｚｎ、Ｃｕのいずれか１つからなることを特徴とする半導体装置の製造方法。
  9. 請求項５記載の半導体装置の製造方法において、
    前記金属間化合物の形成は、Ｎ2雰囲気で行うことを特徴とする半導体装置の製造方法。
  10. 請求項５記載の半導体装置の製造方法において、
    前記金属間化合物の形成は、Ｎ2＋Ｈ2雰囲気で行うことを特徴とする半導体装置の製造方法。
JP2005311047A 2005-10-26 2005-10-26 半導体装置および半導体装置の製造方法 Pending JP2007123395A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005311047A JP2007123395A (ja) 2005-10-26 2005-10-26 半導体装置および半導体装置の製造方法
US11/585,879 US7579677B2 (en) 2005-10-26 2006-10-25 Semiconductor device and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005311047A JP2007123395A (ja) 2005-10-26 2005-10-26 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007123395A true JP2007123395A (ja) 2007-05-17

Family

ID=37984240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005311047A Pending JP2007123395A (ja) 2005-10-26 2005-10-26 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7579677B2 (ja)
JP (1) JP2007123395A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007227A (ja) * 2012-06-22 2014-01-16 Murata Mfg Co Ltd 電子部品モジュールおよびその製造方法
US10002845B2 (en) 2014-10-17 2018-06-19 Fuji Electric Co., Ltd. Lead-free soldering method and soldered article

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080065153A (ko) * 2007-01-08 2008-07-11 페어차일드코리아반도체 주식회사 메탈 태브 다이 접착 패들（ｄａｐ）을 구비한 파워소자패키지 및 그 패키지 제조방법
JP5093235B2 (ja) * 2007-06-04 2012-12-12 株式会社村田製作所 電子部品装置およびその製造方法
US20110284948A1 (en) * 2007-07-31 2011-11-24 Rohm Co., Ltd. Semiconductor device and fabrication method for the same
US8664038B2 (en) * 2008-12-04 2014-03-04 Stats Chippac Ltd. Integrated circuit packaging system with stacked paddle and method of manufacture thereof
JP2011044624A (ja) * 2009-08-24 2011-03-03 Hitachi Ltd 半導体装置および車載用交流発電機
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
CN102623364A (zh) * 2012-03-01 2012-08-01 长电科技（滁州）有限公司 基岛披覆锡共晶工艺及其装片方法
TWI466253B (zh) * 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
JP6042577B1 (ja) * 2016-07-05 2016-12-14 有限会社 ナプラ 多層プリフォームシート
JP6872711B2 (ja) * 2016-09-27 2021-05-19 パナソニックＩｐマネジメント株式会社 半導体装置および製造方法
US10886251B2 (en) * 2017-04-21 2021-01-05 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-layered composite bonding materials and power electronics assemblies incorporating the same
US20190078212A1 (en) * 2017-09-11 2019-03-14 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding compositions and power electronics assemblies incorporating the same
US10381223B2 (en) * 2017-11-28 2019-08-13 Toyota Motor Engineering & Manufacturing North America, Inc. Multilayer composite bonding materials and power electronics assemblies incorporating the same
US10751840B2 (en) * 2018-01-30 2020-08-25 Toyota Motor Engineering & Manufacturing North America, Inc. Multilayer composite bonding materials and power electronics assemblies incorporating the same
DE102018116410A1 (de) * 2018-07-06 2020-01-09 Endress+Hauser SE+Co. KG Verfahren zur Herstellung einer hochtemperaturfesten bleifreien Lotverbindung und hochtemperaturfeste bleifreie Lotverbindung
US10861816B2 (en) * 2018-10-18 2020-12-08 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic assemblies having a mesh bond material and methods of forming thereof
IT201900003511A1 (it) * 2019-03-11 2020-09-11 St Microelectronics Srl Metodo per la fabbricazione di dispositivi integrati includenti una piastrina fissata ad un supporto di connessione
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection
JP7549276B2 (ja) * 2021-04-28 2024-09-11 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192341A (ja) * 1990-11-24 1992-07-10 Hitachi Ltd 半導体装置
JPH07122581A (ja) * 1993-10-26 1995-05-12 Hitachi Ltd 半田接合法及び装置
JPH08115928A (ja) * 1994-10-17 1996-05-07 Hitachi Ltd 半導体装置およびその製造方法
JP2001237252A (ja) * 2000-02-22 2001-08-31 Hitachi Ltd 半導体装置とそれを用いた電子装置
JP2005288458A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 接合体、半導体装置、接合方法、及び半導体装置の製造方法
JP2006272449A (ja) * 2005-03-30 2006-10-12 Hitachi Metals Ltd ロウ材シート

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728322B2 (ja) * 1991-09-05 1998-03-18 三菱電機株式会社 半導体装置
US6727587B2 (en) * 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
US7368326B2 (en) * 2004-01-12 2008-05-06 Agere Systems Inc. Methods and apparatus to reduce growth formations on plated conductive leads

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192341A (ja) * 1990-11-24 1992-07-10 Hitachi Ltd 半導体装置
JPH07122581A (ja) * 1993-10-26 1995-05-12 Hitachi Ltd 半田接合法及び装置
JPH08115928A (ja) * 1994-10-17 1996-05-07 Hitachi Ltd 半導体装置およびその製造方法
JP2001237252A (ja) * 2000-02-22 2001-08-31 Hitachi Ltd 半導体装置とそれを用いた電子装置
JP2005288458A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 接合体、半導体装置、接合方法、及び半導体装置の製造方法
JP2006272449A (ja) * 2005-03-30 2006-10-12 Hitachi Metals Ltd ロウ材シート

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007227A (ja) * 2012-06-22 2014-01-16 Murata Mfg Co Ltd 電子部品モジュールおよびその製造方法
US9113571B2 (en) 2012-06-22 2015-08-18 Murata Manufacturing Co., Ltd. Electronic component module and method for manufacturing the same
US10002845B2 (en) 2014-10-17 2018-06-19 Fuji Electric Co., Ltd. Lead-free soldering method and soldered article

Also Published As

Publication number Publication date
US20070089811A1 (en) 2007-04-26
US7579677B2 (en) 2009-08-25

Similar Documents

Publication Publication Date Title
JP4145287B2 (ja) 半導体装置および半導体装置の製造方法
JP2007123395A (ja) 半導体装置および半導体装置の製造方法
JP4262672B2 (ja) 半導体装置およびその製造方法
JP4343117B2 (ja) 半導体装置およびその製造方法
JP4390799B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP3736452B2 (ja) はんだ箔
CN1269612C (zh) 焊锡箔、半导体器件、电子器件、半导体组件及功率组件
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
JP2002307188A (ja) Ｚｎ−Ａｌ系はんだを用いた製品
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
JP5546067B2 (ja) 半導体接合構造体および半導体接合構造体の製造方法
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JP4344707B2 (ja) 半導体装置およびその製造方法
JP5152125B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
WO2013145471A1 (ja) パワーモジュールの製造方法、及びパワーモジュール
JP2005340268A (ja) トランジスタパッケージ
JP4703492B2 (ja) 鉛フリーはんだ材料
WO2011030517A1 (ja) 接続材料、半導体装置及びその製造方法
JP2008034514A (ja) 半導体装置
TW201308543A (zh) 接合構造體
JP5738523B2 (ja) 接続材料、接続方法及び半導体装置の製造方法
JP6069135B2 (ja) 電力用半導体装置及びその製造方法、並びに、そのための半田
JP2011056555A (ja) 接続材料、接続材料の製造方法、半導体装置
JP2007222939A (ja) ロウ材シートおよびその製造方法ならびに電子部品用パッケージ
JP2003243445A (ja) 金属接合部およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100907