[go: up one dir, main page]

JP2007102069A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2007102069A
JP2007102069A JP2005294626A JP2005294626A JP2007102069A JP 2007102069 A JP2007102069 A JP 2007102069A JP 2005294626 A JP2005294626 A JP 2005294626A JP 2005294626 A JP2005294626 A JP 2005294626A JP 2007102069 A JP2007102069 A JP 2007102069A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
liquid crystal
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005294626A
Other languages
Japanese (ja)
Inventor
Hajime Hokaku
肇 宝角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005294626A priority Critical patent/JP2007102069A/en
Publication of JP2007102069A publication Critical patent/JP2007102069A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device which has high transmissivity and a high product yield. <P>SOLUTION: The liquid crystal display device has: an array substrate 1 which has a substrate, a plurality of switching elements formed on the substrate, an interlayer insulating film 19 formed on those switching elements, and a plurality of pixel electrodes 27 formed on the interlayer insulating film; a counter substrate 2 arranged opposite the array substrate across a gap; and a liquid crystal layer 3 sandwiched between the array substrate and counter substrate. The interlayer insulating film 19 is formed to such a film thickness that the transmissivity of the array substrate 1 exceeds 97% by laminating a first interlayer insulating film 20 formed of SiN<SB>X</SB>to a 50 to 1,000 nm film thickness and a second interlayer insulating film 21 formed of SiO<SB>X</SB>to a 50 to 1,000 nm film thickness. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、液晶表示装置に関し、特に、透過型の液晶表示装置に関する。   The present invention relates to a liquid crystal display device, and more particularly to a transmissive liquid crystal display device.

近年、液晶表示装置は、軽量、薄型、低消費電力等の特徴を有しているため、PC(パーソナルコンピュータ)のモニタ、テレビ等様々な分野に応用されている。一般に、液晶表示装置は、TFT(薄膜トランジスタ)が形成されたアレイ基板と、アレイ基板に隙間を置いて対向配置された対向基板と、これら両基板間に狭持された液晶層と、アレイ基板または対向基板に設けられたカラーフィルタとを備えている。その他、液晶表示装置には、例えば、バッテリーが内蔵され、バックライトユニットが設けられている。   In recent years, liquid crystal display devices have features such as light weight, thinness, and low power consumption, and thus have been applied to various fields such as PC (personal computer) monitors and televisions. In general, a liquid crystal display device includes an array substrate on which TFTs (thin film transistors) are formed, a counter substrate disposed opposite to the array substrate with a gap, a liquid crystal layer sandwiched between the two substrates, an array substrate or And a color filter provided on the counter substrate. In addition, the liquid crystal display device includes, for example, a battery and a backlight unit.

液晶表示装置の透過率は、アレイ基板を形成する各種絶縁膜、カラーフィルタおよび画素電極と、対向基板を形成する対向電極とによってほぼ決定されている。例えば、トップゲート型のTFTの場合、ゲート絶縁膜およびゲート電極上の層間絶縁膜は窒化シリコン膜と酸化シリコン膜とが積層して形成されている(例えば、特許文献1参照)。層間絶縁膜はPEP(Photo Engraving Process)を用いて形成されるが、層間絶縁膜は2層構造のため、3層構造の場合に比べてPEPの回数を削減することができ、製造時間の短縮を計ることができる。
特開2003−338509号公報
The transmittance of the liquid crystal display device is substantially determined by the various insulating films, color filters, and pixel electrodes that form the array substrate, and the counter electrode that forms the counter substrate. For example, in the case of a top-gate TFT, the gate insulating film and the interlayer insulating film on the gate electrode are formed by laminating a silicon nitride film and a silicon oxide film (see, for example, Patent Document 1). The interlayer insulating film is formed using PEP (Photo Engraving Process). However, since the interlayer insulating film has a two-layer structure, the number of PEPs can be reduced compared to the case of a three-layer structure, and the manufacturing time can be shortened. Can be measured.
JP 2003-338509 A

しかしながら、上記したように単に2層構造で層間絶縁膜を形成した場合、液晶表示装置の透過率は低下してしまう。また、層間絶縁膜は製品信頼性の観点からも重要な役割を果たしている。
この発明は以上の点に鑑みなされたもので、その目的は、透過率が高く、製品歩留まりの高い液晶表示装置を提供することにある。
However, when the interlayer insulating film is simply formed with a two-layer structure as described above, the transmittance of the liquid crystal display device is lowered. In addition, the interlayer insulating film plays an important role from the viewpoint of product reliability.
The present invention has been made in view of the above points, and an object thereof is to provide a liquid crystal display device having high transmittance and high product yield.

上記課題を解決するため、本発明の態様に係る液晶表示装置は、
基板と、この基板上に形成された複数のスイッチング素子と、これらスイッチング素子上に成膜された層間絶縁膜と、この層間絶縁膜上に形成された複数の画素電極とを有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板および対向基板間に狭持された液晶層とを備え、
前記層間絶縁膜は、SiNの材料で膜厚50nmないし1000nmに成膜された第1層間絶縁膜と、SiOの材料で膜厚50nmないし1000nmに成膜された第2層間絶縁膜とが積層され、前記アレイ基板の透過率が97%を超える膜厚に形成されている。
In order to solve the above-described problem, a liquid crystal display device according to an aspect of the present invention includes:
An array substrate having a substrate, a plurality of switching elements formed on the substrate, an interlayer insulating film formed on the switching elements, and a plurality of pixel electrodes formed on the interlayer insulating film; ,
A counter substrate disposed opposite to the array substrate with a gap;
A liquid crystal layer sandwiched between the array substrate and the counter substrate,
The interlayer insulating film includes a first interlayer insulating film formed from SiN X to a thickness of 50 nm to 1000 nm, and a second interlayer insulating film formed from SiO X material to a thickness of 50 nm to 1000 nm. The array substrate is formed so that the transmittance of the array substrate exceeds 97%.

この発明によれば、透過率が高く、製品歩留まりの高い液晶表示装置を提供することができる。   According to the present invention, it is possible to provide a liquid crystal display device having a high transmittance and a high product yield.

以下、図面を参照しながらこの発明の実施の形態に係る液晶表示装置について詳細に説明する。
図1、図2および図3に示すように、液晶表示装置は、アレイ基板1と、対向基板2と、液晶層3と、カラーフィルタ4と、光学部としての第1偏光板5および第2偏光板6と、バックライトユニット7とを有している。
Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to the drawings.
As shown in FIGS. 1, 2, and 3, the liquid crystal display device includes an array substrate 1, a counter substrate 2, a liquid crystal layer 3, a color filter 4, a first polarizing plate 5 as an optical unit, and a second polarizing plate. A polarizing plate 6 and a backlight unit 7 are provided.

アレイ基板1は、透明な絶縁基板としてのガラス基板10を備えている。ガラス基板10上には、アンダーコート絶縁膜11が成膜されている。アンダーコート絶縁膜11は、第1アンダーコート絶縁膜12および第2アンダーコート絶縁膜13が積層して成膜されている。第1アンダーコート絶縁膜12および第2アンダーコート絶縁膜13はガラス基板10上に順に成膜されている。この実施の形態において、第1アンダーコート絶縁膜12はSiNの材料で膜厚20nmに成膜され、第2アンダーコート絶縁膜13はSiOの材料で膜厚100nmに成膜されている。 The array substrate 1 includes a glass substrate 10 as a transparent insulating substrate. An undercoat insulating film 11 is formed on the glass substrate 10. The undercoat insulating film 11 is formed by laminating a first undercoat insulating film 12 and a second undercoat insulating film 13. The first undercoat insulating film 12 and the second undercoat insulating film 13 are sequentially formed on the glass substrate 10. In this embodiment, the first undercoat insulating film 12 is formed with a SiN X material to a thickness of 20 nm, and the second undercoat insulating film 13 is formed with a SiO X material to a thickness of 100 nm.

アンダーコート絶縁膜11上に、複数のストライプ状の信号線22および複数のストライプ状の走査線23が互いに交差して格子状に形成されている。また、アンダーコート絶縁膜11上には、複数のストライプ状の補助容量線24が形成され、走査線23と平行に延びている。補助容量線24はそれぞれ補助容量素子30を形成している。隣合う2本の信号線22および隣合う2本の補助容量線24で囲まれた領域にそれぞれ画素部8が形成されている。なお、画素部8は、アレイ基板1および対向基板2間に設けられている。   On the undercoat insulating film 11, a plurality of stripe-shaped signal lines 22 and a plurality of stripe-shaped scanning lines 23 are formed in a lattice pattern so as to intersect each other. A plurality of stripe-shaped auxiliary capacitance lines 24 are formed on the undercoat insulating film 11 and extend in parallel with the scanning lines 23. Each auxiliary capacitance line 24 forms an auxiliary capacitance element 30. Pixel portions 8 are formed in regions surrounded by two adjacent signal lines 22 and two adjacent auxiliary capacitance lines 24, respectively. The pixel unit 8 is provided between the array substrate 1 and the counter substrate 2.

信号線22および走査線23の各交差部近傍には、スイッチング素子としてのTFT()14が設けられている。TFT14は、チャネル層として、例えば、アモルファスシリコン(a−Si)あるいはポリシリコン(p−Si)からなるチャネル層15、ゲート絶縁膜17および走査線23の一部を延出してなるゲート電極18を有している。この実施の形態において、チャネル層15はp−Siの材料で層厚49nmに形成され、ゲート絶縁膜17はSiOの材料で膜厚105nmに成膜されている。また、ゲート電極18および走査線23は、例えば、MoWの材料で厚さ250nmに形成されている。 A TFT () 14 as a switching element is provided in the vicinity of each intersection of the signal line 22 and the scanning line 23. The TFT 14 includes, as a channel layer, for example, a channel layer 15 made of amorphous silicon (a-Si) or polysilicon (p-Si), a gate insulating film 17, and a gate electrode 18 extending from a part of the scanning line 23. Have. In this embodiment, the channel layer 15 is made of p-Si material to a thickness of 49 nm, and the gate insulating film 17 is made of SiO x material to a thickness of 105 nm. Further, the gate electrode 18 and the scanning line 23 are formed with a thickness of 250 nm, for example, from a material of MoW.

詳細に述べると、アンダーコート絶縁膜11上には、チャネル層15および補助容量電極16が形成され、これらチャネル層および補助容量電極を含むアンダーコート絶縁膜上にはゲート絶縁膜17が成膜されている。ゲート絶縁膜17上に、走査線23、ゲート電極18および補助容量線24が配設されている。補助容量電極16および補助容量線24は、ゲート絶縁膜17を介して対向配置されている。走査線23、ゲート電極18および補助容量線24を含むゲート絶縁膜17上には層間絶縁膜19が成膜されている。   More specifically, a channel layer 15 and an auxiliary capacitance electrode 16 are formed on the undercoat insulating film 11, and a gate insulating film 17 is formed on the undercoat insulating film including the channel layer and the auxiliary capacitance electrode. ing. On the gate insulating film 17, the scanning line 23, the gate electrode 18, and the auxiliary capacitance line 24 are disposed. The auxiliary capacitance electrode 16 and the auxiliary capacitance line 24 are arranged to face each other with the gate insulating film 17 interposed therebetween. An interlayer insulating film 19 is formed on the gate insulating film 17 including the scanning line 23, the gate electrode 18, and the auxiliary capacitance line 24.

層間絶縁膜19は、パシベーション膜の機能を有する第1層間絶縁膜20および第2層間絶縁膜21が積層して成膜されている。第1層間絶縁膜20および第2層間絶縁膜21はゲート絶縁膜17上に順に成膜されている。この実施の形態において、第1層間絶縁膜20はSiNの材料で膜厚275nmに成膜され、第2層間絶縁膜21はSiOの材料で膜厚170nmに成膜されている。 The interlayer insulating film 19 is formed by laminating a first interlayer insulating film 20 and a second interlayer insulating film 21 that function as a passivation film. The first interlayer insulating film 20 and the second interlayer insulating film 21 are sequentially formed on the gate insulating film 17. In this embodiment, the first interlayer insulating film 20 is formed with a film thickness of 275 nm using a SiN X material, and the second interlayer insulating film 21 is formed with a film thickness of 170 nm using a SiO X material.

層間絶縁膜19上には、MAM等の導電材料により信号線22およびコンタクト配線25が形成されている。ここで、MAMはMo(モリブデン)/Al・Nd(アルミニウム−ネオジウム系合金)/Mo(モリブデン)の略称で3層構造の金属膜である。信号線22は、ゲート絶縁膜17および層間絶縁膜19に形成されたコンタクトホールを介してチャネル層15のソース領域RSに接続されている。コンタクト配線25は、ゲート絶縁膜17および層間絶縁膜19に形成されたコンタクトホールを介してチャネル層15のドレイン領域RDに接続されている。また、コンタクト配線25は、ゲート絶縁膜17および層間絶縁膜19に形成された他のコンタクトホールを介して補助容量電極16に接続されている。ここで、補助容量線24は、補助容量電極16とコンタクト配線25との接続部を除いて形成されている。   On the interlayer insulating film 19, a signal line 22 and a contact wiring 25 are formed of a conductive material such as MAM. Here, MAM is an abbreviation of Mo (molybdenum) /Al.Nd (aluminum-neodymium alloy) / Mo (molybdenum) and is a metal film having a three-layer structure. The signal line 22 is connected to the source region RS of the channel layer 15 through a contact hole formed in the gate insulating film 17 and the interlayer insulating film 19. The contact wiring 25 is connected to the drain region RD of the channel layer 15 through a contact hole formed in the gate insulating film 17 and the interlayer insulating film 19. The contact wiring 25 is connected to the auxiliary capacitance electrode 16 through another contact hole formed in the gate insulating film 17 and the interlayer insulating film 19. Here, the auxiliary capacitance line 24 is formed except for the connection portion between the auxiliary capacitance electrode 16 and the contact wiring 25.

TFT14、信号線22、コンタクト配線25および層間絶縁膜19上には、赤色の着色層4R、緑色の着色層4G、青色の着色層4Bが互いに隣接し、交互に並んで配設されている。着色層4R、4G、4Bの周縁部は信号線22に重なっている。着色層4R、4G、4Bは、カラーフィルタ4を形成している。層間絶縁膜19上には、カラーフィルタ4周縁部沿った図示しない額縁部が形成されている。この額縁部はカラーフィルタ4周縁部から漏れる光の遮光に寄与している。   On the TFT 14, the signal line 22, the contact wiring 25, and the interlayer insulating film 19, a red colored layer 4R, a green colored layer 4G, and a blue colored layer 4B are adjacent to each other and arranged alternately. The peripheral portions of the colored layers 4R, 4G, and 4B overlap the signal line 22. The colored layers 4R, 4G, and 4B form the color filter 4. On the interlayer insulating film 19, a frame portion (not shown) is formed along the peripheral edge portion of the color filter 4. The frame portion contributes to shielding light leaking from the peripheral edge of the color filter 4.

着色層4R、4G、4B上には、ITO(インジウム・ティン・オキサイド)等の透明な導電材料により複数の画素電極27がマトリクス状に設けられている。ここで、画素部8は、TFT14、補助容量素子30、画素電極27等で形成されている。   On the colored layers 4R, 4G, and 4B, a plurality of pixel electrodes 27 are provided in a matrix by a transparent conductive material such as ITO (indium tin oxide). Here, the pixel portion 8 is formed by the TFT 14, the auxiliary capacitance element 30, the pixel electrode 27, and the like.

画素電極27は、着色層に形成されたコンタクトホールを介してコンタクト配線25に接続されている。画素電極27の周縁部は、信号線22および補助容量線24に重なっている。このため、信号線22および補助容量線24は、ブラックマトリクスとしての遮光機能を有している。   The pixel electrode 27 is connected to the contact wiring 25 through a contact hole formed in the colored layer. The peripheral edge of the pixel electrode 27 overlaps the signal line 22 and the auxiliary capacitance line 24. For this reason, the signal line 22 and the auxiliary capacitance line 24 have a light shielding function as a black matrix.

画素電極27上には複数本の柱状スペーサ28が形成されている。なお、柱状スペーサ28はアレイ基板1に限らず、対向基板2に形成されても良い。カラーフィルタ4および画素電極27上には、配向膜29が成膜されている。   A plurality of columnar spacers 28 are formed on the pixel electrode 27. The columnar spacers 28 are not limited to the array substrate 1 and may be formed on the counter substrate 2. An alignment film 29 is formed on the color filter 4 and the pixel electrode 27.

対向基板2は、透明な絶縁基板としてガラス基板40を備えている。このガラス基板40上には、ITO等の透明な導電材料により共通電極41が形成されている。共通電極41上には配向膜42が成膜されている。   The counter substrate 2 includes a glass substrate 40 as a transparent insulating substrate. On the glass substrate 40, a common electrode 41 is formed of a transparent conductive material such as ITO. An alignment film 42 is formed on the common electrode 41.

アレイ基板1および対向基板2は、両基板の周縁部に配置された、例えば熱硬化型のシール材51により互いに接合され、複数本の柱状スペーサ28により所定の隙間を保持して対向配置されている。アレイ基板1、対向基板2およびシール材51で囲まれた領域には、液晶層3が形成されている。シール材51の一部には液晶注入口52が設けられ、この液晶注入口は封止材53で封止されている。   The array substrate 1 and the counter substrate 2 are bonded to each other by, for example, a thermosetting sealing material 51 disposed at the peripheral edge of both substrates, and are arranged to face each other while holding a predetermined gap by a plurality of columnar spacers 28. Yes. A liquid crystal layer 3 is formed in a region surrounded by the array substrate 1, the counter substrate 2, and the sealing material 51. A liquid crystal injection port 52 is provided in a part of the sealing material 51, and the liquid crystal injection port is sealed with a sealing material 53.

アレイ基板1の外面には第1偏光板5が配置されている。対向基板2の外面には第2偏光板6が配置されている。液晶表示装置には、バックライトユニット7および図示しないベゼル等も設けられている。バックライトユニット7は、導光板7aと、この導光板の一側縁に対向配置された図示しない光源および反射板とを有している。導光板7aは、第1偏光板5に対向配置されている。   A first polarizing plate 5 is disposed on the outer surface of the array substrate 1. A second polarizing plate 6 is disposed on the outer surface of the counter substrate 2. The liquid crystal display device is also provided with a backlight unit 7 and a bezel (not shown). The backlight unit 7 includes a light guide plate 7a, and a light source and a reflection plate (not shown) disposed to face one side edge of the light guide plate. The light guide plate 7 a is disposed opposite to the first polarizing plate 5.

次に、上記した液晶表示装置の詳しい構成を製造方法と併せて説明する。
まず、ガラス基板10を用意する。用意したガラス基板10上には、CVD(Chemical Vapor Deposition)法により、SiNからなる膜厚20nmの第1アンダーコート絶縁膜12、SiOからなる膜厚100nmの第2アンダーコート絶縁膜13およびa−Siからなる膜厚49nmの半導体膜を順に成膜する。成膜された半導体膜は、エキシマレーザアニール(ELA)により多結晶化され、さらに、PEP(Photo Engraving Process)によりパターニングされる。これによりp−Siからなるチャネル層15および補助容量電極16が形成される。
Next, a detailed configuration of the above-described liquid crystal display device will be described together with a manufacturing method.
First, the glass substrate 10 is prepared. On the prepared glass substrate 10, by CVD (Chemical Vapor Deposition) method, a first undercoat insulating film 12 made of SiN X having a thickness of 20 nm, a second undercoat insulating film 13 made of SiO X having a thickness of 100 nm, and A 49 nm-thickness semiconductor film made of a-Si is sequentially formed. The formed semiconductor film is polycrystallized by excimer laser annealing (ELA) and further patterned by PEP (Photo Engraving Process). As a result, the channel layer 15 and the auxiliary capacitance electrode 16 made of p-Si are formed.

続いて、アンダーコート絶縁膜11、チャネル層15および補助容量電極16上に、TEOS(Tetra Ethyl Ortho Silicate)を原料としたプラズマCVD法によりSiOからなる膜厚135nmのゲート絶縁膜17が成膜される。なお、ゲート絶縁膜は膜厚80nmから195nm程度に成膜すれば良い。 Subsequently, undercoat insulating film 11, on the channel layer 15 and the storage capacitor electrode 16, TEOS (Tetra Ethyl Ortho Silicate ) consisting SiO X by the plasma CVD method using a raw material the thickness 135nm of the gate insulating film 17 is deposited Is done. Note that the gate insulating film may be formed to a thickness of about 80 nm to 195 nm.

ゲート絶縁膜17を成膜した後、ゲート絶縁膜上にMoWからなる導電膜を成膜し、さらにPEPによりパターニングして、MoWからなる厚さ250nmのゲート電極18、走査線23および補助容量線24を形成する。この際、ゲート絶縁膜17も多少削られ、ゲート絶縁膜(残膜)の膜厚は105nmとなる。次いで、ゲート電極18をマスクとしたイオンドーピング法によりチャネル層15に不純物を注入し、チャネル層にソース領域RSおよびドレイン領域RDを形成する。   After the gate insulating film 17 is formed, a conductive film made of MoW is formed on the gate insulating film, and further patterned by PEP to form a gate electrode 18 made of MoW having a thickness of 250 nm, the scanning line 23, and the auxiliary capacitance line. 24 is formed. At this time, the gate insulating film 17 is also slightly cut, and the thickness of the gate insulating film (residual film) becomes 105 nm. Next, an impurity is implanted into the channel layer 15 by ion doping using the gate electrode 18 as a mask to form the source region RS and the drain region RD in the channel layer.

続いて、ゲート絶縁膜17、ゲート電極18、走査線23および補助容量線24上に、CVD法によりSiNからなる膜厚275nmの第1層間絶縁膜20を成膜する。その後、第1層間絶縁膜20上に、CVD法によりSiOからなる膜厚170nmの第2層間絶縁膜21を成膜する。これにより、層間絶縁膜19が成膜される。 Subsequently, a 275 nm-thick first interlayer insulating film 20 made of SiN X is formed on the gate insulating film 17, the gate electrode 18, the scanning line 23, and the auxiliary capacitance line 24 by a CVD method. Then, on the first interlayer insulating film 20, forming the second interlayer insulating film 21 of thickness 170nm made of SiO X by a CVD method. Thereby, an interlayer insulating film 19 is formed.

次いで、成膜およびPEPを繰り返す等、通常の製造工程によりゲート絶縁膜17および層間絶縁膜19の複数個所をエッチングし、チャネル層15のソース領域RSおよびドレイン領域RD並びに補助容量電極16上にそれぞれコンタクトホールを形成する。コンタクトホールを形成した後、MAMからなる信号線22およびコンタクト配線25を形成する。   Next, a plurality of portions of the gate insulating film 17 and the interlayer insulating film 19 are etched by a normal manufacturing process, such as repeating film formation and PEP, and are respectively formed on the source region RS and drain region RD of the channel layer 15 and the auxiliary capacitance electrode 16. A contact hole is formed. After the contact hole is formed, the signal line 22 and the contact wiring 25 made of MAM are formed.

続いて、着色レジスト(赤色レジスト、緑色レジスト、青色レジスト)の塗布およびフォトエッチングを繰り返す等、通常の製造工程により、層間絶縁膜19、信号線22およびコンタクト配線25上に着色層4R、4G、4Bを、それぞれ隣接して順に形成するとともに、各着色層にコンタクトホールを形成する。これにより、カラーフィルタ4が形成される。   Subsequently, the colored layers 4R, 4G, and the like are formed on the interlayer insulating film 19, the signal line 22, and the contact wiring 25 by a normal manufacturing process such as application of a colored resist (red resist, green resist, blue resist) and repeated photoetching. 4B are formed adjacent to each other in order, and a contact hole is formed in each colored layer. Thereby, the color filter 4 is formed.

その後、着色層4R、4G、4Bに形成されたコンタクトホールを含みカラーフィルタ4上に、例えばITOをスパッタリング法により堆積する。次いで、所定のマスクを用い、堆積されたITO膜をPEPによりパターン化する。これにより、着色層4R、4G、4B上に複数の画素電極27が形成される。続いて、画素電極27上に複数本の柱状スペーサ28を形成した後、ガラス基板10全面に配向膜29を形成する。これにより、アレイ基板1が完成する。   After that, for example, ITO is deposited on the color filter 4 including the contact holes formed in the colored layers 4R, 4G, and 4B by a sputtering method. Next, the deposited ITO film is patterned by PEP using a predetermined mask. Thereby, a plurality of pixel electrodes 27 are formed on the colored layers 4R, 4G, and 4B. Subsequently, after forming a plurality of columnar spacers 28 on the pixel electrode 27, an alignment film 29 is formed on the entire surface of the glass substrate 10. Thereby, the array substrate 1 is completed.

一方、対向基板2において、まず、ガラス基板40を用意する。用意したガラス基板40上に、ITOを成膜し、共通電極41を形成する。続いて、共通電極41を含み、ガラス基板40全面に配向膜42を形成する。これにより、対向基板2が完成する。   On the other hand, in the counter substrate 2, first, a glass substrate 40 is prepared. An ITO film is formed on the prepared glass substrate 40 to form a common electrode 41. Subsequently, an alignment film 42 is formed on the entire surface of the glass substrate 40 including the common electrode 41. Thereby, the counter substrate 2 is completed.

次いで、対向基板2の配向膜42の周縁に沿ってシール材51を形成する。続いて、アレイ基板1および対向基板2を複数本の柱状スペーサ28により所定の隙間を保持して対向配置し、アレイ基板および対向基板の周縁部同士をシール材51により貼り合せる。その後、シール材51の一部に形成された液晶注入口52から液晶を注入する。次いで、液晶注入口52を封止材53により封止する。これにより、アレイ基板1および対向基板2間に液晶が封入され、液晶層3が形成される。   Next, a sealing material 51 is formed along the periphery of the alignment film 42 of the counter substrate 2. Subsequently, the array substrate 1 and the counter substrate 2 are arranged opposite to each other while holding a predetermined gap by a plurality of columnar spacers 28, and the peripheral portions of the array substrate and the counter substrate are bonded to each other by a seal material 51. Thereafter, liquid crystal is injected from a liquid crystal injection port 52 formed in a part of the sealing material 51. Next, the liquid crystal injection port 52 is sealed with a sealing material 53. As a result, the liquid crystal is sealed between the array substrate 1 and the counter substrate 2 to form the liquid crystal layer 3.

次いで、アレイ基板1の外面に第1偏光板5を配置し、対向基板2の外面に第2偏光板6を配置し、さらに、バックライトユニット7および図示しないベゼル等を取り付けてモジュールに組み立てる。これにより液晶表示装置が完成する。   Next, the first polarizing plate 5 is disposed on the outer surface of the array substrate 1, the second polarizing plate 6 is disposed on the outer surface of the counter substrate 2, and a backlight unit 7 and a bezel (not shown) are attached to assemble the module. Thereby, a liquid crystal display device is completed.

ここで、本願発明者は上記アレイ基板1の透過率を調査した。その際、図4に示すように、上述した実施の形態とは異なり、着色層4R、4G、4B、画素電極27および配向膜29を設けずにアレイ基板1を形成した。また、上述した実施の形態と同様パシベーション膜を設けずに、第1層間絶縁膜20および第2層間絶縁膜21の2層からなる層間絶縁膜19でアレイ基板1を形成した。第1層間絶縁膜20および第2層間絶縁膜21の膜厚は、それぞれ50nmないし1000nmの範囲で変化させた。   Here, the inventor of the present application investigated the transmittance of the array substrate 1. At that time, as shown in FIG. 4, unlike the above-described embodiment, the array substrate 1 was formed without providing the colored layers 4R, 4G, and 4B, the pixel electrode 27, and the alignment film 29. Further, the array substrate 1 was formed with the interlayer insulating film 19 composed of two layers of the first interlayer insulating film 20 and the second interlayer insulating film 21 without providing the passivation film as in the above-described embodiment. The film thicknesses of the first interlayer insulating film 20 and the second interlayer insulating film 21 were changed in the range of 50 nm to 1000 nm, respectively.

図5、図6および図7に示すように、第1層間絶縁膜20および第2層間絶縁膜21の膜厚を変化させた場合のアレイ基板1の透過率が判る。透過率は97%以上であれば高いと判断できる。透過率がほぼ97%以上となる第1層間絶縁膜20および第2層間絶縁膜21の範囲としては、次の(1)ないし(8)が挙げられる。   As shown in FIGS. 5, 6, and 7, the transmittance of the array substrate 1 when the film thicknesses of the first interlayer insulating film 20 and the second interlayer insulating film 21 are changed is known. If the transmittance is 97% or more, it can be determined that the transmittance is high. Examples of the range of the first interlayer insulating film 20 and the second interlayer insulating film 21 whose transmittance is approximately 97% or more include the following (1) to (8).

(1)第1層間絶縁膜:125nmないし175nm
第2層間絶縁膜:50nmないし1000nm
(2)第1層間絶縁膜:250nmないし300nm
第2層間絶縁膜:50nmないし1000nm
(3)第1層間絶縁膜:400nmないし450nm
第2層間絶縁膜:500nmないし1000nm
(4)第1層間絶縁膜:550nmないし600nm
第2層間絶縁膜:500nmないし1000nm
(5)第1層間絶縁膜:50nmないし1000nm
第2層間絶縁膜:150nmないし200nm
(6)第1層間絶縁膜:50nmないし1000nm
第2層間絶縁膜:350nmないし400nm
(7)第1層間絶縁膜:100nmないし1000nm
第2層間絶縁膜:500nmないし600nm
(8)第1層間絶縁膜:100nmないし1000nm
第2層間絶縁膜:700nmないし750nm
特に、図5に示すP1ないしP10の10個所は特に透過率に優れている。上述した実施の形態の液晶表示装置は、第1層間絶縁膜20の膜厚が275nm、かつ、第2層間絶縁膜21の膜厚が170nm(P7の個所)であるため、透過率に優れた構成となっている。
(1) First interlayer insulating film: 125 nm to 175 nm
Second interlayer insulating film: 50 nm to 1000 nm
(2) First interlayer insulating film: 250 nm to 300 nm
Second interlayer insulating film: 50 nm to 1000 nm
(3) First interlayer insulating film: 400 nm to 450 nm
Second interlayer insulating film: 500 nm to 1000 nm
(4) First interlayer insulating film: 550 nm to 600 nm
Second interlayer insulating film: 500 nm to 1000 nm
(5) First interlayer insulating film: 50 nm to 1000 nm
Second interlayer insulating film: 150 nm to 200 nm
(6) First interlayer insulating film: 50 nm to 1000 nm
Second interlayer insulating film: 350 nm to 400 nm
(7) First interlayer insulating film: 100 nm to 1000 nm
Second interlayer insulating film: 500 nm to 600 nm
(8) First interlayer insulating film: 100 nm to 1000 nm
Second interlayer insulating film: 700 nm to 750 nm
In particular, 10 points P1 to P10 shown in FIG. 5 are particularly excellent in transmittance. The liquid crystal display device of the above-described embodiment has excellent transmittance because the film thickness of the first interlayer insulating film 20 is 275 nm and the film thickness of the second interlayer insulating film 21 is 170 nm (P7). It has a configuration.

次に、上述した実施の形態の液晶表示装置の透過率が高い理由についてさらに説明する。図8に示すように、液晶表示装置は、低屈折率層(第2アンダーコート絶縁膜13、ゲート絶縁膜17等)の中に高屈折率層(第1アンダーコート絶縁膜12、第1層間絶縁膜20)が挟まれているため、界面反射が発生することになる。   Next, the reason why the transmittance of the liquid crystal display device of the above-described embodiment is high will be further described. As shown in FIG. 8, the liquid crystal display device includes a high refractive index layer (first undercoat insulating film 12, first interlayer) in a low refractive index layer (second undercoat insulating film 13, gate insulating film 17, etc.). Since the insulating film 20) is sandwiched, interface reflection occurs.

ここで、高屈折率層として第1アンダーコート絶縁膜12を例に挙げ、界面反射を図9に示すように、第1アンダーコート絶縁膜の屈折率をn、その膜厚をdとして説明する。すると、第1アンダーコート絶縁膜を透過してこの第1アンダーコート絶縁膜から出射される透過光L1と、界面反射にて第1アンダーコート絶縁膜から出射される透過光L2との光路差は2ndとなる。透過光L1および透過光L2の波長をλとすると、透過光L1および透過光L2の位相差は、(2π/λ)×2ndとなる。膜厚dが小さくなると透過光L1および透過光L2の位相差が0に近づくため、透過光L1および透過光L2は干渉し、互いに強め合うことになる。   Here, the first undercoat insulating film 12 is taken as an example of the high refractive index layer, and the interface reflection is described by assuming that the refractive index of the first undercoat insulating film is n and the film thickness thereof is d as shown in FIG. . Then, the optical path difference between the transmitted light L1 transmitted through the first undercoat insulating film and emitted from the first undercoat insulating film and the transmitted light L2 emitted from the first undercoat insulating film due to interface reflection is 2nd. When the wavelengths of the transmitted light L1 and the transmitted light L2 are λ, the phase difference between the transmitted light L1 and the transmitted light L2 is (2π / λ) × 2nd. When the film thickness d decreases, the phase difference between the transmitted light L1 and the transmitted light L2 approaches 0, so that the transmitted light L1 and the transmitted light L2 interfere with each other and strengthen each other.

この実施の形態において、第1アンダーコート絶縁膜12の膜厚は20nm、第1層間絶縁膜20の膜厚は275nmであり、高屈折率層の膜厚は小さい。上記したことから、液晶表示装置は低屈折率層の中に高屈折率層が挟まれて形成されているものの高屈折率層の膜厚は小さいため、透過率を高くすることができる。   In this embodiment, the film thickness of the first undercoat insulating film 12 is 20 nm, the film thickness of the first interlayer insulating film 20 is 275 nm, and the film thickness of the high refractive index layer is small. As described above, although the liquid crystal display device is formed by sandwiching the high refractive index layer in the low refractive index layer, the film thickness of the high refractive index layer is small, so that the transmittance can be increased.

ここで、本願発明者は上述した液晶表示装置の透過率をさらに調査した。その際、図10に示すように、上述した実施の形態とは異なり、第2アンダーコート絶縁膜13の膜厚を500nmとし、層間絶縁膜19をSiOの材料で膜厚350nmに形成した。層間絶縁膜19上には、SiNの材料で膜厚450nmのパシべーション膜を形成した。画素電極27の厚さ(膜厚)は50nmとした。従来の第1アンダーコート絶縁膜11の膜厚は50nmであるが、調査の際、第1アンダーコート絶縁膜の膜厚は0nmないし50nmの範囲で変化させた。 Here, the inventor of the present application further investigated the transmittance of the liquid crystal display device described above. At this time, as shown in FIG. 10, unlike the above-described embodiment, the film thickness of the second undercoat insulating film 13 was set to 500 nm, and the interlayer insulating film 19 was formed to a film thickness of 350 nm from a SiO x material. On the interlayer insulating film 19, a passivation film having a thickness of 450 nm was formed using a SiN X material. The thickness (film thickness) of the pixel electrode 27 was 50 nm. The film thickness of the conventional first undercoat insulating film 11 is 50 nm, but during the investigation, the film thickness of the first undercoat insulating film was changed in the range of 0 nm to 50 nm.

図11に示すように、第1アンダーコート絶縁膜11の膜厚を変化させた場合の液晶表示装置の透過率が判り、膜厚が薄い程透過率が高くなることが判る。また、第1アンダーコート絶縁膜11の膜厚を20nmとして形成した液晶表示装置の透過率は、50nmとして形成した場合に比べて平均で3.2%高いことが判った。   As shown in FIG. 11, the transmittance of the liquid crystal display device when the film thickness of the first undercoat insulating film 11 is changed can be seen, and it can be seen that the thinner the film thickness, the higher the transmittance. Further, it was found that the transmittance of the liquid crystal display device formed with the first undercoat insulating film 11 having a film thickness of 20 nm was 3.2% higher on average than when formed with a film thickness of 50 nm.

上記のように構成された液晶表示装置によれば、層間絶縁膜19はSiNの材料で膜厚275nmに成膜された第1層間絶縁膜20と、SiOの材料で膜厚170nmに成膜された第2層間絶縁膜21との2層が積層して形成されている。これにより、アレイ基板1の透過率は97%を超えるため、透過率の高いアレイ基板を得ることができる。また、高屈折率層である第1アンダーコート絶縁膜12は、SiNの材料で膜厚20nmと薄く成膜されているため、透過率を高くすることができる。なお、第1アンダーコート絶縁膜12は、膜厚が50nm未満であれば透過率を高くすることができるが、膜厚が30以下であればより透過率を高くすることができる。上記したことから、透過率の高い液晶表示装置を得ることができる。 According to the liquid crystal display device configured as described above, the interlayer insulating film 19 is formed of the first interlayer insulating film 20 formed of a SiN X material to a thickness of 275 nm and the SiO X material of a thickness of 170 nm. Two layers with the formed second interlayer insulating film 21 are laminated. Thereby, since the transmittance of the array substrate 1 exceeds 97%, an array substrate having a high transmittance can be obtained. Further, since the first undercoat insulating film 12 which is a high refractive index layer is formed as thin as 20 nm with a SiN X material, the transmittance can be increased. The first undercoat insulating film 12 can increase the transmittance if the film thickness is less than 50 nm, but can increase the transmittance if the film thickness is 30 or less. As described above, a liquid crystal display device with high transmittance can be obtained.

第1アンダーコート絶縁膜12は、上記したように膜厚が20nmであり、ガラス基板10からTFT14(ゲート電極18、ゲート絶縁膜17)への不純物の拡散を防止することができるため、TFTへ与える悪影響を防止することができる。なお、第1アンダーコート絶縁膜12は、膜厚が10nm以上であればTFTへ与えるガラス基板10からの悪影響を抑制することができる。これにより、製品歩留まりが高く、製品信頼性に優れた液晶表示装置を得ることができる。   The first undercoat insulating film 12 has a thickness of 20 nm as described above, and can prevent diffusion of impurities from the glass substrate 10 to the TFT 14 (gate electrode 18 and gate insulating film 17). It is possible to prevent adverse effects. In addition, if the film thickness is 10 nm or more, the 1st undercoat insulating film 12 can suppress the bad influence from the glass substrate 10 given to TFT. Thereby, a liquid crystal display device having a high product yield and excellent product reliability can be obtained.

上記したことから、第1アンダーコート絶縁膜12の膜厚が10nmないし30nmであれば、透過率が高く、製品歩留まりの高い液晶表示装置を得ることができる。より好ましくは、第1アンダーコート絶縁膜12の膜厚は20nmないし30nmであれば良く、これにより、TFTへ与えるガラス基板10からの悪影響を防止することができる。   From the above, if the thickness of the first undercoat insulating film 12 is 10 nm to 30 nm, a liquid crystal display device with high transmittance and high product yield can be obtained. More preferably, the film thickness of the first undercoat insulating film 12 may be 20 nm to 30 nm, thereby preventing adverse effects from the glass substrate 10 on the TFT.

層間絶縁膜19の膜厚は445nmであり、ゲート電極18の厚さは250nmであるため、層間絶縁膜の膜厚はゲート電極厚さの2倍以上である。これにより、層間絶縁膜19、特に、第1層間絶縁膜20はガラス基板40からTFT14への不純物の拡散を防止することができるため、TFTへ与える悪影響を防止することができる。第1層間絶縁膜20および第2層間絶縁膜21は、膜厚がそれぞれ50nm以上であれば、TFTへ与えるガラス基板40からの悪影響を防止することができる。これにより、製品歩留まりが高く、製品信頼性に優れた液晶表示装置を得ることができる。   Since the thickness of the interlayer insulating film 19 is 445 nm and the thickness of the gate electrode 18 is 250 nm, the thickness of the interlayer insulating film is more than twice the thickness of the gate electrode. Thereby, since the interlayer insulating film 19, particularly the first interlayer insulating film 20, can prevent the diffusion of impurities from the glass substrate 40 to the TFT 14, adverse effects on the TFT can be prevented. The first interlayer insulating film 20 and the second interlayer insulating film 21 can prevent adverse effects from the glass substrate 40 on the TFT if the film thickness is 50 nm or more, respectively. Thereby, a liquid crystal display device having a high product yield and excellent product reliability can be obtained.

また、第1層間絶縁膜20および第2層間絶縁膜21は、膜厚がそれぞれ1000nm以下であれば、短い処理時間で成膜可能である。すなわち、第1層間絶縁膜20および第2層間絶縁膜21はCVD装置を用いて成膜されるため、これらの膜厚が1000nmを超えると処理時間が長くなり、製造ライン全体の処理能力を低下させることになる。   The first interlayer insulating film 20 and the second interlayer insulating film 21 can be formed in a short processing time as long as the film thickness is 1000 nm or less. That is, since the first interlayer insulating film 20 and the second interlayer insulating film 21 are formed using a CVD apparatus, if these film thicknesses exceed 1000 nm, the processing time becomes long, and the processing capacity of the entire production line is reduced. I will let you.

上記したことから、第1層間絶縁膜20および第2層間絶縁膜21は、膜厚がそれぞれ50nmないし1000nmであれば、短い処理時間で製品歩留まりの高い液晶表示装置を得ることができる。   From the above, if the first interlayer insulating film 20 and the second interlayer insulating film 21 have a film thickness of 50 nm to 1000 nm, a liquid crystal display device with a high product yield can be obtained in a short processing time.

ゲート電極18の厚さは、上記したように250nmであるため、図1に示すように、ゲート電極をゲート絶縁膜17上にテーパ状に形成することができる。ここで、ゲート電極18の厚さが100nmないし500nmであればそのゲート電極をテーパ状に形成することができる。これにより、ゲート電極18上に層間絶縁膜19を良好に成膜することができる。なお、ゲート電極18の厚さが100nm未満の場合、ゲート電極はゲート絶縁膜17上に逆テーパ状(体積が次第に増加している状態)に形成されてしまう。この場合、層間絶縁膜19を良好に成膜することは困難であり、製品歩留まりを低下させることになる。   Since the thickness of the gate electrode 18 is 250 nm as described above, the gate electrode can be formed in a tapered shape on the gate insulating film 17 as shown in FIG. Here, if the thickness of the gate electrode 18 is 100 nm to 500 nm, the gate electrode can be formed in a tapered shape. Thereby, the interlayer insulating film 19 can be satisfactorily formed on the gate electrode 18. When the thickness of the gate electrode 18 is less than 100 nm, the gate electrode is formed in an inversely tapered shape (a state in which the volume is gradually increasing) on the gate insulating film 17. In this case, it is difficult to form the interlayer insulating film 19 satisfactorily, and the product yield is reduced.

次に、本発明の他の実施の形態に係る液晶表示装置について詳細に説明する。なお、この実施の形態において、他の構成は上述した実施の形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。   Next, a liquid crystal display device according to another embodiment of the present invention will be described in detail. In this embodiment, other configurations are the same as those of the above-described embodiment, and the same portions are denoted by the same reference numerals and detailed description thereof is omitted.

図12に示すように、液晶表示装置は、アレイ基板1と、対向基板2と、液晶層3と、カラーフィルタ4と、第1偏光板5および第2偏光板6と、バックライトユニット7とを有している。   As shown in FIG. 12, the liquid crystal display device includes an array substrate 1, a counter substrate 2, a liquid crystal layer 3, a color filter 4, a first polarizing plate 5 and a second polarizing plate 6, and a backlight unit 7. have.

この実施の形態において、カラーフィルタ4は対向基板2側に形成されている。このため、アレイ基板1は、TFT14、信号線22、コンタクト配線25および層間絶縁膜19上には、絶縁性の平坦化膜26を成膜して形成されている。なお、平坦化膜26上には画素電極27が形成されている。   In this embodiment, the color filter 4 is formed on the counter substrate 2 side. Therefore, the array substrate 1 is formed by forming an insulating planarizing film 26 on the TFT 14, the signal line 22, the contact wiring 25, and the interlayer insulating film 19. Note that a pixel electrode 27 is formed on the planarization film 26.

対向基板2において、ガラス基板40上に、格子状のブラックマトリクス層43が形成されている。ブラックマトリクス層43は、画素部8を区画するように形成されている。ガラス基板40およびブラックマトリクス層43上には、着色層4R、4G、4Bが交互に並んで配設され、カラーフィルタ4を形成している。着色層4R、4G、4Bは、それぞれストライプ状に形成され、これらの周縁部をブラックマトリクス層43に重ねて配設されている。   In the counter substrate 2, a grid-like black matrix layer 43 is formed on a glass substrate 40. The black matrix layer 43 is formed so as to partition the pixel portion 8. On the glass substrate 40 and the black matrix layer 43, the colored layers 4R, 4G, and 4B are alternately arranged to form the color filter 4. The colored layers 4R, 4G, and 4B are each formed in a stripe shape, and these peripheral portions are disposed so as to overlap the black matrix layer 43.

着色層4R、4G、4B上には共通電極41が形成されている。共通電極41が形成されたガラス基板40上には、配向膜42が成膜されている。液晶表示装置は、上記したアレイ基板1および対向基板2等を用いて上述した実施の形態と同様モジュールに組立てることにより完成する。   A common electrode 41 is formed on the colored layers 4R, 4G, and 4B. An alignment film 42 is formed on the glass substrate 40 on which the common electrode 41 is formed. The liquid crystal display device is completed by assembling a module in the same manner as in the above-described embodiment using the array substrate 1 and the counter substrate 2 described above.

次に、上述した実施の形態の液晶表示装置の透過率が高い理由についてさらに説明する。図13に示すように、液晶表示装置は、上述した実施の形態の液晶表示装置と同様、低屈折率層(第2アンダーコート絶縁膜13、ゲート絶縁膜17等)の中に高屈折率層(第1アンダーコート絶縁膜12、第1層間絶縁膜20)が挟まれているため、界面反射が発生することになる。   Next, the reason why the transmittance of the liquid crystal display device of the above-described embodiment is high will be further described. As shown in FIG. 13, the liquid crystal display device has a high refractive index layer in a low refractive index layer (second undercoat insulating film 13, gate insulating film 17 and the like) as in the liquid crystal display device of the above-described embodiment. Since (the first undercoat insulating film 12 and the first interlayer insulating film 20) are sandwiched, interface reflection occurs.

しかしながら、この実施の形態において、第1アンダーコート絶縁膜12の膜厚は20nm、第1層間絶縁膜20の膜厚は275nmであり、高屈折率層の膜厚は小さい。上記したことから、液晶表示装置は低屈折率層の中に高屈折率層が挟まれて形成されているものの高屈折率層の膜厚は小さいため、透過率を高くすることができる。   However, in this embodiment, the film thickness of the first undercoat insulating film 12 is 20 nm, the film thickness of the first interlayer insulating film 20 is 275 nm, and the film thickness of the high refractive index layer is small. As described above, although the liquid crystal display device is formed by sandwiching the high refractive index layer in the low refractive index layer, the film thickness of the high refractive index layer is small, so that the transmittance can be increased.

上記のように液晶表示装置を構成した場合でも、上述した実施の形態と同様の効果を得ることができ、透過率が高く、製品歩留まりの高い液晶表示装置を得ることができる。   Even when the liquid crystal display device is configured as described above, the same effects as those of the above-described embodiment can be obtained, and a liquid crystal display device with high transmittance and high product yield can be obtained.

なお、この発明は、上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、層間絶縁膜19は、ガラス基板10上に第1層間絶縁膜20、第2層間絶縁膜21の順に積層して形成されているが、これに限らず、ガラス基板10上に第2層間絶縁膜21、第1層間絶縁膜20の順に積層して形成しても良い。   The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention. For example, the interlayer insulating film 19 is formed by laminating the first interlayer insulating film 20 and the second interlayer insulating film 21 in this order on the glass substrate 10, but not limited thereto, the second interlayer insulating film 19 is formed on the glass substrate 10. The insulating film 21 and the first interlayer insulating film 20 may be stacked in this order.

ここで、本願発明者は、ガラス基板10上に第2層間絶縁膜21、第1層間絶縁膜20の順に積層した場合のアレイ基板1の透過率を調査した。その際、着色層4R、4G、4B、画素電極27および配向膜29を設けずにアレイ基板1を形成した。第1層間絶縁膜20および第2層間絶縁膜21の膜厚は、それぞれ50nmないし1000nmの範囲で変化させた。   Here, the inventor of the present application investigated the transmittance of the array substrate 1 when the second interlayer insulating film 21 and the first interlayer insulating film 20 are stacked in this order on the glass substrate 10. At that time, the array substrate 1 was formed without providing the colored layers 4R, 4G, and 4B, the pixel electrode 27, and the alignment film 29. The film thicknesses of the first interlayer insulating film 20 and the second interlayer insulating film 21 were changed in the range of 50 nm to 1000 nm, respectively.

図14および図15に示すように、第1層間絶縁膜20および第2層間絶縁膜21の膜厚を変化させた場合のアレイ基板1の透過率が判る。透過率がほぼ97%以上となる第1層間絶縁膜20および第2層間絶縁膜21の範囲としては、次の(1)ないし(9)が挙げられる。   As shown in FIGS. 14 and 15, the transmittance of the array substrate 1 when the film thicknesses of the first interlayer insulating film 20 and the second interlayer insulating film 21 are changed is known. Examples of the range of the first interlayer insulating film 20 and the second interlayer insulating film 21 whose transmittance is approximately 97% or more include the following (1) to (9).

(1)第2層間絶縁膜:150nmないし200nm
第1層間絶縁膜:50nmないし1000nm
(2)第2層間絶縁膜:350nmないし400nm
第1層間絶縁膜:100nmないし1000nm
(3)第2層間絶縁膜:550nmないし600nm
第1層間絶縁膜:100nmないし1000nm
(4)第2層間絶縁膜:750nmないし800nm
第1層間絶縁膜:100nmないし1000nm
(5)第2層間絶縁膜:900nmないし950nm
第1層間絶縁膜:100nmないし1000nm
(6)第2層間絶縁膜:50nmないし1000nm
第1層間絶縁膜:150nm
(7)第2層間絶縁膜:50nmないし1000nm
第1層間絶縁膜:250nmないし300nm
(8)第2層間絶縁膜:50nmないし1000nm
第1層間絶縁膜:450nm
(9)第2層間絶縁膜:150nmないし1000nm
第1層間絶縁膜:600nm
(1) Second interlayer insulating film: 150 nm to 200 nm
First interlayer insulating film: 50 nm to 1000 nm
(2) Second interlayer insulating film: 350 nm to 400 nm
First interlayer insulating film: 100 nm to 1000 nm
(3) Second interlayer insulating film: 550 nm to 600 nm
First interlayer insulating film: 100 nm to 1000 nm
(4) Second interlayer insulating film: 750 nm to 800 nm
First interlayer insulating film: 100 nm to 1000 nm
(5) Second interlayer insulating film: 900 nm to 950 nm
First interlayer insulating film: 100 nm to 1000 nm
(6) Second interlayer insulating film: 50 nm to 1000 nm
First interlayer insulating film: 150 nm
(7) Second interlayer insulating film: 50 nm to 1000 nm
First interlayer insulating film: 250 nm to 300 nm
(8) Second interlayer insulating film: 50 nm to 1000 nm
First interlayer insulating film: 450 nm
(9) Second interlayer insulating film: 150 nm to 1000 nm
First interlayer insulating film: 600 nm

本発明の実施の形態に係る液晶表示装置の斜視図。1 is a perspective view of a liquid crystal display device according to an embodiment of the present invention. 図1に示した液晶表示装置の断面図。Sectional drawing of the liquid crystal display device shown in FIG. 図2に示したアレイ基板の一部を拡大して示した平面図。The top view which expanded and showed a part of array board | substrate shown in FIG. 上記アレイ基板の透過率を調査する際のアレイ基板の構成を表で示した図。The figure which showed the structure of the array substrate at the time of investigating the transmittance | permeability of the said array substrate with a table | surface. 図4に示すように構成されたアレイ基板の第1層間絶縁膜の膜厚および第2層間絶縁膜の膜厚に対する透過率の変化をグラフ示した図。The figure which showed the change of the transmittance | permeability with respect to the film thickness of the 1st interlayer insulation film of the array board | substrate comprised as shown in FIG. 4, and the 2nd interlayer insulation film. 図5に示した上記アレイ基板の第1層間絶縁膜の膜厚および第2層間絶縁膜の膜厚に対する透過率の変化を表で示した図。The figure which showed the change of the transmittance | permeability with respect to the film thickness of the 1st interlayer insulation film of the said array board | substrate shown in FIG. 図6に続く上記アレイ基板の第1層間絶縁膜の膜厚および第2層間絶縁膜の膜厚に対する透過率の変化を表で示した図。The figure which showed the change of the transmittance | permeability with respect to the film thickness of the 1st interlayer insulation film of the said array substrate following the FIG. 6, and the film thickness of the 2nd interlayer insulation film in the table | surface. 図1に示したバックライトユニットから出射した光の光路を説明する液晶表示装置の概略構成図。The schematic block diagram of the liquid crystal display device explaining the optical path of the light radiate | emitted from the backlight unit shown in FIG. 図8に示した第1アンダーコート絶縁膜での透過光を説明するため液晶表示装置の一部を示した部分拡大構成図。FIG. 9 is a partially enlarged configuration diagram showing a part of a liquid crystal display device for explaining transmitted light in the first undercoat insulating film shown in FIG. 8. 上記液晶表示装置の透過率を調査する際のアレイ基板の構成を表で示した図。The figure which showed the structure of the array substrate at the time of investigating the transmittance | permeability of the said liquid crystal display device with a table | surface. 図10に示すように構成された液晶表示装置の第1アンダーコート絶縁膜の膜厚に対する透過率の変化をグラフで示した図。The figure which showed the change of the transmittance | permeability with respect to the film thickness of the 1st undercoat insulating film of the liquid crystal display device comprised as shown in FIG. 10 with the graph. 本発明の他の実施の形態に係る液晶表示装置の断面図。Sectional drawing of the liquid crystal display device which concerns on other embodiment of this invention. 図12に示したバックライトユニットから出射した光の光路を説明する液晶表示装置の概略構成図。The schematic block diagram of the liquid crystal display device explaining the optical path of the light radiate | emitted from the backlight unit shown in FIG. 上記実施の形態の変形例のアレイ基板の第1層間絶縁膜の膜厚および第2層間絶縁膜の膜厚に対する透過率の変化を表で示した図。The figure which showed the change of the transmittance | permeability with respect to the film thickness of the 1st interlayer insulation film of the array board | substrate of the modification of the said embodiment, and the 2nd interlayer insulation film with a table | surface. 図14に続く、上記アレイ基板の第1層間絶縁膜の膜厚および第2層間絶縁膜の膜厚に対する透過率の変化を表で示した図。The figure which showed the change of the transmittance | permeability with respect to the film thickness of the 1st interlayer insulation film of the said array substrate, and the film thickness of a 2nd interlayer insulation film following the FIG.

符号の説明Explanation of symbols

1…アレイ基板、2…対向基板、3…液晶層、4…カラーフィルタ、7…バックライトユニット、8…画素部、10…ガラス基板、11…アンダーコート絶縁膜、12…第1アンダーコート絶縁膜、13…第2アンダーコート絶縁膜、14…TFT、15…チャネル層、17…ゲート絶縁膜、19…層間絶縁膜、20…第1層間絶縁膜、21…第2層間絶縁膜、22…信号線、23…走査線、27…画素電極、40…ガラス基板、41…共通電極。   DESCRIPTION OF SYMBOLS 1 ... Array substrate, 2 ... Counter substrate, 3 ... Liquid crystal layer, 4 ... Color filter, 7 ... Backlight unit, 8 ... Pixel part, 10 ... Glass substrate, 11 ... Undercoat insulating film, 12 ... 1st undercoat insulation Film, 13 ... second undercoat insulating film, 14 ... TFT, 15 ... channel layer, 17 ... gate insulating film, 19 ... interlayer insulating film, 20 ... first interlayer insulating film, 21 ... second interlayer insulating film, 22 ... Signal lines, 23... Scanning lines, 27... Pixel electrodes, 40.

Claims (6)

基板と、この基板上に形成された複数のスイッチング素子と、これらスイッチング素子上に成膜された層間絶縁膜と、この層間絶縁膜上に形成された複数の画素電極とを有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板および対向基板間に狭持された液晶層とを備え、
前記層間絶縁膜は、SiNの材料で膜厚50nmないし1000nmに成膜された第1層間絶縁膜と、SiOの材料で膜厚50nmないし1000nmに成膜された第2層間絶縁膜とが積層され、前記アレイ基板の透過率が97%を超える膜厚に形成されている液晶表示装置。
An array substrate having a substrate, a plurality of switching elements formed on the substrate, an interlayer insulating film formed on the switching elements, and a plurality of pixel electrodes formed on the interlayer insulating film; ,
A counter substrate disposed opposite to the array substrate with a gap;
A liquid crystal layer sandwiched between the array substrate and the counter substrate,
The interlayer insulating film includes a first interlayer insulating film formed from SiN X to a thickness of 50 nm to 1000 nm, and a second interlayer insulating film formed from SiO X material to a thickness of 50 nm to 1000 nm. A liquid crystal display device which is laminated and formed to have a film thickness in which the transmittance of the array substrate exceeds 97%.
前記スイッチング素子は、前記基板上に形成されたチャネル層と、このチャネル層上に成膜されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極とを有した薄膜トランジスタであり、
前記層間絶縁膜は前記ゲート電極上に形成され、前記層間絶縁膜の膜厚は、前記ゲート電極の厚さの2倍以上である請求項1に記載の液晶表示装置。
The switching element is a thin film transistor having a channel layer formed on the substrate, a gate insulating film formed on the channel layer, and a gate electrode formed on the gate insulating film,
The liquid crystal display device according to claim 1, wherein the interlayer insulating film is formed on the gate electrode, and the film thickness of the interlayer insulating film is twice or more the thickness of the gate electrode.
前記ゲート電極の厚さは、100nmないし500nmである請求項2に記載の液晶表示装置。   The liquid crystal display device according to claim 2, wherein the gate electrode has a thickness of 100 nm to 500 nm. 前記アレイ基板は、前記基板の表面にSiNの材料で膜厚10nmないし30nmに成膜されたアンダーコート絶縁膜を備えている請求項1に記載の液晶表示装置。 The liquid crystal display device according to claim 1, wherein the array substrate includes an undercoat insulating film formed on the surface of the substrate with a film thickness of 10 nm to 30 nm using a SiN X material. 前記層間絶縁膜は、前記基板上に前記第1層間絶縁膜、前記第2層間絶縁膜の順に積層されている請求項1に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the interlayer insulating film is laminated on the substrate in the order of the first interlayer insulating film and the second interlayer insulating film. 前記層間絶縁膜は、前記基板上に前記第2層間絶縁膜、前記第1層間絶縁膜の順に積層されている請求項1に記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the interlayer insulating film is laminated on the substrate in the order of the second interlayer insulating film and the first interlayer insulating film.
JP2005294626A 2005-10-07 2005-10-07 Liquid crystal display device Pending JP2007102069A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005294626A JP2007102069A (en) 2005-10-07 2005-10-07 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005294626A JP2007102069A (en) 2005-10-07 2005-10-07 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2007102069A true JP2007102069A (en) 2007-04-19

Family

ID=38029058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005294626A Pending JP2007102069A (en) 2005-10-07 2005-10-07 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2007102069A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103295A (en) * 2009-12-18 2011-06-22 三星电子株式会社 Liquid crystal display device
KR101774381B1 (en) * 2009-12-18 2017-09-05 삼성디스플레이 주식회사 Liquid crystal display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001222029A (en) * 1992-03-26 2001-08-17 Semiconductor Energy Lab Co Ltd Active matrix type display device
JP2003338509A (en) * 2002-03-11 2003-11-28 Sanyo Electric Co Ltd Top gate type thin film transistor
JP2004233959A (en) * 2002-07-30 2004-08-19 Hitachi Displays Ltd Liquid crystal display
JP2005064511A (en) * 1999-04-30 2005-03-10 Semiconductor Energy Lab Co Ltd Image reproducing unit equipped with semiconductor device, video camera, digital camera, projector, goggle type display, car-navigation system, personal computer, personal digital assistant, or recording medium

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001222029A (en) * 1992-03-26 2001-08-17 Semiconductor Energy Lab Co Ltd Active matrix type display device
JP2005064511A (en) * 1999-04-30 2005-03-10 Semiconductor Energy Lab Co Ltd Image reproducing unit equipped with semiconductor device, video camera, digital camera, projector, goggle type display, car-navigation system, personal computer, personal digital assistant, or recording medium
JP2003338509A (en) * 2002-03-11 2003-11-28 Sanyo Electric Co Ltd Top gate type thin film transistor
JP2004233959A (en) * 2002-07-30 2004-08-19 Hitachi Displays Ltd Liquid crystal display

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103295A (en) * 2009-12-18 2011-06-22 三星电子株式会社 Liquid crystal display device
JP2011128618A (en) * 2009-12-18 2011-06-30 Samsung Electronics Co Ltd Liquid crystal display device
US8804081B2 (en) 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
JP2014178714A (en) * 2009-12-18 2014-09-25 Samsung Display Co Ltd Liquid crystal display device
CN105116638A (en) * 2009-12-18 2015-12-02 三星显示有限公司 Liquid crystal display device
CN102103295B (en) * 2009-12-18 2016-02-10 三星显示有限公司 Liquid crystal display device
US9664968B2 (en) 2009-12-18 2017-05-30 Samsung Display Co., Ltd. Liquid crystal display device
KR101774381B1 (en) * 2009-12-18 2017-09-05 삼성디스플레이 주식회사 Liquid crystal display
CN105116638B (en) * 2009-12-18 2018-07-13 三星显示有限公司 Liquid crystal display device
US10488726B2 (en) 2009-12-18 2019-11-26 Samsung Display Co., Ltd. Liquid crystal display device
US11150529B2 (en) 2009-12-18 2021-10-19 Samsung Display Co., Ltd. Liquid crystal display device
US11803090B2 (en) 2009-12-18 2023-10-31 Samsung Display Co., Ltd. Liquid crystal display device
US12353106B2 (en) 2009-12-18 2025-07-08 Samsung Display Co., Ltd. Liquid crystal display device

Similar Documents

Publication Publication Date Title
KR100905409B1 (en) LCD and its manufacturing method
US8982307B2 (en) Pixel unit, array substrate, liquid crystal panel and method for manufacturing the array substrate
JP5063180B2 (en) Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing the liquid crystal display panel
KR101243824B1 (en) Liquid Crystal Display Device and method for Manufacturing the same
JP5120828B2 (en) Thin film transistor substrate and manufacturing method thereof, and liquid crystal display panel having the same and manufacturing method
JP2005346054A (en) Liquid crystal display device and manufacturing method thereof
JP2007011343A (en) Liquid crystal display device and manufacturing method thereof
KR20150080281A (en) COT Structure Liquid Crystal Display Device
JP3904828B2 (en) Liquid crystal display
KR20150080064A (en) Thin film transistor array substrate and method for fabricating the same
WO2012117695A1 (en) Semiconductor device and process of producing same, and display device
JP2007102069A (en) Liquid crystal display device
JP5604559B2 (en) Liquid crystal display
JP2009277733A (en) Thin film transistor and method of manufacturing the same
JP4932946B2 (en) Liquid crystal display
JP4741641B2 (en) Liquid crystal display
KR101557805B1 (en) Liquid crystal display
JP5961294B2 (en) Liquid crystal display
JP4920119B2 (en) Active matrix liquid crystal display device
JP4940374B2 (en) Liquid crystal display
JP5315473B2 (en) Liquid crystal display
JP5322357B2 (en) Liquid crystal display
JP5688444B2 (en) Semiconductor device
JP4932945B2 (en) Liquid crystal display
JP4955134B2 (en) Active matrix liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927