JP2007088657A - Ｆｍトランスミッタ - Google Patents

Abstract

【課題】 部品選択の自由度を向上させたＦＭトランスミッタを提供すること。
【解決手段】 水晶振動子７０が接続された発振器７２と、発振器７２の出力信号を基準周波数信号ｆｒ１として用いてその整数倍の周波数を有するクロック信号を生成するクロック発生回路５０と、このクロック信号に同期して動作し、入力されるステレオデータに対するステレオ変調処理、ＦＭ変調処理、ＩＱ変調処理をデジタル処理によって行うＤＳＰ２０と、発振器７２の出力信号を基準周波数信号ｆｒ２として用いてその整数倍の周波数を有する信号を生成する周波数シンセサイザ６０と、ＤＳＰ２０から出力された信号と周波数シンセサイザ６０によって生成された信号を混合するミキサ４０、４２と、ミキサ４０、４２の出力を加算する加算器４４と、加算器４４の出力信号を増幅してアンテナ４８から送信する増幅器４６とが備わっている。
【選択図】 図１

Description

本発明は、オーディオ信号等をＦＭ信号に変換して送信するＦＭトランスミッタに関する。

従来から、オーディオ信号をＦＭ信号に変換して送信し、近くに設置されたＦＭ受信機から音声を出力することができるＦＭトランスミッタが知られている（例えば、特許文献１参照。）。このＦＭトランスミッタでは、水晶発振器の発振周波数を７．６ＭＨｚの整数倍あるいは整数分の１に設定し、この発振信号を分周することにより、ＦＭ変調処理に必要な３８ｋＨｚの信号と、ＦＭ放送波出力用のＰＬＬ回路に必要な５０ｋＨｚの基準周波数信号とを生成している。このように、１つの水晶発振器の発振信号を分周して２種類の信号を生成することにより、それ以前の２つの水晶発振器を備えたＦＭトランスミッタに対して構成を簡略化している。
特開２０００−２２８６３５号公報（第３−４頁、図１）

ところで、上述した特許文献１に開示されたＦＭトランスミッタでは、分周することによって３８ｋＨｚと５０ｋＨｚの信号を生成する必要があるため、水晶発振器の発振周波数が非常に限定され、部品選択の自由度が少ないという問題があった。

本発明は、このような点に鑑みて創作されたものであり、その目的は、部品選択の自由度を向上させたＦＭトランスミッタを提供することにある。

上述した課題を解決するために、本発明のＦＭトランスミッタは、水晶振動子が接続された発振器と、発振器の出力信号に同期したクロック信号を生成するクロック発生回路と、クロック発生回路によって発生したクロック信号が動作クロックとして入力され、ステレオデータに対するステレオ変調動作をデジタル処理によって行うデジタル信号処理装置と、発振器の出力信号が直接入力され、この出力信号に同期するとともに周波数が整数倍の搬送波を生成する搬送波生成回路とを備え、搬送波をデジタル信号処理装置によるステレオ変調動作によって得られたステレオ複合信号により周波数変調したＦＭ変調信号を送信している。

また、上述した水晶振動子を除く発振器、クロック発生回路、デジタル信号処理装置、搬送波生成回路の各機能が、半導体プロセスを用いて１個の半導体基板上に一体形成されていることが望ましい。水晶振動子を除く全ての部品の各機能を半導体プロセスによって１チップ部品として形成することにより、ＦＭトランスミッタの小型化、製造の容易化、消費電力の低減等が可能になる。特に、半導体プロセスとしてＣＭＯＳプロセスを採用することにより、これらの効果が顕著となる。

また、上述したクロック発生回路は、発振器の出力信号が第１の基準周波数信号ｆｒ１として入力される第１のＰＬＬ回路であり、第１のＰＬＬ回路に含まれる第１の分周器の分周比を整数ｍとしたときに、第１の基準周波数信号ｆｒ１の周波数のｍ倍の周波数を有するクロック信号が生成されることが望ましい。また、上述した搬送波生成回路は、発振器の出力信号が第２の基準周波数信号ｆｒ２として入力される第２のＰＬＬ回路であり、第２のＰＬＬ回路に含まれる第２の分周器の分周比を整数ｎとしたときに、第２の基準周波数信号ｆｒ２の周波数のｎ倍の周波数を有する搬送波が生成されることが望ましい。

デジタル信号処理装置、いわゆるＤＳＰを用いることにより、３８ｋＨｚのサブキャリア信号や１９ｋＨｚのパイロット信号を実際に生成することなくステレオ変調処理を実現することができるため、水晶振動子として１９ｋＨｚや３８ｋＨｚの整数倍の固有振動周波数を有するものを用いる必要がなく、部品選択の自由度を向上させることができる。

また、上述した第２のＰＬＬ回路は、第２の分周器の分周比ｎが変更可能な周波数シンセサイザであり、分周比ｎを変更することにより、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１の間隔で、第２のＰＬＬ回路の出力信号の周波数を可変設定する制御部をさらに備えることが望ましい。これにより、ＦＭ放送波を受信する一般のＦＭ受信機において受信可能なＦＭ変調信号を送信することが可能となる。また、ＦＭ放送波の周波数割り当て間隔でＦＭ変調信号の周波数を切り替えることができるため、ＦＭ受信機においてＦＭ放送波を受信していない空き周波数を選択することが容易となる。

また、上述した搬送波生成回路は、第２のＰＬＬ回路によって生成される信号を分周比Ｌの第３の分周器で分周した信号を搬送波として出力することが望ましい。特に、上述した第２のＰＬＬ回路は、第２の分周器の分周比ｎが変更可能な周波数シンセサイザであり、分周比ｎを変更することにより、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１の間隔に対して、第３の分周器の分周比Ｌを乗じた周波数間隔で、第２のＰＬＬ回路の出力信号の周波数を可変設定する制御部をさらに備えることが望ましい。これにより、生成可能な搬送波の周波数間隔が一定としたときに第２のＰＬＬ回路の出力信号の周波数間隔を広げることができるため、この第２のＰＬＬ回路に入力される第２の基準周波数信号ｆｒ２を生成するために用いられる水晶振動子の周波数条件をさらに緩和することができる。

また、上述した水晶振動子は、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に一致しない固有振動周波数を有することが望ましい。これにより、使用可能な水晶振動子に求められる周波数条件をさらに緩和することが可能になり、部品選択の自由度を向上させることができる。

また、上述した水晶振動子は、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に一致せず、かつ、１９ｋＨｚの整数倍に一致しない固有振動周波数を有することが望ましい。あるいは、上述した水晶振動子は、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に対して、第３の分周器の分周比Ｌを乗じた周波数に一致せず、かつ、１９ｋＨｚの整数倍に一致しない固有振動周波数を有することが望ましい。デジタル信号処理装置によるデジタル処理によってステレオ変調処理を行うことにより、１９ｋＨｚの整数倍の信号を生成する必要がなくなるため、使用可能な水晶振動子に求められる周波数条件をさらに緩和することが可能になり、部品選択の自由度を向上させることができる。

また、上述した水晶振動子は、３２．７６８ｋＨｚの固有振動周波数を有することが望ましい。これにより、時計用として安価に出回っている水晶振動子を使用することが可能になり、部品コストを下げることができる。

また、上述した水晶振動子は、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に一致する固有振動周波数を有することが望ましい。あるいは、水晶振動子は、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に対して、第３の分周器の分周比Ｌを乗じた周波数に一致する固有振動周波数を有することが望ましい。これにより、ＦＭ受信機で受信可能な周波数に対して、周波数誤差のないＦＭ変調信号を生成して送信することが可能になり、ＦＭ受信機でＦＭ変調信号を受信した際の受信品質を向上させることができる。

また、上述したデジタル信号処理装置は、ステレオ変調動作によって得られたステレオ複合信号に対するＦＭ変調動作と、ＦＭ変調後の信号のＩ成分とＱ成分とを抽出するＩＱ変調動作を行うことが望ましい。具体的には、上述した搬送波生成回路は、互いに位相が９０°異なる２種類の搬送波を生成し、デジタル信号処理装置によって抽出されたＩ成分とＱ成分のそれぞれに対応する信号と、搬送波生成回路によって生成された２種類の搬送波のそれぞれとを別々に混合する２つのミキサと、これら２つのミキサによって混合された２種類の信号を加算する加算器と、加算器の出力信号を増幅してアンテナから送信する増幅器とを有する送信回路をさらに備えることが望ましい。ＩＱ変調方式を採用することにより、ＦＭ送信信号に含まれるイメージを低減することができる。

また、上述した第２のＰＬＬ回路は、デジタル信号処理装置によるステレオ変調動作によって得られたステレオ複合信号の振幅に応じて発振周波数が変化する発振器を有することが望ましい。搬送波周波数を可変するいわゆる直接変調方式を採用することにより、簡単な構成でＦＭ変調信号を送信することが可能になる。

また、上述した水晶振動子が接続された発振器の代わりに外部回路が接続され、水晶振動子が接続された発振器の出力信号の代わりに、外部回路から供給される信号を用いるようにしてもよい。ＦＭトランスミッタとＦＭ受信機等の他の装置を１チップ部品として形成する場合などに、ＦＭ受信機等の他の装置の一部（外部回路）で生成された信号を用いことで、ＦＭトランスミッタ専用の水晶振動子と発振器を省略することができるため、構成の簡略化が可能になる。

以下、本発明を適用した一実施形態のＦＭトランスミッタについて詳細に説明する。図１は、一実施形態のＦＭトランスミッタの構成を示す図である。図１に示すように、本実施形態のＦＭトランスミッタは、アナログフロントエンド（アナログＦＥ）１０、ＤＳＰ（デジタル信号処理装置）２０、デジタル−アナログ変換器（Ｄ／Ａ）３０、３２、ミキサ４０、４２、加算器４４、増幅器４６、アンテナ４８、クロック発生回路５０、周波数シンセサイザ６０、水晶振動子７０、発振器（ＯＳＣ）７２、分周器７８、８０、８２、８４、制御部９０、操作部９２、表示部９４を備えている。

アナログフロントエンド１０は、Ｌ信号とＲ信号からなるアナログステレオ信号が入力されており、これをデジタルステレオデータとしてのＬデータとＲデータに変換する。図２は、アナログフロントエンド１０の詳細構成を示す図である。図２に示すように、アナログフロントエンド１０は、ローパスフィルタ（ＬＰＦ）１１、１２、アナログ−デジタル変換器（Ａ／Ｄ）１３、スイッチ１４、１５、ラッチ１６、１７を備えている。アナログのＬ信号はローパスフィルタ１１を通した後にスイッチ１４を介してアナログ−デジタル変換器１３に入力される。同様に、アナログのＲ信号はローパスフィルタ１２を通した後にスイッチ１４を介してアナログ−デジタル変換器１３に入力される。アナログ−デジタル変換器１３は、入力されるＬ信号およびＲ信号のそれぞれを所定のサンプリング周波数ｆｓでサンプリングしてデジタルのＬデータおよびＲデータを生成する。アナログ−デジタル変換器１３によって生成されたＬデータはスイッチ１５を介してラッチ１６に保持される。また、アナログ−デジタル変換器１３によって生成されたＲデータはスイッチ１５を介してラッチ１７に保持される。２つのスイッチ１４、１５は、アナログ−デジタル変換器１３の入出力系統を同期して切り替えるためのものであり、上記のサンプリング周波数ｆｓの２倍の周波数２ｆｓで接続先を切り替える。スイッチ１４によって、Ｌ信号が入力されるローパスフィルタ１１とアナログ−デジタル変換器１３とが接続されているときには、スイッチ１５によって、アナログ−デジタル変換器１３とＬデータ保持用のラッチ１６とが接続される。一方、スイッチ１４によって、Ｒ信号が入力されるローパスフィルタ１２とアナログ−デジタル変換器１３とが接続されているときには、スイッチ１５によって、アナログ−デジタル変換器１３とＲデータ保持用のラッチ１７とが接続される。アナログフロントエンド１０からは、ラッチ１６、１７のそれぞれに保持されたＬデータおよびＲデータが次段のＤＳＰ２０に向けて出力される。

なお、上述したアナログフロントエンド１０では、一つのアナログ−デジタル変換器１３を用いてＬ信号とＲ信号に対するアナログ−デジタル変換処理を行ったが、これら２種類の信号用に２つのアナログ−デジタル変換器を備え、別々にアナログ−デジタル変換処理を行うようにしてもよい。

ＤＳＰ２０は、アナログフロントエンド１０から出力されるＬデータおよびＲデータに基づいて、ステレオ変調処理、ＦＭ変調処理、ＩＱ変調処理をデジタル処理によって行う。また、このＤＳＰ２０には、オーディオデータやＲＤＳデータが入力されており、これらのデータを対象に上述した各種の処理を行うこともできる。ＤＳＰ２０からはＩＱ変調後のＩデータおよびＱデータが出力される。ＤＳＰ２０の詳細については後述する。

デジタル−アナログ変換器３０は、ＤＳＰ２０から出力されるＩデータをアナログのＩ信号に変換する。また、デジタル−アナログ変換器３２は、ＤＳＰ２０から出力されるＱデータをアナログのＱ信号に変換する。ミキサ４０は、一方のデジタル−アナログ変換器３０から出力されるＩ信号と所定の局部発振信号（第１の局部発振信号と称する）とを混合して出力する。ミキサ４２は、他方のデジタル−アナログ変換器３２から出力されるＱ信号と第１の局部発振信号に対して９０°位相が異なる局部発振信号（第２の局部発振信号と称する）とを混合して出力する。加算器４４は、２つのミキサ４０、４２から出力された信号を合成して出力する。加算器４４の出力（ＦＭ変調信号）は、増幅器４６によって電力増幅された後にアンテナ４８から送信される。

クロック発生回路５０は、ＤＳＰ２０のデジタル処理に必要な動作クロック信号ＣＬＫを生成する。例えば、３２．７６８ｋＨｚの基準周波数信号ｆｒ１が入力されており、この基準周波数信号に同期し、この周波数の２４６１倍に逓倍した周波数（８０．６４２ＭＨｚ）のクロック信号ＣＬＫが生成される。このために、クロック発生回路５０は、電圧制御型発振器（ＶＣＯ）５２、分周器（１／ｍ）５４、位相比較器（ＰＤ）５６、ローパスフィルタ（ＬＰＦ）５８を備えている。電圧制御型発振器５２は、制御電圧Ｖｃに対応する周波数の発振動作を行う。分周器５４は、電圧制御型発振器５２の出力信号を固定の分周比ｍ（＝２４６１）で分周して出力する。位相比較器５６は、分周器５４から出力される分周信号と、基準周波数信号ｆｒ１との位相比較を行い、位相差に応じた進みあるいは遅れを有するパルス信号を出力する。ローパスフィルタ５８は、位相比較器５６から出力されるパルス信号を平滑して、電圧制御型発振器５２に供給する制御電圧Ｖｃを生成する。このように、クロック発生回路５０は、ＰＬＬ構成を有しており（第１のＰＬＬ回路）、基準周波数信号ｆｒ１の周波数の２４６１倍の周波数（８０．６４２ＭＨｚ）を有するクロック信号ＣＬＫを生成して、ＤＳＰ２０に入力する。

周波数シンセサイザ６０は、ミキサ４０、４２に入力する第１および第２の局部発振信号を生成するために必要な発振信号を生成する。例えば、３２．７６８ｋＨｚの基準周波数信号ｆｒ２が入力されており、この基準周波数信号に同期し、この周波数のｎ倍の周波数の信号が生成される。このために、周波数シンセサイザ６０は、電圧制御型発振器（ＶＣＯ）６２、可変分周器（１／ｎ）６４、位相比較器（ＰＤ）６６、ローパスフィルタ（ＬＰＦ）６８を備えている。電圧制御型発振器６２は、制御電圧Ｖｄに対応する周波数の発振動作を行う。可変分周器６４は、電圧制御型発振器６２の出力信号を可変の分周比ｎで分周して出力する。位相比較器６６は、可変分周器６４から出力される分周信号と、基準周波数信号ｆｒ２との位相比較を行い、位相差に応じたデューティのパルス信号を出力する。ローパスフィルタ６８は、位相比較器６６から出力されるパルス信号を平滑して、電圧制御型発振器６２に供給する制御電圧Ｖｄを生成する。このように、周波数シンセサイザ６０は、ＰＬＬ構成を有しており（第２のＰＬＬ回路）、基準周波数信号ｆｒ２の周波数のｎ倍の周波数を有する信号を生成する。可変分周器６４の分周比ｎは、制御部９０によって設定される。

発振器７２は、水晶振動子７０が接続されており、この水晶振動子７０の固有振動周波数で発振する。本実施形態では、水晶振動子７０は、３８ｋＨｚよりも低い固有振動周波数を有する。具体的には、入手が容易であって安価な３２．７６８ｋＨｚの固有振動周波数を有する水晶振動子７０が用いられている。発振器７２から出力される３２．７６８ｋＨｚの発振信号は、基準周波数信号ｆｒ２として直接周波数シンセサイザ６０に入力されるとともに、基準周波数信号ｆｒ１としてクロック発生回路５０に入力されている。

分周器７８は、分周比がＫ（Ｋは１以上の整数）に設定されており、周波数シンセサイザ６０内の電圧制御型発振器６２の出力信号を分周比Ｋで分周して出力する。本実施形態では、説明を簡単にするために、分周比Ｋが１に設定されているものとする。３つの分周器８０、８２、８４は、それぞれの分周比が２に設定されており、分周器７８の出力信号に対して、１／４の周波数を有する信号を第１の局部発振信号として生成するとともに、この第１の局部発振信号と同じ周波数を有し、位相のみが９０°異なる信号を第２の局部発振信号として生成する。分周器８０は波形整形用に用いられ、分周器８２、８４は９０°位相が異なる第１および第２の局部発振信号を生成するために用いられている。また、分周器８０は、分周器８２、８４によって確実にデューティ比が５０％の信号が得られるようにするためのものである。分周器８２、８４の出力信号のデューティ比が５０％でないとイメージ除去の効果が著しく悪化するため、分周器８０を用いてこれを防止している。

図３は、３つの分周器８０、８２、８４の動作タイミングを示す図である。図３に示すように、分周器８０は、「分周器７８出力」で示される電圧制御型発振器６２の出力信号を２分周して出力する。また、分周器８２は、分周器８０の出力信号の立ち上がりタイミングに同期して動作しており、この出力信号を２分周して出力する。一方、分周器８４は、分周器８０の出力信号の立ち下がりタイミングに同期して動作しており、この出力信号を２分周して出力する。このようにして、分周器７８の出力信号に対して周波数が１／４で、互いに９０°位相が異なる第１および第２の局部発振信号が生成される。

制御部９０は、ＦＭトランスミッタの全体を制御する。例えば、制御部９０は、周波数シンセサイザ６０内の可変分周器６４の分周比を設定して、ＦＭ変調信号の送信周波数を決定する。操作部９２は、利用者によって操作される各種のスイッチ類が備わっている。例えば、電源スイッチや、送信周波数の切り替えを指示するアップキー、ダウンキー、送信対象となるリソースを選択指示する（アナログオーディオ信号とデジタルオーディオデータのいずれを送信対象とするかを指示する）選択キーなどが備わっている。表示部９４は、送信周波数や操作部９２の操作内容、電池残量などを表示する。

本実施形態では、水晶振動子７０、アンテナ４８、操作部９２、表示部９４を除く全ての部品の各機能が半導体プロセスを用いて１個の半導体基板上に一体形成されている。水晶振動子７０等の一部の部品を除く全ての部品の各機能を半導体プロセスによって１チップ部品として形成することにより、ＦＭトランスミッタの小型化、製造の容易化、消費電力の低減等が可能になる。特に、半導体プロセスとしてＣＭＯＳプロセスを採用することにより、これらの効果が顕著となる。

次に、ＤＳＰ２０の詳細について説明する。図４は、ＤＳＰ２０の詳細構成を示す図である。図４に示すように、ＤＳＰ２０は、ローパスフィルタ（ＬＰＦ）２００、デジタルオーディオ処理部２０２、マルチプレクサ（ＭＵＸ）２０４、プリエンファシス処理部２０６、ステレオ複合信号生成部２１０、ＲＤＳ（Radio Data System）データエンコーダ２３０、加算部２３２、補間処理部２４０、ＦＭ／ＩＱ変調処理部２４２、周波数シフト処理部２４６を備えている。これらの各構成の機能が、ＤＳＰ２０によって行われるデジタル処理によって実現されている。

ローパスフィルタ２００は、過変調防止のために帯域制限を行っており、ＬデータおよびＲデータのそれぞれに含まれる高域成分を除去する。デジタルオーディオ処理部２０２は、所定フォーマットのデジタルオーディオデータが入力されたときに、これに含まれるＬデータとＲデータを抽出するとともに、これらＬデータとＲデータのサンプリングレートが本実施形態用の所定レートと異なる場合にサンプリングレートの変換を行う。マルチプレクサ２０４は、ローパスフィルタ２００を介して入力されるＬデータおよびＲデータと、デジタルオーディオ処理部２０２から出力されるＬデータおよびＲデータのいずれかを選択して出力する。いずれのデータを選択するかは、操作部９２の選択キーの操作状態に応じて制御部９０が決定する。プリエンファシス処理部２０６は、高域の周波数成分の変調度を強調するために用いられる。

ステレオ複合信号生成部２１０は、ステレオ変調を行ってステレオ複合信号（ステレオコンポジット信号）を生成しており、加算部２１２、２１６、２１８、２２０と減算部２１４を含んで構成されている。加算部２１２によってＬデータとＲデータとが加算されて（Ｌ＋Ｒ）成分が生成される。減算部２１４によってＬデータからＲデータが減算されて（Ｌ−Ｒ）成分が生成される。加算部２１６は、減算部２１４によって生成された（Ｌ−Ｒ）成分に３８ｋＨｚのサブキャリア信号を加算する。加算部２１８は、加算部２１２、２１６のそれぞれによる加算結果をさらに足し合わせることにより、（Ｌ＋Ｒ）成分、（Ｌ−Ｒ）成分、サブキャリア信号を含む信号を生成する。この信号に、加算部２２０によってパイロット信号が加算されてステレオ複合信号が生成され、ステレオ複合信号生成部２１０から出力される。

ＲＤＳデータエンコーダ２３０は、ＲＤＳ用の文字データ等に対して所定のエンコード処理を行ってＲＤＳデータを生成する。加算部２３２は、ステレオ複合信号生成部２１０から出力されるステレオ複合信号に、ＲＤＳデータエンコーダ２３０から出力されるＲＤＳを加算する。この加算処理によって、ＲＤＳデータが所定の周波数帯域（５７ｋＨｚ近傍）に重畳されたステレオ複合信号が生成される。

補間処理部２４０は、入力されるステレオ複合信号に対してデータ数を増加させる補間処理を行う。例えば、順番に入力される２つのデータ間に補間処理によって４９個のデータを発生させる５０倍のオーバーサンプリング処理が実施される。ＦＭ／ＩＱ変調処理部２４２は、補間処理後のステレオ複合信号に対してＦＭ変調処理を行うとともに、変調後のデータのＩ成分とＱ成分を抽出する。変調後のデータを複素数表現したときの実部（ｃｏｓ成分）がＩ成分であり、虚部（ｓｉｎ成分）がＱ成分である。

周波数シフト処理部２４６は、ＦＭ／ＩＱ変調処理部２４２から出力されるＩデータ、Ｑデータに対して周波数シフト（周波数変換）を行う。この周波数シフト処理は、ＤＳＰ２０の後段に設けられているミキサ４０、４２における信号の回り込みを防止するためのものである。ＦＭ／ＩＱ変調処理部２４２は、ベースバンド領域において周波数変調されたデータが出力されている。このデータがミキサ４０、４２に直接入力されるものとすると、ミキサ４０、４２では、分周器８２、８４のそれぞれから出力される第１および第２の局部発振信号と同じ周波数を有するＦＭ変調された信号が出力されることになる。したがって、第１および第２の局部発振信号の一部がミキサ４０、４２の出力端子側に回り込むいわゆるキャリアリークが発生すると、この回り込んだ第１および第２の局部発振信号が送信信号の帯域内に含まれることになって、送信信号の品質が悪化するという不都合が生じる。本実施形態では、このような不都合を回避するために、ベースバンド領域の周波数を有するデータに対して周波数を上げる処理を周波数シフト処理部２４６によって行っている。このシフトさせた周波数をオフセット周波数ｆ_offsetとし、第１および第２の局部発振信号の周波数をｆ_LOとすると、ミキサ４０、４２の出力信号の周波数ｆｏは、（ｆ_LO−ｆ_offset）あるいは（ｆ_LO＋ｆ_offset）となるため、オフセット周波数ｆ_offsetを適切な値に設定することにより、ミキサ４０、４２から出力される送信信号の帯域内に局部発振信号が漏れるキャリアリークを防止することができる。

上述した周波数シンセサイザ６０、分周器７８、８０、８２、８４が搬送波生成回路に、分周器５４が第１の分周器に、可変分周器６４が第２の分周器に、分周器７８、８０、８２、８４が第３の分周器に、ミキサ４０、４２、加算器４４、増幅器４６が送信回路にそれぞれ対応する。

本実施形態のＦＭトランスミッタの特徴を列記すると以下のようになる。
（１）クロック発生回路５０を用いて高い周波数（図１に示す例では８０．６４２ＭＨｚ）のクロック信号を生成し、ＤＳＰ２０によるデジタル処理を行ってステレオ変調処理を行っているため、サブキャリアとしての３８ｋＨｚあるいはパイロット信号としての１９ｋＨｚの信号を生成する必要がない。このため、部品（水晶振動子）選択の自由度を向上させることができる。
（２）発振器７２の出力を分周せずに周波数シンセサイザ６０に基準周波数信号ｆｒ２として入力しているため、間に分周器を介在させる場合に比べて構成の簡略化が可能となる。
（３）ＩＱ変調方式を用いているため、ＦＭ送信信号に含まれるイメージを低減することができる。
（４）３２．７６８ｋＨｚの固有振動周波数を有する水晶振動子７０は、時計用として安価に出回っているものであるため、入手が容易であり、部品コストを下げることができる。
（５）周波数シンセサイザ６０の出力信号を分周器７８、８０、８２、８４を用いてＬ（＝４Ｋ）分周して第１および第２の局部発振信号を生成しているため、ＦＭ放送波の周波数割り当て間隔である１００ｋＨｚの４Ｋ倍の周波数間隔で周波数シンセサイザ６０の発振周波数切替を行うことが可能になる。このため、周波数割り当て間隔あるいはこの間隔の整数分の１に一致しない３２．７６８ｋＨｚの水晶振動子を用いた場合であっても、所望周波数（ＦＭ受信機で受信可能な周波数）と実際のＦＭ送信信号の周波数との誤差を低減することができる。例えば、Ｋ＝１の場合を考えると、３２．７６８ｋＨｚの半分の周波数が最大誤差になるが、周波数シンセサイザ６０の出力信号を分周器８０等を通すことにより、この誤差を１／４（４．０９６ｋＨｚ）に低減することができる。ＦＭ変調信号の帯域を１５０ｋＨｚとすると、この４．０９６ｋＨｚという誤差は、実質的には無視できる程度であると考えられる。

ところで、ＰＬＬ周波数シンセサイザの基準周波数信号は、一般にはＦＭ放送波の周波数割り当て間隔（日本の場合は１００ｋＨｚ）の整数分の１の周波数が選ばれる。しかし、本実施形態のようにＦＭ放送波の周波数割り当て間隔の整数分の１ではない基準周波数信号を用いる場合には、分周器を用いてその周波数をできるだけ下げることにより、ＰＬＬ周波数シンセサイザの実際の出力信号の周波数と送信を希望する信号の周波数とのずれを少なくする手法が一般には採用される。

しかし、基準周波数信号の周波数を下げると、周波数シンセサイザのを構成するＰＬＬ回路のループゲインが下がるため、ＦＭ放送波の搬送波周波数近傍でのＣＮ比（キャリアレベルとノイズの比）が悪化するとともに、ＰＬＬ回路のロック時間も長くなってしまうという不都合が生じる。また、ＰＬＬ回路内のローパスフィルタの時定数が大きくなるため、周波数シンセサイザの全ての構成部品を半導体基板上に形成することが難しくなる。これに対し、本実施形態のように、周波数シンセサイザ６０の出力信号を分周する場合には、上述した各種の不都合を回避するとともに、周波数シンセサイザ６０を用いて生成される局部発振信号の周波数と送信を希望する信号の周波数とのずれ（発振周波数の誤差）を少なくすることが可能となる。

発振周波数の誤差について、具体的な数値を用いて説明すると、以下のようになる。発振器７２から周波数シンセサイザ６０に入力される基準周波数信号ｆｒ２の周波数をＦr （＝３２．７６８ｋＨｚ）とする。また、周波数シンセサイザ６０内の電圧制御型６２の発振周波数をＦosc 、増幅器４６からアンテナ４８を介して送信される実際のＦＭ変調信号の周波数をＦtxとすると、
Ｆtx＝Ｆr ×ｎ／（４Ｋ）
となる。ここで、ｎは可変分周器６４の分周比、４Ｋは分周器７８、８０、８２、８４全体の分周比である。

仮に、分周器７８、８０、８２、８４がない場合（４Ｋ＝１の場合）にＦtx＝９０．００ＭＨｚを得るためには、ｎ＝Ｆtx／Ｆr ＝２７４６．５８２に設定する必要がある。実際のｎは整数値であるため、小数点以下を四捨五入すると、ｎ＝２７４７となる。この場合の端数分（０．４１８）の０．４１８×３２．７６８ｋＨｚ＝１３．６９７ｋＨｚが送信を希望するＦＭ変調信号の周波数誤差となる。これに対し、分周器７８、８０、８２、８４が含まれる場合には、Ｋ＝１とすると、ｎ＝４Ｋ×Ｆtx／Ｆr ＝１０９８６．３３となる。小数点以下を四捨五入すると、ｎ＝１０９８６となる。この場合には、端数分（０．３３）の２．７０ｋＨｚが送信を希望するＦＭ変調信号の周波数誤差となる。このように、分周器７８、８０、８２、８４を周波数シンセサイザ６０の後段に挿入することにより送信周波数の誤差を少なくすることができる。

なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態ではＤＳＰ２０においてＦＭ変調処理とＩＱ変調処理を行ったが、ＤＳＰではステレオ複合信号の生成のみを行い、ＦＭ変調処理をＤＳＰよりも後段に配置された構成において行うようにしてもよい。

図５は、電圧制御型発振器に含まれる共振回路の共振周波数を可変してＦＭ変調処理を行うようにしたＦＭトランスミッタの変形例を示す図である。図５に示すＦＭトランスミッタは、アナログフロントエンド１０、ＤＳＰ２０Ａ、デジタル−アナログ変換器３０Ａ、増幅器４６、アンテナ４８、クロック発生回路５０、周波数シンセサイザ６０Ａ、水晶振動子７０、発振器（ＯＳＣ）７２、分周器分周器８６、制御部９０、操作部９２、表示部９４を備えている。このＦＭトランスミッタにおいて、図１に示したＦＭトランスミッタの各構成と基本的に同じ動作を行う構成については同じ符号を付しており、以下では基本動作が異なる構成に着目して説明を行う。

図６は、図５に示したＦＭトランスミッタに含まれるＤＳＰ２０Ａの詳細構成を示す図である。ＤＳＰ２０Ａは、アナログフロントエンド１０から出力されるＬデータおよびＲデータに基づいてステレオ変調処理を行う。図６に示すように、ＤＳＰ２０Ａは、ローパスフィルタ（ＬＰＦ）２００、デジタルオーディオ処理部２０２、マルチプレクサ（ＭＵＸ）２０４、プリエンファシス処理部２０６、ステレオ複合信号生成部２１０、加算部２３２を備えている。これらの各構成の機能が、ＤＳＰ２０Ａによって行われるデジタル処理によって実現されている。このＤＳＰ２０Ａは、図４に示したＤＳＰ２０に対して、補間処理部２４０、ＦＭ／ＩＱ変調処理部２４２、周波数シフト処理部２４６を省略した構成を有する。すなわち、このＤＳＰ２０Ａでは、ステレオ複合信号生成部２１０から出力されたステレオ複合信号を直接出力する。ＤＳＰ２０Ａから出力されたステレオ複合信号（デジタルデータ）は、デジタル−アナログ変換器３０Ａによってアナログ信号に変換されて、周波数シンセサイザ６０Ａに入力される。

周波数シンセサイザ６０Ａは、基準周波数信号ｆｒ２が入力されており、この基準周波数信号に同期し、この周波数のｎ倍の周波数の信号を生成する。このために、周波数シンセサイザ６０は、発振器（ＯＳＣ）６２Ａ、インダクタ６２Ｂ、可変容量ダイオード６２Ｃ、コンデンサ６２Ｄ、抵抗６２Ｅ、６２Ｆ、可変分周器（１／ｎ）６４、位相比較器（ＰＤ）６６、ローパスフィルタ（ＬＰＦ）６８を備えている。発振器６２Ａは、インダクタ６２Ｂ、可変容量ダイオード６２Ｃ、コンデンサ６２Ｄからなる並列共振回路とともに電圧制御型発振器を構成している。ローパスフィルタ６８の出力端子が抵抗６２Ｅを介して可変容量ダイオード６２Ｃとコンデンサ６２Ｄの接続点に接続されており、ローパスフィルタ６８から出力される制御電圧Ｖｄに応じて並列共振回路の共振周波数が決定され、この周波数で発振器６２Ａが発振する。また、可変容量ダイオード６２Ｃとコンデンサ６２Ｄの接続点には、抵抗６２Ｆを介してデジタル−アナログ変換器３０Ａの出力端子が接続されている。デジタル−アナログ変換器３０Ａからはステレオ複合信号が出力されるため、可変容量ダイオード６２Ｃとコンデンサ６２Ｄの接続点の電位がステレオ複合信号の振幅に応じて変化すると発振器６２Ａの発振周波数も変化する。このようにして、ステレオ複合信号に対するＦＭ変調動作が行われる。

分周器８６は、周波数シンセサイザ６０Ａ内の発振器６２Ａの発振信号を分周比４Ｋ＝Ｌで分周して出力する。分周器８６の出力信号（ＦＭ変調信号）は、増幅器４６によって電力増幅された後にアンテナ４８から送信される。

このように、ＤＳＰ２０Ａによってステレオ複合信号の生成を行い、周波数シンセサイザ６０Ａ内の発振器６２Ａの発振周波数をステレオ複合信号の振幅に応じて変化させることによってＦＭ変調を行うようにしてもよい。搬送波周波数を可変するいわゆる直接変調方式を採用することにより、簡単な構成でＦＭ変調信号を送信することが可能になる。

また、上述した実施形態では、３２．７６８ｋＨｚの固有振動周波数を有する水晶振動子７０を用いたが、水晶振動子７０の固有振動周波数は、基準周波数信号ｆｒ１、ｆｒ２やＦＭ放送波の周波数割り当て間隔との関係によって様々な変形が考えられる。これらの変形を考慮して、本発明の適用範囲となる各種周波数の関係を示すと以下のようになる。
（１）水晶振動子７０の固有振動周波数がＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に一致しない場合
ＦＭ放送波の周波数割り当て間隔は１００ｋＨｚであるが、周波数シンセサイザ６０の出力側に全体の分周比が「４Ｋ」の分周器７８、８０、８２、８４が接続されていることを考慮すると、周波数シンセサイザ６０に要求される発振周波数の間隔としては（４Ｋ×１００）ｋＨｚとなる。したがって、（１）の場合とは、水晶振動子７０の固有振動周波数が（４Ｋ×１００）ｋＨｚと一致しない、あるいは、（４Ｋ×１００）ｋＨｚの整数分の１と一致しないということである。例えば、Ｋ＝１の場合には、４００ｋＨｚあるいは４００ｋＨｚの整数分の１の値に一致しない固有振動周波数を有する水晶振動子７０が用いられる。図１に示す水晶振動子７０の固有振動周波数（３２．７６８ｋＨｚ）は、（１）の場合に当てはまる。なお、図５に示す構成では、分周器８６を省略することが可能であり、この場合には４Ｋ＝１になるため、１００ｋＨｚあるいは１００ｋＨｚの整数分の１の値に一致しない固有振動周波数を有する水晶振動子７０が用いられる。

さらに、本実施形態では、ＤＳＰ２０によるデジタル処理によってステレオ変調動作を行っているため、従来のように１９ｋＨｚや３８ｋＨｚの信号が不要であり、水晶振動子７０の固有振動周波数の条件として、１９ｋＨｚの整数倍に一致しないという条件を追加することができる。換言すれば、水晶振動子７０の固有振動周波数を設定（選択）する際に、１９ｋＨｚの整数倍という条件が不要になる。これにより、使用可能な水晶振動子に求められる周波数条件をさらに緩和することが可能になり、部品選択の自由度を向上させることができる。
（２）水晶振動子７０の固有振動周波数がＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に一致する場合
上述した（１）の場合と反対に、水晶振動子７０の固有振動周波数を、（４Ｋ×１００）ｋＨｚあるいは（４Ｋ×１００）ｋＨｚの整数分の１と一致させるようにしてもよい。これにより、ＦＭ受信機で受信可能な周波数に対して、周波数誤差のないＦＭ変調信号を生成して送信することが可能になり、ＦＭ受信機でＦＭ変調信号を受信した際の受信品質を向上させることができる。

また、上述した実施形態では、水晶振動子７０が接続された発振器７２を用いたが、これら水晶振動子７０と発振器７２の代わりに外部回路（図示せず）を接続し、外部回路から供給される信号を基準周波数信号ｆｒ１、ｆｒ２としてクロック発生回路５０および周波数シンセサイザ６０に入力するようにしてもよい。ＦＭトランスミッタとＦＭ受信機等を１チップ部品として形成する場合などに、ＦＭ受信機等の一部（外部回路）で生成された信号を用いことで、ＦＭトランスミッタ専用の水晶振動子７０と発振器７２を省略することができるため、構成の簡略化が可能になる。

一実施形態のＦＭトランスミッタの構成を示す図である。 アナログフロントエンドの詳細構成を示す図である。 ３つの分周器の動作タイミングを示す図である。 ＤＳＰの詳細構成を示す図である。 電圧制御型発振器に含まれる共振回路の共振周波数を可変してＦＭ変調処理を行うようにしたＦＭトランスミッタの変形例を示す図である。 図５に示したＦＭトランスミッタに含まれるＤＳＰの詳細構成を示す図である。

符号の説明

１０ アナログフロントエンド（アナログＦＥ）
２０ ＤＳＰ（デジタル信号処理装置）
３０、３２ デジタル−アナログ変換器（Ｄ／Ａ）
４０、４２ ミキサ
４４ 加算器
４６ 増幅器
４８ アンテナ
５０ クロック発生回路
６０ 周波数シンセサイザ
７０ 水晶振動子
７２ 発振器（ＯＳＣ）
７８、８０、８２、８４ 分周器
９０ 制御部
９２ 操作部
９４ 表示部
２００ ローパスフィルタ（ＬＰＦ）
２０２ デジタルオーディオ処理部
２０４ マルチプレクサ（ＭＵＸ）
２０６ プリエンファシス処理部
２１０ ステレオ複合信号生成部
２３０ ＲＤＳデータエンコーダ
２３２ 加算部
２４０ 補間処理部
２４２ ＦＭ／ＩＱ変調処理部
２４６ 周波数シフト処理部

Claims (19)

1. 水晶振動子が接続された発振器と、
   前記発振器の出力信号に同期したクロック信号を生成するクロック発生回路と、
   前記クロック発生回路によって発生したクロック信号が動作クロックとして入力され、ステレオデータに対するステレオ変調動作をデジタル処理によって行うデジタル信号処理装置と、
   前記発振器の出力信号が直接入力され、この出力信号に同期するとともに周波数が整数倍の搬送波を生成する搬送波生成回路と、
   を備え、前記搬送波を前記デジタル信号処理装置によるステレオ変調動作によって得られたステレオ複合信号により周波数変調したＦＭ変調信号を送信することを特徴とするＦＭトランスミッタ。
2. 請求項１において、
   前記水晶振動子を除く前記発振器、前記クロック発生回路、前記デジタル信号処理装置、前記搬送波生成回路の各機能が、半導体プロセスを用いて１個の半導体基板上に一体形成されていることを特徴とするＦＭトランスミッタ。
3. 請求項１または２において、
   前記クロック発生回路は、前記発振器の出力信号が第１の基準周波数信号ｆｒ１として入力される第１のＰＬＬ回路であり、
   前記第１のＰＬＬ回路に含まれる第１の分周器の分周比を整数ｍとしたときに、前記第１の基準周波数信号ｆｒ１の周波数のｍ倍の周波数を有する前記クロック信号が生成されることを特徴とするＦＭトランスミッタ。
4. 請求項３において、
   前記搬送波生成回路は、前記発振器の出力信号が第２の基準周波数信号ｆｒ２として入力される第２のＰＬＬ回路であり、
   前記第２のＰＬＬ回路に含まれる第２の分周器の分周比を整数ｎとしたときに、前記第２の基準周波数信号ｆｒ２の周波数のｎ倍の周波数を有する前記搬送波が生成されることを特徴とするＦＭトランスミッタ。
5. 請求項４において、
   前記第２のＰＬＬ回路は、前記第２の分周器の分周比ｎが変更可能な周波数シンセサイザであり、
   前記分周比ｎを変更することにより、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１の間隔で、前記第２のＰＬＬ回路の出力信号の周波数を可変設定する制御部をさらに備えることを特徴とするＦＭトランスミッタ。
6. 請求項４において、
   前記搬送波生成回路は、前記第２のＰＬＬ回路によって生成される信号を分周比Ｌの第３の分周器で分周した信号を前記搬送波として出力することを特徴とするＦＭトランスミッタ。
7. 請求項６において、
   前記第２のＰＬＬ回路は、前記第２の分周器の分周比ｎが変更可能な周波数シンセサイザであり、
   前記分周比ｎを変更することにより、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１の間隔に対して、前記第３の分周器の分周比Ｌを乗じた周波数間隔で、前記第２のＰＬＬ回路の出力信号の周波数を可変設定する制御部をさらに備えることを特徴とするＦＭトランスミッタ。
8. 請求項１〜７のいずれかにおいて、
   前記水晶振動子は、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に一致しない固有振動周波数を有することを特徴とするＦＭトランスミッタ。
9. 請求項１〜５のいずれかにおいて、
   前記水晶振動子は、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に一致せず、かつ、１９ｋＨｚの整数倍に一致しない固有振動周波数を有することを特徴とするＦＭトランスミッタ。
10. 請求項６または７において、
    前記水晶振動子は、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に対して、前記第３の分周器の分周比Ｌを乗じた周波数に一致せず、かつ、１９ｋＨｚの整数倍に一致しない固有振動周波数を有することを特徴とするＦＭトランスミッタ。
11. 請求項８〜１０のいずれかにおいて、
    前記水晶振動子は、３２．７６８ｋＨｚの固有振動周波数を有することを特徴とするＦＭトランスミッタ。
12. 請求項１〜５のいずれかにおいて、
    前記水晶振動子は、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に一致する固有振動周波数を有することを特徴とするＦＭトランスミッタ。
13. 請求項６または７において、
    前記水晶振動子は、ＦＭ放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の１に対して、前記第３の分周器の分周比Ｌを乗じた周波数に一致する固有振動周波数を有することを特徴とするＦＭトランスミッタ。
14. 請求項１〜１３のいずれかにおいて、
    前記デジタル信号処理装置は、前記ステレオ変調動作によって得られたステレオ複合信号に対するＦＭ変調動作と、ＦＭ変調後の信号のＩ成分とＱ成分とを抽出するＩＱ変調動作を行うこと特徴とするＦＭトランスミッタ。
15. 請求項１４において、
    前記搬送波生成回路は、互いに位相が９０°異なる２種類の前記搬送波を生成し、
    前記デジタル信号処理装置によって抽出されたＩ成分とＱ成分のそれぞれに対応する信号と、前記搬送波生成回路によって生成された２種類の前記搬送波のそれぞれとを別々に混合する２つのミキサと、これら２つのミキサによって混合された２種類の信号を加算する加算器と、前記加算器の出力信号を増幅してアンテナから送信する増幅器とを有する送信回路をさらに備えることを特徴とするＦＭトランスミッタ。
16. 請求項４〜７のいずれかにおいて、
    前記第２のＰＬＬ回路は、デジタル信号処理装置によるステレオ変調動作によって得られたステレオ複合信号の振幅に応じて発振周波数が変化する発振器を有することを特徴とするＦＭトランスミッタ。
17. 請求項１〜１６のいずれかにおいて、
    前記水晶振動子が接続された前記発振器の代わりに外部回路が接続され、
    前記水晶振動子が接続された前記発振器の出力信号の代わりに、前記外部回路から供給される信号を用いることを特徴とするＦＭトランスミッタ。
18. 請求項２において、
    前記半導体プロセスはＣＭＯＳプロセスであることを特徴とするＦＭトランスミッタ。
19. 請求項１〜５のいずれかにおいて、
    前記水晶振動子は、３８ｋＨｚよりも低い固有振動周波数を有することを特徴とするＦＭトランスミッタ。
    

Images