JP2007058234A - 映像スケーリングを行う表示デバイス - Google Patents

Abstract

【課題】 映像の解像度に拘らず、その映像を表示デバイスの解像度に変換して表示する。
【解決手段】 映像信号の同期信号の周波数を調べ、その周波数から映像信号の解像度を決定する。そして、映像信号で表わされる映像を拡大・縮小することによって、映像信号の解像度を表示デバイスの解像度に一致するように変換し、表示デバイスに表示する。
【選択図】 図２

Description

この発明は、入力された映像をスケーリングして表示する表示デバイスに関する。

コンピュータで作成された映像を液晶プロジェクタなどの他の表示デバイスに表示したい場合がある。このような場合には、その表示デバイスの解像度に応じた映像信号をコンピュータ側で作成する必要がある。なお、この明細書において
、「解像度」とは映像の水平方向のドット数（画素数)と垂直方向のライン数（走査線数）を意味する。なお、水平方向のドット数を「水平解像度」と呼び、垂直方向のライン数を「垂直解像度」と呼ぶ。

コンピュータにおいて生成できる映像の解像度と階調数は、コンピュータ内のビデオＲＡＭ（ＶＲＡＭ）の容量で制限されている。すなわち、大きな解像度（すなわち大きな画面サイズ）で表示する場合には階調数が少なくなり、階調数を大きくすると解像度が小さくなるという関係がある。このため、表示デバイスの画面サイズが大きな場合などには、コンピュータで生成する映像信号の解像度を表示デバイスの解像度に合わせることができない場合もあった。このような問題は、コンピュータ以外の映像（例えばテレビジョンの映像）をテレビジョン以外の表示デバイスに表示する場合にも同様であった。

この発明は、従来技術における上述の課題を解決するためになされたものであり、入力された映像の解像度に拘らず、その映像を表示デバイスの解像度に変換して表示することを目的とする。

上述の課題の少なくとも一部を解決するため、本発明による第１の表示デバイスは、光源と、光変調部と、入力された映像信号の水平解像度および垂直解像度を判別する解像度決定手段と、前記映像信号の水平解像度が前記光変調部の標準水平解像度に一致するように前記映像信号を処理するスケーリング手段と、を備えた表示デバイスであって、前記スケーリング手段によって処理された映像信号に基づく映像を表示することを特徴とする。

表示デバイスの解像度は既知なので、入力された映像信号の水平解像度を判別すれば、映像信号の水平解像度と表示デバイスの水平解像度の比率を求めることができる。従って、この比率で映像を拡大・縮小すれば、映像信号の水平解像度を表示デバイスの水平解像度に一致させて表示させることができる。

前記スケーリング手段は、前記映像信号の垂直解像度が前記表示デバイスの標準垂直解像度に一致するように前記映像信号を処理するようにしてもよい。

本発明による第２の表示デバイスは、光源と、光変調部と、入力された映像信号の水平解像度および垂直解像度を判別する解像度決定手段と、前記映像信号の垂直解像度が前記光変調部の標準垂直解像度に一致するように前記映像信号を処理するスケーリング手段と、を備えた表示デバイスであって、前記スケーリング手段によって処理された映像信号に基づく映像を表示することを特徴とする。

この表示デバイスでは、映像信号の垂直解像度を表示デバイスの垂直解像度に一致させて表示させることができる。

なお、前記スケーリング手段は、前記映像信号の水平解像度が前記表示デバイスの標準水平解像度に一致するように前記映像信号を処理するようにしてもよい。

前記解像度決定手段は、前記映像信号の水平同期信号の周波数および垂直同期信号の周波数を検出する周波数検出部と、少なくとも検出された前記水平同期信号の周波数および前記垂直同期信号の周波数に基づいて前記映像信号の水平解像度および垂直解像度を判別する手段と、を含むことが好ましい。

さらに、上記表示デバイスは、それぞれが入力映像信号を受取り可能な複数の入力部と、前記複数の入力部が受取った入力映像信号のうちから一つの入力映像信号を選択する映像信号選択部と、をさらに備え、前記選択された一つの入力映像信号が前記映像信号であるとしてもよい。

なお、前記表示デバイスは例えばプロジェクタである。

映像信号としては、コンピュータで生成された映像信号や、テレビジョンの映像信号などを適用することができる。

次に、本発明の実施の形態を実施例に基づき説明する。図１は、この発明の第１実施例である液晶プロジェクタの構成を示すブロック図である。この液晶プロジェクタは、パーソナルコンピュータ１００で生成された映像を大サイズのスクリーン（図示せず）上に投影する装置であり、ＣＰＵ２０と、メインメモリ２２と、入力手段としての入力パネル２４と、Ａ／Ｄ変換器３２と、フレームメモリ３４と、ビデオスケーラ３６と、ＬＣＤドライバ３８と、ＬＣＤパネル（液晶表示パネル）４０と、光源４２とを備えている。なお、フレームメモリ３４は、ＲＧＢ信号を記憶するための３枚のメモリプレーンを有している。

ＣＰＵ２０は、パーソナルコンピュータ１００から与えられた同期信号ＳＹＮＣの周波数を決定する周波数決定部２６としての機能と、同期信号ＳＹＮＣの周波数に対応する解像度を決定する解像度決定部２８としての機能とを有する。これらの機能は、ＣＰＵ２０がメインメモリ２２に記憶されたソフトウェアプログラムを実行することによって実現される。

Ａ／Ｄ変換器３２は、パーソナルコンピュータ１００から与えられた映像信号ＶPCをＡ／Ｄ変換してデジタル映像信号ＤPCを生成し、これをビデオスケーラ３６に入力する。ビデオスケーラ３６には、このデジタル映像信号ＤPCとともに、パーソナルコンピュータ１００からの同期信号ＳＹＮＣも入力されている。なお
、この明細書において、「映像信号」とは、同期信号を含まない狭義の映像信号を意味する場合と、同期信号を含む広義の映像信号を意味する場合とがある。

ビデオスケーラ３６は、入力されたデジタル映像信号ＤPCをフレームメモリ３４に書き込むとともに、フレームメモリ３４から映像信号を読出してＬＣＤドライバ３８に供給する。この際、ビデオスケーラ３６は、映像を拡大・縮小することによって、ＬＣＤパネル４０の標準解像度に合うように映像信号の解像度を調整する。ＬＣＤドライバ３８は、ビデオスケーラ３６から与えられた映像をＬＣＤパネル４０に表示する。そして、ＬＣＤパネル４０に表示された映像が、光源４２によってスクリーン上に投影される。

図２は、ビデオスケーラ３６の機能を示す説明図である。図２の左側に示すように、パーソナルコンピュータで生成される映像には、種々の解像度（６４０ドット×４００ライン、６４０ドット×４８０ライン、８００ドット×６００ライン、１０２４ドット×７６８ライン、１６００ドット×１２００ライン等）のものがある。一方、ＬＣＤパネル４０の標準解像度は一定であり、図２の例では８００ドット×６００ラインである。そこで、ビデオスケーラ３６は、入力映像信号ＶPCを拡大または縮小することによって、ＬＣＤパネル４０の標準解像度を有する映像信号を生成する。こうすれば、パーソナルコンピュータ１００で生成された映像信号ＶPCをこの液晶プロジェクタに入力すれば、ＬＣＤパネル４０の画面一杯にその映像を表示することができる。すなわち、液晶プロジェクタにおける解像度は、入力映像信号ＶPCの解像度とは無関係になる。従って、パーソナルコンピュータ１００側において所望の解像度と階調数の映像を生成し、その映像をＬＣＤパネル４０の画面一杯に表示することができる。

図３は、ビデオスケーラ３６の内部構成を示すブロック図である。ビデオスケーラ３６は、第１の色変換部５０と、書込同期信号発生部５２と、入力用のＦＩＦＯバッファ５４と、ＤＲＡＭコントローラ５６と、アドレスコントローラ５８と、ＣＰＵアクセスコントローラ６０と、出力用の２つのＦＩＦＯバッファ６１
，６２と、フィルタ部６４と、第２の色変換部６６と、読出同期信号発生部６８とを備えている。なお、図３に示されているように、この実施例では、フレームメモリ３４がダイナミックＲＡＭで構成されている。ＤＲＡＭコントローラ５６は、このフレームメモリ３４への映像信号の書込みと、フレームメモリ３４からの映像信号の読出しとを制御する回路である。

図１のＡ／Ｄ変換器３２で生成されたデジタル映像信号ＤPCは、第１の色変換部５０に与えられ、必要に応じてＲＧＢ信号への色変換が行なわれる。例えば、入力されたデジタル映像信号ＤPCがＹＣｒＣｂ信号である場合には、色変換部５０においてＲＧＢ信号に変換される。

パーソナルコンピュータ１００から与えられた同期信号ＳＹＮＣは、水平同期信号ＨＳＹＮＣ１と垂直同期信号ＶＳＹＮＣ１とを含んでいる。書込同期信号発生部５２は、水平同期信号ＨＳＹＮＣ１または垂直同期信号ＶＳＹＮＣ１の周波数を内部の図示しないＰＬＬ回路によってＮ0 倍することによってドットクロック信号ＤＣＫ１を生成する。このドットクロック信号ＤＣＫ１は、水平方向のドット位置の更新タイミングを示す信号である。ドットクロック信号ＤＣＫ１は、水平同期信号ＨＳＹＮＣ１および垂直同期信号ＶＳＹＮＣ１とともにアドレスコントローラ５８に供給される。

第１の色変換部５０で変換された映像信号は、ＦＩＦＯバッファ５４で一時的に記憶され、ＤＲＡＭコントローラ５６によってフレームメモリ３４内に書き込まれる。ＦＩＦＯバッファ５４は、書込みのタイミングを調整するために用いられている。フレームメモリ３４への書込み動作は、書込同期信号発生部５２から与えられた書込同期信号｛ＤＣＫ１，ＨＳＹＮＣ１，ＶＳＹＮＣ１｝に同期して行なわれる。すなわち、各ドット位置（水平方向アドレス）はドットクロック信号ＤＣＫ１に同期して更新され、走査線位置（垂直方向アドレス）は水平同期信号ＨＳＹＮＣ１に同期して更新され、各フレーム（各フィールド）は垂直同期信号ＶＳＹＮＣ１に同期して更新される。ＤＲＡＭコントローラ５６は、また、フレームメモリ３４に格納されている映像信号を読出してＦＩＦＯバッファ６１，６２に交互に書き込む制御も行なう。フレームメモリ３４からの読出動作は、読出同期信号発生部６８で生成される読出同期信号｛ＤＣＫ２，ＨＳＹＮＣ２，ＶＳＹＮＣ２｝に同期して行なわれる。この読出同期信号｛ＤＣＫ２，ＨＳＹＮＣ２，ＶＳＹＮＣ２｝は、ＬＣＤドライバ３８にも与えられて、ＬＣＤパネル４０における表示の同期信号として使用される。アドレスコントローラ５８は、書込アドレスや読出アドレスを生成してＤＲＡＭコントローラ５６に供給する回路であり、映像を拡大・縮小するスケーリング部７０を備えている。

出力用の２つのＦＩＦＯバッファ６１，６２には、フレームメモリ３４から読出された１ライン分の映像信号が交互に書き込まれる。この時、書込みが行なわれていない方のバッファから映像信号が読出されてフィルタ部６４に与えられる
。フィルタ部６４は、γ補正（入／出力階調変換）や、映像の左右反転、上下反転等の各種のフィルタリング処理を行なう回路である。フィルタリング処理が行なわれた映像信号は、色変換部６６において必要に応じて色変換が行なわれて出力映像信号ＤOUT に変換される。出力映像信号ＤOUT は、ＬＣＤドライバ３８（図１）に供給される。

図１のＣＰＵ２０は、図３のＣＰＵアクセスコントローラ６０を介してビデオスケーラ３６内の各部にアクセスすることができる。入力映像信号ＶPCに対応する同期信号ＳＹＮＣの周波数を決定する場合には、ＣＰＵ２０は、ＣＰＵアクセスコントローラ６０を介して書込同期信号発生部５２からの信号を受け取る。ＣＰＵ２０は、まず、周波数決定部２６（図１）として機能し、書込同期信号発生部５２に入力された水平同期信号ＨＳＹＮＣ１と垂直同期信号ＶＳＹＮＣ１の周波数をそれぞれ測定する。次に、解像度決定部２８として機能し、これらの周波数に基づいて入力映像信号ＶPCの解像度を決定する。

図４は、解像度と周波数との関係を示す解像度決定テーブルである。この解像度決定テーブルには、種々の解像度（ドット数×ライン数）と、水平同期信号および垂直同期信号の周波数との関係が登録されている。解像度決定テーブルは、メインメモリ２２に格納されている。ＣＰＵ２０の動作クロックの周波数は数十ＭＨｚであり、水平同期信号の周波数は数十ｋＨｚ，垂直同期信号の周波数は数十Ｈｚなので、ソフトウェア処理によって周波数決定部２６の機能を実行し、これらの周波数を十分精度良く測定することが可能である。例えば、ＣＰＵ２０が一定周期でカウントアップを行ない、水平同期信号ＨＳＹＮＣ１のエッジ（例えば立下りエッジ）の間のカウント数を求めるようにすれば、そのカウント数から水平同期信号ＨＣＹＮＣ１の周波数を求めることができる。垂直同期信号ＶＳＹＮＣ１についても同様である。こうして、同期信号ＨＳＹＮＣ１，ＶＳＹＮＣ１の周波数が決定されると、解像度決定部２８が解像度決定テーブル（図４）を参照して、対応する解像度を決定する。

ところで、図４にも例示されているように、同じ解像度でも同期信号の周波数にいくつかの種類がある場合がある。従って、解像度決定テーブルには、市販されている多数の機器で使用されている解像度と周波数との関係をできるだけ多く登録しておくことが好ましい。しかし、解像度決定テーブルに登録されていない周波数の映像信号が入力される場合も考えられる。この場合には、ＣＰＵ２０は
、ＬＣＤパネル４０（または入力パネル２４の表示部）に入力映像信号ＶPCの周波数が未登録である旨を表示する。そして、ユーザが入力パネル２４を用いてその入力映像信号ＶPCの解像度（ドット数×ライン数）を設定することによって、解像度決定テーブルにその周波数と解像度の関係を登録する。この処理を実現するためには、解像度決定テーブルをＲＡＭやフラッシュメモリなどの書込可能なメモリに格納しておくことが好ましい。

なお、入力映像信号ＶPCの解像度を決定する際には、水平同期信号と垂直同期信号の周波数のみでなく、それらの期間幅ＨH ，ＨV や、インターレースの有無に基づいて決定するようにしてもよい。図５は、水平同期信号と垂直同期信号の期間幅ＨH ，ＨV を説明するための説明図である。但し、図示の便宜上、図５ではコンポジット映像信号の波形を示している。同期信号の周波数のみでなく、それらの期間幅ＨH ，ＨV や、インターレースの有無に基づいて入力同期信号の解像度を決定するようにすれば、解像度を決定する際の誤りを少なくすることができる。

解像度決定部２８によって決定された水平解像度と垂直解像度は、ＣＰＵアクセスコントローラ６０（図３）を介してアドレスコントローラ５８に与えられる
。アドレスコントローラ５８内のスケーリング部７０は、これらの解像度をＬＣＤパネル４０の標準解像度に変換するために、図２で説明したような映像の拡大・縮小を実行する。

図６は、スケーリング部７０の内部構成を示すブロック図である。スケーリング部７０は、ＰＬＬ回路１４２と、分周器１４４と、水平アドレス形成部１４６と、垂直アドレス形成部１４８と、３ステートバッファ部１６０と、インバータ１６２とを有している。図６に示すデータラッチ１６４は、ＤＲＡＭコントローラ５６内の回路である。水平アドレス形成部１４６は、ラッチミス除去回路１５０と、第１のカウンタ１５２と、第１のラッチ１５４とを有している。垂直アドレス形成部１４８は、第２のカウンタ１５６と、第２のラッチ１５８とを有している。

ＰＬＬ回路１４２は、読出用の水平同期信号ＨＳＹＮＣ２から、そのＮ倍の周波数を有する第２のドットクロック信号ＤＣＫＸを生成する。分周器１４４は、読出用のドットクロック信号ＤＣＫ２を１／Ｍ分周することによってラインインクリメント信号ＬＩＮＣＸを生成する。ＰＬＬ回路１４２と分周器１４４における設定値Ｎ，Ｍは、入力映像信号ＶPCの解像度をＬＣＤパネル４０の解像度に変換するための値であり、ＣＰＵ２０によってそれぞれ設定される。なお、これらの設定値Ｎ，Ｍの決定方法については後述する。

図７は、垂直アドレス形成部１４８の動作を示すタイミングチャートである。第２のカウンタ１５６は、読出用の垂直同期信号ＶＳＹＮＣ２（図７（ａ））でリセットされた後に、ラインインクリメント信号ＬＩＮＣＸのパルス数をカウントする。また、第２のカウンタ１５６のカウント値ＨＣ（図７（ｄ））は、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジに応じてラッチされ、垂直アドレスＶＡＤＤとして３ステートバッファ１６０に与えられる。図７（ｅ）の例では、垂直アドレスＶＡＤＤの値は、０，１，１，２…のように更新されている。

図８は、映像の拡大の様子を示す説明図である。図８（Ａ）は、フレームメモリ３４内に記憶された映像データを示しており、図８（Ｂ）は拡大された映像データを示している。また、これらの図の各枠内に記載された数字は映像データの値である。図７（ｅ）のタイミングチャートでは、ＶＡＤＤ＝０の走査線上の映像を１回読出し、ＶＡＤＤ＝１の走査線上の映像を２回，ＶＡＤＤ＝２の走査線上の映像を２回…、という順序でフレームメモリ３４から映像データが読出されている。従って、読出された映像は図８（Ｂ）に示すように垂直方向に拡大されることになる。垂直方向の倍率ＭV2は、水平同期信号ＨＳＹＮＣ２の周波数ｆHSYNC2と、ラインインクリメント信号ＬＩＮＣＸの周波数ｆLINCX の比で与えられる。従って、分周器１４４（図７）の設定値Ｍを調整することによって、映像を垂直方向に任意の倍率で拡大することが可能である。なお、倍率ＭV2の値を１以下に設定すれば、垂直方向に縮小することも可能である。

図９は、水平アドレス形成部１４６の動作を示すタイミングチャートである。ラッチミス除去回路１５０（図６）は、第１と第２のドットクロック信号ＤＣＫ２，ＤＣＫＸ（図９（ｂ），（ｄ））に応じて第３のドットクロック信号ＤＣＫＸＸ（図９（ｅ））を生成する。

図１０は、ラッチミス除去回路１５０の内部構成を示すブロック図である。ラッチミス除去回路１５０は、遅延部１７０と、ＥＸＮＯＲ回路１７２と、Ｄ型フリップフロップ１７４とを有している。ＥＸＮＯＲ回路１７２の出力信号ＤＫＦＦは、第１のドットクロック信号ＤＣＫ２と、このドットクロック信号ＤＣＫ２を所定の時間だけ遅延させて得られた信号との排他的論理和を取って反転した信号である。従って、この信号ＤＫＦＦは、図９（ｃ）にも示されているように、第１のドットクロック信号ＤＣＫ２の立上がりと立下りのタイミングを示す信号である。

ＥＸＮＯＲ回路１７２の出力信号ＤＫＦＦは、フリップフロップ１７４のクロック入力端子に与えられている。また、このフリップフロップ１７４のＤ入力端子には、第２のドットクロック信号ＤＣＫＸが与えられている。従って、フリップフロップ１７４の出力である第３のドットクロック信号ＤＣＫＸＸは、図９（ｅ）に示されているように、ＥＸＮＯＲ回路１７２の出力信号ＤＫＦＦの立ち上がりエッジにおける第２のドットクロック信号ＤＣＫＸのレベルを示す信号である。この第３のドットクロック信号ＤＣＫＸＸは、第２のドットクロック信号ＤＣＫＸと等しい周波数を有している。また、ＥＸＮＯＲ回路１７２の出力信号ＤＫＦＦは、第１のドットクロック信号ＤＣＫ２のエッジから所定の遅延時間だけ遅れて立上るので、第３のドットクロック信号ＤＣＫＸＸのレベル変化のタイミングも、第１のドットクロック信号ＤＣＫ２のエッジから所定の遅延時間だけ遅延している。このような第３のドットクロック信号ＤＣＫＸＸをラッチミス除去回路１５０で生成する理由は、第１のラッチ１５４でラッチされる水平アドレスの値が不安定になるのを防止するためであるが、この理由については更に後述する。

水平アドレス形成部１４６の第１のカウンタ１５２（図６）は、水平同期信号ＨＳＹＮＣ２のパルスでリセットされた後に、ラッチミス除去回路１５０で生成された第３のドットクロック信号ＤＣＫＸＸのパルス数をカウントアップして、そのカウント値ＤＣ（図９（ｆ））を第１のラッチ１５４に供給している。ところで、第３のドットクロック信号ＤＣＫＸＸは第２のドットクロック信号ＤＣＫＸと等しい周波数を有しているので、第１のカウンタ１５２のカウント値ＤＣは
、実質的に第２のドットクロック信号ＤＣＫＸのパルス数を示している。第１のラッチ１５４は、第１のドットクロック信号ＤＣＫ２に同期してカウント値ＤＣをラッチし、３ステートバッファ１６０に水平アドレスＨＡＤＤ（図９（ｇ））として与えている。すなわち、水平アドレスＨＡＤＤは第２のドットクロック信号ＤＣＫＸのパルス数を示す値であり、その値は第１のドットクロック信号ＤＣＫ２の立上がりエッジに応じて更新されている。従って、第１のドットクロック信号ＤＣＫ２の周波数ｆDCK2と、第２のドットクロック信号ＤＣＫＸの周波数ｆDCKXとを調整することによって、水平アドレスＨＡＤＤの値をどのように更新するかを設定することができる。図９（ｇ）の例では、水平アドレスＨＡＤＤの値が０，０，１…のように変化していることが解る。

前述した図８（Ａ），（Ｂ）には、図９（ｇ）における水平アドレスＨＡＤＤの更新に応じた映像の拡大の様子が図示されている。図９に示したタイミングチャートは、垂直アドレスＶＡＤＤが０である一番上の走査線における水平方向のアドレス生成のタイミングに相当している。図９（ｇ）に示すように、水平アドレスＨＡＤＤは、０，０，１…と更新されている。従って、この走査線上では、水平アドレスＨＡＤＤ＝０の画素の映像データが２回読出され、次に、ＨＡＤＤ＝１の画素の映像データが１回…、という順序で、各画素の映像データがフレームメモリ３４から順次読出されている。

このように水平アドレスＨＡＤＤは、２つのドットクロック信号ＤＣＫ２，ＤＣＫＸの周波数の関係に依存する。従って、これらのドットクロック信号ＤＣＫ２，ＤＣＫＸの周波数を調整することによって、映像を水平方向に拡大／縮小することができる。すなわち、読出時における映像の水平方向の倍率ＭH2は、図８の下部にも示すように、第１のドットクロック信号ＤＣＫ２の周波数ｆDCK2と第２のドットクロック信号ＤＣＫＸの周波数ｆDCKXとの比で与えられる。従って、ＰＬＬ回路１４２の設定値Ｎを調整することによって、映像を水平方向に任意の倍率で拡大／縮小することが可能である。

なお、ラッチミス除去回路１５０で信号ＤＣＫＸＸを生成する理由は次の通りである。図９（ｆ）に示すように、第１のカウンタ１５２のカウント値ＤＣは、水平同期信号ＨＳＹＮＣ２（図９（ａ））がＨレベルに復帰した後に、第３のドットクロック信号ＤＣＫＸＸ（図９（ｅ））の立上がりエッジに同期して変化する。一方、前述したように第３のドットクロック信号ＤＣＫＸＸのエッジは、第１のドットクロック信号ＤＣＫ２のエッジから所定の時間だけ遅延しているので
、第１のラッチ１５４におけるラッチのタイミングがカウント値ＤＣの変化のタイミングと重なることがなく、従って、水平アドレスＨＡＤＤの値が不安定になることもない。

以上のように、図６に示すＰＬＬ回路１４２の設定値Ｎと分周器１４４の設定値Ｍを調整することによって、図８の下部に示すように水平方向倍率ＭH2と垂直方向倍率ＭV2をそれぞれ独立に設定することが可能である。従って、水平方向倍率ＭH2を（ＬＣＤパネル４０の水平解像度）／（入力映像信号ＶPCの水平解像度
）に等しく設定し、また、垂直方向倍率ＭV2を（ＬＣＤパネル４０の垂直解像度
）／（入力映像信号ＶPCの垂直解像度）に等しく設定すれば、ＬＣＤパネル４０の画面一杯に映像を表示することができる。

図１１は、本発明の第２実施例としてのダウンコンバータの構成を示すブロック図である。このダウンコンバータは、図１に示す液晶プロジェクタの入力部に映像信号選択部２００を追加し、また、ＬＣＤドライバ３８をビデオエンコーダ２０２で置き換えるとともに、ＬＣＤパネル４０および光源４２を各種の出力装置（テレビジョン２０４、ビデオプレーヤ２０６、および、ＣＤ−ＲＡＭ２０８
）に置き換えた構成を有している。

映像信号選択部２００は、パーソナルコンピュータによって生成された映像信号｛ＶPC，ＳＹＮＣ｝の他に、テレビジョン用の２種類の映像信号ＳTV1 ，ＳTV2 を受け取り、それらのうちの１つを選択するセレクタである。なお、テレビジョン用の映像信号ＳTV1 ，ＳTV2 は同期信号を含むコンポジット映像信号である
。コンポジット映像信号を選択する場合には、映像信号選択部２００内のデコーダ（図示せず）によって、そのコンポジット映像信号からコンポーネント映像信号ＶINと同期信号ＳＹＮＣとが生成される。

ビデオエンコーダ２０２は、ビデオスケーラ３６から出力されたデジタル映像信号ＤOUT と読出同期信号（ＤＣＫ２，ＨＳＹＮＣ２，ＶＳＹＮＣ２）からコンポジット映像信号を生成する。このコンポジット映像信号は、テレビジョン２０４とビデオプレーヤ２０６に供給される。ＣＤ−ＲＡＭ２０８（書込可能なコンパクトディスク装置）に映像を書き込む場合には、ビデオエンコーダはコンポジット映像信号を生成せずに、デジタル映像信号ＤOUT と読出同期信号とをそのままＣＤ−ＲＡＭ２０８に供給する。ビデオスケーラ３６は、映像を所望の解像度に変更することができるので、ユーザが解像度を設定することによって、各種の出力装置に応じた所望の解像度で映像を出力することが可能である。図１１の装置を「ダウンコンバータ」と呼ぶ理由は、このように各種の入力映像信号を各種の出力映像信号に変換することができるという意味を有している。

なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。

（１）上記実施例においてソフトウェア処理で実現していた周波数決定部２６や解像度決定部２８（図１）の機能を、ハードウェア回路によって実現するようにすることも可能である。

（２）上記実施例では、フレームメモリ３４から映像を読出す際に拡大・縮小を行なうようにしていたが、フレームメモリ３４に映像を書き込む際に拡大・縮小を行なうようにすることも可能である。

（３）拡大・縮小を行なう方法としては、上述した周波数制御以外のものを適用することも可能である。例えば、読出アドレスまたは書き込みアドレスに係数を乗算することによってアドレスを変更し、これによって拡大・縮小を行なうことも可能である。図１２は、読出アドレスに係数Ｋを乗じることによって画像の拡大・縮小を行なう方法を示す説明図である。図１２（Ａ）は、フレームメモリ３４に記憶されている画像を示しており、また、図１２（Ｂ１）〜（Ｂ３）は、拡大・縮小されて表示される画像を示している。Ｄi,j は、フレームメモリ３４内のアドレス（ｉ，ｊ）に書き込まれている画像データを示している。

図１２において、メモリ解像度をＭｘ（ドット）×Ｍｙ（ライン）とし、また
、表示解像度をＮｘ（ドット）×Ｎｙ（ライン）とすると、アドレスに乗ずる係数Ｋ（Ｋｘ，Ｋｙ）は、次の式で与えられる。

Ｋｘ＝Ｍｘ／Ｎｘ …（１ａ）
Ｋｙ＝Ｍｙ／Ｎｙ …（１ｂ）

フレームメモリ３４から画像データを読出すための読出アドレス（ＸADD ，ＹADD ）は、以下の式によって新たな読出アドレス（ＸADD'，ＹADD'）に変換される。

ＸADD'＝ＩＮＴ（Ｋｘ × ＸADD ） …（２ａ）
ＹADD'＝ＩＮＴ（Ｋｙ × ＹADD ） …（２ｂ）

ここで、演算子ＩＮＴ（）は、括弧内の整数部を取る演算を表わしている。

図１２（Ｂ１）は、係数Ｋｘ，Ｋｙが１．０よりも大きな場合（例えばＫｘ＝Ｋｙ＝２．０の場合）に表示される画像の一例である。元の水平アドレスＸADD が０，１，２…と１ずつ増加すると、変換後の水平アドレスＸADD'は上記（２ａ
）に従って０，２，４…と変化する。垂直アドレスＹADD についても同様である
。フレームメモリ３４からはこの読出アドレスＸADD'，ＹADD'に従って画像データが読出されるので、図１２（Ｂ１）に示すように、画像が縮小表示される。この時の水平倍率と垂直倍率は、１／Ｋｘ，１／Ｋｙにそれぞれ等しい。

図１２（Ｂ２）に示すように、係数Ｋｘ，Ｋｙが１．０に等しい場合には、フレームメモリ３４内の画像が等倍で表示される。

図１２（Ｂ３）は、係数Ｋｘ，Ｋｙが１．０よりも小さな場合（例えばＫｘ＝Ｋｙ＝０．７の場合）に表示される画像の一例である。元の水平アドレスＸADD が０，１，２，３…と１ずつ増加すると、変換後の垂直アドレスＸADD'は０，０
，１，２…と変化する。垂直アドレスＹADD についても同様である。フレームメモリ３４からはこの読出アドレスＸADD'，ＹADD'に従って画像データが読出されるので、図１２（Ｂ３）に示すように、画像が拡大表示される。

なお、Ｋｘ，Ｋｙの値はそれぞれ独立に任意の値に設定することが可能である
。

（４）フレームメモリ３４としては、シンクロナスＤＲＡＭ等の高速な読出し／書込みメモリを使用すれば、画像信号の高速な読出し／書込みを行なうことが可能である。

この発明の第１実施例である液晶プロジェクタの構成を示すブロック図。 ビデオスケーラ３６の機能を示す説明図。 ビデオスケーラ３６の内部構成を示すブロック図。 解像度決定テーブルの内容を示す説明図。 コンポジット映像信号の波形を示す説明図。 スケーリング部７０の内部構成を示すブロック図。 垂直アドレスの形成動作を示すタイミングチャート。 映像の拡大の様子を示す説明図。 水平アドレスの形成動作を示すタイミングチャート。 ラッチミス除去回路１５０の内部構成を示すブロック図。 本発明の第２実施例としてのダウンコンバータの構成を示すブロック図。 読出アドレスに係数Ｋを乗じることによって画像の拡大・縮小を行なう方法を示す説明図。

符号の説明

２０…ＣＰＵ
２２…メインメモリ
２４…入力パネル
２６…周波数決定部
２８…解像度決定部
３２…Ａ／Ｄ変換器
３４…フレームメモリ
３６…ビデオスケーラ
３８…ＬＣＤドライバ
４０…ＬＣＤパネル
４２…光源
５０…色変換部
５２…書込同期信号発生部
５４…ＦＩＦＯバッファ
５６…ＤＲＡＭコントローラ
５８…アドレスコントローラ
６０…ＣＰＵアクセスコントローラ
６１，６２…ＦＩＦＯバッファ
６４…フィルタ部
６６…色変換部
６８…読出同期信号発生部
７０…スケーリング部
１００…パーソナルコンピュータ
１４２…ＰＬＬ回路
１４４…分周器
１４６…水平アドレス形成部
１４８…垂直アドレス形成部
１５０…ラッチミス除去回路
１５２…カウンタ
１５４…ラッチ
１５６…カウンタ
１５８…ラッチ
１６２…インバータ
１６４…データラッチ
１７０…遅延部
１７２…ＥＸＮＯＲ回路
１７４…Ｄ型フリップフロップ
２００…映像信号選択部
２０２…ビデオエンコーダ
２０４…テレビジョン
２０６…ビデオプレーヤ
２０８…ＣＤ−ＲＡＭ

Claims (7)

1. 光源と、
   光変調部と、
   入力された映像信号の水平解像度および垂直解像度を判別する解像度決定手段と、
   前記映像信号の水平解像度が前記光変調部の標準水平解像度に一致するように前記映像信号を処理するスケーリング手段と、
   を備えた表示デバイスであって、
   前記スケーリング手段によって処理された映像信号に基づく映像を表示する表示デバイス。
2. 前記スケーリング手段は、前記映像信号の垂直解像度が前記表示デバイスの標準垂直解像度に一致するように前記映像信号を処理する、請求項１記載の表示デバイス。
3. 光源と、
   光変調部と、
   入力された映像信号の水平解像度および垂直解像度を判別する解像度決定手段と、
   前記映像信号の垂直解像度が前記光変調部の標準垂直解像度に一致するように前記映像信号を処理するスケーリング手段と、
   を備えた表示デバイスであって、
   前記スケーリング手段によって処理された映像信号に基づく映像を表示する表示デバイス。
4. 前記スケーリング手段は、前記映像信号の水平解像度が前記表示デバイスの標準水平解像度に一致するように前記映像信号を処理する、請求項３記載の表示デバイス。
5. 請求項１〜４のいずれかに記載の表示デバイスであって、
   前記解像度決定手段は、
   前記映像信号の水平同期信号の周波数および垂直同期信号の周波数を検出する周波数検出部と、
   少なくとも検出された前記水平同期信号の周波数および前記垂直同期信号の周波数に基づいて前記映像信号の水平解像度および垂直解像度を判別する手段と、を含む、
   表示デバイス。
6. 請求項１〜５のいずれかに記載の表示デバイスであって、
   それぞれが入力映像信号を受取り可能な複数の入力部と、
   前記複数の入力部が受取った入力映像信号のうちから一つの入力映像信号を選択する映像信号選択部と、をさらに備え、
   前記選択された一つの入力映像信号が前記映像信号である、
   表示デバイス。
7. 前記表示デバイスはプロジェクタである、請求項１〜６のいずれか記載の表示デバイス。

Images