[go: up one dir, main page]

JP2007019129A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2007019129A
JP2007019129A JP2005197055A JP2005197055A JP2007019129A JP 2007019129 A JP2007019129 A JP 2007019129A JP 2005197055 A JP2005197055 A JP 2005197055A JP 2005197055 A JP2005197055 A JP 2005197055A JP 2007019129 A JP2007019129 A JP 2007019129A
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor device
source
manufacturing
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005197055A
Other languages
English (en)
Inventor
Shigeki Komori
重樹 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005197055A priority Critical patent/JP2007019129A/ja
Priority to US11/381,654 priority patent/US7396764B2/en
Priority to TW095117647A priority patent/TW200707592A/zh
Priority to KR1020060048020A priority patent/KR20070005463A/ko
Priority to CNA2006101054610A priority patent/CN1893002A/zh
Publication of JP2007019129A publication Critical patent/JP2007019129A/ja
Priority to US12/143,869 priority patent/US20080258235A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H10D84/0119—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including complementary BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0179—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ゲート電極の全領域がシリサイド化されたＭＯＳトランジスタの性能を向上することが可能な技術を提供する。
【解決手段】半導体基板１上にｎＭＯＳトランジスタ５のゲート絶縁膜８及びゲート電極９をこの順で積層して形成する。半導体基板１の上面内にｎＭＯＳトランジスタ５のソース・ドレイン領域６を形成する。ゲート電極９の全領域をシリサイド化した後に、ソース・ドレイン領域６をシリサイド化する。このように、ゲート電極５のシリサイド化の後にソース・ドレイン領域６をシリサイド化することによって、ゲート電極５のシリサイド化での熱処理によって、ソース・ドレイン領域６でシリサイドが凝集することがない。よって、ソース・ドレイン領域６の電気抵抗を低減し、接合リークを低減できる。その結果、ｎＭＯＳトランジスタ５の性能が向上する。
【選択図】図１

Description

本発明は、ゲート電極の全領域がシリサイド化されているＭＯＳトランジスタを備える半導体装置及びその製造方法に関する。
システムオンチップに代表されるＣＭＯＳデバイスにおいては、年々高密度化及び微細化が進められており、ＭＯＳトランジスタのゲート長は０．１μｍ以下となり、数十ｎｍまで達している。一方で、ＭＯＳトランジスタのゲート絶縁膜の薄膜化も進められており、この薄膜化技術は、世代が進むにつれて、ＭＯＳトランジスタの短チャネル特性の向上と駆動電流の上昇のためには不可欠となってきている。
トランジスタを微細化する上で問題となるのは、ゲート絶縁膜の薄膜化に伴うゲートリーク電流の増加と、ポリシリコンから成るゲート電極内のシリコン基板側に形成される空乏層の拡大である。ゲートリーク電流の増加は、チップ全体の消費電力の増加につながる。携帯電話に代表されるモバイル製品では、高機能化に対応するために高密度なＣＭＯＳデバイスの採用が要求されるとともに、バッテリー持続時間も短くなりすぎないようにゲートリーク電流を低く抑える必要がある。したがって、ゲート絶縁膜の材料として、酸化アルミニウム（Ａｌ2Ｏ3）や酸化タンタル（Ｔａ2Ｏ5）などの比誘電率の高い材料（以下、「ｈｉｇｈ−ｋ材料」と呼ぶ）を使用する試みが行われている。また、ポリシリコンから成るゲート電極に形成される空乏層の拡大は、見かけ上のゲート絶縁膜の厚膜化と駆動能力の低下を引き起こす。したがって、当該空乏層の幅を縮小化させる必要があり、これを実現するために、ゲート電極に導入する不純物の量を増加させたり、空乏層の生じない金属材料をゲート電極材料として使用することが行われている。
一般的に、ＭＯＳトランジスタのしきい値電圧を適度な値にするためには、シリコン基板に対する仕事関数が適度な値を持つゲート電極材料を選択する必要がある。空乏層の発生を抑制するためにゲート電極材料として金属や金属化合物を使用した場合には、ｎＭＯＳトランジスタとｐＭＯＳトランジスタのそれぞれにおいてしきい値電圧を適度な値に設定するためには、通常、それらのトランジスタで使用するゲート電極材料を変更する必要がある。これは、ＣＭＯＳプロセスの煩雑化を招来する。
そこで、ゲート電極材料としてはポリシリコンを使用し、当該ポリシリコンに導入する不純物の導電型をｎＭＯＳトランジスタとｐＭＯＳトランジスタとで変化させることによって両トランジスタでのゲート電極の仕事関数を適切に設定するとともに、ゲート電極全体をシリサイド化することによって空乏層の発生を防止する技術が提案されている。なお、全領域がシリサイド化されたゲート電極は、ＦＵＳＩ（FUlly SIlicided）ゲート電極と呼ばれる。
非特許文献１では、ＦＵＳＩゲート電極に関する技術が開示されている。また特許文献１〜５では、シリサイドを含むゲート電極を有するＭＯＳトランジスタに関する技術が開示されている。
B.Tavel et al., "Totally Silicided(CoSi2) Polysilicon: a novel approach to very low-resistive gate(〜2Ω/□) without metal CMP nor etching", International Electron Device Meeting 2001 (IEDM2001) . 特開２００２−３１９６７０号公報 特開平８−４６０５７号公報 特開平７−２４５３９６号公報 特開平１１−１２１７４５号公報 特開平１−１８３８５１号公報
上述のようなＦＵＳＩゲート電極を備えるＭＯＳトランジスタを製造する際には、従来では、ＭＯＳトランジスタのソース・ドレイン領域のシリサイド化を実行した後に、ゲート電極の全領域をシリサイド化していた。そのため、ゲート電極のシリサイド化の際に行われる熱処理によって、ソース・ドレイン領域中のシリサイドが凝集し、当該ソース・ドレイン領域の電気抵抗が上昇することがある。
更には、凝集の発生によって、ソース・ドレイン領域中のシリサイドが、シリコン基板とソース・ドレイン領域との境界に形成されるｐｎ接合面を突き破って、シリコン基板とソース・ドレイン領域との両方にまたがった形状となり、接合リークが増加することがある。
一方で、上記方法とは異なり、ソース・ドレイン領域とゲート電極とのシリサイド化を同時に行う場合には、通常、ゲート電極の厚みはソース・ドレイン領域の接合深さよりも非常に大きいので、ゲート電極の全領域をシリサイド化すると、ソース・ドレイン領域中のシリサイド層が深くなり過ぎて、接合リークが上昇したり短チャネル特性が劣化したりする。
また、ゲート電極のシリサイド化の際に行われる熱処理によって、ソース・ドレイン領域中の不純物がＭＯＳトランジスタのチャネル領域の方に向かって拡散し、当該ＭＯＳトランジスタの短チャネル特性が低下することがある。
そこで、本発明は上述の問題に鑑みて成されたものであり、ゲート電極の全領域がシリサイド化されたＭＯＳトランジスタの性能を向上することが可能な技術を提供することを目的とする。
この発明の第１の半導体装置の製造方法は、（ａ）半導体基板上に第１のＭＯＳトランジスタのゲート絶縁膜及びゲート電極をこの順で積層して形成する工程と、（ｂ）前記ゲート電極の全領域をシリサイド化する工程と、（ｃ）前記半導体基板の上面内に前記第１のＭＯＳトランジスタのソース・ドレイン領域を形成する工程と、（ｄ）前記工程（ｂ），（ｃ）の後に、前記ソース・ドレイン領域をシリサイド化する工程とを備える。
また、この発明の第２の半導体装置の製造方法は、（ａ）半導体基板上に第１のＭＯＳトランジスタのゲート絶縁膜及びゲート電極をこの順で積層して形成する工程と、（ｂ）前記ゲート電極を部分的にシリサイド化する工程と、（ｃ）前記半導体基板の上面内に前記第１のＭＯＳトランジスタのソース・ドレイン領域を形成する工程と、（ｄ）前記工程（ｂ），（ｃ）の後に、前記ソース・ドレイン領域と、前記ゲート電極におけるシリサイド化されていない部分の全領域とを同時にシリサイド化する工程とを備える。
また、この発明の第３の半導体装置の製造方法は、（ａ）半導体基板上に第１のＭＯＳトランジスタのゲート絶縁膜及びゲート電極をこの順で積層して形成する工程と、（ｂ）半導体層を、その上面が前記半導体基板における前記ゲート絶縁膜が形成されている部分の上面よりも上方に位置するように、前記ゲート絶縁膜及び前記ゲート電極の側方において前記半導体基板上に形成する工程と、（ｃ）前記半導体層に前記第１のＭＯＳトランジスタのソース・ドレイン領域を形成する工程と、（ｄ）前記ソース・ドレイン領域をシリサイド化する工程と、（ｅ）前記工程（ｄ）の後に、前記ゲート電極の全領域をシリサイド化する工程とを備える。
また、この発明の第１の半導体装置は、半導体基板と、前記半導体基板上に形成されたＭＯＳトランジスタとを備え、前記ＭＯＳトランジスタは、シリサイド層が形成されたソース・ドレイン領域と、前記ソース・ドレイン領域の前記シリサイド層よりも耐熱性に優れたシリサイドで全領域が形成されたゲート電極とを有する。
また、この発明の第２の半導体装置は、半導体基板と、前記半導体基板上に形成されたＭＯＳトランジスタとを備え、前記ＭＯＳトランジスタは、シリサイド層が形成されたソース・ドレイン領域と、シリサイドで全領域が形成されたゲート電極とを有し、前記ソース・ドレイン領域の前記シリサイド層の金属材料には、前記ゲート電極の前記シリサイドの金属材料よりも低温でシリサイド反応を生じるものが使用されている。
また、この発明の第３の半導体装置は、半導体基板と、前記半導体基板上に形成された第１及び第２のＭＯＳトランジスタとを備え、前記第１のＭＯＳトランジスタは、シリサイド層が形成されたソース・ドレイン領域と、ｎ型の不純物を含み、全領域がシリサイドで形成されているゲート電極とを有し、前記第２のＭＯＳトランジスタは、シリサイド層が形成されたソース・ドレイン領域と、ｐ型の不純物を含み、全領域がシリサイドで形成されているゲート電極とを有し、前記第２のＭＯＳトランジスタの前記ゲート電極は、前記第１のＭＯＳトランジスタの前記ゲート電極よりも薄く形成されている。
また、この発明の第４の半導体装置は、半導体基板と、前記半導体基板上に形成された第１のＭＯＳトランジスタとを備え、前記第１のＭＯＳトランジスタは、前記半導体基板上にゲート絶縁膜を介して形成され、かつ全領域がシリサイドから成るゲート電極と、前記半導体基板上に形成されたシリサイド層を上端部に含むソース・ドレイン領域とを有し、前記シリサイド層の上面は、前記半導体基板における前記ゲート絶縁膜が形成されている部分の上面よりも５ｎｍ以上上方に位置している。
この発明の第１の半導体装置の製造方法によれば、ゲート電極のシリサイド化の後にソース・ドレイン領域のシリサイド化を実行しているため、ゲート電極のシリサイド化の際には、ソース・ドレイン領域にはシリサイドが存在していない。したがって、ゲート電極のシリサイド化での熱処理によって、ソース・ドレイン領域でシリサイドが凝集することが無い。よって、シリサイドの凝集による悪影響を排除でき、ソース・ドレイン領域の電気抵抗を低減できるとともに、接合リークを低減できる。その結果、第１のＭＯＳトランジスタの性能を向上することができる。
また、この発明の第２の半導体装置の製造方法によれば、ゲート電極の部分的なシリサイド化の後にソース・ドレイン領域のシリサイド化を実行しているため、ゲート電極の部分的なシリサイド化の際には、ソース・ドレイン領域にはシリサイドが存在していない。したがって、ゲート電極の部分的なシリサイド化での熱処理によって、ソース・ドレイン領域でシリサイドが凝集することが無い。また、ゲート電極の残りの部分のシリサイド化と、ソース・ドレイン領域のシリサイド化とを同時に行っているため、ゲート電極の残りの部分のシリサイド化において、ソース・ドレイン領域でシリサイドが凝集することが無い。よって、シリサイドの凝集による悪影響を排除でき、ソース・ドレイン領域の電気抵抗を低減できるとともに、接合リークを低減できる。その結果、第１のＭＯＳトランジスタの性能を向上することができる。
また、この発明の第３の半導体装置の製造方法によれば、半導体基板上に半導体層を形成し、その半導体層にソース・ドレイン領域を形成しているため、ゲート電極のシリサイド化での熱処理によって、ソース・ドレイン領域中の不純物が第１のＭＯＳトランジスタのチャネル領域に拡散しにくくなる。よって、第１のＭＯＳトランジスタでの短チャネル特性の劣化を防止でき、その性能を向上できる。
また、半導体層に形成されたソース・ドレイン領域をシリサイド化しているため、半導体層の厚みを調整することによって、ソース・ドレイン領域でのシリサイド層を厚く形成することができる。シリサイド層が厚いと熱処理の影響を受けにくいため、シリサイドの凝集が生じにくくなる。したがって、ゲート電極のシリサイド化での熱処理によってソース・ドレイン領域のシリサイド層で生じる凝集を抑制できる。よって、ソース・ドレイン領域の電気抵抗の上昇や接合リークの増加を抑制することができ、第１のＭＯＳトランジスタの性能を向上できる。
また、この発明の第１の半導体装置によれば、ソース・ドレイン領域のシリサイド層よりもゲート電極のシリサイドの方が耐熱性に優れているため、ゲート電極のシリサイド化の後にソース・ドレイン領域のシリサイド化を行う際に、ソース・ドレイン領域のシリサイド化での熱処理によってゲート電極の電気的特性が変化することを防止できる。よって、ＭＯＳトランジスタの性能を向上できる。
また、この発明の第２の半導体装置によれば、ソース・ドレイン領域のシリサイド化を低温で行うことができるため、ゲート電極のシリサイド化の後にソース・ドレイン領域のシリサイド化を行う際に、ソース・ドレイン領域のシリサイド化での熱処理によって、ゲート電極の電気的特性が変化することを防止できる。よって、ＭＯＳトランジスタの性能を向上できる。
また、この発明の第３の半導体装置によれば、ｐ型の不純物が導入された、第２のＭＯＳトランジスタのゲート電極は、ｎ型の不純物が導入された、第１のＭＯＳトランジスタのゲート電極よりも薄く形成されている。一般的に、ボロン等のｐ型の不純物が導入されたゲート電極では、シリサイド反応の進行速度が遅くなる。したがって、本発明のように、シリサイド反応が遅く進行するゲート電極を薄く形成することによって、ｐ型の不純物が導入されたゲート電極に対するシリサイド化と、ｎ型の不純物が導入されたゲート電極に対するシリサイド化とをほぼ同時に終了することができる。よって、ｎ型の不純物が導入されたゲート電極が必要以上に熱処理にさらされることが無く、当該ゲート電極の電気抵抗の上昇を抑制することができる。その結果、第２のＭＯＳトランジスタの性能を向上できる。
また、この発明の第４の半導体装置によれば、ソース・ドレイン領域のシリサイド層の上面が、半導体基板におけるゲート絶縁膜が形成されている部分の上面よりも５ｎｍ以上上方に位置しているため、シリサイド層を含むソース・ドレイン領域全体の厚みを維持しつつ、当該ソース・ドレイン領域と、第１のＭＯＳトランジスタのチャネル領域との境界領域の面積を低減できる。したがって、ゲート電極をシリサイド化する際の熱処理によって、ソース・ドレイン領域中の不純物が第１のＭＯＳトランジスタのチャネル領域に拡散しにくくなる。よって、第１のＭＯＳトランジスタの短チャネル特性の劣化を防止でき、その性能を向上できる。
また、ソース・ドレイン領域のシリサイド層の上面が、半導体基板におけるゲート絶縁膜が形成されている部分の上面よりも５ｎｍ以上上方に位置しているため、シリサイド層の厚みを厚くすることができる。シリサイド層が厚いと熱処理の影響を受けにくいため、シリサイドの凝集が生じにくくなる。したがって、ソース・ドレイン領域をシリサイド化した後にゲート電極をシリサイド化する際、ゲート電極のシリサイド化での熱処理によってソース・ドレイン領域のシリサイド層で生じる凝集を抑制できる。よって、ソース・ドレイン領域での電気的抵抗の上昇や接合リークの増加を抑制することができ、第１のＭＯＳトランジスタの性能を向上できる。
実施の形態１．
図１は本発明の実施の形態１に係る半導体装置の構造を示す断面図である。図１に示されるように、本実施の形態１に係る半導体装置は、ｎＭＯＳトランジスタ５が形成されるｎＭＯＳ領域と、ｐＭＯＳトランジスタ１５が形成されるｐＭＯＳ領域とを備えている。本実施の形態１に係る半導体装置では、例えばｐ型シリコン基板である半導体基板１が設けられている。ｎＭＯＳ領域とｐＭＯＳ領域との境界における半導体基板１の上面内には、例えばシリコン酸化膜から成る素子分離絶縁膜２が形成されており、当該素子分離絶縁膜２によって、ｎＭＯＳトランジスタ５とｐＭＯＳトランジスタ１５とは電気的に分離される。本実施の形態１に係る素子分離絶縁膜２はトレンチ分離法によって形成されている。
ｎＭＯＳ領域における半導体基板１の上面内にはｐ型ウェル領域３が形成されており、ｐＭＯＳ領域における半導体基板１の上面内にはｎ型ウェル領域４が形成されている。ｐ型ウェル領域３の上面内には、ｎＭＯＳトランジスタ５の２つのソース・ドレイン領域６が互いに離れて設けられており、ｎ型ウェル領域４の上面内には、ｐＭＯＳトランジスタ１５の２つのソース・ドレイン領域１６が互いに離れて設けられている。そして、ソース・ドレイン領域６の上面内にはシリサイド層７が形成されており、ソース・ドレイン領域１６の上面内にはシリサイド層１７が形成されている。
ｎＭＯＳトランジスタ５のソース・ドレイン領域６はｎ型の不純物領域であって、ｐＭＯＳトランジスタ１５のソース・ドレイン領域１６はｐ型の不純物領域である。シリサイド層７，１７のそれぞれは、例えば、ニッケルシリサイド、コバルトシリサイド、白金シリサイド、チタンシリサイド、あるいはモリブデンシリサイドから成る。
ソース・ドレイン領域６の間におけるｐ型ウェル領域３の上面上には、ｎＭＯＳトランジスタ５のゲート絶縁膜８とゲート電極９とがこの順で積層されており、ゲート絶縁膜８及びゲート電極９の両側面にはサイドウォール１０が設けられている。また、ソース・ドレイン領域１６の間におけるｎ型ウェル領域４の上面上には、ｐＭＯＳトランジスタ１５のゲート絶縁膜１８とゲート電極１９とがこの順で積層されており、ゲート絶縁膜１８及びゲート電極１９の両側面にはサイドウォール２０が設けられている。
ゲート電極９，１９のそれぞれは、ＦＵＳＩゲート電極であって、それらの全領域はニッケルシリサイド、コバルトシリサイド、白金シリサイド、チタンシリサイド、モリブデンシリサイド等のシリサイドから成る。ゲート絶縁膜８，１８のそれぞれは、例えば、酸化アルミニウム等のｈｉｇｈ−ｋ材料から成り、サイドウォール１０，２０のそれぞれは例えばシリコン窒化膜から成る。本実施の形態１では、ｎＭＯＳトランジスタ５とｐＭＯＳトランジスタ１５とでＣＭＯＳトランジスタを構成している。
次に、図１に示される半導体装置の製造方法について説明する。図２〜１６は本実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。まず、図２に示されるように、半導体基板１の上面内に素子分離絶縁膜２を形成するとともに、ｐ型ウェル領域３とｎ型ウェル領域４を形成する。
次に、図３に示されるように、後の工程でゲート絶縁膜８，１８となる絶縁膜８０を全面に形成する。そして、図４に示されるように、後の工程でゲート電極９，１９となるポリシリコン膜９０を絶縁膜８０上に全面に形成する。
次に、図５に示されるように、ｐＭＯＳ領域におけるポリシリコン膜８０上にフォトレジスト２００を形成し、当該フォトレジスト２００をマスクに用いて、ｎＭＯＳ領域におけるポリシリコン膜９０中に、ヒ素やリン等のｎ型不純物１１０ｎをイオン注入法により導入する。その後、フォトレジスト２００を除去する。
次に、図６に示されるように、ｎＭＯＳ領域におけるポリシリコン膜８０上にフォトレジスト２１０を形成し、当該フォトレジスト２１０をマスクに用いて、ｐＭＯＳ領域におけるポリシリコン膜９０中に、ボロンやアルミニウム等のｐ型不純物１１０ｐをイオン注入法により導入する。その後、フォトレジスト２１０を除去する。
次に、図７に示されるように、ポリシリコン膜９０及び絶縁膜８０を順次パターンニングして、それぞれポリシリコン膜９０から成るゲート電極９，１９と、それぞれ絶縁膜８０から成るゲート絶縁膜８，１８を形成する。そして、ｎＭＯＳトランジスタ５及びｐＭＯＳトランジスタ１５のエクステンション領域をそれぞれｐ型ウェル領域３及びｎ型ウェル領域４に形成し、その後ポケット注入を行う。
次に、図８に示されるように、ゲート絶縁膜８，１８及びゲート電極９，１９を覆って、サイドウォールとなる絶縁膜１００を全面に形成する。そして、絶縁膜１００上にシリコン酸化膜１２０を全面に形成する。絶縁膜１００は例えばシリコン窒化膜から成る。
次に、図９に示されるように、絶縁膜１００をストッパ膜として用いて、シリコン酸化膜１２０をその上面からＣＭＰ法により研磨する。これにより、シリコン酸化膜１２０が部分的に除去されて、絶縁膜１００において、ゲート電極９上に位置する部分の上面と、ゲート電極１９上に位置する部分の上面とが露出する。
次に、図１０に示されるように、シリコン酸化膜１２０に対して選択性のあるドライエッチング法を用いて、露出している絶縁膜１００を選択的に除去して、ゲート電極９，１９のそれぞれの上面を露出させる。このとき、シリコン酸化膜１２０は、露出していない絶縁膜１００に対する保護膜として機能する。
次に、図１１に示されるように、ウェットエッチング法を用いてシリコン酸化膜１２０を選択的に除去する。そして、図１２に示されるように、ゲート電極９，１９をシリサイド化するために、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、白金（Ｐｔ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの金属材料１３０を全面に堆積し、得られた構造に対して熱処理を実行する。これにより、金属材料１３０とそれに接触しているシリコンとが反応して、ポリシリコンから成るゲート電極９，１９の全領域がシリサイド化される。その後、未反応の金属材料１３０を除去する。これにより、図１３に示されるように、ＦＵＳＩゲート電極のゲート電極９，１９が完成する。
次に、図１４に示されるように、半導体基板１の厚さ方向にエッチングレートが高い異方性ドライエッチング法を用いて絶縁膜１００を選択的にエッチングする。これにより、絶縁膜１００が部分的に除去されて、ゲート絶縁膜８及びゲート電極９の側面には絶縁膜１００からなるサイドウォール１０が完成し、ゲート絶縁膜１８及びゲート電極１９の側面には絶縁膜１００からなるサイドウォール２０が完成する。
次に、図１５に示されるように、ｐ型ウェル領域３内にｎ型の高濃度の不純物をイオン注入法で導入してソース・ドレイン領域６を形成し、ｎ型ウェル領域４内にｐ型の高濃度の不純物をイオン注入法で導入してソース・ドレイン領域１６を形成する。その後、図１６に示されるように、ソース・ドレイン領域６，１６をシリサイド化するために、ニッケル、コバルト、白金、チタン、モリブデンなどの金属材料１４０を全面に堆積し、得られた構造に対して熱処理を実行する。これにより、金属材料１４０とそれに接触しているシリコンとが反応して、ソース・ドレイン領域６，１６のそれぞれがシリサイド化され、シリサイド層７，１７が形成される。その後、未反応の金属材料１４０を除去する。その結果、図１に示される半導体装置が完成する。本実施の形態１では、金属材料１４０には金属材料１３０と同じ材料が使用される。
以上のように、本実施の形態１に係る半導体装置の製造方法では、ゲート電極９，１９に対するシリサイド化の後に、ソース・ドレイン領域６，１６のシリサイド化を行っている。そのため、ゲート電極９，１９のシリサイド化の際には、ソース・ドレイン領域６，１６にはシリサイドが存在していない。したがって、ゲート電極９，１９のシリサイド化の際の熱処理によって、ソース・ドレイン領域６，１６でシリサイドが凝集することはない。よって、シリサイドが凝集することによる悪影響を排除でき、ソース・ドレイン領域６，１６の電気抵抗を低減することができるとともに、接合リークを低減することができる。その結果、ｎＭＯＳトランジスタ５やｐＭＯＳトランジスタ１５の性能を向上することができる。
なお通常は、ゲート電極９，１９の厚みはソース・ドレイン領域６，１６の拡散深さよりも非常に大きいため、ソース・ドレイン領域６，１６のシリサイド化での熱処理時間はゲート電極９，１９のシリサイド化での熱処理時間よりも非常に短い。更には、一般的に、シリサイドの体積が大きいほど熱による凝集は生じにくい。これらの理由から、ソース・ドレイン領域６，１６のシリサイド化での熱処理によってゲート電極９，１９中ではシリサイドの凝集がほとんど生じない。したがって、ソース・ドレイン領域６，１６のシリサイド化での熱処理は、ゲート電極９，１９の電気的特性にほとんど影響を与えず問題とならない。
上述の実施の形態１に係る製造方法では、ゲート電極９，１９の全領域をシリサイド化した後に、ソース・ドレイン領域６，１６をシリサイド化しているが、ゲート電極９，１９を部分的にシリサイド化した後に、ソース・ドレイン領域６，１６と、ゲート電極９，１９の残りの部分とを同時にシリサイド化しても良い。以下に、この場合の製造方法について説明する。
図１７〜２０は、本実施の形態１に係る半導体装置の製造方法の変形例を工程順に示す断面図である。まず、上述の製造方法を使用して図１２に示される構造までを製造する。そして、得られた構造に対して熱処理を実行して、図１７に示されるように、ゲート電極９，１９を部分的にシリサイド化する。この部分的なシリサイド化は、金属材料１３０の厚みや熱処理時間を調整することによって実現できる。その後、未反応の金属材料１３０を除去する。
次に、図１８に示されるように、上述の方法と同様に絶縁膜１００をエッチングしてサイドウォール１０，２０を形成し、その後、図１９に示されるように、上述の方法と同様にしてソース・ドレイン領域６，１６を形成する。
次に、図２０に示されるように、全面に金属材料１４０を形成し、得られた構造に対して熱処理を実行する。これにより、ソース・ドレイン領域６，１６がシリサイド化されるのと同時に、ゲート電極９，１９の未だシリサイド化されていない部分の全領域がシリサイド化される。その後、未反応の金属材料１４０を除去すると、図１に示される半導体装置と同じ構造が得られる。
このように、ゲート電極９，１９を部分的にシリサイド化した後に、ソース・ドレイン領域６，１６とゲート電極９，１９の残りの部分とを同時にシリサイド化する場合には、ゲート電極９，１９の最初のシリサイド化の際には、ソース・ドレイン領域６，１６にはシリサイドは存在していないため、ゲート電極９，１９の最初のシリサイド化の際の熱処理によって、ソース・ドレイン領域６，１６でシリサイドが凝集することはない。また、ゲート電極９，１９の残りの部分のシリサイド化と、ソース・ドレイン領域６，１６のシリサイド化を同時に行っているため、ゲート電極９，１９の残りの部分のシリサイド化において、ソース・ドレイン領域６，１６でシリサイドが凝集することが無い。よって、シリサイドが凝集することによる悪影響を排除でき、ｎＭＯＳトランジスタ５やｐＭＯＳトランジスタ１５の性能を向上することができる。
また、本実施の形態１では、ゲート電極９，１９をシリサイド化する際に使用する金属材料１３０と、ソース・ドレイン領域６，１６をシリサイド化する際に使用する金属材料１４０とは同じ材料を使用しているが異なる材料を使用しても良い。これにより、ゲート電極９，１９と、ソース・ドレイン領域６，１６のそれぞれにおいて適切な金属材料の選択が可能となる。
例えば、金属材料１３０としてコバルトを使用し、金属材料１４０としてニッケルやパラジウムを使用すると、ゲート電極９，１９はコバルトシリサイドで形成され、ソース・ドレイン領域６，１６のシリサイド層７，１７はニッケルシリサイドやパラジウムシリサイドで形成されるようになる。一般的に、コバルトシリサイドは、ニッケルシリサイドやパラジウムシリサイドよりも耐熱性に優れているため、熱処理によってあまり電気的特性が変化しない。したがって、ソース・ドレイン領域６，１６のシリサイド化での熱処理の際に、ゲート電極９，１９の電気的特性が変化することを抑制できる。その結果、ｎＭＯＳトランジスタ５及びｐＭＯＳトランジスタ１５の性能を更に向上することができる。
また、コバルトよりもニッケルやパラジウムの方が低温でシリサイド反応を生じるため、金属材料１３０としてコバルトを使用し、金属材料１４０としてニッケルやパラジウムを使用した場合には、ソース・ドレイン領域６，１６のシリサイド化をゲート電極９，１９のシリサイド化よりも低温で行うことができる。そのため、ソース・ドレイン領域６，１６のシリサイド化での熱処理によってゲート電極９，１９中のシリサイドが凝集することを抑制でき、当該ゲート電極９，１９の電気的特性が変化することを防止することができる。その結果、ｎＭＯＳトランジスタ５及びｐＭＯＳトランジスタ１５の性能を更に向上することができる。
なお、金属材料１４０としてニッケルを使用した場合よりもパラジウムを使用した場合の方がさらに低温でシリサイド反応を生じるため、金属材料１４０としてはニッケルよりもパラジウムを用いる方が好ましい。
また、本実施の形態１では、図１０に示される工程において、絶縁膜１００の露出していない部分に対する保護膜としてシリコン酸化膜１２０を使用して、絶縁膜１００の露出している部分を選択的に除去しているが、シリコン酸化膜１２０の替わりにフォトレジスト２２０を保護膜として使用しても良い。以下に、この場合の製造方法について説明する。
図２１〜２３は本実施の形態１に係る半導体装置の製造方法の他の変形例を工程順に示す図である。まず、上述の製造方法を使用して図７に示される構造までを製造する。そして、図２１に示されるように、ゲート絶縁膜８，１８及びゲート電極９，１９を覆って、サイドウォールとなる絶縁膜１００を全面に形成し、その後、絶縁膜１００上にフォトレジスト２２０を全面に形成する。
次に、図２２に示されるように、ドライエッチング法を用いてフォトレジスト２２０を選択的に部分的に除去し、絶縁膜１００において、ゲート電極９上に位置する部分の上面と、ゲート電極１９上に位置する部分の上面とを露出させる。
次に、図２３に示されるように、フォトレジスト２２０に対して選択性のあるドライエッチング法を用いて、絶縁膜１００の露出部分を選択的に除去して、ゲート電極９，１９のそれぞれの上面を露出させる。その後、残りのフォトレジスト２２０を選択的に除去する。
このように、絶縁膜１００の露出していない部分に対する保護膜としてフォトレジスト２２０を使用することによって、サイドウォール１０，２０となる絶縁膜１００に採用できる材料の選択肢が拡大する。上記の製造方法のように、保護膜としてシリコン酸化膜１２０を使用した場合には、選択性を確保するために絶縁膜１００の材料としてはシリコン酸化膜を使用することはできない。一方、保護膜としてフォトレジスト２２０を使用した場合には、絶縁膜１００の材料としてシリコン酸化膜を使用することができる。したがって、サイドウォール１０，２０となる絶縁膜１００を、シリコン酸化膜やシリコン窒化膜などの単層膜で形成したり、シリコン窒化膜とシリコン酸化膜との二層膜、あるいはシリコン酸化膜とシリコン窒化膜とシリコン酸化膜の三層膜で形成することができ、サイドウォール１０，２０の材料選択の幅が広がる。
また、本実施の形態１では、ｎ型不純物１１０ｎを含む、ｎＭＯＳトランジスタ５のゲート電極９と、ｐ型不純物１１０ｐを含む、ｐＭＯＳトランジスタ１５のゲート電極１９とは同じ厚みで形成されているが、ゲート電極１９の方をゲート電極９よりも薄く形成しても良い。以下にこの場合の製造方法について説明する。
図２４〜２７は本実施の形態１に係る半導体装置の製造方法の他の変形例を工程順に示す断面図である。まず、上述の製造方法を使用して図１１に示される構造までを製造する。そして、図２４に示されるように、ｎＭＯＳ領域を覆うフォトレジスト２３０を形成する。
次に、フォトレジスト２３０をマスクに用いて、露出しているゲート電極１９に対してドライエッチングを行い、当該ゲート電極１９を部分的に除去する。その後、フォトレジスト２３０を除去する。これにより、図２５に示されるように、ｐ型不純物１１０ｐを含むゲート電極１９の厚みが、ｎ型不純物１１０ｎを含むゲート電極９よりも薄くなる。
次に、図２６に示されるように、全面に金属材料１３０を形成する。そして、得られた構造に対して熱処理を実行して、ゲート電極９，１９の全領域をシリサイド化する。その後、同様にして、ソース・ドレイン領域６，１６をシリサイド化し、サイドウォール１０，２０を形成すると、図２７に示される半導体装置が得られる。
一般的に、ボロン等のｐ型不純物が導入されたゲート電極では、ｎ型不純物が導入されたゲート電極と比較してシリサイド反応の進行速度が遅くなる。したがって、ｎ型不純物１１０ｎを含むゲート電極９と、ｐ型不純物１１０ｐを含むゲート電極１９とを同じ厚みで形成すると、ゲート電極９に対するシリサイド化の方が、ゲート電極１９に対するシリサイド化よりも早く完了し、ゲート電極９に対して必要以上の熱処理が加わる。その結果、ゲート電極９の電気抵抗が上昇することがある。
上述の変形例では、シリサイド反応が遅くなるゲート電極１９を薄く形成しているため、ゲート電極１９に対するシリサイド化と、ゲート電極９に対するシリサイド化とをほぼ同時に終了することができる。よって、ｎ型のゲート電極９が必要以上に熱処理にさらされることが無い。その結果、ｎ型のゲート電極９の電気抵抗の上昇を抑制することができ、ｎＭＯＳトランジスタ５の性能を向上できる。
実施の形態２．
図２８は本発明の実施の形態２に係る半導体装置の構造を示す断面図である。上述の実施の形態１に係る半導体装置では、シリサイド層７，１７は半導体基板１の上面内に形成されていたが、本実施の形態２に係る半導体装置では、シリサイド層７，１７は半導体基板１の上面上に形成されている。そのため、シリサイド層７の上面は、半導体基板１におけるゲート絶縁膜８が形成されている部分の上面よりも上方に位置し、シリサイド層１７の上面は、半導体基板１におけるゲート絶縁膜１８が形成されている部分の上面よりも上方に位置している。具体的には、シリサイド層７，１７の上面は、半導体基板１におけるゲート絶縁膜８，１８が形成されている部分の上面よりもそれぞれ５ｎｍ以上上方に位置している。その他の構造については実施の形態１に係る半導体装置と同様であるため、その説明は省略する。
このように、本実施の形態２に係る半導体装置では、ソース・ドレイン領域６のシリサイド層７の上面が、半導体基板１におけるゲート絶縁膜８が形成されている部分の上面、言い換えれば、半導体基板１の上面におけるゲート絶縁膜８と接触している部分よりも５ｎｍ以上上方に位置している。そのため、図２８に示されるように、シリサイド層７を含むソース・ドレイン領域６全体の厚みｄ１を、図１に示される実施の形態１に係る半導体装置の当該厚みｄ１と同じ値に維持しつつ、ソース・ドレイン領域６と、ｎＭＯＳトランジスタ５のチャネル領域ＣＮｎとの境界領域３００の面積を低減することができる。したがって、ゲート電極９をシリサイド化する際の熱処理によって、ソース・ドレイン領域６中の不純物がチャネル領域ＣＮｎに拡散しにくくなる。よって、ｎＭＯＳトランジスタ５の短チャネル特性の劣化を防止でき、ｎＭＯＳトランジスタ５の性能を向上できる。
また、シリサイド層７の上面が、半導体基板１におけるゲート絶縁膜８が形成されている部分の上面よりも５ｎｍ以上上方に位置しているため、実施の形態１に係る半導体装置と比較して、シリサイド層７を厚く形成することができる。一般的に、シリサイド層７が厚いと熱処理の影響を受けにくいため、シリサイドの凝集が生じにくくなる。したがって、ソース・ドレイン領域６をシリサイド化した後にゲート電極９をシリサイド化する際、ゲート電極９のシリサイド化での熱処理によってシリサイド層７で生じる凝集を抑制できる。その結果、ソース・ドレイン領域６での電気抵抗の上昇や接合リークの増加を抑制することができ、ｎＭＯＳトランジスタ５の性能を向上できる。
なお、ｐＭＯＳトランジスタ１５についても同様のことが言え、シリサイド層１７の上面が、半導体基板１におけるゲート絶縁膜１８が形成されている部分の上面よりも５ｎｍ以上上方に位置することによって、ｐＭＯＳトランジスタ１５の性能を向上することができる。
次に、図２８に示される半導体装置の製造方法について説明する。図２９〜３９は本実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。まず、実施の形態１に係る製造方法を用いて図４に示される構造までを製造する。そして、実施の形態１と同様に、ｎＭＯＳ領域におけるポリシリコン膜９０にｎ型不純物１１０ｎを導入し、ｐＭＯＳ領域におけるポリシリコン膜９０にｐ型不純物１１０ｐを導入する。
次に、図２９に示されるように、ポリシリコン膜９０上にシリコン窒化膜１５０を形成する。そして、シリコン窒化膜１５０、ポリシリコン膜９０及び絶縁膜８０を順次パターンニングする。これにより、図３０に示されるように、ポリシリコン膜９０から成るゲート電極９，１９と、絶縁膜８０から成るゲート絶縁膜８，１８とが完成し、ゲート電極９，１９のそれぞれの上にはシリコン窒化膜１５０が形成される。その後、ｎＭＯＳトランジスタ５及びｐＭＯＳトランジスタ１５のエクステンション領域をそれぞれｐ型ウェル領域３及びｎ型ウェル領域４に形成し、ポケット注入を行う。
次に、図３１に示されるように、シリコン窒化膜１５０、ゲート絶縁膜８，１８及びゲート電極９，１９を覆って、サイドウォールとなる絶縁膜１００を全面に形成する。そして、図３２に示されるように、半導体基板１の厚さ方向にエッチングレートが高い異方性ドライエッチング法を用いて絶縁膜１００を選択的に除去して、サイドウォール１０，２０を形成する。このとき、サイドウォール１０はゲート絶縁膜８及びゲート電極９の側面だけではなく、ゲート電極９上のシリコン窒化膜１５０の側面にも形成される。同様に、サイドウォール２０はゲート絶縁膜１８及びゲート電極１９の側面だけではなく、ゲート電極１９上のシリコン窒化膜１５０の側面にも形成される。
次に、図３３に示されるように、露出している半導体基板１の上面全面に、例えばエピタキシャル成長により、シリコン層からなる半導体層３０を厚さ５ｎｍ以上で形成する。これにより、ｎＭＯＳトランジスタ５のゲート絶縁膜８、ゲート電極９及びサイドウォール１０の側方において当該サイドウォール１０と接触するようにｐ型ウェル領域３上に半導体層３０が形成される。同時に、ｐＭＯＳトランジスタ１５のゲート絶縁膜１８、ゲート電極１９及びサイドウォール２０の側方において当該サイドウォール２０と接触するようにｎ型ウェル領域４上に半導体層３０が形成される。
次に、ｎＭＯＳ領域における半導体層３０内と、その下のｐ型ウェル領域３内とにｎ型の高濃度の不純物をイオン注入法で導入し、ｐＭＯＳ領域における半導体層３０内と、その下のｎ型ウェル領域４内とにｐ型の高濃度の不純物をイオン注入法で導入する。これにより、図３４に示されるように、ｎＭＯＳ領域における半導体層３０及びｐ型ウェル領域３にｎＭＯＳトランジスタ５のソース・ドレイン領域６が形成され、ｐＭＯＳ領域における半導体層３０及びｎ型ウェル領域４にｐＭＯＳトランジスタ１５のソース・ドレイン領域１６が形成される。その後、ソース・ドレイン領域６，１６をシリサイド化するために金属材料１４０を全面に堆積する。
次に、得られた構造に対して熱処理を実行して、半導体層３０の全領域をシリサイド化し、その後、未反応の金属材料１４０を除去する。これにより、図３５に示されるように、ソース・ドレイン領域６，１６にシリサイド層７，１７がそれぞれ形成される。
シリサイド層７，１７は、半導体基板１上に設けられた厚さ５ｎｍ以上の半導体層３０をその上面からシリサイド化して形成されるため、シリサイド層７，１７の上面は、半導体基板１におけるゲート絶縁膜８，１８が形成されている部分の上面よりもそれぞれ５ｎｍ以上上方に位置するようになる。
なお、ゲート電極９，１９の側面はそれぞれサイドウォール１０，２０で覆われており、それらの上面はシリコン窒化膜１５０で覆われているため、ソース・ドレイン領域６，１６のシリサイド化の際にはゲート電極９，１９はシリサイド化されない。
次に、図３６に示されるように全面に層間絶縁膜４０を形成する。そして、ゲート電極９，１９上のシリコン窒化膜１５０をストッパ層とするＣＭＰ法を用いて、層間絶縁膜４０をその上面から研磨する。そして、露出したシリコン窒化膜１５０をドライエッチングして除去する。これにより、図３７に示されるように、ゲート電極９，１９の上面が露出する。
次に、図３８に示されるように、ゲート電極９，１９をシリサイド化するために金属材料１３０を全面に形成する。そして、得られた構造に対して熱処理を実行して、ゲート電極９，１９の全領域をシリサイド化する。その後、未反応の金属材料１３０を除去する。これにより、図３９に示されるように、ＦＵＳＩゲート電極のゲート電極９，１９が完成する。その後、全面に層間絶縁膜５０を形成することによって、図２８に示される構造が完成する。
なお、層間絶縁膜５０の形成後には、通常コンタクト工程が実行されて、層間絶縁膜４０，５０内には図示しないコンタクトプラグが形成される。
以上のように、本実施の形態２に係る半導体装置の製造方法では、半導体基板１上に半導体層３０を形成し、その半導体層３０にソース・ドレイン領域６を形成している。そのため、ゲート電極９のシリサイド化での熱処理によって、ソース・ドレイン領域６中の不純物がｎＭＯＳトランジスタ５のチャネル領域に拡散しにくくなる。よって、ｎＭＯＳトランジスタ５の短チャネル特性の劣化を防止でき、ｎＭＯＳトランジスタ５の性能が向上する。
また、半導体層３０に形成されたソース・ドレイン領域６をシリサイド化しているため、半導体層３０の厚みを調整することによって、ソース・ドレイン領域６でのシリサイド層７を厚く形成することができる。シリサイド層７が厚いと熱処理の影響を受けにくいため、シリサイドの凝集が生じにくくなる。したがって、ゲート電極９のシリサイド化での熱処理によってソース・ドレイン領域６のシリサイド層７で生じる凝集を抑制できる。その結果、ソース・ドレイン領域６での電気抵抗の上昇や接合リークの増加を抑制することができ、ｎＭＯＳトランジスタ５の性能を向上できる。なお、ｐＭＯＳトランジスタ１５についても同様のことが言え、ｐＭＯＳトランジスタ１５の性能を向上できる。
また、本実施の形態２では、半導体層３０はエピタキシャル成長によって形成されている。一般的に、エピタキシャル成長によって形成された半導体層では、ポリシリコン層などの多結晶の半導体層よりも不純物が拡散しにくいため、ゲート電極９，１９のシリサイド化での熱処理によって、ソース・ドレイン領域６，１６中の不純物の拡散を抑制できる。よって、ｎＭＯＳトランジスタ５やｐＭＯＳトランジスタ１５の短チャネル特性の劣化を防止できる。
なお、本実施の形態２では、半導体層３０の全領域をシリサイド化していたが、半導体層３０をその上面から部分的にシリサイド化してシリサイド層７，１７を形成しても良い。このようにして形成された半導体装置では、図４０に示されるように、シリサイド層７，１７は、半導体層３０を介して半導体基板１上に形成される。
また、ソース・ドレイン領域６，１６をシリサイド化する際には、半導体層３０だけではなく、半導体基板１の上面内もシリサイド化しても良い。これにより、図４１に示される半導体装置が得られる。
また、層間絶縁膜４０を形成する直前にシリコン窒化膜（図示せず）を全面に形成し、当該シリコン窒化膜上に層間絶縁膜４０を形成しても良い。この場合には、後の工程で層間絶縁膜４０，５０内にコンタクトホールを形成する際、ドライエッチングを当該シリコン窒化膜で止めることができる。これにより、コンタクトホールを形成する際のオーバーエッチング量を低減することができる。
また、ゲート電極９，１９をシリサイド化する際に使用する金属材料１３０と、ソース・ドレイン領域６，１６をシリサイド化する際に使用する金属材料１４０とに、互いに異なった材料を使用しても良い。これにより、ゲート電極９，１９と、ソース・ドレイン領域６，１６のそれぞれにおいて適切な金属材料の選択が可能となる。
本実施の形態２では、実施の形態１とは異なり、ソース・ドレイン領域６，１６をシリサイド化した後にゲート電極９，１９をシリサイド化しているため、例えば、金属材料１３０としてニッケルやパラジウムを使用し、金属材料１４０としてコバルトを使用する。そうすると、実施の形態１とは異なり、ゲート電極９，１９はニッケルシリサイドやパラジウムシリサイドで形成され、ソース・ドレイン領域６，１６のシリサイド層７，１７はコバルトシリサイドで形成されるようになる。上述のように、一般的に、コバルトシリサイドは、ニッケルシリサイドやパラジウムシリサイドよりも耐熱性に優れているため、熱処理によってあまり電気的特性が変化しない。したがって、ゲート電極９，１９のシリサイド化での熱処理の際に、ソース・ドレイン領域６，１６の電気的特性が変化することを抑制できる。その結果、ｎＭＯＳトランジスタ５及びｐＭＯＳトランジスタ１５の性能を更に向上することができる。
また、コバルトよりもニッケルやパラジウムの方が低温でシリサイド反応を生じるため、金属材料１３０としてニッケルやパラジウムを使用し、金属材料１４０としてコバルトを使用した場合には、ゲート電極９，１９のシリサイド化をソース・ドレイン領域６，１６のシリサイド化よりも低温で行うことができる。そのため、ゲート電極９，１９のシリサイド化での熱処理によってソース・ドレイン領域６，１６のシリサイド層７，１７中のシリサイドが凝集することを抑制でき、当該ソース・ドレイン領域６，１６の電気的特性が変化することを防止することができる。
なお、金属材料１３０としてニッケルを使用した場合よりもパラジウムを使用した場合の方がさらに低温でシリサイド反応を生じるため、金属材料１３０としてはニッケルよりもパラジウムを用いる方が好ましい。
また、本実施の形態２では、ｎ型不純物１１０ｎを含む、ｎＭＯＳトランジスタ５のゲート電極９と、ｐ型不純物１１０ｐを含む、ｐＭＯＳトランジスタ１５のゲート電極１９とは同じ厚みで形成されているが、ゲート電極１９の方をゲート電極９よりも薄く形成しても良い。以下にこの場合の製造方法について説明する。
図４２〜４４は本実施の形態２に係る半導体装置の製造方法の変形例を工程順に示す断面図である。まず、上述の製造方法を使用して図３７に示される構造までを製造する。そして、図４２に示されるように、ｎＭＯＳ領域を覆うフォトレジスト２４０を形成し、当該フォトレジスト２４０をマスクに用いて、露出しているゲート電極１９に対してドライエッチングを行い、当該ゲート電極１９を部分的に除去する。これにより、ゲート電極１９の厚みがゲート電極９よりも薄くなる。その後、フォトレジスト２４０を除去する。
次に、図４３に示されるように、全面に金属材料１３０を形成する。そして、得られた構造に対して熱処理を実行して、ゲート電極９，１９の全領域をシリサイド化する。その後、未反応の金属材料１３０を除去して、層間絶縁膜５０を形成すると、図４４に示される半導体装置が得られる。
上述のように、一般的に、ボロン等のｐ型不純物が導入されたゲート電極では、ｎ型不純物が導入されたゲート電極と比較してシリサイド反応の進行速度が遅くなる。したがって、上記変形例のように、シリサイド反応が遅くなるゲート電極１９を薄く形成することによって、ｐ型のゲート電極１９に対するシリサイド化と、ｎ型のゲート電極９に対するシリサイド化とをほぼ同時に終了することができる。よって、ｎ型のゲート電極９が必要以上に熱処理にさらされることが無く、ｎ型のゲート電極９の電気抵抗の上昇を抑制することができる。
また、半導体基板１の上面を部分的に掘り下げて、その掘り下げられた部分に半導体層３０を形成しても良い。以下にこの場合の製造方法について説明する。
図４５〜４９は本実施の形態２に係る半導体装置の製造方法の他の変形例を工程順に示す断面図である。まず、上述の製造方法を使用して、図３２に示される構造までを製造する。そして、ドライエッチング法などを使用して、半導体基板１の露出部分を部分的に除去する。これにより、図４５に示されるように、ゲート絶縁膜８及びゲート電極９の側方と、ゲート絶縁膜１８及びゲート電極１９の側方とにおいて、半導体基板１の上面が部分的に掘り下げられる。
次に、図４６に示されるように、露出している半導体基板１の上面全面に半導体層３０を形成する。これにより、半導体基板１の掘り下げられた部分に半導体層３０が形成される。このとき、半導体層３０の厚みは、当該半導体層３０の上面が、半導体基板１におけるゲート絶縁膜８，１８が形成されている部分の上面よりも５ｎｍ以上上方に位置するような値に設定する。
次に、図４７に示されるように、上述の製造方法と同様に、ｎＭＯＳ領域における半導体層３０とその下のｐ型ウェル領域３にソース・ドレイン領域６を形成し、ｐＭＯＳ領域における半導体層３０とその下のｎ型ウェル領域４にソース・ドレイン領域１６を形成する。そして、ソース・ドレイン領域６，１６をシリサイド化するために金属材料１４０を全面に堆積する。
次に、得られた構造に対して熱処理を実行して、半導体層３０の全領域をシリサイド化し、その後、未反応の金属材料１４０を除去する。これにより、図４８に示されるように、ソース・ドレイン領域６，１６にシリサイド層７，１７がそれぞれ形成される。このときのシリサイド層７，１７の上面は、図２８に示される半導体装置と同様に、半導体基板１におけるゲート絶縁膜８，１８が形成されている部分の上面よりも５ｎｍ以上上方に位置するようになる。また、半導体層３０は半導体基板１の掘り下げられた部分に形成されているため、シリサイド層７，１７の下面は、半導体基板１におけるゲート絶縁膜８，１８が形成されている部分の上面よりも下方に位置するようになる。
その後、上述の製造方法と同様に、層間絶縁膜４０を形成し、ゲート電極９，１９をシリサイド化し、層間絶縁膜５０を形成することによって、図４９に示される構造が得られる。
このように、半導体基板１の上面を掘り下げることによって、サイドウォール１０，２０を形成する際のエッチングダメージなど、それまでに半導体基板１の上面が受けたダメージを除去することができる。その結果、半導体層３０での結晶欠陥を低減することができ、当該半導体層３０に形成されるソース・ドレイン領域６，１６での接合リークを低減することができる。
また、この変形例のように、半導体基板１の上面を部分的に掘り下げて、その掘り下げられた部分に半導体層３０を形成する場合には、ゲルマニウムを含んだ半導体層３０を形成しても良い。これにより、ソース・ドレイン領域６では、その上面から、半導体基板１におけるゲート絶縁膜８が形成されている部分の上面よりも下方に渡ってゲルマニウムが存在するようになり、ソース・ドレイン領域１６では、その上面から、半導体基板１におけるゲート絶縁膜１８が形成されている部分の上面よりも下方に渡ってゲルマニウムが存在するようになる。
このように、半導体層３０にゲルマニウムを含ませることによって、当該半導体層３０と、半導体基板１におけるｎＭＯＳトランジスタ５のチャネル領域との境界で引っ張り歪み（格子歪み）が生じ、その結果、ｎＭＯＳトランジスタ５での電子移動度が向上し、駆動能力に優れたｎＭＯＳトランジスタ５を実現できる。同様に、ゲルマニウムを含む半導体層３０と、半導体基板１におけるｐＭＯＳトランジスタ１５のチャネル領域との境界で引っ張り歪み（格子歪み）が生じるため、ｐＭＯＳトランジスタ１５での電子移動度が向上し、駆動能力に優れたｐＭＯＳトランジスタ１５を実現できる。
また、ゲルマニウムを含む半導体層３０をエピタキシャル成長で形成する際には、成長温度を低温に設定することができるため、ｎＭＯＳトランジスタ５やｐＭＯＳトランジスタ１５におけるエクステンション領域中の不純物など、それまでに半導体基板１に導入されている不純物の拡散を抑制することができる。その結果、所望の性能を有する半導体装置が得られやすくなる。
本発明の実施の形態１に係る半導体装置の構造を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の第１変形例を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の第１変形例を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の第１変形例を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の第１変形例を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の第２変形例を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の第２変形例を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の第２変形例を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の第３変形例を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の第３変形例を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の第３変形例を工程順に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の第３変形例を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の構造を示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の構造の第１変形例を示す断面図である。 本発明の実施の形態２に係る半導体装置の構造の第２変形例を示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法の第１変形例を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法の第１変形例を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法の第１変形例を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法の第２変形例を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法の第２変形例を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法の第２変形例を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法の第２変形例を工程順に示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法の第２変形例を工程順に示す断面図である。
符号の説明
１ 半導体基板、５ ｎＭＯＳトランジスタ、６，１６ ソース・ドレイン領域、７，１７ シリサイド層、８，１８ ゲート絶縁膜、９，１９ ゲート電極、１０，２０ サイドウォール、１５ ｐＭＯＳトランジスタ、３０ 半導体層、１００ 絶縁膜、１１０ｎ ｎ型不純物、１１０ｐ ｐ型不純物、１３０，１４０ 金属材料、２２０ フォトレジスト。

Claims (29)

  1. （ａ）半導体基板上に第１のＭＯＳトランジスタのゲート絶縁膜及びゲート電極をこの順で積層して形成する工程と、
    （ｂ）前記ゲート電極の全領域をシリサイド化する工程と、
    （ｃ）前記半導体基板の上面内に前記第１のＭＯＳトランジスタのソース・ドレイン領域を形成する工程と、
    （ｄ）前記工程（ｂ），（ｃ）の後に、前記ソース・ドレイン領域をシリサイド化する工程と
    を備える、半導体装置の製造方法。
  2. （ａ）半導体基板上に第１のＭＯＳトランジスタのゲート絶縁膜及びゲート電極をこの順で積層して形成する工程と、
    （ｂ）前記ゲート電極を部分的にシリサイド化する工程と、
    （ｃ）前記半導体基板の上面内に前記第１のＭＯＳトランジスタのソース・ドレイン領域を形成する工程と、
    （ｄ）前記工程（ｂ），（ｃ）の後に、前記ソース・ドレイン領域と、前記ゲート電極におけるシリサイド化されていない部分の全領域とを同時にシリサイド化する工程と
    を備える、半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法であって、
    前記工程（ｂ）でのシリサイド化で使用される金属材料と、前記工程（ｄ）でのシリサイド化で使用される金属材料には、互いに異なった材料が使用される、半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法であって、
    前記工程（ｂ）でのシリサイド化で使用される金属材料として、そのシリサイドの耐熱性が、前記工程（ｄ）でのシリサイド化で使用される金属材料のシリサイドよりも優れているものが使用される、半導体装置の製造方法。
  5. 請求項３に記載の半導体装置の製造方法であって、
    前記工程（ｄ）でのシリサイド化で使用される金属材料として、前記工程（ｂ）でのシリサイド化で使用される金属材料よりも低温でシリサイド反応を生じるものが使用される、半導体装置の製造方法。
  6. 請求項４及び請求項５のいずれか一つに記載の半導体装置の製造方法であって、
    前記工程（ｂ）でのシリサイド化で使用される金属材料としてコバルトが使用され、
    前記工程（ｄ）でのシリサイド化で使用される金属材料としてニッケルあるいはパラジウムが使用される、半導体装置の製造方法。
  7. 請求項１及び請求項２のいずれか一つに記載の半導体装置の製造方法であって、
    （ｅ）前記工程（ｂ）の前に、前記ゲート絶縁膜及び前記ゲート電極を覆って前記半導体基板上にサイドウォールとなる絶縁膜を全面に形成する工程と、
    （ｆ）前記工程（ｂ）の前に、前記絶縁膜上にフォトレジストを全面に形成する工程と、
    （ｇ）前記工程（ｂ）の前に、前記フォトレジストを部分的に除去して、前記絶縁膜における前記ゲート電極上に位置する部分の上面を露出させる工程と、
    （ｈ）前記工程（ｂ）の前であって前記工程（ｇ）の後に、前記絶縁膜において露出していない部分に対する保護膜として前記フォトレジストを使用して前記絶縁膜において露出している部分を選択的に除去し、前記ゲート電極の上面を露出させる工程と、
    （ｉ）前記工程（ｈ）の後に、前記フォトレジストの残りの部分を除去する工程と、
    （ｊ）前記工程（ｂ），（ｉ）の後に、前記絶縁膜を部分的に除去して、前記ゲート絶縁膜及び前記ゲート電極の側面にサイドウォールを形成する工程と
    を更に備える、半導体装置の製造方法。
  8. 請求項１に記載の半導体装置の製造方法であって、
    前記工程（ａ）において、前記第１のＭＯＳトランジスタの前記ゲート絶縁膜及び前記ゲート電極を形成するとともに、前記半導体基板上に第２のＭＯＳトランジスタのゲート絶縁膜及びゲート電極をこの順で積層して形成し、
    前記工程（ｂ）において、前記第１及び第２のＭＯＳトランジスタのそれぞれの前記ゲート電極の全領域をシリサイド化し、
    前記工程（ｃ）において、前記第１及び第２のＭＯＳトランジスタのそれぞれのソース・ドレイン領域を前記半導体基板の上面内に形成し、
    前記工程（ｄ）において、前記第１及び第２のＭＯＳトランジスタのそれぞれの前記ソース・ドレイン領域をシリサイド化し、
    前記工程（ａ）において、ｎ型の不純物が導入された、前記第１のＭＯＳトランジスタの前記ゲート電極と、当該ゲート電極よりも薄くかつｐ型の不純物が導入された、前記第２のＭＯＳトランジスタの前記ゲート電極とを形成する、半導体装置の製造方法。
  9. 請求項２に記載の半導体装置の製造方法であって、
    前記工程（ａ）において、前記第１のＭＯＳトランジスタの前記ゲート絶縁膜及び前記ゲート電極を形成するとともに、前記半導体基板上に第２のＭＯＳトランジスタのゲート絶縁膜及びゲート電極をこの順で積層して形成し、
    前記工程（ｂ）において、前記第１及び第２のＭＯＳトランジスタのそれぞれの前記ゲート電極を部分的にシリサイド化し、
    前記工程（ｃ）において、前記第１及び第２のＭＯＳトランジスタのそれぞれのソース・ドレイン領域を前記半導体基板の上面内に形成し、
    前記工程（ｄ）において、前記第１及び第２のＭＯＳトランジスタのそれぞれの前記ソース・ドレイン領域と、前記第１及び第２のＭＯＳトランジスタのそれぞれの前記ゲート電極におけるシリサイド化されていない部分の全領域とを同時にシリサイド化し、
    前記工程（ａ）において、ｎ型の不純物が導入された、前記第１ＭＯＳトランジスタの前記ゲート電極と、当該ゲート電極よりも薄くかつｐ型の不純物が導入された、前記第２ＭＯＳトランジスタの前記ゲート電極とを形成する、半導体装置の製造方法。
  10. 半導体基板と、
    前記半導体基板上に形成されたＭＯＳトランジスタと
    を備え、
    前記ＭＯＳトランジスタは、
    シリサイド層が形成されたソース・ドレイン領域と、
    前記ソース・ドレイン領域の前記シリサイド層よりも耐熱性に優れたシリサイドで全領域が形成されたゲート電極と
    を有する、半導体装置。
  11. 半導体基板と、
    前記半導体基板上に形成されたＭＯＳトランジスタと
    を備え、
    前記ＭＯＳトランジスタは、
    シリサイド層が形成されたソース・ドレイン領域と、
    シリサイドで全領域が形成されたゲート電極と
    を有し、
    前記ソース・ドレイン領域の前記シリサイド層の金属材料には、前記ゲート電極の前記シリサイドの金属材料よりも低温でシリサイド反応を生じるものが使用されている、半導体装置。
  12. 請求項１０及び請求項１１のいずれか一つに記載の半導体装置であって、
    前記ゲート電極はコバルトシリサイドから成り、
    前記ソース・ドレイン領域の前記シリサイド層は、ニッケルシリサイドあるいはパラジウムシリサイドから成る、半導体装置。
  13. 半導体基板と、
    前記半導体基板上に形成された第１及び第２のＭＯＳトランジスタと
    を備え、
    前記第１のＭＯＳトランジスタは、シリサイド層が形成されたソース・ドレイン領域と、ｎ型の不純物を含み、全領域がシリサイドで形成されているゲート電極とを有し、
    前記第２のＭＯＳトランジスタは、シリサイド層が形成されたソース・ドレイン領域と、ｐ型の不純物を含み、全領域がシリサイドで形成されているゲート電極とを有し、
    前記第２のＭＯＳトランジスタの前記ゲート電極は、前記第１のＭＯＳトランジスタの前記ゲート電極よりも薄く形成されている、半導体装置。
  14. （ａ）半導体基板上に第１のＭＯＳトランジスタのゲート絶縁膜及びゲート電極をこの順で積層して形成する工程と、
    （ｂ）半導体層を、その上面が前記半導体基板における前記ゲート絶縁膜が形成されている部分の上面よりも上方に位置するように、前記ゲート絶縁膜及び前記ゲート電極の側方において前記半導体基板上に形成する工程と、
    （ｃ）前記半導体層に前記第１のＭＯＳトランジスタのソース・ドレイン領域を形成する工程と、
    （ｄ）前記ソース・ドレイン領域をシリサイド化する工程と、
    （ｅ）前記工程（ｄ）の後に、前記ゲート電極の全領域をシリサイド化する工程と
    を備える、半導体装置の製造方法。
  15. 請求項１４に記載の半導体装置の製造方法であって、
    前記工程（ｂ）において、前記半導体層はエピタキシャル成長によって形成される、半導体装置の製造方法。
  16. 請求項１４に記載の半導体装置の製造方法であって、
    前記工程（ｄ）でのシリサイド化で使用される金属材料と、前記工程（ｅ）でのシリサイド化で使用される金属材料には、互いに異なった材料が使用される、半導体装置の製造方法。
  17. 請求項１６に記載の半導体装置の製造方法であって、
    前記工程（ｄ）でのシリサイド化で使用される金属材料として、そのシリサイドの耐熱性が、前記工程（ｅ）でのシリサイド化で使用される金属材料のシリサイドよりも優れているものが使用される、半導体装置の製造方法。
  18. 請求項１６に記載の半導体装置の製造方法であって、
    前記工程（ｅ）でのシリサイド化で使用される金属材料として、前記工程（ｄ）でのシリサイド化で使用される金属材料よりも低温でシリサイド反応を生じるものが使用される、半導体装置の製造方法。
  19. 請求項１７及び請求項１８のいずれか一つに記載の半導体装置の製造方法であって、
    前記工程（ｄ）でのシリサイド化で使用される金属材料としてコバルトが使用され、
    前記工程（ｅ）でのシリサイド化で使用される金属材料としてニッケルあるいはパラジウムが使用される、半導体装置の製造方法。
  20. 請求項１４に記載の半導体装置の製造方法であって、
    前記工程（ａ）において、前記第１のＭＯＳトランジスタの前記ゲート絶縁膜及び前記ゲート電極を形成するとともに、前記半導体基板上に第２のＭＯＳトランジスタのゲート絶縁膜及びゲート電極をこの順で積層して形成し、
    前記工程（ｂ）において、前記半導体層を、その上面が前記半導体基板における前記第１及び第２のＭＯＳトランジスタの前記ゲート絶縁膜が形成されている部分のそれぞれの上面よりも上方に位置するように、前記第１及び第２のＭＯＳトランジスタのそれぞれの前記ゲート絶縁膜及び前記ゲート電極の側方において前記半導体基板上に形成し、
    前記工程（ｃ）において、前記半導体層に、前記第１及び第２のＭＯＳトランジスタのそれぞれのソース・ドレイン領域を形成し、
    前記工程（ｄ）において、前記第１及び第２のＭＯＳトランジスタのそれぞれの前記ソース・ドレイン領域をシリサイド化し、
    前記工程（ｅ）において、前記第１及び第２のＭＯＳトランジスタのそれぞれの前記ゲート電極の全領域をシリサイド化し、
    前記工程（ａ）において、ｎ型の不純物が導入された、前記第１のＭＯＳトランジスタの前記ゲート電極と、当該ゲート電極よりも薄くかつｐ型の不純物が導入された、前記第２のＭＯＳトランジスタの前記ゲート電極とを形成する、半導体装置の製造方法。
  21. 請求項１４に記載の半導体装置の製造方法であって、
    （ｆ）前記工程（ｂ）の前に、前記ゲート絶縁膜及び前記ゲート電極の側方において前記半導体基板の上面を部分的に掘り下げる工程を更に備え、
    前記工程（ｂ）では、前記半導体基板の掘り下げられた部分に前記半導体層が形成される、半導体装置の製造方法。
  22. 請求項２１に記載の半導体装置の製造方法であって、
    前記工程（ｂ）において、ゲルマニウムを含む前記半導体層を形成する、半導体装置の製造方法。
  23. 半導体基板と、
    前記半導体基板上に形成された第１のＭＯＳトランジスタと
    を備え、
    前記第１のＭＯＳトランジスタは、
    前記半導体基板上にゲート絶縁膜を介して形成され、かつ全領域がシリサイドから成るゲート電極と、
    前記半導体基板上に形成されたシリサイド層を上端部に含むソース・ドレイン領域と
    を有し、
    前記シリサイド層の上面は、前記半導体基板における前記ゲート絶縁膜が形成されている部分の上面よりも５ｎｍ以上上方に位置している、半導体装置。
  24. 請求項２３に記載の半導体装置であって、
    前記ソース・ドレイン領域における前記シリサイド層と、前記ゲート電極における前記シリサイドとは、互いに異なった材料から成る、半導体装置。
  25. 請求項２４に記載の半導体装置であって、
    前記ソース・ドレイン領域における前記シリサイド層は、前記ゲート電極における前記シリサイドよりも耐熱性が優れている、半導体装置。
  26. 請求項２４に記載の半導体装置であって、
    前記ゲート電極における前記シリサイドの金属材料には、前記ソース・ドレイン領域における前記シリサイド層の金属材料よりも低温でシリサイド反応を生じるものが使用されている、半導体装置。
  27. 請求項２５及び請求項２６のいずれか一つに記載の半導体装置であって、
    前記ソース・ドレイン領域における前記シリサイド層はコバルトシリサイドから成り、
    前記ゲート電極は、ニッケルシリサイドあるいはパラジウムシリサイドから成る、半導体装置。
  28. 請求項２３に記載の半導体装置であって、
    前記半導体基板上に形成された第２のＭＯＳトランジスタを更に備え、
    前記第２のＭＯＳトランジスタは、
    前記半導体基板上にゲート絶縁膜を介して形成され、かつ全領域がシリサイドから成るゲート電極と、
    前記半導体基板上に形成されたシリサイド層を含むソース・ドレイン領域と
    を有し、
    前記第２のＭＯＳトランジスタにおける前記シリサイド層の上面は、前記半導体基板における前記第２のＭＯＳトランジスタの前記ゲート絶縁膜が形成されている部分の上面よりも５ｎｍ以上上方に位置し、
    前記第１のＭＯＳトランジスタの前記ゲート電極は、ｎ型不純物を含み、
    前記第２のＭＯＳトランジスタの前記ゲート電極は、ｐ型不純物を含み、かつ前記第１のＭＯＳトランジスタの前記ゲート電極よりも薄く形成されている、半導体装置。
  29. 請求項２３に記載の半導体装置であって、
    前記ソース・ドレイン領域は、その上面から、前記半導体基板における前記ゲート絶縁膜が形成されている部分の上面よりも下方に渡って、ゲルマニウムを含んでいる、半導体装置。
JP2005197055A 2005-07-06 2005-07-06 半導体装置の製造方法及び半導体装置 Withdrawn JP2007019129A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005197055A JP2007019129A (ja) 2005-07-06 2005-07-06 半導体装置の製造方法及び半導体装置
US11/381,654 US7396764B2 (en) 2005-07-06 2006-05-04 Manufacturing method for forming all regions of the gate electrode silicided
TW095117647A TW200707592A (en) 2005-07-06 2006-05-18 Manufacturing method of semiconductor device and semiconductor device
KR1020060048020A KR20070005463A (ko) 2005-07-06 2006-05-29 반도체 장치의 제조 방법 및 반도체 장치
CNA2006101054610A CN1893002A (zh) 2005-07-06 2006-05-31 半导体器件的制造方法和半导体器件
US12/143,869 US20080258235A1 (en) 2005-07-06 2008-06-23 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005197055A JP2007019129A (ja) 2005-07-06 2005-07-06 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2007019129A true JP2007019129A (ja) 2007-01-25

Family

ID=37597700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005197055A Withdrawn JP2007019129A (ja) 2005-07-06 2005-07-06 半導体装置の製造方法及び半導体装置

Country Status (5)

Country Link
US (2) US7396764B2 (ja)
JP (1) JP2007019129A (ja)
KR (1) KR20070005463A (ja)
CN (1) CN1893002A (ja)
TW (1) TW200707592A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012504326A (ja) * 2008-09-30 2012-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 基板全域にわたって高められた均一性を有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729366B1 (ko) * 2006-05-19 2007-06-15 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP2007324230A (ja) * 2006-05-30 2007-12-13 Toshiba Corp 半導体装置及び半導体装置の製造方法
US20080206973A1 (en) * 2007-02-26 2008-08-28 Texas Instrument Inc. Process method to optimize fully silicided gate (FUSI) thru PAI implant
JP2008227274A (ja) * 2007-03-14 2008-09-25 Nec Electronics Corp 半導体装置の製造方法
JP4903070B2 (ja) * 2007-03-14 2012-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008227277A (ja) * 2007-03-14 2008-09-25 Nec Electronics Corp 半導体装置の製造方法
KR100860471B1 (ko) * 2007-04-02 2008-09-25 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
US20080272435A1 (en) * 2007-05-02 2008-11-06 Chien-Ting Lin Semiconductor device and method of forming the same
JP2009027083A (ja) * 2007-07-23 2009-02-05 Toshiba Corp 半導体装置及びその製造方法
US7892906B2 (en) * 2008-01-30 2011-02-22 Texas Instruments Incorporated Method for forming CMOS transistors having FUSI gate electrodes and targeted work functions
US8273645B2 (en) * 2008-08-07 2012-09-25 Texas Instruments Incorporated Method to attain low defectivity fully silicided gates
JP5454341B2 (ja) * 2010-04-30 2014-03-26 ソニー株式会社 情報処理装置、情報処理方法、プログラム、情報提供装置および情報処理システム
WO2020051285A1 (en) * 2018-09-05 2020-03-12 The University Of Texas At Austin Lateral semiconductor device and method of manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183851A (ja) 1988-01-19 1989-07-21 Fujitsu Ltd 半導体装置の製造方法
JP3394083B2 (ja) 1994-03-04 2003-04-07 シャープ株式会社 半導体装置及びその製造方法
JP3259535B2 (ja) 1994-07-28 2002-02-25 ソニー株式会社 Ｎｍｏｓトランジスタとｐｍｏｓトランジスタとを有する半導体装置の製造方法
JP2970620B2 (ja) 1997-10-20 1999-11-02 日本電気株式会社 半導体装置の製造方法
JP2000252462A (ja) 1999-03-01 2000-09-14 Toshiba Corp Ｍｉｓ型半導体装置及びその製造方法
US6376320B1 (en) * 2000-11-15 2002-04-23 Advanced Micro Devices, Inc. Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate
KR100399357B1 (ko) * 2001-03-19 2003-09-26 삼성전자주식회사 코발트 실리사이드를 이용한 반도체 장치 및 그 형성 방법
JP3485103B2 (ja) 2001-04-19 2004-01-13 セイコーエプソン株式会社 Ｍｏｓ型トランジスタ及びその製造方法
KR100486297B1 (ko) * 2003-01-08 2005-04-29 삼성전자주식회사 게이트 상에 두꺼운 금속 실리사이드층을 형성하는 방법
US7338888B2 (en) * 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same
US7396767B2 (en) * 2004-07-16 2008-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure including silicide regions and method of making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012504326A (ja) * 2008-09-30 2012-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 基板全域にわたって高められた均一性を有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ

Also Published As

Publication number Publication date
US20080258235A1 (en) 2008-10-23
KR20070005463A (ko) 2007-01-10
CN1893002A (zh) 2007-01-10
TW200707592A (en) 2007-02-16
US7396764B2 (en) 2008-07-08
US20070026600A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US7396764B2 (en) Manufacturing method for forming all regions of the gate electrode silicided
US6806534B2 (en) Damascene method for improved MOS transistor
TW200414547A (en) Semiconductor device
JP2010537425A (ja) 低コンタクト抵抗を示すｍｏｓ構造およびその形成方法
JP5194797B2 (ja) 半導体装置およびその製造方法
JP2009509324A (ja) 半導体デバイスおよびその製造方法
JP2009026997A (ja) 半導体装置およびその製造方法
US7915130B2 (en) Method of manufacturing a semiconductor device
JP5117740B2 (ja) 半導体装置の製造方法
US20060170047A1 (en) Semiconductor device and method of manufacturing the same
JP2010536169A (ja) 金属ゲート及び高ｋ誘電体を有する回路構造体
JP2006054423A (ja) 半導体装置及びその製造方法
JP2007214436A (ja) 半導体装置の製造方法および半導体装置
US7833867B2 (en) Semiconductor device and method for manufacturing the same
JP5286416B2 (ja) 半導体装置およびその製造方法
US8076203B2 (en) Semiconductor device and method of manufacturing the same
JP2007165558A (ja) 半導体装置およびその製造方法
JP2009043938A (ja) 半導体装置および半導体装置の製造方法
JP4504727B2 (ja) 半導体装置及びその製造方法
JP2006086467A (ja) 半導体装置及びその製造方法
JP2005243664A (ja) 半導体装置およびその製造方法
JP5408132B2 (ja) Ｍｉｓ型電界効果トランジスタの製造方法
JP2006186180A (ja) 半導体装置およびその製造方法
JP2009170762A (ja) 半導体装置および半導体装置の製造方法
JP2008108875A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080610

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080610

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090123