JP2007013062A - リードフレームとその製造方法、及びリードフレームを用いた半導体パッケージ - Google Patents
リードフレームとその製造方法、及びリードフレームを用いた半導体パッケージ Download PDFInfo
- Publication number
- JP2007013062A JP2007013062A JP2005195289A JP2005195289A JP2007013062A JP 2007013062 A JP2007013062 A JP 2007013062A JP 2005195289 A JP2005195289 A JP 2005195289A JP 2005195289 A JP2005195289 A JP 2005195289A JP 2007013062 A JP2007013062 A JP 2007013062A
- Authority
- JP
- Japan
- Prior art keywords
- exposed
- lead frame
- lead
- semiconductor package
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229920005989 resin Polymers 0.000 claims abstract description 54
- 239000011347 resin Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 6
- 238000004080 punching Methods 0.000 claims description 6
- 238000000465 moulding Methods 0.000 abstract description 8
- 238000005452 bending Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 238000005476 soldering Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 235000013372 meat Nutrition 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】 半導体パッケージ1は、インナリードから段差部21を介してアウタリード8が接続され、アウタリード8の下面はモールド樹脂7から露出した実装面である端子9が形成される。端子9から段差部21に向けて所定の偏角を有した斜面部Cが形成されるとともに反対面には凹部Hが形成され、このため端子9と斜面部Cの間に形成される稜線によりエッジ部Eが形成される。このため、モールド樹脂7はエッジ部Eにより位置決めされて、且つ端部も安定した形状とできる。
【選択図】 図3
Description
請求項4に記載のリードフレームでは、請求項1乃至請求項3のいずれか1項に記載の請求項において、前記露出面と前記斜面部との前記所定の偏角をαとし、溶融したモールド樹脂が進入可能な間隙をd、許容される露出面のリード延在方向の長さの公差をeとしたとき、前記偏角αを、e・tanα≧dとなるように形成したことを要旨とする。
請求項6に記載のリードフレームでは、請求項1乃至請求項5のいずれか1項に記載のリードフレームにおいて、前記斜面部と反対の面にリード延在方向と直交する凹部を設けたことを要旨とする。
請求項10に記載のリードフレームの製造方法では、請求項7乃至請求項9のいずれか1項に記載のリードフレームの製造方法において、前記エッジ形成工程において、前記斜面部の形成と同時に、当該斜面部と反対の面にリード延在方向と直交する凹部を形成することを要旨とする。
以下、本発明を具体化したリードフレームとこのリードフレームを用いた半導体パッケージの一実施形態を図1〜図4及び図6を参照して説明する。
一方、偏角αが15°の場合では、半導体パッケージ1における斜面部Cに接するモールド樹脂7の先端部の厚みが確保され、実用上先端部におけるモールド樹脂7が薄バリになったり、脱落したりすることがない。
まず、打ち抜き工程において、ロール状のブランクの金属条材を精密プレスでスタンピングし、数回に分けて応力が残留しないように所定の形状に打ち抜きパターンを形成する。
図2は、エッジ形成工程を示す図である。ダイDは、斜面部Cを形成するような形状となっている。一方、パンチPは、アウタリード延在方向と直交する方向に突出するリブ条に構成された凸部Paを備えている。このように形成されたパンチPとダイDにより、図2に実線で示した段差形成工程で屈曲されたリードフレーム2をプレス加工する。
上記実施形態のリードフレーム2によれば、以下のような効果を得ることができる。
(2) また、端子9の長さLの精度を向上させることができるという効果がある。特に、[e・tanα>d…式(1)]によれば、最終製品の精度予測が容易になり製品管理が容易になるという効果がある。
(5) 本実施形態では、斜面部Cを精密プレスによる潰し加工により成型しているため、従来技術で示したような引っ張りによるクラックが生じることなく、潰されることで強度が向上する。
(第2の実施形態)
以下、本発明を具体化した別のリードフレームと、このリードフレームを用いた半導体パッケージの実施形態を図5を参照して説明する。
(8)放熱面309の内部リード305側の段差部321のない部分も斜面部Cが形成され、エッジ部Eが形成できるという効果がある。
○ 凹部Hは、必ずしも必要なく、凹部Hがなくても、リードフレーム2、302の材料がエッジ部Eを確実に形成できる場合は、斜面部Cのみで構成してもよい。
○ 偏角αは、[e・tanα≧d…式(1)]を満たすように設定されているが、モールド樹脂と金型、リードフレーム2との濡れ性や、金型への圧入圧力、離型剤、温度変動等、種々な条件により修正できることは言うまでもない。これらは本発明に沿って実施されるが、トライアンドエラーで最適な修正条件が求められる。
○ 本実施形態では材質がCu系の材料であったが、例えばFe系の合金、例えばSUSなどを用いて構成してもよい。
○ 適用されるリードフレームのタイプが第1の実施形態ではSONタイプであり、第2の実施形態ではパワーデバイスやリニアICであるが、その他のタイプ、例えばQFNタイプでもよい。また、ダイパッド3は外部に露出したものでも内部に樹脂封止されたいずれのタイプでもよい。また、ICチップ4は、図6においてダイパッド3の下側に配置されるようなものでもよい。さらに、ここに記載のない同様の課題を有する他のタイプのリードフレームにおいても適用可能できる。
○ リードフレーム2の種類や大きさに応じて、端子9の長さを始め、段差部21、インナリード5等各構成要素の形状や寸法は適宜当業者により変更できる。
Claims (11)
- 内部リードから段差部を介して連なる露出部を備え、当該露出部の一面にモールド樹脂の外面に沿って露出させる露出面を備えた、半導体パッケージに用いるリードフレームであって、
前記露出部の露出面から前記段差部に向かって当該露出面と連続した所定の偏角を有した平面である斜面部を形成し、前記露出面にリード延在方向と直交するエッジ部を設けたことを特徴とするリードフレーム。 - 前記半導体パッケージは表面実装型の半導体装置であって、前記露出面は、基板に実装するための端子として構成されていることを特徴とする請求項1に記載のリードフレーム。
- 前記露出部は放熱板として構成されていることを特徴とする請求項1に記載のリードフレーム。
- 前記露出面と前記斜面部との前記所定の偏角をαとし、溶融したモールド樹脂が進入可能な間隙をd、許容される露出面のリード延在方向の長さの公差をeとしたとき、前記偏角αを、e・tanα≧dとなるように形成したことを特徴とする請求項1乃至請求項3のいずれか1項に記載のリードフレーム。
- 前記偏角αが、15°≦α≦90°となるように形成したことを特徴とする請求項3に記載のリードフレーム。
- 前記斜面部と反対の面にリード延在方向と直交する凹部を設けたことを特徴とする請求項1乃至請求項5のいずれか1項に記載のリードフレーム。
- 内部リードから段差部を介して連なる露出部を備え、当該露出部の一面にモールド樹脂の外面に沿って露出させる露出面を備えた、半導体パッケージに用いるリードフレームの製造方法であって、
所定形状に打ち抜く打ち抜き工程と、
前記段差部を形成する段差形成工程と、
前記段差形成工程により形成された前記露出部の露出面から前記段差部に向かって当該露出面と連続した所定の偏角を持った斜面部をプレス加工により形成し、前記露出面にリード延在方向と直交するエッジ部を設けるエッジ形成工程と
を備えたことを特徴とするリードフレームの製造方法。 - 前記半導体パッケージは表面実装型の半導体装置であって、前記露出面は、基板に実装するための端子として構成されていることを特徴とする請求項7に記載のリードフレームの製造方法。
- 前記露出部は放熱板として構成されていることを特徴とする請求項7に記載のリードフレームの製造方法。
- 前記エッジ形成工程において、前記斜面部の形成と同時に、当該斜面部と反対の面にリード延在方向と直交する凹部を形成することを特徴とする請求項7乃至請求項9のいずれか1項に記載のリードフレームの製造方法。
- 請求項1乃至請求項6のいずれか1項に記載のリードフレームを用いて製造したことを特徴とする半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005195289A JP4200150B2 (ja) | 2005-07-04 | 2005-07-04 | リードフレームの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005195289A JP4200150B2 (ja) | 2005-07-04 | 2005-07-04 | リードフレームの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007013062A true JP2007013062A (ja) | 2007-01-18 |
JP4200150B2 JP4200150B2 (ja) | 2008-12-24 |
Family
ID=37751123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005195289A Expired - Fee Related JP4200150B2 (ja) | 2005-07-04 | 2005-07-04 | リードフレームの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4200150B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022014498A (ja) * | 2020-07-07 | 2022-01-20 | 三菱電機株式会社 | 半導体製造装置および半導体装置の製造方法 |
-
2005
- 2005-07-04 JP JP2005195289A patent/JP4200150B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022014498A (ja) * | 2020-07-07 | 2022-01-20 | 三菱電機株式会社 | 半導体製造装置および半導体装置の製造方法 |
JP7316979B2 (ja) | 2020-07-07 | 2023-07-28 | 三菱電機株式会社 | 半導体製造装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4200150B2 (ja) | 2008-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100809818B1 (ko) | 반도체 장치의 제조 방법 | |
JP5380244B2 (ja) | 半導体装置の製造方法 | |
JP2014007363A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011166000A (ja) | 半導体装置の製造方法 | |
JP6284397B2 (ja) | 半導体装置及びその製造方法 | |
TWI611539B (zh) | 半導體裝置及其製造方法 | |
KR101156520B1 (ko) | 면실장형 전자부품 및 그 제조방법 | |
JP4334364B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2019121698A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3999780B2 (ja) | リードフレームの製造方法 | |
JP2008016469A (ja) | 半導体装置 | |
JP4200150B2 (ja) | リードフレームの製造方法 | |
JP4455208B2 (ja) | リードフレーム及び半導体装置の製造方法 | |
JP2010087173A (ja) | 半導体装置の製造方法及び半導体装置 | |
CN215896384U (zh) | 一种具有防溢料功能的引线框架 | |
JP2008117793A (ja) | パッケージ型電子部品におけるリード端子の切断方法 | |
JP4455166B2 (ja) | リードフレーム | |
JP2017108191A (ja) | 半導体装置 | |
JP2005158778A (ja) | リードフレームの製造方法及び半導体装置の製造方法 | |
JP2008235557A (ja) | リードフレームおよび半導体装置 | |
JP2006140522A (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 | |
JP5816659B2 (ja) | 半導体装置の製造方法 | |
JP2017034130A (ja) | 半導体装置およびその製造方法 | |
WO2017126393A1 (ja) | リードフレーム及びその製造方法 | |
JP2007294637A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081006 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4200150 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141010 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |