[go: up one dir, main page]

JP2007012714A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007012714A
JP2007012714A JP2005188806A JP2005188806A JP2007012714A JP 2007012714 A JP2007012714 A JP 2007012714A JP 2005188806 A JP2005188806 A JP 2005188806A JP 2005188806 A JP2005188806 A JP 2005188806A JP 2007012714 A JP2007012714 A JP 2007012714A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor device
semiconductor chip
solder resist
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005188806A
Other languages
English (en)
Other versions
JP5000105B2 (ja
Inventor
Yasumasa Kasuya
泰正 糟谷
Yoichi Kimura
洋一 木村
Yoshiaki Inami
嘉聴 稲見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005188806A priority Critical patent/JP5000105B2/ja
Publication of JP2007012714A publication Critical patent/JP2007012714A/ja
Application granted granted Critical
Publication of JP5000105B2 publication Critical patent/JP5000105B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 絶縁性基板が吸湿した水分等の加熱膨張によって膨れや剥離が生じることを防止し得る半導体装置を提供すること。
【解決手段】 半導体チップがダイボンディングされるダイボンディング領域を有する絶縁性基板と、ダイボンディング領域にダイボンディングされる半導体チップとを備えた半導体装置であって、絶縁性基板は、少なくともダイボンディング領域の隅に形成された中空の貫通孔を有し、貫通孔は、外部に露出していることを特徴とする半導体装置。
【選択図】 図１

Description

この発明は、半導体装置に関する。
近年、プリント配線板等に半導体装置を実装する技術として、プリント配線板等に半導体装置を直接半田付けする表面実装技術が広く用いられていて、半導体装置やプリント配線板等の小型化、実装密度の向上等が図られている。表面実装技術に用いられる半導体装置としては、ＱＦＰ（Quad Flat Package）、ＢＧＡ（Ball Grid array）、ＬＧＡ（Land grid array）等の半導体装置が採用されているが、なかでも、ＢＧＡ型半導体装置やＬＧＡ型半導体装置によれば、半導体装置の表面に多数の外部端子（ランドや半田バンプ等）を配置することができるため、半導体装置やプリント配線板等のさらなる小型化、実装密度の向上等が可能になる。
従来のＢＧＡ型半導体装置について図７を用いて説明する。
図７は、従来の半導体装置の一例を模式的に示す断面図である。
半導体装置８０が備える絶縁性基板９１の両面には、所定のパターンを有する導体層９３が形成されていて、絶縁性基板９１の両面に形成された導体層９３の一部が、絶縁性基板９１に形成されたビアホール９６によって接続されている。絶縁性基板９１の表面（上面）には、導体層９３の一部を露出させて残りの導体層９３及び絶縁性基板９１を覆うように、ソルダーレジスト層９５が形成されていて、その露出した導体層９３の表面には、複数のワイヤボンディングパッド９４が形成されている。
また、絶縁性基板９１の裏面（下面）には、導体層９３の一部を露出させて残りの導体層９３及び絶縁性基板９１を覆うように、ソルダーレジスト層９９が形成されていて、その露出した導体層９３の表面には、複数のランド９７が形成されている。各ランド９７上には、半田バンプ９８が形成されている。半導体チップ８１は、接着材層８８を介して、ソルダーレジスト層９５の中央部分にダイボンディングされている。半導体チップ８１の上面に設けられた電極８６と、ワイヤボンディングパッド９４とがワイヤ８７によって電気的に接続されている。さらに、半導体装置８０には、絶縁性基板９１の表面（上面）全体を覆うように半導体チップ８１を封止する樹脂パッケージ部８９が形成されている。
このような半導体装置８０において、絶縁性基板９１、ソルダーレジスト層９５、９９及び接着材層８８は、一般的に、有機系物質を含んでいて吸湿する性質を有するため、半導体装置８０をプリント配線板に実装するために加熱すると、吸湿された水分が加熱膨張する。その結果、接着材層８８とソルダーレジスト層９５との界面、ソルダーレジスト層９５と絶縁性基板９１との界面、絶縁性基板９１とソルダーレジスト層９９との界面等に、剥離が生じたり、膨れが生じたりする場合がある。このような現象は、一般的に、ポップコーン現象と呼ばれている。ポップコーン現象が生じると、半導体チップ８１に位置ズレや傾きが生じてワイヤ８７が断線したり、隣り合う半田バンプ９８が接触して電気的に短絡が発生したりするおそれがある。
従来の半導体装置としては、例えば、絶縁性基板における半導体チップの直下にビアホールが形成された半導体装置が存在する（例えば、特許文献１〜３参照）。
このような半導体装置について、図８を用いて説明する。なお、図８では、図７に示した構成要素と対応する構成要素には同一の符号を付している。
図８に示す半導体装置８０では、半導体チップ８１の中央部分の下方に、絶縁性基板９１とソルダーレジスト層９５、９９とを連通するビアホール９２が形成されている。このビアホール９２は、貫通孔の内部に樹脂充填材が充填されているものである。図８に示した半導体装置８０によれば、ビアホール９２の側壁に沿って内部の水分を外部へ放出することが可能になる。
特開平１０−４１５１号公報 特開平１１−２６０９５４号公報 特開２０００−２１６２８１号公報
しかしながら、特許文献１〜３に記載の半導体装置によれば、図８に示したように、半導体チップ８１の中央部分の下方に、ビアホール９２が形成されているため、半導体チップ８１の中央部分の直下に溜まった水分をビアホール９２から放出することができるものの、半導体チップ８１の外周部分の下方に溜まった水分を放出することが困難であり、半導体チップ８１の外周部分の下方には局所的に膨れが生じてしまうおそれがあった。
半導体チップ８１の外周部分の下方に膨れが生じた場合、半導体チップ８１の中央部分の下方に膨れが生じた場合と比較すると、ソルダーレジスト層９５と接着材層８８との界面に剥離が生じ易く、また半導体チップ８１に傾きや位置ズレが生じ易いという問題がある。また、特許文献１〜３に記載の半導体装置によれば、図８に示したように、ビアホール９２は、樹脂充填材等が充填されているため、ビアホール９２から水分を効率よく放出することができないという問題があった。
本発明は、上述した課題に鑑みてなされたものであり、その目的は、絶縁性基板が吸湿した水分等の加熱膨張によって膨れや剥離が生じることを防止し得る半導体装置を提供することにある。
上述した課題を解決するために、本発明は、以下のようなものを提供する。
（１） 半導体チップがダイボンディングされるダイボンディング領域を有する絶縁性基板と、
上記ダイボンディング領域にダイボンディングされる半導体チップと
を備えた半導体装置であって、
上記絶縁性基板は、少なくとも上記ダイボンディング領域の隅に形成された中空の貫通孔を有し、上記貫通孔は、外部に露出していることを特徴とする半導体装置。
（１）の発明によれば、絶縁性基板が、少なくともダイボンディング領域の隅に形成された中空の貫通孔を有し、上記貫通孔が、外部に露出しているため、ダイボンディング領域の隅の近傍に溜まった水分を、上記貫通孔から効率良く放出することができる。従って、絶縁性基板が吸湿した水分等の加熱膨張によって膨れや剥離が生じることを防止することができる。
（２） 上記（１）の半導体装置であって、
上記貫通孔は、上記ダイボンディング領域の全域に、均等に形成されていることを特徴とする。
（２）の発明によれば、貫通孔が、ダイボンディング領域の全域に均等に形成されているため、ダイボンディング領域の全域から効率良く水分を放出することが可能であり、局所的に水分が溜まることを防止することができる。従って、絶縁性基板が吸湿した水分等の加熱膨張によって膨れや剥離が生じることをより確実に防止することができる。
さらに、本発明は、以下のようなものを提供する。
（３） 上記（１）又は（２）の半導体装置であって、
上記貫通孔は、上記半導体チップ側の径が小さいテーパ形状を有することを特徴とする。
（３）の発明によれば、貫通孔が、半導体チップ側の径が小さいテーパ形状を有していて、半導体チップ側の貫通孔の径が小さくなっている。
従って、例えば、絶縁性基板の表面に接着材によって半導体チップがダイボンディングされる場合、貫通孔に接着材が入り込むことを防止することができ、接着材層の上面に凹凸が生じて該接着材層と半導体チップとの接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。
また、例えば、絶縁性基板の表面にソルダーレジスト層が形成される場合、未硬化のソルダーレジスト組成物が貫通孔に入り込むことを防止することができ、ソルダーレジスト層の上面に凹凸が生じてソルダーレジスト層と半導体チップとの接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。
さらに、本発明は、以下のようなものを提供する。
（４） 上記（１）〜（３）のいずれか１の半導体装置であって、
上記絶縁性基板と上記半導体チップとの間には、フィルム状の樹脂組成物によって形成された樹脂層が設けられていることを特徴とする。
（４）の発明によれば、例えば、半導体チップが絶縁性基板にダイボンディングされるときに形成される接着材層や、絶縁性基板の表面に形成されるソルダーレジスト層のように、絶縁性基板と半導体チップとの間に形成される樹脂層が、フィルム状の樹脂組成物によって形成されているため、貫通孔への樹脂組成物の入り込みが生じることがない。
従って、例えば、絶縁性基板の表面にフィルム状の接着材によって半導体チップがダイボンディングされる場合、接着材が貫通孔に入り込まないので、接着材層の上面に凹凸が生じて該接着材層と半導体チップとの接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。
また、例えば、絶縁性基板の表面にフィルム状のソルダーレジスト組成物によってソルダーレジスト層が形成される場合、ソルダーレジスト組成物が貫通孔に入り込まないので、ソルダーレジスト層の上面に凹凸が生じてソルダーレジスト層と半導体チップとの接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。
本発明の半導体装置によれば、絶縁性基板が吸湿した水分等の加熱膨張によって膨れや剥離が生じることを防止することができる。
まず、本発明の半導体装置について説明する。
図１は、本発明に係る半導体装置の一例を模式的に示す断面図である。
半導体装置１０が備える絶縁性基板２１は、ガラス繊維を含浸したエポキシ樹脂からなるものである。なお、本発明において、絶縁性基板としては、絶縁性を有するものであれば、特に限定されるものではなく、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、フェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの等からなる基板を挙げることができる。
絶縁性基板２１の両面には、所定のパターンを有する導体層（例えばＣｕ層）２３が形成されている。具体的に、導体層２３は、絶縁性基板２１の表面（上面）の外周部分と、絶縁性基板２１の裏面（下面）の外周部分とに形成されている。
絶縁性基板２１の表面の外周部分に形成された導体層２３と、絶縁性基板２１の裏面の外周部分に形成された導体層２３とは、ビアホール２６によって接続されている。ビアホール２６は、絶縁性基板２１に穿設された貫通孔の壁面に無電解メッキや電解メッキ等によって金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである。上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材等の絶縁性充填材であってもよく、金属充填材等の導電性充填材であってもよい。
絶縁性基板２１の表面には、絶縁性基板２１の外周部分に形成された導体層２３の一部を露出させて、残りの導体層２３及び絶縁性基板２１を覆うように、ソルダーレジスト層２５が形成されていて、その露出した導体層２３の表面には、Ｎｉ層やＡｕ層からなる複数のワイヤボンディングパッド２４が形成されている。
また、絶縁性基板２１の裏面には、導体層２３の一部を露出させて残りの導体層２３及び絶縁性基板２１を覆うように、ソルダーレジスト層２９が形成されていて、その露出した導体層２３の表面には、Ｎｉ層やＡｕ層からなる複数のランド２７が形成されている。
各ランド２７上には、半田バンプ２８が形成されている。本実施形態では、予めランド２７上に半田バンプ２８が形成されている場合について説明するが、本発明はこの例に限定されず、例えば、実装時に半田ボールや半田ペースト等を用いて直接、プリント基板に実装することとしてもよい。
絶縁性基板２１の上面に設けられたソルダーレジスト層２５には、接着材層１８を介して半導体チップ１１がダイボンディングされている。半導体チップ１１としては、種々のものを用いることが可能であり、その具体的な機能や内部の回路構成は、特に限定されるものではない。接着材層１８は、エポキシ樹脂等の樹脂組成物によって形成されたものである。半導体チップ１１の上面には、複数の電極１６が設けられていて、各電極１６とボンディングパッド２４とがワイヤ１７によって電気的に接続されている。
半導体装置１０には、絶縁性基板２１の表面（上面）全体を覆うように半導体チップ１１を封止する樹脂パッケージ部１９が形成されている。樹脂パッケージ部１９は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
半導体チップ１１の下方における絶縁性基板２１及びソルダーレジスト層２５、２９には、絶縁性基板２１及びソルダーレジスト層２５、２９を連通する貫通孔２２が形成されている。貫通孔２２は、中空であり、下側が外部に露出している。貫通孔２２の径としては、特に限定されるものではないが、１５０μｍ以下であることが望ましい。１５０μｍ以上であると、貫通孔２２の径が大き過ぎて、接着材層１８を形成するとき、未硬化の接着材が貫通孔２２に入り込んで接着材層１８の上面に凹凸が生じるおそれがあるからである。
次に、絶縁性基板２１における貫通孔２２の配置について、図２を用いて説明することにする。
図２は、図１に示した半導体装置１０が備える絶縁性基板２１の平面図である。図２は、絶縁性基板２１に形成された貫通孔２２の配置について説明するための図であるから、他の構成（導体層２３、ワイヤボンディングパッド２４、ソルダーレジスト層２５、２９、ビアホール２６、ランド２７及び半田バンプ２８）については記載を省略している。また、２１ａは、ダイボンディング領域を示している。
絶縁性基板２１のダイボンディング領域２１ａの全域には、９個の貫通孔２２（２２ａ〜２２ｉ）が均等に形成されている。具体的に、貫通孔２２は、ダイボンディング領域２１を縦３つ×横３つで９等分割した各領域に、１つずつ形成されている。
９個の貫通孔２２ａ〜２２ｉのうち、４つの貫通孔２２ａ、２２ｃ、２２ｇ、２２ｉが、ダイボンディング領域２１ａの隅に形成された貫通孔である。
半導体装置１０によれば、絶縁性基板２１が、少なくともダイボンディング領域２１ａの隅に形成された中空の貫通孔２２を有し、貫通孔２１が、外部に露出しているため、ダイボンディング領域２１ａの隅の近傍に溜まった水分を、貫通孔２２から効率良く放出することができる。従って、絶縁性基板２２が吸湿した水分等の加熱膨張によって膨れや剥離が生じることを防止することができる。
本発明において「ダイボンディング領域」とは、絶縁性基板の表面のうち、半導体チップの真下に位置する領域をいい、このダイボンディング領域に半導体チップがダイボンディングされる。また、「ダイボンディング領域の隅」とは、ダイボンディング領域をマトリックス状に等分区画して得られる複数の領域のうち、ダイボンディング領域の隅に位置する４つの領域をいう。ここで、ダイボンディング領域の区画数としては、縦３つ×横３つの計９つ（図２参照）以上であれば、特に限定されるものではない。
本発明においては、半導体装置１０のように、貫通孔２２が、ダイボンディング領域２１ａの全域に、均等に形成されていることが望ましい。
ダイボンディング領域２１ａの全域から効率良く水分を放出することが可能であり、局所的に水分が溜まることを防止することができ、絶縁性基板２１が吸湿した水分等の加熱膨張によって膨れや剥離が生じることをより確実に防止することができるからである。
本発明において「貫通孔がダイボンディング領域の全域に均等に形成される」とは、ダイボンディング領域をマトリックス状に等分区画して得られる複数の領域の全てに、貫通孔が形成されることをいう。ここで、ダイボンディング領域の区画数としては、縦３つ×横３つの計９つ（図２参照）以上であれば、特に限定されるものではなく、例えば、縦４つ×横４つの計１６個、縦６つ×横６つの計３６個、縦８つ×横８つの計６４個、縦１０個×横１０個の計１００個を挙げることができる。また、このようにダイボンディング領域を区画した場合において、各領域に形成される貫通孔の数は、必ずしも１個である必要はなく、複数であってもよい。
本発明においては、半導体装置１０のように、貫通孔２２がマトリックス状に配置されていることが望ましい（図２参照）。ダイボンディング領域２１ａの全域から効率良く均一に水分を放出することができるため、局所的に水分が溜まることをより確実に防止することができるからである。
なお、絶縁性基板のダイボンディング領域に導体層が形成されている場合、貫通孔は、導体層と近接しない位置に形成されていることが望ましい。貫通孔内の水分によって該貫通孔と近接する導体層が腐食されることを防止することができるからである。また、本発明において、貫通孔の径は、必ずしも、全て同一である必要はなく、絶縁性基板に形成された導体層の位置等に応じて、各貫通孔の径を適宜設定することとしてもよい。また、貫通孔の平面視形状としては、特に限定されるものではないが、円形であることが望ましい。貫通孔の壁面近傍に応力が集中して絶縁性基板にクラックが生じることを防止することができるからである。
図３は、本発明に係る半導体装置の他の一例を模式的に示す断面図である。
半導体装置３０が備える絶縁性基板４１の両面には、所定のパターンを有する導体層４３が形成されていて、夫々の導体層４３は、ビアホール４６によって接続されている。
絶縁性基板４１の表面には、絶縁性基板４１の外周部分に形成された導体層４３の一部を露出させて、残りの導体層４３及び絶縁性基板４１を覆うように、ソルダーレジスト層４５が形成されていて、その露出した導体層４３の表面には、複数のワイヤボンディングパッド４４が形成されている。また、絶縁性基板４１の裏面には、導体層４３の一部を露出させて残りの導体層４３及び絶縁性基板４１を覆うように、ソルダーレジスト層４９が形成されていて、その露出した導体層４３の表面には、複数のランド４７が形成されている。各ランド４７上には、半田バンプ４８が形成されている。
絶縁性基板４１の上面に設けられたソルダーレジスト層４５には、フィルム状に成形されたエポキシ樹脂等の樹脂組成物からなる接着材によって形成された接着材層３８を介して、半導体チップ３１がダイボンディングされている。
半導体チップ３１の上面には、複数の電極３６が設けられていて、各電極３６とボンディングパッド４４とがワイヤ３７によって電気的に接続されている。
半導体装置３０には、絶縁性基板４１の表面（上面）全体を覆うように半導体チップ３１を封止する樹脂パッケージ部３９が形成されている。
半導体チップ３１の下方における絶縁性基板４１及びソルダーレジスト層４５、４９には、絶縁性基板４１及びソルダーレジスト層４５、４９を連通する貫通孔４２が形成されている。貫通孔４２は、中空であり、下側が外部に露出している。また、貫通孔４２は、半導体チップ３１側の径が小さいテーパ形状を有している。
本発明においては、半導体装置３０のように、貫通孔４２は、半導体チップ３１側の径が小さいテーパ形状を有していることが望ましい。
半導体チップ３１側の貫通孔４２の径が小さいため、接着材層３８を形成する未硬化の接着材が貫通孔４２に入り込むことを防止することができ、接着材層３８の上面に凹凸が生じて接着材層３８と半導体チップ３１との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができるからである。
また、本発明においては、半導体装置３０のように、接着材層３８は、フィルム状に成形された接着材によって形成されていることが望ましい。
フィルム状に成形された接着材を用いて接着材層３８を形成することによって、未硬化の接着材が貫通孔４２に入り込むことを防止することができ、接着材層３８の上面に凹凸が生じて接着材層３８と半導体チップ３１との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができるからである。
図４は、本発明に係る半導体装置の他の一例を模式的に示す断面図である。
半導体装置５０が備える絶縁性基板６１の両面には、所定のパターンを有する導体層６３が形成されていて、夫々の導体層６３は、ビアホール６６によって接続されている。
絶縁性基板６１の表面には、絶縁性基板６１の外周部分に形成された導体層６３の一部を露出させて、残りの導体層６３及び絶縁性基板６１を覆うように、ソルダーレジスト層６５が形成されていて、その露出した導体層６３の表面には、複数のワイヤボンディングパッド６４が形成されている。また、絶縁性基板６１の裏面には、導体層６３の一部を露出させて残りの導体層６３及び絶縁性基板６１を覆うように、ソルダーレジスト層６９が形成されていて、その露出した導体層６３の表面には、複数のランド６７が形成されている。各ランド６７上には、半田バンプ６８が形成されている。
絶縁性基板６１の上面に設けられたソルダーレジスト層６５には、エポキシ樹脂等の樹脂組成物からなる接着材によって形成された接着剤層５８を介して、半導体チップ５１がダイボンディングされている。
半導体チップ５１の上面には、複数の電極５６が設けられていて、各電極５６とボンディングパッド６４とがワイヤ５７によって電気的に接続されている。
半導体装置５０には、絶縁性基板６１の表面（上面）全体を覆うように半導体チップ５１を封止する樹脂パッケージ部５９が形成されている。
半導体チップ５１の下方における絶縁性基板６１及びソルダーレジスト層６９には、絶縁性基板６１及びソルダーレジスト層６９を連通する貫通孔６２が形成されている。貫通孔６２は、絶縁性基板６１の上面に形成されたソルダーレジスト層６５には形成されていない。貫通孔６２は、中空であり、下側が外部に露出している。
本発明においては、図４に示したように、絶縁性基板６１の表面（上面）にソルダーレジスト層６５が形成されている場合、絶縁性基板６１に形成された貫通孔６２は、外部に露出していればよく、必ずしも、ソルダーレジスト層６５に形成されている必要はない。半導体装置６０によれば、絶縁性基板６１とソルダーレジスト層６５との間の水分や、絶縁性基板６１とソルダーレジスト層６９との間の水分を、貫通孔６２から外部に放出することができる。
図４に示した半導体装置６０のように、絶縁性基板６１の表面（上面）にソルダーレジスト層６５が設けられる場合、ソルダーレジスト層６５は、フィルム状のソルダーレジスト組成物によって形成されていることが望ましい。
フィルム状に成形されたソルダーレジスト組成物を用いてソルダーレジスト層６５を形成することによって、ソルダーレジスト組成物が貫通孔６２に入り込むことを防止することができ、ソルダーレジスト層６５の上面に凹凸が生じてソルダーレジスト層６５と半導体チップ６１との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができるからである。
次に、本発明の半導体装置の製造方法について説明する。
ここでは、図１及び図２に示した半導体装置の製造方法について説明することとする。また、先ず半導体装置の製造に用いられる基板（以下、半導体装置製造用基板という）の製造方法について説明し、その後、半導体装置製造用基板を用いた半導体装置の製造方法について説明することとする。
図５（ａ）〜（ｅ）、及び、図６（ａ）〜（ｃ）は、本発明の半導体装置の製造方法を模式的に示す断面図である。
（Ａ）絶縁性基板２１を出発材料とし、まず、絶縁性基板２１の両面に、導体層２３を形成する。導体層２３は、絶縁性基板２１の両面に無電解メッキを施し、さらに電解メッキを施してベタの金属層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張基板にエッチング処理を施すことにより形成してもよい。
（Ｂ）次に、絶縁性基板２１に、ドリルやレーザ等により貫通孔を穿設する。続いて、無電解メッキを施し、さらに電解メッキを施すことにより、上記貫通孔の壁面に金属薄膜を形成し、該貫通孔に充填材を充填することにより、ビアホール２６を形成する。上記充填材としては、例えば、樹脂充填材や金属充填材等を挙げることができる。また、ビアホール２６には、蓋メッキを施してもよい。
（Ｃ）次に、絶縁性基板２１の表面に、未硬化のソルダーレジスト組成物をロールコータやカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組成物を圧着したりした後、硬化処理を施すことにより、ソルダーレジスト層２５を形成する。絶縁性基板２１の裏面にも、同様にしてソルダーレジスト層２９を形成する。
続いて、ソルダーレジスト層２５の所定箇所にレーザ処理や露光現像処理により開口を形成し、露出した箇所にＮｉメッキやＡｕメッキを行うことにより、ボンディングパッド２４を形成する。また、ソルダーレジスト層２９に対しても同様の処理を行い、ランド２７を形成する。
（Ｄ）次に、ドリルやレーザ等により、絶縁性基板２１のダイボンディング領域２１ａ（図２参照）に、絶縁性基板２１及びダイボンディング領域２５、２９を連通する貫通孔２２を形成する。
上記（Ａ）〜（Ｄ）の工程を経ることにより、半導体装置製造用基板２０を製造することができる（図５（ａ）参照）。
なお、図３に示した半導体装置３０を製造する場合には、上記（Ｄ）の工程において、ドリルの先端形状を変更したり、レーザの強度を調整したりすることにより、テーパ形状を有する貫通孔４２を形成することができる。
また、図４に示した半導体装置５０を製造する場合には、上記（Ｃ）の工程において、絶縁性基板６１の裏面に、ソルダーレジスト層６９を形成し、さらにランド６７を形成した後に、上記（Ｄ）の工程において、貫通孔６２を形成する。その後、絶縁性基板６１の表面に、ソルダーレジスト層６５を形成し、さらにワイヤボンディングパッド６４を形成する。ソルダーレジスト層６５を形成するときには、フィルム状に成形されたソルダーレジスト組成物を用いることが望ましい。ソルダーレジスト組成物が貫通孔６２に入り込むことを防止することができ、ソルダーレジスト層６５の上面に凹凸が生じてソルダーレジスト層６５と半導体チップ６１との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができるからである。
（Ｅ）次に、半導体装置製造用基板２０のソルダーレジスト層２５の中央部分（絶縁性基板２１のダイボンディング領域２１ａ（図２参照）に対応する部分）に、エポキシ樹脂等からなる接着材を塗布し、未硬化の接着材層１８′を形成する（図５（ｂ）参照）。
このとき、フィルム状に成形された接着材を用いて、未硬化の接着材層１８′を形成することが望ましい。フィルム状に成形された接着材を用いることによって、接着材が貫通孔２２に入り込むことを防止することができ、接着材層１８の上面に凹凸が生じて接着材層１８と半導体チップ１１との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。次に、半導体チップ１１を、未硬化の接着材層１８′に載置する。続いて、露光処理等を行い、接着材層１８を形成する（図５（ｃ）参照）。
（Ｆ）続いて、半導体チップ１１の上面に設けられた電極１６と、ボンディングパッド２４とをワイヤ１７を用いてワイヤボンディングする（図５（ｄ）参照）。次に、絶縁性基板２１の上面全体を覆うように、エポキシ樹脂等を含有する樹脂組成物で樹脂パッケージ部１９を形成する（図５（ｅ）参照）。次に、ランド２７上に半田ボールを載置し、上記半田ボールをリフローすることにより、ランド２７上に半田バンプ２８を形成する（図６（ａ）参照）。続いて、樹脂パッケージ部１９に粘着テープ９を貼着し（図６（ｂ）参照）、その状態で、ダイシングを行うことにより、半導体装置１０を製造することができる（図６（ｃ）参照）。
以上、本発明の実施形態に係る半導体装置について説明したが、本発明は、この例に限定されるものではない。本実施形態においては、絶縁性基板が１層からなるものである場合について説明したが、本発明において、上記絶縁性基板は、複数の板状体が積層されたものであってもよい。また、本実施形態では、半導体装置のパッケージ方式がＢＧＡである場合について説明したが、本発明はこの例に限定されず、例えば、ＬＧＡであってもよい。
本発明に係る半導体装置の一例を模式的に示す断面図である。 図１に示した半導体装置が備える絶縁性基板の平面図である。 本発明に係る半導体装置の他の一例を模式的に示す断面図である。 本発明に係る半導体装置の他の一例を模式的に示す断面図である。 （ａ）〜（ｅ）は、本発明の半導体装置の製造方法を模式的に示す断面図である。 （ａ）〜（ｃ）は、本発明の半導体装置の製造方法を模式的に示す断面図である。 従来の半導体装置の一例を模式的に示す断面図である。 従来の半導体装置の他の一例を模式的に示す断面図である。
符号の説明
１０、３０、５０ 半導体装置
１１、３１、５１ 半導体チップ
１６、３６、５６ 電極
１７、３７、５７ ワイヤ
１８、３８、５８ 接着材層
１９、３９、５９ 樹脂パッケージ部
２０ 半導体装置製造用基板
２１、４１、６１ 絶縁性基板
２１ａ ワイヤボンディング領域
２２（２２ａ〜２２ｉ）、４２、６２ 貫通孔
２３、４３、６３ 導体層
２４、４４、６４ ワイヤボンディングパッド
２５、２９、４５、４９、６５、６９ ソルダーレジスト層
２６、４６、６６ ビアホール
２７、４７、６７ ランド
２８、４８、６８ 半田バンプ

Claims (4)

  1. 半導体チップがダイボンディングされるダイボンディング領域を有する絶縁性基板と、
    前記ダイボンディング領域にダイボンディングされる半導体チップと
    を備えた半導体装置であって、
    前記絶縁性基板は、少なくとも前記ダイボンディング領域の隅に形成された中空の貫通孔を有し、前記貫通孔は、外部に露出していることを特徴とする半導体装置。
  2. 前記貫通孔は、前記ダイボンディング領域の全域に、均等に形成されている請求項１に記載の半導体装置。
  3. 前記貫通孔は、前記半導体チップ側の径が小さいテーパ形状を有する請求項１又は２に記載の半導体装置。
  4. 前記絶縁性基板と前記半導体チップとの間には、フィルム状の樹脂組成物によって形成された樹脂層が設けられている請求項１〜３のいずれか１に記載の半導体装置。
JP2005188806A 2005-06-28 2005-06-28 半導体装置 Expired - Fee Related JP5000105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005188806A JP5000105B2 (ja) 2005-06-28 2005-06-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005188806A JP5000105B2 (ja) 2005-06-28 2005-06-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2007012714A true JP2007012714A (ja) 2007-01-18
JP5000105B2 JP5000105B2 (ja) 2012-08-15

Family

ID=37750860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005188806A Expired - Fee Related JP5000105B2 (ja) 2005-06-28 2005-06-28 半導体装置

Country Status (1)

Country Link
JP (1) JP5000105B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009130958A1 (ja) * 2008-04-25 2009-10-29 シャープ株式会社 配線基板、半導体装置、ならびに半導体装置の製造方法
JP2010238731A (ja) * 2009-03-30 2010-10-21 Elpida Memory Inc 半導体装置及びその製造方法
EP2506299A4 (en) * 2009-11-27 2014-09-17 Toyota Motor Co Ltd SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
KR101663640B1 (ko) * 2015-08-28 2016-10-07 국방과학연구소 다이본딩용 기판 및 이를 사용한 반도체 칩의 다이본딩 방법
JP2022047632A (ja) * 2020-09-14 2022-03-25 力成科技股▲分▼有限公司 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015628A (ja) * 1999-06-29 2001-01-19 Sharp Corp 半導体装置及び半導体装置用基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015628A (ja) * 1999-06-29 2001-01-19 Sharp Corp 半導体装置及び半導体装置用基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009130958A1 (ja) * 2008-04-25 2009-10-29 シャープ株式会社 配線基板、半導体装置、ならびに半導体装置の製造方法
JP2009267163A (ja) * 2008-04-25 2009-11-12 Sharp Corp 配線基板、半導体装置、ならびに半導体装置の製造方法
US8436456B2 (en) 2008-04-25 2013-05-07 Sharp Kabushiki Kaisha Wiring board, semiconductor device and method for manufacturing semiconductor device
JP2010238731A (ja) * 2009-03-30 2010-10-21 Elpida Memory Inc 半導体装置及びその製造方法
EP2506299A4 (en) * 2009-11-27 2014-09-17 Toyota Motor Co Ltd SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
KR101663640B1 (ko) * 2015-08-28 2016-10-07 국방과학연구소 다이본딩용 기판 및 이를 사용한 반도체 칩의 다이본딩 방법
JP2022047632A (ja) * 2020-09-14 2022-03-25 力成科技股▲分▼有限公司 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5000105B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
US8618669B2 (en) Combination substrate
US8022532B2 (en) Interposer and semiconductor device
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
US8994168B2 (en) Semiconductor package including radiation plate
JPH11233678A (ja) Ｉｃパッケージの製造方法
US11488911B2 (en) Flip-chip package substrate
US10134665B2 (en) Semiconductor device
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP5530859B2 (ja) 配線基板の製造方法
JP2007059767A (ja) アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
JP5000105B2 (ja) 半導体装置
JPH11260954A (ja) 半導体装置およびその製造方法
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP2011146490A (ja) 回路基板及びその製造方法、半導体装置、並びに電子回路装置
JPH104151A (ja) 半導体装置およびその製造方法
KR100237330B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지
JP4856410B2 (ja) 半導体装置
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法
JP2013254984A (ja) 半導体装置
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2007012716A (ja) 半導体装置
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110816

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120516

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5000105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees