[go: up one dir, main page]

JP2007005534A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007005534A
JP2007005534A JP2005183234A JP2005183234A JP2007005534A JP 2007005534 A JP2007005534 A JP 2007005534A JP 2005183234 A JP2005183234 A JP 2005183234A JP 2005183234 A JP2005183234 A JP 2005183234A JP 2007005534 A JP2007005534 A JP 2007005534A
Authority
JP
Japan
Prior art keywords
gate
channel region
insulating film
semiconductor device
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005183234A
Other languages
English (en)
Inventor
Yoshiki Kamata
善己 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005183234A priority Critical patent/JP2007005534A/ja
Priority to US11/472,450 priority patent/US20060289895A1/en
Publication of JP2007005534A publication Critical patent/JP2007005534A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 本発明は、小さいヒステリシスを有する半導体装置を提供することを目的とする。
【解決手段】 本発明の半導体装置は、Geを主成分として含むチャネル領域を有する半導体基板と、チャネル領域上に形成され、Zr、HfおよびLa系元素からなる群から選ばれる金属元素MおよびSiを含む酸化物を有するゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、チャネル領域をゲート長方向に挟むソース・ドレイン領域と、を備えることを特徴とする。
【選択図】 図６

Description

本発明は、電界効果トランジスタを備える半導体装置に関する。
半導体装置における基板として、従来からシリコン単結晶基板が用いられてきたが、近年、電子およびホールの移動度がシリコンよりも大きい点で、ゲルマニウム基板が着目されている。
一方、実効的な膜厚（Ｅｆｆｅｃｔｉｖｅ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ：ＥＯＴ）を低減するために、トランジスタのゲート絶縁膜は、従来の熱酸化膜から高誘電体材料を含む堆積膜へ代わろうとしている。
近年、高誘電体膜をゲルマニウム基板上に形成するための種々の方法が検討、提案されている（例えば、非特許文献１参照。）。
しかしながら、High-k/Geゲートスタック構造のMOSキャパシタの容量測定において、ヒステリシスが大きい結果が得られるという報告が幾つか成されている（例えば、非特許文献２参照。）。ヒステリシスは、トランジスタ動作時に閾値シフト、閾値ばらつきの原因となるため、問題である。
C. O. Chui, "A Germanium NMOSFET Process Integrating Metal Gate and Improved Hi-κ Dielectrics", IEDM (2003) p.437 H. Kim, "Local epitaxial growth of ZrO2 on Ge(100) substrates by atomic layer epitaxy" Appl. Phys. Lett. 29 SEPTEMBER 2003, 83, p.2647
本発明は、上記事情に鑑みて、小さいヒステリシスを有する半導体装置を提供することを目的とする。
本発明の半導体装置は、Geを主成分として含むチャネル領域を有する半導体基板と、チャネル領域上に形成され、Zr、HfおよびLa系元素からなる群から選ばれる金属元素MおよびSiを含む酸化物を有するゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、チャネル領域をゲート長方向に挟むソース・ドレイン領域と、を備えることを特徴とする。
また、本発明の半導体装置は、Geを主成分として含むチャネル領域を有する半導体基板と、チャネル領域上に形成され、Zr、HfおよびLa系元素からなる群から選ばれる金属元素Mを含む酸化物を有し、非晶質であるゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、チャネル領域をゲート長方向に挟むソース・ドレイン領域と、を備えることを特徴とする。
本発明は、小さいヒステリシスを有する半導体装置を提供することができる。
以下に、本発明の各実施の形態について図面を参照しながら説明する。なお、実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
なお、実施の形態においては、CMOSFET（Complementary Metal-Oxide-Semiconductor Field Effect Transistor）について説明するが、無論、MOSFET単体についても適用できる。
また、EPROM（Erasable Programmable Read Only Memory）、EEPROM（Electrically EPROM）、フラッシュメモリ等のPROMについても、同様に各実施の形態を適用できる。
さらに、上述した半導体素子が集積化したメモリ、ロジック回路等、並びにこれらが同一チップ上に混載されるシステムLSI等も本発明の範囲内である。
本実施の形態に係わるＣＭＯＳＦＥＴの一例について、図６を参照して説明する。
図６は、本実施の形態に係るＣＭＯＳＦＥＴの一例のゲート長方向の断面模式図である。
図６に示すように、半導体基板１上にｐ型半導体層２およびｎ型半導体層３が形成されている。ｐ型半導体層２にはｎ−ＭＯＳＦＥＴが形成され、ｎ型半導体層３にはｐ−ＭＯＳＦＥＴが形成され、両者の間には素子分離４が形成されている。ｎ−ＭＯＳＦＥＴおよびｐ−ＭＯＳＦＥＴは、互いに相補的に働き、CMOSFETを構成する。
ｎ−ＭＯＳＦＥＴについて説明する。ｐ型半導体層２上面には、後述する第１もしくは第２の高誘電体膜を有するゲート絶縁膜５が形成される。ゲート絶縁膜５上にはゲート電極６が形成されている。ゲート絶縁膜５およびゲート電極6を、ゲート長方向に挟むようにゲート側壁１５が形成されている。ゲート絶縁膜５直下には、ｐ型半導体層２上面のGeを主成分として含むチャネル領域が形成されている。チャネル領域をゲート長方向に挟むｐ型半導体層２表面には、第１のソース・ドレイン領域９が形成されている。第１のソース・ドレイン領域９は、チャネル領域をゲート長方向に挟むエクステンション領域およびエクステンション領域をゲート長方向に挟みエクステンション領域より深く形成された拡散層からなる。第１のソース・ドレイン領域９上には、コンタクト電極１０が形成されている。
ｐ−ＭＯＳＦＥＴについても、ｎ−ＭＯＳＦＥＴと同様に、ｎ型半導体層３、ゲート絶縁膜５、ゲート電極８、ゲート側壁１５、第２のソース・ドレイン領域１１およびコンタクト電極１０が形成されている。
第１の高誘電体膜とは、Zr、HfもしくはLa系元素からなる群から選ばれる金属元素MおよびSiを含む酸化物を有する膜である。このような高誘電体膜としては、例えば、ZrSiO、HfSiO、LaSiO、ZrSiON、HfSiON、LaSiON、ZrAlSiO、HfAlSiO、LaAlSiO、ZrAlSiON、HfAlSiON、LaAlSiON等が挙げられる。
第２の高誘電体膜とは、Zr、HfもしくはLa系元素からなる群から選ばれる金属元素Mを含む酸化物を有し、非晶質の膜である。このような高誘電体膜としては、例えば、ZrON、HfON、LaON、ZrSiO、HfSiO、LaSiO、ZrSiON、HfSiON、LaSiON、ZrAlSiO、HfAlSiO、LaAlSiO、ZrAlSiON、HfAlSiON、LaAlSiON等が挙げられる。
なお、La系元素とは、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれかの元素である。特にLaが好ましい。
ゲート絶縁膜５の厚さは制限を受けるものではなく、ワンモノレイヤー以上あればよいが、ゲート容量低下をなるべく低減するためには極力薄膜化することが必要であり、具体的にはSiO2換算膜厚で2 nm以下が望ましい。
半導体基板１は、Si、SiGe、Ge、歪Si等を用いる。
ｐ型半導体層２、ｎ型半導体層３は、そのチャネル領域がGeを主成分とするものであればよい。具体的には、Ge濃度は、50%以上100％以下である。50％以上であると、ドーパントの活性化温度を低減でき効果的である。電子およびホールの実効移動度を増加させるため、より好ましいGe濃度は、80％以上であり、さらに好ましくは、100％である。なお、このGe濃度は、不純物濃度等を含まない、半導体元素全量に対する濃度とする。また、SiとGeはそれぞれに対して全率固溶であり任意の濃度で混ざる事が可能である。
ｐ型半導体層２、ｎ型半導体層３について、そのチャネル領域のGeの面方位は、（100）が好ましい。
ゲート電極６、８は、多結晶シリコン（poly-Si）、SiGe等の半導体化合物、400℃乃至600℃程度の耐熱性を有する金属、400℃乃至600℃程度の耐熱性を有する金属化合物等を用いる。
ソース／ドレイン領域９、１１は、高濃度不純物拡散層として浅い接合および深い接合を組み合わせたものの他、シリサイド層等、各世代のトランジスタで必要な構造を適宜選択して用いればよい。以下の実施例でも、特に断らない限り、それぞれ必要な構造に置き換えることは無論有効である。
コンタクト電極１０としては、NiSiｘの他、金属的な電気伝導特性を示す、V、Cr、Mn、Y、Mo、Ru、Rh、Hf、Ta、W、Ir、Co、Ti、Er、Pt、Pd、Zr、Gd、Dy、Ho、Er等の種々のシリサイドや上記Siの少なくとも一部がGeに置き換わったメタルジャーマナイド(MGex)が挙げられる。
素子分離４、ゲート側壁１５は、絶縁性材料を用いる。なお、可能な場合には、該箇所は、空洞としてもよい。
本実施の形態によれば、実施例にて後述するように、半導体装置のヒステリシスを小さくすることができる。
さらに、本実施の形態によれば、実施例にて後述するように、半導体装置のチャネル移動度を向上できる。
第１の高誘電体膜は、金属元素MおよびSiについて、M/(M+Si)比が10％以上90%以下であることが好ましい。
10％以上であると、比誘電率が8以上となる為に、例えばゲート絶縁膜のSiO2換算膜厚1nmを達成する為に物理膜厚を2nm以上に設定することが可能となる。これにより、ゲートリーク電流を著しく低下させることが可能となる。90％以下であると、図3(b)で示したような、600℃程度まで非晶質状態を保つ機能が維持される。
より好ましいM/(M+Si)比は、比誘電率がたとえば12程度となる25％以上であり、さらに好ましくは、比誘電率が例えば16程度となる40％以上である。このような比誘電率の増大により、同じSiO2換算膜厚に対して物理膜厚をさらに厚く設定することが可能となり、ゲートリーク電流がさらに低減する。上限については、M/(M+Si)比が高いほど比誘電率が高くなるが、その反作用としてGe/高誘電体膜のバンドオフセットが低下し、リーク電流が増加する現象が見られる。バンドオフセットを低下させない為に、M/(M+Si)比は70%以下であることがもっとも望ましい。
ゲート絶縁膜は、第１の高誘電体膜および第２の高誘電体膜の双方に該当する高誘電体膜であると好ましい。すなわち、Zr、HfもしくはLa系元素からなる群から選ばれる金属元素MおよびSiを含む酸化物を有し、非晶質である膜であると好ましい。これは、これらの酸化物の比誘電率がSiO2よりも高い為に、SiO2換算膜厚を1nm以下に薄くすることが可能となる為である。また、非晶質酸化物であれば、ゲート電極、あるいは基板からの不純物拡散耐性が強くなる、結晶酸化物特有の空間的な特性揺らぎに起因するデバイス特性、たとえばしきい値電圧のばらつきなどの課題を回避できるためである。
金属元素Mは、Zrであると好ましい。これは、Zrを含む酸化物の比誘電率が12〜30程度と高く、さらにバンドギャップが5eV以上であるために、ゲートリーク電流を低く抑制しつつ、SiO2換算膜厚を低減化できるためである。また、Zr、Siを含む酸化物は、600℃程度の温度で非晶質状態を保持できるがゆえ、前述の非晶質酸化物特有の効果を発揮することが可能である。
また、金属元素Mは、Hfであると好ましい。これは、Hfを含む酸化物の比誘電率が12〜30程度と高く、さらにバンドギャップが5eV以上であるために、ゲートリーク電流を低く抑制しつつ、SiO2換算膜厚を低減化できるためである。また、Hf、Siを含む酸化物は、700℃程度の温度で非晶質状態を保持できるがゆえ、前述の非晶質酸化物特有の効果を発揮することが可能である。
高誘電体膜は、Nを含んだ場合、N濃度は、5at.％以上30at.%％以下が好ましく、より好ましくは10at.％以上20at.％以下である。N濃度が5at.%以上あれば、高温プロセスにおいて酸化物を非晶質状態で保持することが原理的に可能となり、より望ましくは10at.%以上のN濃度であればほぼ完全な非晶質状態を実現できる。非晶質維持作用は、N濃度が高いほど有効であり、特に高温環境を考慮した時には、N濃度は高ければ高いほどよい。しかし、N濃度が高すぎると、酸化物のバンドギャップが狭くなり、膜の絶縁性が劣化してしまう。典型的にはN濃度30at.%以上でこの傾向が顕著になることから、N濃度は30at.%以下、バンドギャップを窒素添加無しの場合と同等に保持するという目的からは20at.%以下であることが望ましい。
また、高誘電体膜は、Nを含んだ場合、ゲート絶縁膜中の膜厚方向における窒素の濃度のピークは、膜厚中心より上面側、すなわち、ゲート電極側にある方が好ましい。
高誘電体膜は、Geを含んだ場合、Ge濃度は、0.5at.％以上26at.％以下が好ましく、より好ましくは1at.％以上3at.％以下である。これは、0.5at.%以上のGeが高誘電体膜に含まれることで、Geとの界面の組成不連続性が緩和される界面特性が安定化する為であり、より望ましくは1at.%以上のGeが含まれるとよい。また、26at.%以上のGeが添加された高誘電体膜はその比誘電率が著しく劣化するため、Ge濃度は26at.%以下が良い。比誘電率がGe添加なしの場合から大きく劣化しないためにはGe濃度は3at.%以下であることがもっとも望ましい。
なお、Ge基板と高誘電体膜との間に、界面遷移層(界面層)が形成されていてもよい。界面層は、Ge基板の構成元素および高誘電体膜の構成元素のいずれかから構成される。この界面層は、異種物質であるGeと高誘電体膜の界面を構造的に無理なく接続する作用を持ち、これにより界面準位、固定電荷などの構造欠陥が減少し、デバイス特性が大きく改善する。
シリケート(MSixOy)とGe基板における界面層としては、MGexOy, SiGexOy, MSixOy, SiOx, GeOx, MOx, MSixGeyOz等が挙げられる。金属酸窒化物（MON）とGe基板における界面層としては、上記同様にMvSiwGexOyNz (v+w+x+y+z=1, 1≧v, w, x, y, z≧0)が挙げられる。
本発明者は、高誘電体膜/Ge基板ゲートスタック構造を有するデバイスを実際に試作し評価を行った。具体的には、高誘電体膜/Ge基板がZrO2/Ge、ZrSiO/Geであるゲートスタック構造を作製した。Ge基板の面方位は、(100)とした。高誘電体膜の膜厚は、3nmとした。Zr/(Zr+Si)比は、50%である。ZrSiOの高誘電体膜/Ge基板ゲートスタック構造を作製後、30分間500℃の窒素熱処理を行った。
本発明者は、上述のZrO2/Ge系およびZrSiO/Ge系ゲートスタック構造について容量測定を行った。その結果をそれぞれ図１(a)および(b)に示す。図１(a)および(b)中、フラットバンドを基準容量値としてヒステリシスをでるた△Vfbとして定義する。
図１(a)および(b)に示すように、ZrO2/Ge系ではでるた△Vfb=0.67 (V)であるのに対し、ZrSiO/Ge系では△Vfb=0.057 (V)である。
したがって、ZrSiO/Ge系では、△Vfbが1桁以上改善されていることがわかる。ヒステリシスが小であると、しきい値ばらつきを小さくすることができる。しきい値ばらつきの低下により、電源電圧を下げることが可能となり低消費電力デバイスの実現が可能となる。なお、一般に、回路を誤動作させないためには電源電圧を少なくともしきい値ばらつきの25倍程度に設定する必要がある。商用化を鑑みると、数10ｍV程度以内のしきい値ばらつきが求められており、今回のZrSiO/Ge系の△Vfbの結果は、それを達成する値である。
また、本発明者は、上述のZrO2/Ge系およびZrSiO/Ge系ゲートスタック構造について、実効ホール移動度μeff測定を行った。その結果をそれぞれ図２(a)および(b)に示す。
図２(a)および(b)に示すように、ZrO2/Ge系では、デバイス性能の指標の一つであるμeffの最大値が90 (cm2/Vsec)程度であるのに対し、ZrSiO/Ge系では、μeffの最大値が170 (cm2/Vsec)である。なお、図２中、Nsは、表面電荷密度を示す。
ZrSiO/Ge系が、ZrO2/Ge系に比して小さいヒステリシスおよび高い移動度を実現できた理由として、膜の結晶性および界面特性の違いが挙げられる。
まず、ZrO2/Ge系、ZrSiO/Ge系、それぞれの膜の結晶性について、図３（ａ）および（ｂ）を用いて説明する。図３（ａ）および（ｂ）は、400℃、500℃および600℃の窒素熱処理後のin-plane XRD結果である。
図３（a）から、ZrO2/Ge系スタック構造では、400℃以上の窒素熱処理後において、ZrO2膜が結晶化していることがわかる。なお、ZrO2膜は、堆積時においては非晶質（アモルファス）であることを確認している。このため、熱処理に起因して、ZrO2膜が結晶化したと思われる。
図３（a）の詳細について説明する。図３（ａ）と結晶系データベースJCPDSデータとの比較から、膜はcubic ZrO2と同定できる。２θ＝30.119 o, 50.219 o, 59.738 o付近のピークは、それぞれcubic ZrO2の(111), (220), (311)に対応する。また、２θ＝45.305oのピークは、Cu Kαを線源として用いた場合のGe(220)のものである。更に、感度優先の測定のため、図３（ａ）では、他の線源によるGe(220)も混ざっており、40.7°はCuKβ,43.3°はWLαに対応する。
一方、ZrSiO/Ge系スタック構造では、600℃以下の窒素熱処理では図3(b)に示すように膜は結晶化しておらず非晶質（アモルファス）である。
なお、Si基板上のシリケートについては、主に1000℃程度の高温領域における結晶性が調べられてきた。これはSi基板中のdopantの活性化温度が1000℃程度であるためである。一方、Ge基板では、融点が938℃と低い事を反映して400℃程度でdopantの活性化を行なう事が可能である。このため、400℃から600℃という温度は素子形成のためのプロセス温度として現実的である。
両者のヒステリシス、移動度等の電気的特性は、この結晶性の違いに起因すると考えられる。一般に、膜が結晶化する場合、単結晶でなく多結晶になるため、結晶粒界が存在する。この結晶粒界には、不純物が分布しやすい傾向にある。そのため、トランジスタのキャリアのチャネル走行領域に結晶粒界が存在するとチャネル部のポテンシャル揺らぎを増大させると予想され、その結果ZrO2/Ge系で移動度が劣化されたのだと考えられる。ZrO2/Ge系の大きなヒステリシスも結晶粒界に起因していると考えられる。
一方、ZrSiO/Ge系では、膜はアモルファスであるため、ZrO2/Ge系に比して、電気的特性が向上したのだと考えられる。
上述の議論から、膜の結晶化耐熱性を向上させる処置を施すことが好ましいことがわかる。具体的には、窒素を含む高誘電体膜を用いることが好ましい。さらに、本発明者の実験結果から、ゲート絶縁膜中に窒素を含んでいる場合、ゲート絶縁膜中の膜厚方向における窒素の濃度のピークは、膜厚中心より上面側、すなわち、ゲート電極側にある方が好ましいことが分かった。
図４に、膜中窒素濃度が膜厚方向に均一であり、かつ14 at.%程度であるZrONをGe基板のゲート絶縁膜として用いたZrON/Ge系のホール移動度を示す。図４中、Nsは、表面電荷密度を示す。図2(a)に示したZrO2/Geのホール移動度の最大値90(cm2/Vsec)と比較して、ZrON/Geのホール移動度45(cm2/Vsec)と、大きく劣化しているのが分かる。このように図４に示すように、Ge基板と接する領域にNが多く含まれると移動度が劣化することが分かった。
窒素の濃度のピークを膜厚中心より上面側にあるようにするためには、窒素供給方法として、プラズマ窒化、ラジカル窒化等を用いることが好ましい。
なお、プラズマ窒化とは励起状態の窒素を用いる窒素供給手法である。また、他の窒素供給手法としては、NH3、NO、N2O等による熱窒化、あるいはＮイオン注入などが挙げられる。
次に、Ge基板の面方位は、（100）が好ましいことがわかった。
図５は、ZrSiO/Ge系のGe基板の面方位に依存した実効ホール移動度を示す図である。
図５に示すように、Ge基板の面方位（100）は、面方位（111）に比して高い移動度を示す。ZrSiO/(111)-Ge系では、μeffの最大値が120 (cm2/Vsec)程度であるのに対し、ZrSiO/(100)-Ge系では、μeffの最大値が170 (cm2/Vsec)である。
以下、半導体装置の製造方法の具体例を示す。
（実施例１）
希フッ酸処理および純水リンスされた(100) Ge基板上にスパッタ成膜方法によりAr/O2プラズマおよびSi, Zrターゲットを用いてZrシリケート膜を3nm堆積する。
続いてゲートレジストをパターニング後、Moを電子線蒸着し、レジストのリフトオフによってMoゲート電極を形成する。また、ソース・ドレインの形成は、BF2イオンを加速電圧50keV、ドーズ量5x1015cm-2注入した後、500℃の窒素熱処理を30分行い形成する。
（実施例２）
希フッ酸処理および純水リンスされた(100) Ge基板上にスパッタ成膜方法によりAr/O2/N2プラズマおよびSi, Zrターゲットを用いてZrSiON膜を3nm堆積する。絶縁膜/基板界面から遠い絶縁膜側に窒素が多く含まれるようスパッタ成膜時のガス流量を調節する。
続いてゲートレジストをパターニング後、Moを電子線蒸着し、レジストのリフトオフによってMoゲート電極を形成する。また、ソース・ドレインの形成は、BF2イオンを加速電圧50keV、ドーズ量5x1015cm-2注入した後、500℃の窒素熱処理を30分行い形成する。
（実施例３）
希フッ酸処理および純水リンスされた(100) Ge基板上にスパッタ成膜方法によりAr/O2プラズマおよびSi, Zrターゲットを用いてZrシリケート膜を3nm堆積する。更に窒素プラズマ処理により絶縁膜中に窒素を導入する。
続いてゲートレジストをパターニング後、Moを電子線蒸着し、レジストのリフトオフによってMoゲート電極を形成する。また、ソース・ドレインの形成は、BF2イオンを加速電圧50keV、ドーズ量5x1015cm-2注入した後、500℃の窒素熱処理を30分行い形成する。
ゲート絶縁膜形成工程は前記スパッタ堆積法に限らず他の物理堆積法(蒸着など)や化学気相堆積法(MO-CVD, AL-CVDなど)、一般のゲート絶縁膜形成方法で代替可能であることは言うまでも無い。
ゲート電極は勿論Moに限るものではなく、ゲート電極形成プロセスとしては埋め込み(ダマシン, replacement)プロセスやFUSI等を用いても良い。
以上、本発明の実施の形態を説明したが、本発明はこれらに限られず、特許請求の範囲に記載の発明の要旨の範疇において様々に変更可能である。また、本発明は、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記実施形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。
ZrO2/Ge系およびZrSiO/Ge系ゲートスタック構造についてのヒステリシスを示す図。 ZrO2/Ge系およびZrSiO/Ge系ゲートスタック構造についての実効ホール移動度を示す図。 ZrO2/Ge系およびZrSiO/Ge系ゲートスタック構造についてのin-plane XRD結果を示す図。 ZrON/Ge系ゲートスタック構造についての実効ホール移動度を示す図。 Ge基板の面方位（100）および（111）についての実効ホール移動度を示す図。 本実施の形態に係わるＣＭＯＳＦＥＴの一例のゲート長方向の断面模式図。
符号の説明
１ 半導体基板
２ ｐ型半導体層
３ ｎ型半導体層
４ 素子分離
５ ゲート絶縁膜
６ ゲート電極
８ ゲート電極
９ 第１のソース／ドレイン領域
１０ コンタクト電極
１１ 第２のソース／ドレイン領域
１５ ゲート側壁

Claims (7)

  1. Geを主成分として含むチャネル領域を有する半導体基板と、
    前記チャネル領域上に形成され、Zr、HfおよびLa系元素からなる群から選ばれる金属元素MおよびSiを含む酸化物を有するゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記チャネル領域をゲート長方向に挟むソース・ドレイン領域と、
    を備えることを特徴とする半導体装置。
  2. Geを主成分として含むチャネル領域を有する半導体基板と、
    前記チャネル領域上に形成され、Zr、HfおよびLa系元素からなる群から選ばれる金属元素Mを含む酸化物を有し、非晶質であるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記チャネル領域をゲート長方向に挟むソース・ドレイン領域と、
    を備えることを特徴とする半導体装置。
  3. 前記金属元素Mは、Zrであることを特徴とする請求項１乃至２のいずれか１項に記載の半導体装置。
  4. 前記金属元素Mは、Hfであることを特徴とする請求項１乃至２のいずれか１項に記載の半導体装置。
  5. 前記ゲート絶縁膜はNを含み、前記ゲート絶縁膜中の膜厚方向における前記Nの濃度のピークは、膜厚中心より上面側にあることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記チャネル領域の面方位は、(100)であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記チャネル領域において、半導体元素全量に対するGe濃度は、100％であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。

JP2005183234A 2005-06-23 2005-06-23 半導体装置 Pending JP2007005534A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005183234A JP2007005534A (ja) 2005-06-23 2005-06-23 半導体装置
US11/472,450 US20060289895A1 (en) 2005-06-23 2006-06-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005183234A JP2007005534A (ja) 2005-06-23 2005-06-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2007005534A true JP2007005534A (ja) 2007-01-11

Family

ID=37566304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005183234A Pending JP2007005534A (ja) 2005-06-23 2005-06-23 半導体装置

Country Status (2)

Country Link
US (1) US20060289895A1 (ja)
JP (1) JP2007005534A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080646A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 不揮発性半導体記憶装置
JP2010093247A (ja) * 2008-09-16 2010-04-22 Imec 非シリコンチャネルｍｏｓデバイス中のフェルミレベルピンニングの低減方法
JP2010182964A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 半導体装置及びその製造方法
JP2010186853A (ja) * 2009-02-12 2010-08-26 Toshiba Corp 半導体装置の製造方法
KR101089960B1 (ko) 2008-03-28 2011-12-05 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
US7544604B2 (en) 2006-08-31 2009-06-09 Micron Technology, Inc. Tantalum lanthanide oxynitride films
US7432548B2 (en) 2006-08-31 2008-10-07 Micron Technology, Inc. Silicon lanthanide oxynitride films
US7776765B2 (en) 2006-08-31 2010-08-17 Micron Technology, Inc. Tantalum silicon oxynitride high-k dielectrics and metal gates
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
JP4445534B2 (ja) * 2007-08-28 2010-04-07 株式会社東芝 不揮発性半導体メモリ装置
JP5279312B2 (ja) * 2008-03-28 2013-09-04 株式会社東芝 半導体装置、及び半導体装置の製造方法
US8124513B2 (en) * 2009-03-18 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium field effect transistors and fabrication thereof
EP2889897A4 (en) * 2012-08-24 2016-04-13 Japan Science & Tech Agency SEMICONDUCTOR STRUCTURE WITH GERMANIUM OXIDE-CONTAINING FILM ON A GERMANIUM LAYER AND METHOD OF MANUFACTURING THEREOF
US9276203B2 (en) * 2012-12-20 2016-03-01 Intermolecular, Inc. Resistive switching layers including Hf-Al-O
US10593600B2 (en) 2016-02-24 2020-03-17 International Business Machines Corporation Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap
US10062693B2 (en) * 2016-02-24 2018-08-28 International Business Machines Corporation Patterned gate dielectrics for III-V-based CMOS circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4732801A (en) * 1986-04-30 1988-03-22 International Business Machines Corporation Graded oxide/nitride via structure and method of fabrication therefor
JP4034627B2 (ja) * 2001-09-28 2008-01-16 テキサス インスツルメンツ インコーポレイテツド 集積回路及びその製造方法
US6504214B1 (en) * 2002-01-11 2003-01-07 Advanced Micro Devices, Inc. MOSFET device having high-K dielectric layer
US6632729B1 (en) * 2002-06-07 2003-10-14 Advanced Micro Devices, Inc. Laser thermal annealing of high-k gate oxide layers
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
JP4216707B2 (ja) * 2003-12-25 2009-01-28 株式会社東芝 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089960B1 (ko) 2008-03-28 2011-12-05 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
JP2010093247A (ja) * 2008-09-16 2010-04-22 Imec 非シリコンチャネルｍｏｓデバイス中のフェルミレベルピンニングの低減方法
JP2010080646A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 不揮発性半導体記憶装置
JP2010182964A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 半導体装置及びその製造方法
JP2010186853A (ja) * 2009-02-12 2010-08-26 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20060289895A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
US20060289895A1 (en) Semiconductor device
KR101144436B1 (ko) 도전성 전극의 일함수를 변경하기 위한 금속 불순물 도입
US8569844B2 (en) Metal gate CMOS with at least a single gate metal and dual gate dielectrics
US7807990B2 (en) Semiconductor device
JP5128121B2 (ja) 高性能ｃｍｏｓ回路及びその製造方法
Wu et al. High-κ dielectrics and advanced channel concepts for Si MOSFET
US7824990B2 (en) Multi-metal-oxide high-K gate dielectrics
US7632745B2 (en) Hybrid high-k gate dielectric film
US7999332B2 (en) Asymmetric semiconductor devices and method of fabricating
US20080265324A1 (en) Semiconductor device and method of manufacturing the same
US9087784B2 (en) Structure and method of Tinv scaling for high k metal gate technology
US8557652B2 (en) Application of cluster beam implantation for fabricating threshold voltage adjusted FETs
US7943458B2 (en) Methods for obtaining gate stacks with tunable threshold voltage and scaling
US7833849B2 (en) Method of fabricating a semiconductor structure including one device region having a metal gate electrode located atop a thinned polygate electrode
US20080146012A1 (en) Novel method to adjust work function by plasma assisted metal incorporated dielectric
JP2011009712A (ja) 半導体装置及びその製造方法
JP2008243994A (ja) 半導体装置及びその製造方法
CN109817585A (zh) 金属氧化物半导体器件及其制造方法
CN102054680A (zh) 一种克服钼基金属栅叠层结构制备中钼与硅反应的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707