JP2006344686A - Manufacturing method of microwave transmission circuit - Google Patents
Manufacturing method of microwave transmission circuit Download PDFInfo
- Publication number
- JP2006344686A JP2006344686A JP2005167391A JP2005167391A JP2006344686A JP 2006344686 A JP2006344686 A JP 2006344686A JP 2005167391 A JP2005167391 A JP 2005167391A JP 2005167391 A JP2005167391 A JP 2005167391A JP 2006344686 A JP2006344686 A JP 2006344686A
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- titanium
- circuit
- circuit region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 230000005540 biological transmission Effects 0.000 title abstract 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 124
- 229910052802 copper Inorganic materials 0.000 claims abstract description 124
- 239000010949 copper Substances 0.000 claims abstract description 124
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 109
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 109
- 239000010936 titanium Substances 0.000 claims abstract description 109
- 238000007747 plating Methods 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000001678 irradiating effect Effects 0.000 claims abstract description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 38
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 20
- 239000010931 gold Substances 0.000 claims description 20
- 229910052737 gold Inorganic materials 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 19
- 238000004544 sputter deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000010884 ion-beam technique Methods 0.000 claims description 10
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 238000005422 blasting Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 4
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229960003280 cupric chloride Drugs 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004954 Polyphthalamide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- JOPOVCBBYLSVDA-UHFFFAOYSA-N chromium(6+) Chemical compound [Cr+6] JOPOVCBBYLSVDA-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920006375 polyphtalamide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、立体回路基板の製造方法に関するものである。 The present invention relates to a method for manufacturing a three-dimensional circuit board.
従来、凹凸のある立体的な形状を有する成形体の表面に回路が形成された立体回路基板(MID:Molded Interconnect Device)を製造する方法としては、例えば特許文献1に記載された製造方法が知られている。この製造方法では、まず、成形体の表面にめっきの下地となる下地膜を形成し、次いで、その下地膜に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿ってレーザーなどの電磁波を照射して、その境界線上の下地膜を除去し、最後に、回路領域の下地膜に銅めっきを施して銅めっき層を形成している。
前記下地膜としては、銅などの抵抗の小さな材料を用いることが好ましいが、成形体の材料によっては十分な密着性が得られない可能性もある。そこで、中間膜としてクロムを用いることが考えられるが、このようにすると、エッチングプロセスにおいて6価クロムを排出するなど環境に対して悪影響を及ぼすという問題がある。 As the base film, it is preferable to use a material having a low resistance such as copper. Therefore, it is conceivable to use chromium as the intermediate film. However, if this is done, there is a problem that hexavalent chromium is discharged in the etching process, which adversely affects the environment.
本発明は、このような事情に鑑み、環境に対して悪影響を及ぼさない方法で十分な密着性を得ることができる立体回路基板の製造方法を提供することを目的とする。 In view of such circumstances, an object of the present invention is to provide a method of manufacturing a three-dimensional circuit board capable of obtaining sufficient adhesion by a method that does not adversely affect the environment.
上述の目的を達成するために、本発明の第1の手段では、立体回路基板の製造方法において、立体的な形状を有する成形体の表面にチタン膜を形成し、さらにその上に銅膜を形成する工程と、前記銅膜に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿って電磁波を照射して、その境界線上の銅膜及びチタン膜を除去する工程と、前記回路領域の銅膜に銅めっきを施して銅めっき層を形成する工程とを含んでいる。 In order to achieve the above object, according to a first means of the present invention, in the method of manufacturing a three-dimensional circuit board, a titanium film is formed on the surface of a molded body having a three-dimensional shape, and a copper film is further formed thereon. The step of forming and irradiating the copper film with electromagnetic waves along a boundary line between a circuit area constituting a circuit and a non-circuit area not constituting a circuit, and removing the copper film and the titanium film on the boundary line And a step of performing copper plating on the copper film in the circuit region to form a copper plating layer.
回路間の絶縁信頼性を向上させるために、前記非回路領域の銅膜を除去してチタン膜を露出させる工程と、非回路領域のチタン膜に酸化処理を施して当該チタン膜を酸化チタン膜とする工程とをさらに含むことが好ましい。 In order to improve the insulation reliability between the circuits, the step of removing the copper film in the non-circuit region to expose the titanium film, and the titanium film in the non-circuit region are subjected to an oxidation treatment to form the titanium film. It is preferable to further include the step of.
または、前記非回路領域の銅膜を除去してチタン膜を露出させる工程と、前記銅めっき層を形成し、非回路領域のチタン膜を露出させた後に、回路領域及び非回路領域にイオンビームを照射して非回路領域のチタン膜を除去する工程とをさらに含むこともできる。 Alternatively, the step of removing the copper film in the non-circuit area to expose the titanium film, and forming the copper plating layer and exposing the titanium film in the non-circuit area, and then exposing the ion beam to the circuit area and the non-circuit area. And a step of removing the titanium film in the non-circuit region by irradiating the film.
あるいは、前記非回路領域の銅膜を除去してチタン膜を露出させる工程と、前記銅めっき層を形成し、非回路領域のチタン膜を露出させた後に、ブラスト処理を行って非回路領域のチタン膜を除去する工程とをさらに含むこともできる。 Alternatively, the step of removing the copper film in the non-circuit region and exposing the titanium film, and forming the copper plating layer and exposing the titanium film in the non-circuit region, and then performing a blast process to And a step of removing the titanium film.
さらには、前記非回路領域の銅膜を除去してチタン膜を露出させる工程と、前記銅めっき層にニッケルめっきを施し、さらにその上に金めっきを施して、ニッケル・金めっき層を形成する工程と、ニッケル・金めっき層を形成した後に、エッチングを行って非回路領域のチタン膜を除去する工程とをさらに含むことも可能である。 Further, the step of removing the copper film in the non-circuit region to expose the titanium film, nickel plating on the copper plating layer, and gold plating thereon to form a nickel / gold plating layer It is also possible to further include a step and a step of removing the titanium film in the non-circuit region by performing etching after forming the nickel / gold plating layer.
本発明の第2の手段では、立体回路基板の製造方法において、チタンと銅を混合して構成したターゲットを用いてスパッタリングを行うことにより、立体的な形状を有する成形体の表面に、チタンと銅の混合膜を形成する工程と、前記混合膜に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿って電磁波を照射して、その境界線上の混合膜を除去する工程と、前記回路領域の混合膜に銅めっきを施して銅めっき層を形成する工程とを含んでいる。 In the second means of the present invention, in the method of manufacturing a three-dimensional circuit board, sputtering is performed using a target composed of titanium and copper, so that titanium and A step of forming a mixed film of copper, and irradiating the mixed film with electromagnetic waves along a boundary line between a circuit area constituting a circuit and a non-circuit area not constituting a circuit; A step of removing, and a step of performing copper plating on the mixed film in the circuit region to form a copper plating layer.
本発明の第3の手段では、立体回路基板の製造方法において、チタンと銅を並べて構成したターゲットを用いて、立体的な形状を有する成形体をターゲットのチタンから銅に向かう方向に搬送しながらスパッタリングを行うことにより、成形体の表面にチタンと銅の混合膜を形成する工程と、前記混合膜に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿って電磁波を照射して、その境界線上の混合膜を除去する工程と、前記回路領域の混合膜に銅めっきを施して銅めっき層を形成する工程とを含んでいる。 In the third means of the present invention, in the method of manufacturing a three-dimensional circuit board, a target having a three-dimensional shape is transported in a direction from the target titanium to the copper using a target configured by arranging titanium and copper side by side. A step of forming a mixed film of titanium and copper on the surface of the formed body by sputtering, and along the boundary line between the circuit region constituting the circuit and the non-circuit region not constituting the circuit with respect to the mixed film. The method includes a step of irradiating electromagnetic waves to remove the mixed film on the boundary line, and a step of performing copper plating on the mixed film in the circuit region to form a copper plating layer.
本発明の第1の手段によれば、成形体の表面と銅膜との間にチタン膜を形成したから、銅膜と成形体とをチタン膜によって強固に接合することができ、十分な密着性を得ることができる。しかも、チタンは環境に対して悪影響を及ぼさない。 According to the first means of the present invention, since the titanium film is formed between the surface of the molded body and the copper film, the copper film and the molded body can be firmly bonded by the titanium film, and sufficient adhesion is achieved. Sex can be obtained. Moreover, titanium does not have an adverse effect on the environment.
本発明の第2の手段によれば、成形体の表面にチタンと銅の混合膜を形成したから、成形体と混合膜との接合強度が向上し、十分な密着性を得ることができる。また、チタンと銅の混合膜とすることにより、一度のエッチングで非回路領域の混合膜を除去できるようになるとともに、チタンは銅に混入している点でチタンの除去も容易となる。 According to the 2nd means of this invention, since the mixed film of titanium and copper was formed in the surface of a molded object, the joint strength of a molded object and a mixed film improves, and sufficient adhesiveness can be obtained. Further, by using a mixed film of titanium and copper, the mixed film in the non-circuit region can be removed by a single etching, and titanium can be easily removed because titanium is mixed in copper.
本発明の第3の手段によれば、チタンと銅を並べて構成したターゲットを用いて成形体を搬送しながらスパッタリングを行って成形体の表面にチタンと銅の混合膜を形成しているので、混合膜のチタンと銅の比率は、成形体の表面近傍ではチタンが多く、表面から遠ざかるに連れて銅が多くなるようになる。すなわち、成形体の表面近傍ではチタンが多くなっているために、成形体と混合膜との接合強度がさらに向上し、より十分な密着性を得ることができる。しかも、混合膜にはチタンと銅の境界面が存在しないことから、混合膜自体の強度を高く保ちながら銅めっき層との境界での銅の比率を多くすることができ、銅めっき層との接合強度をも向上させることができる。 According to the third means of the present invention, since a sputtering is carried out using a target composed of titanium and copper while carrying the formed body to form a mixed film of titanium and copper on the surface of the formed body, As for the ratio of titanium and copper in the mixed film, the amount of titanium increases in the vicinity of the surface of the molded body, and the amount of copper increases as the distance from the surface increases. That is, since titanium is increased in the vicinity of the surface of the molded body, the bonding strength between the molded body and the mixed film is further improved, and more sufficient adhesion can be obtained. Moreover, since there is no interface between titanium and copper in the mixed film, the ratio of copper at the boundary with the copper plating layer can be increased while keeping the strength of the mixed film itself high. Bonding strength can also be improved.
以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。 Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings.
図1及び図2を参照して、本発明の第1実施形態に係る立体回路基板の製造方法を説明する。この立体回路基板の製造方法は、以下に示す6つの工程からなっている。 With reference to FIG.1 and FIG.2, the manufacturing method of the three-dimensional circuit board based on 1st Embodiment of this invention is demonstrated. This method of manufacturing a three-dimensional circuit board includes the following six steps.
1)チタン膜及び銅膜形成工程
まず、図1(a)〜(c)に示すように、凹凸のある立体的な形状を有する成形体1の表面に、チタン膜2を形成し、さらにその上に銅膜3を形成する。成形体1は、絶縁性の材料を射出成形やプレス成形などにより所定の形状に成形したものである。絶縁性の材料としては、アルミナ、窒化アルミ、炭化ケイ素などのセラミック材料や、PPS(ポリフェニレンスルフィド)、PEEK(ポリエーテルエーテルケトン)、ポリフタルアミドなどの樹脂材料を用いることができる。なお、成形体1として、銅やアルミなどが所定の形状に形成され、その上に絶縁材料が被覆されたメタルコア基板などを用いることも可能である。
1) Titanium film and copper film forming step First, as shown in FIGS. 1A to 1C, a titanium film 2 is formed on the surface of a molded
チタン膜2の形成及び銅膜3の形成は、スパッタリングによって行うことができる。チタン膜2の厚みは、5〜100nmの範囲内にあって可能な限り薄い方が好ましい。また、銅膜3の厚みは、100〜1000nmの範囲内にあることが好ましく、後述する電気めっきが可能な程度であればよい。 Formation of the titanium film 2 and formation of the copper film 3 can be performed by sputtering. The thickness of the titanium film 2 is preferably in the range of 5 to 100 nm and as thin as possible. Moreover, it is preferable that the thickness of the copper film 3 exists in the range of 100-1000 nm, and should just be a grade which can be electroplated later.
2)レーザー照射工程
チタン膜2及び銅膜3を形成した後に、図1(d)に示すように、銅膜3に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿ってレーザー11などの電磁波を照射して、その境界線上の銅膜3及びチタン膜2を除去する。これにより、回路領域の銅膜3aと非回路領域の銅膜3bとが分離されるとともに、回路領域のチタン膜2aと非回路領域のチタン膜2bとが分離される。前記レーザー11としては、例えば第2高調波YAG(イットリウム アルミニウム ガーネット)レーザー(波長532nm)や第3高調波YAGレーザー(波長355nm)、KrFエキシマレーザー(波長248nm)を用いることができる。なお、電磁波としては、X線や紫外線などを用いることも可能であるが、レーザー11が最も好適である。
2) Laser irradiation step After the titanium film 2 and the copper film 3 are formed, as shown in FIG. 1 (d), the boundary between the circuit area constituting the circuit and the non-circuit area not constituting the circuit with respect to the copper film 3. The copper film 3 and the titanium film 2 on the boundary line are removed by irradiating an electromagnetic wave such as a laser 11 along the line. As a result, the
3)銅めっき工程
回路領域と非回路領域の境界線上の銅膜3及びチタン膜2を除去した後に、図1(e)に示すように、回路領域の銅膜3aに電気めっきにより銅めっきを施して、厚みが5〜50μm程度の銅めっき層4を形成する。回路領域の銅膜3aと非回路領域の銅膜3bとは分離されているので、回路領域の銅膜3aに陰極を接続して、成形体1をめっき浴に浸した状態で通電することにより、簡単に回路領域の銅膜3aにのみ銅めっき層4を形成することができる。
3) Copper plating step After removing the copper film 3 and the titanium film 2 on the boundary line between the circuit area and the non-circuit area, as shown in FIG. 1 (e), copper plating is performed on the
4)銅膜除去工程
銅めっき層4を形成した後に、図1(f)に示すように、過硫酸アンモニウム液や塩化第二銅液などを用いてエッチングを行うことにより、非回路領域の銅膜3bを除去し、非回路領域のチタン膜2bを露出させる。エッチングは、過硫酸アンモニウム液や塩化第二銅液などに成形体1を短時間浸すことによって行う。銅めっき層4の厚みは、銅膜3bの厚みに比べて十分に大きいので、回路領域の銅膜3aの上に銅めっき層4を残したままで、銅膜3bを除去することができる。
4) Copper film removal step After forming the copper plating layer 4, as shown in FIG. 1 (f), etching is performed using an ammonium persulfate solution, a cupric chloride solution, or the like, thereby forming a copper film in a non-circuit region. 3b is removed to expose the
5)チタン膜除去工程
非回路領域のチタン膜2bを露出させた後に、図2(a)(b)に示すように、回路領域及び非回路領域に例えばアルゴンのイオンビームを照射して非回路領域のチタン膜2bを除去する。イオンビームを照射する際には、図3(a)に示すような多軸テーブル12を用いることが好ましい。例えば、図3(b)に示すように、多軸テーブル12の上に成形体1を固定するとともに、多軸テーブル12の斜め上方にイオン源13を設置して、多軸テーブル12を回転させながら成形体1にイオンビームを照射したり、あるいは図3(c)に示すように、多軸テーブル12の斜め上方に複数のイオン源13を設置して、異なる方向から成形体1にイオンビームを照射したりする。成形体1は凹凸のある立体的な形状を有しているため、一方向からだけの照射では、成形体1の表面に万遍なくイオンビームを照射することは難しいが、前記のようにすることにより、成形体1の表面に万遍なくイオンビームを照射することが可能となり、非回路領域のチタン膜2bを完全に除去することができる。
5) Titanium film removal process After exposing the
非回路領域のチタン膜2bを除去するには、ドライエッチングの一例であるイオンビームを照射する以外にも、ドライエッチングの他の一例であるブラスト処理を行って除去することも可能である。このブラスト処理には、アルミナ粒子を使用すればよい。
In order to remove the
6)ニッケル・金めっき層形成工程
非回路領域のチタン膜2bを除去した後に、図2(c)に示すように、銅めっき層4にニッケルめっきを施し、さらにその上に金めっきを施して、ニッケル・金めっき層5を形成する。これにより、成形体1の表面に、チタン膜2a、銅膜3a、銅めっき層4、及びニッケル・金めっき層5で構成される回路が形成された立体回路基板を製造することができる。ニッケルめっき及び金めっきを施す方法としては、電気めっき、無電解めっきなどの各種の方法を採用することができる。なお、立体回路基板の用途によっては、本工程を省略することも可能である。
6) Nickel / gold plating layer forming step After removing the
本実施形態の製造方法では、成形体1の表面と銅膜3との間にチタン膜2を形成したから、銅膜3と成形体1とをチタン膜2によって強固に接合することができ、十分な密着性を得ることができる。しかも、チタンは環境に対して悪影響を及ぼさない。本製造方法で製造した立体回路基板は、当該立体回路基板にIC、コンデンサチップ、抵抗体などの回路部品がベア実装されたり、あるいは立体回路基板自体がパッケージとして他のマザーボードに実装されたりして使用される。前記実装にはんだを使用した場合には、実装部分に熱的ストレスが発生するが、本製造方法で製造した立体回路基板は十分な密着性を有しているため、前記熱的ストレスにも対応し得るようになる。また、パッケージとして耐熱性、耐環境性に優れ、車載用途向けやセンサデバイス向けなど高信頼性基板として応用できる。
In the manufacturing method of the present embodiment, since the titanium film 2 is formed between the surface of the molded
また、回路領域の銅膜3aにめっきを施した後に、イオンビームを照射して非回路領域のチタン膜2bを除去することにより、回路領域と非回路領域の膜厚差を利用して回路領域の銅膜3a及び銅めっき層4を残したままで非回路領域のチタン膜2bを完全に除去することができる。そして、チタン膜2bを除去することにより、回路間の絶縁信頼性を向上させることができる。
Further, after plating the
次に、図4を参照して、本発明の第2実施形態に係る立体回路基板の製造方法を説明する。本実施形態の製造方法は、第1実施形態の製造方法において、チタン膜除去工程に代えてチタン膜酸化工程を採用したものである。 Next, with reference to FIG. 4, the manufacturing method of the three-dimensional circuit board based on 2nd Embodiment of this invention is demonstrated. The manufacturing method of this embodiment employs a titanium film oxidation step instead of the titanium film removal step in the manufacturing method of the first embodiment.
チタン膜酸化工程では、非回路領域のチタン膜2bを露出させた後に、図4(a)(b)に示すように、非回路領域のチタン膜2bに酸化処理を施して、当該チタン膜2bを酸化チタン膜2b’とする。酸化処理としては、酸化雰囲気中でプラズマ処理したり、あるいは成形体1がセラミックなどであり耐熱性を有する場合には、酸化雰囲気中で成形体1を200〜500℃に加熱したりすればよい。そして、その後に、図4(c)に示すように、ニッケル・金めっき層形成工程を行う。
In the titanium film oxidation step, after the
このように、非回路領域のチタン膜2bを酸化チタン膜2b’とすることにより、チタン膜2bを不導体化できるので、非回路領域のチタン膜2bを除去しなくとも回路間の絶縁信頼性を向上させることができる。
As described above, since the
次に、図5を参照して、本発明の第3実施形態に係る立体回路基板の製造方法を説明する。本実施形態の製造方法は、第1実施形態の製造方法において、チタン膜除去工程とニッケル・金めっき層形成工程とを入れ替えたものである。 Next, with reference to FIG. 5, the manufacturing method of the three-dimensional circuit board based on 3rd Embodiment of this invention is demonstrated. The manufacturing method of this embodiment replaces the titanium film removal step and the nickel / gold plating layer forming step in the manufacturing method of the first embodiment.
すなわち、図5(a)(b)に示すように、非回路領域のチタン膜2bを露出させた後に、銅めっき層4にニッケルめっきを施し、さらにその上に金めっきを施して、ニッケル・金めっき層5を形成し、その後に、図5(c)に示すように、非回路領域のチタン膜2bを除去する。最後に、ニッケル・金めっき層5の表面をプラズマ洗浄などにて活性化する。なお、本製造方法においては、非回路領域のチタン膜2bを露出させる銅膜除去工程とニッケル・金めっき層形成工程とをさらに入れ替えてもよい。
That is, as shown in FIGS. 5A and 5B, after the
このように、チタン膜除去工程よりも先にニッケル・金めっき膜形成工程を行うことにより、銅めっき層4がニッケル・金めっき層5で覆われるため、フッ酸を用いたエッチングを行って非回路領域のチタン膜2bを除去することができるようになる。すなわち、フッ酸を用いたエッチングを行っても、銅めっき層4がエッチングによって侵食されることをニッケル・金めっき層5で防ぐことができる。
Thus, since the copper / plated layer 4 is covered with the nickel / gold plated
次に、本発明の第4実施形態に係る立体回路基板の製造方法を説明する。本実施形態の製造方法は、前記各実施形態の製造方法において、チタン膜及び銅膜形成工程に代えてチタンと銅の混合膜形成工程を採用したものである。 Next, a method for manufacturing a molded circuit board according to the fourth embodiment of the present invention will be described. The manufacturing method of this embodiment employs a mixed film forming step of titanium and copper in place of the titanium film and copper film forming step in the manufacturing method of each of the above embodiments.
チタン膜と銅の混合膜形成工程では、図6に示すスパッタリング装置14を使用する。このスパッタリング装置14のターゲット15Aは、チタンと銅を混合して構成したものである。チタンの混合量は、5〜15質量パーセント程度が好ましい。そして、このターゲット15Aを用いてスパッタリングを行うことにより、成形体1の表面に、図7に示すようなチタンと銅の混合膜6を形成する。
In the mixed film forming step of the titanium film and copper, the
このように、成形体1の表面にチタンと銅の混合膜6を形成すれば、成形体1と混合膜6との接合強度が向上し、十分な密着性を得ることができる。また、チタンと銅の混合膜6とすることにより、一度のエッチングで非回路領域の混合膜6を除去できるようになるとともに、チタンは銅に混入している点でチタンの除去も容易となる。
Thus, if the mixed film 6 of titanium and copper is formed on the surface of the molded
また、チタンと銅を混合して構成したターゲット15Aに代えて、図8に示すようなチタン15aと銅15bを並べて構成したターゲット15Bを用いることも可能である。このターゲット15Bを用いた場合には、図中に矢印aで示すように、成形体1をターゲット15Bのチタン15aから銅15bに向かう方向に搬送しながらスパッタリングを行う。こうすることにより、図9に示すように、成形体1の表面近傍ではチタンが多く、表面から遠ざかるに連れて銅が多くなるような構成比率の混合膜7を形成することができる。
Further, instead of the
このようにすれば、成形体1の表面近傍ではチタンが多くなっているために、成形体1と混合膜7との接合強度がさらに向上し、より十分な密着性を得ることができる。しかも、混合膜7にはチタンと銅の境界面が存在しないことから、混合膜7自体の強度を高く保ちながら銅めっき層4との境界での銅の比率を多くすることができ、銅めっき層4との接合強度をも向上させることができる。
In this way, since titanium is increased in the vicinity of the surface of the molded
1 成形体
2 チタン膜
2a 回路領域のチタン膜
2b 非回路領域のチタン膜
3 銅膜
3a 回路領域の銅膜
3b 非回路領域の銅膜
4 銅めっき層
5 ニッケル・金めっき層
14 スパッタリング装置
15A,15B ターゲット
DESCRIPTION OF
Claims (7)
前記銅膜に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿って電磁波を照射して、その境界線上の銅膜及びチタン膜を除去する工程と、
前記回路領域の銅膜に銅めっきを施して銅めっき層を形成する工程とを含むことを特徴とする立体回路基板の製造方法。 Forming a titanium film on the surface of the molded body having a three-dimensional shape, and further forming a copper film thereon;
Irradiating the copper film with electromagnetic waves along a boundary line between a circuit region constituting a circuit and a non-circuit region not constituting a circuit, and removing the copper film and the titanium film on the boundary line;
And a step of performing copper plating on the copper film in the circuit region to form a copper plating layer.
前記混合膜に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿って電磁波を照射して、その境界線上の混合膜を除去する工程と、
前記回路領域の混合膜に銅めっきを施して銅めっき層を形成する工程とを含むことを特徴とする立体回路基板の製造方法。 Forming a mixed film of titanium and copper on the surface of a molded article having a three-dimensional shape by performing sputtering using a target composed of titanium and copper; and
Irradiating the mixed film with electromagnetic waves along a boundary line between a circuit region constituting a circuit and a non-circuit region not constituting a circuit, and removing the mixed film on the boundary line;
And a step of forming a copper plating layer by performing copper plating on the mixed film in the circuit region.
前記混合膜に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿って電磁波を照射して、その境界線上の混合膜を除去する工程と、
前記回路領域の混合膜に銅めっきを施して銅めっき層を形成する工程とを含むことを特徴とする立体回路基板の製造方法。 Using a target composed of titanium and copper arranged side by side, sputtering is performed while transporting a molded body having a three-dimensional shape in the direction from the target titanium to copper, thereby forming a mixed film of titanium and copper on the surface of the molded body. Forming a step;
Irradiating the mixed film with electromagnetic waves along a boundary line between a circuit region constituting a circuit and a non-circuit region not constituting a circuit, and removing the mixed film on the boundary line;
And a step of forming a copper plating layer by performing copper plating on the mixed film in the circuit region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005167391A JP4639975B2 (en) | 2005-06-07 | 2005-06-07 | Manufacturing method of three-dimensional circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005167391A JP4639975B2 (en) | 2005-06-07 | 2005-06-07 | Manufacturing method of three-dimensional circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006344686A true JP2006344686A (en) | 2006-12-21 |
JP4639975B2 JP4639975B2 (en) | 2011-02-23 |
Family
ID=37641445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005167391A Expired - Fee Related JP4639975B2 (en) | 2005-06-07 | 2005-06-07 | Manufacturing method of three-dimensional circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639975B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009060821A1 (en) * | 2007-11-05 | 2009-05-14 | Panasonic Electric Works Co., Ltd. | Circuit board and method for manufacturing the same |
RU2398369C1 (en) * | 2009-08-24 | 2010-08-27 | Федеральное государственное унитарное предприятие федеральный научно-производственный центр "Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова" | Method for manufacturing of microcircuit boards with multi-level thin-film commutation |
RU2474004C1 (en) * | 2011-08-16 | 2013-01-27 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Method to manufacture multi-level thin-film microcircuit chips |
CN111212517A (en) * | 2020-01-07 | 2020-05-29 | 深圳市江霖电子科技有限公司 | Three-dimensional ceramic-based circuit board |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280494A (en) * | 1990-10-12 | 1992-10-06 | General Electric Co <Ge> | Direct patterning on surface having poor thermal efficiency by using laser |
JP2003082469A (en) * | 2001-09-13 | 2003-03-19 | Tdk Corp | Metallic film pattern forming method |
JP2004063906A (en) * | 2002-07-30 | 2004-02-26 | Matsushita Electric Works Ltd | Method for producing circuit board |
-
2005
- 2005-06-07 JP JP2005167391A patent/JP4639975B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280494A (en) * | 1990-10-12 | 1992-10-06 | General Electric Co <Ge> | Direct patterning on surface having poor thermal efficiency by using laser |
JP2003082469A (en) * | 2001-09-13 | 2003-03-19 | Tdk Corp | Metallic film pattern forming method |
JP2004063906A (en) * | 2002-07-30 | 2004-02-26 | Matsushita Electric Works Ltd | Method for producing circuit board |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009060821A1 (en) * | 2007-11-05 | 2009-05-14 | Panasonic Electric Works Co., Ltd. | Circuit board and method for manufacturing the same |
JP2009117542A (en) * | 2007-11-05 | 2009-05-28 | Panasonic Electric Works Co Ltd | Circuit board and manufacturing method thereof |
EP2217044A4 (en) * | 2007-11-05 | 2011-10-26 | Panasonic Elec Works Co Ltd | CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME |
KR101099942B1 (en) * | 2007-11-05 | 2011-12-28 | 파나소닉 전공 주식회사 | Circuit board and manufacturing method |
US8338716B2 (en) | 2007-11-05 | 2012-12-25 | Panasonic Corporation | Circuit board and method of manufacturing the same |
RU2398369C1 (en) * | 2009-08-24 | 2010-08-27 | Федеральное государственное унитарное предприятие федеральный научно-производственный центр "Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова" | Method for manufacturing of microcircuit boards with multi-level thin-film commutation |
RU2474004C1 (en) * | 2011-08-16 | 2013-01-27 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Method to manufacture multi-level thin-film microcircuit chips |
CN111212517A (en) * | 2020-01-07 | 2020-05-29 | 深圳市江霖电子科技有限公司 | Three-dimensional ceramic-based circuit board |
CN111212517B (en) * | 2020-01-07 | 2021-05-18 | 深圳市江霖电子科技有限公司 | Three-dimensional ceramic-based circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP4639975B2 (en) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4126038B2 (en) | BGA package substrate and manufacturing method thereof | |
US20070207607A1 (en) | Ball grid array substrate having window and method of fabricating same | |
JP4973231B2 (en) | Copper etching method and wiring board and semiconductor package using this method | |
JP2006237619A (en) | Printed circuit board, flip chip ball grid array substrate and method of manufacturing the same | |
US20120055698A1 (en) | Single layer printed circuit board and method for manufacturning the same | |
CN101501830B (en) | Method for producing an electric functional layer on a surface of a substrate | |
JP6400501B2 (en) | Metal-ceramic circuit board manufacturing method | |
TWI481329B (en) | Through hole forming method and printed circuit board manufacturing method | |
US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
JP2010135734A (en) | Method of manufacturing printed-circuit board | |
US20060255009A1 (en) | Plating method for circuitized substrates | |
JP2007291448A (en) | Copper foil surface treatment method, and copper foil | |
JP4639975B2 (en) | Manufacturing method of three-dimensional circuit board | |
JP2010062525A (en) | Printed circuit board and method of manufacturing the same | |
CN107846784A (en) | A kind of preparation method of high density embedded lines | |
JPS63114198A (en) | Multilayer printed circuit board structure | |
KR101935247B1 (en) | A manufacturing method of printed circuit board for shark antenna | |
JP3498937B2 (en) | Resin substrate and manufacturing method thereof | |
JP5125183B2 (en) | Manufacturing method of build-up multilayer wiring board | |
US10785878B2 (en) | Circuit board and method of forming same | |
JP2008028255A (en) | Method for manufacturing three-dimensional circuit substrate | |
JPH10168577A (en) | Production of plated parts such as molded circuit parts | |
KR100619349B1 (en) | Circuit Pattern Formation Method of Printed Circuit Board | |
JP2007266324A (en) | Stainless transfer base, stainless transfer base having plated circuit layer, circuit board, and module incorporating component | |
JP2000068653A (en) | Method for removing smear from multilayer substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |