[go: up one dir, main page]

JP2006339371A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006339371A
JP2006339371A JP2005161678A JP2005161678A JP2006339371A JP 2006339371 A JP2006339371 A JP 2006339371A JP 2005161678 A JP2005161678 A JP 2005161678A JP 2005161678 A JP2005161678 A JP 2005161678A JP 2006339371 A JP2006339371 A JP 2006339371A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
tma
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005161678A
Other languages
English (en)
Inventor
Katsuaki Natori
克晃 名取
Masayuki Tanaka
正幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005161678A priority Critical patent/JP2006339371A/ja
Priority to KR1020060048497A priority patent/KR100794831B1/ko
Priority to US11/443,275 priority patent/US20060273320A1/en
Publication of JP2006339371A publication Critical patent/JP2006339371A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】絶縁膜のリーク電流の低減、誘電率の向上を図る半導体装置の製造方法を提供すること。
【解決手段】本発明の一形態の半導体装置の製造方法は、半導体基板（１１）上にＣＶＤ法にて酸化物絶縁膜（２０）を形成する際に、前記酸化物絶縁膜の原料ガスとＨ２とを同時に前記半導体基板に供給する。
【選択図】 図７

Description

本発明は、酸化物絶縁膜の形成方法としてＣＶＤ法を用いる半導体装置の製造方法に関する。
近年ＬＳＩの高密度化に伴い、キャパシタ絶縁膜、ゲート絶縁膜は薄膜化の一途をたどっている。薄膜化に伴いリーク電流が上昇するのを避けるため、三次元化など構造を変更することにより対策を図る一方、高誘電率膜などを用いることで物理膜厚を増やし、リーク電流の上昇を抑えることが試みられている。
特に、フラッシュメモリなどの不揮発性半導体記憶装置においては、電荷蓄積層と制御電極との間に形成するインターポリ絶縁膜に関して、例えば、ＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の三層積層膜）を用い、誘電率の向上を図るとともに、三次元的な構造を適用することも試みている。しかし、セル間の距離が縮小するにつれ、隣接するセル間の干渉が著しく増大してデバイス特性を劣化させるため、三次元構造を用いた面積増大が困難になるという問題があった。
そのため、次世代の不揮発性半導体記憶装置を実現するために、インターポリ絶縁膜として、従来よりも高誘電率を有する絶縁膜を適用することが必要となる。高誘電率絶縁膜を適用した結果、面積を増大させずに容量を大きくできるので、三次元的な構造にする必要がなくなり、製造工程を簡略化できる。結果として、素子を高性能化し、かつ製造方法を容易にして高歩留まりな製造工程を実現することが可能となる。
高誘電率絶縁膜としては、Ａｌ２Ｏ３などの酸化物が、均一性やカバレッジ、量産性、低ダメージなどの理由から、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）等のＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成されている。しかしこれらのＣＶＤ法では、原料ガスとしてＴＭＡ（ｔｒｉｍｅｔｈｙｌ ａｌｕｍｉｎｕｍ）等の有機金属化合物を使用するため、膜中にＣ（炭素）不純物を取り込み、リーク電流の上昇、誘電率の低下等を招く問題がある。
なお特許文献１には、有機金属化合物と酸化剤をソースとしてＣＶＤ装置に導入し、該ＣＶＤ装置内にセットされた基板上に金属酸化膜を形成する膜形成方法が開示されている。
特開２００４−１０４０２５号公報
本発明の目的は、絶縁膜のリーク電流の低減、誘電率の向上を図る半導体装置の製造方法を提供することにある。
本発明の一形態の半導体装置の製造方法は、半導体基板上にＣＶＤ法にて酸化物絶縁膜を形成する際に、前記酸化物絶縁膜の原料ガスとＨ２とを同時に前記半導体基板に供給する。
本発明によれば、絶縁膜のリーク電流の低減、誘電率の向上を図る半導体装置の製造方法を提供できる。
図１−図１０は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図である。以下、図１−図１０を参照して、本実施の形態による不揮発性半導体記憶装置の構造をその製造方法と共に説明する。
まず図１に示すように、ｐ型シリコン基板１１（もしくはｎ型シリコン基板中にｐ型ウエルを形成したもの）上に第１の絶縁膜１２を１−１５ｎｍ程度の厚さに形成し、その上にＣＶＤ法により、浮遊ゲートであって電荷蓄積層となるポリシリコンのような第１の導電層１３を１０−２００ｎｍ程度の厚さに形成する。
その後、ＣＶＤ法によってシリコン窒化膜１４を５０−２００ｎｍ程度の厚さに被着し、さらにシリコン酸化膜１５を５０−４００ｎｍ程度の厚さに形成する。さらにシリコン酸化膜１５上にフォトレジストを塗布し、パターニングしてレジストマスク１６を形成する。
次に図２に示すように、図１のレジストマスク１６を用いて、シリコン酸化膜１５を選択的にエッチングする。このエッチング後にレジストマスク１６を除去する。次いで図３に示すように、シリコン酸化膜１５をマスクとしてシリコン窒化膜１４をエッチングし、続いて、第１の導電層１３、第１の絶縁膜１２及びシリコン基板１１をエッチングして、素子分離溝１７を形成する。エッチング後に、エッチングにより形成された断面のダメージを除去するための高温の酸化処理を行う。
その後図４に示すように、素子分離溝１７にシリコン酸化膜等の絶縁膜１８を２００−１５００ｎｍの厚さに埋め込み、窒素雰囲気又は酸素雰囲気で高温の熱処理を行い高密度化する。次に、ＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により、シリコン窒化膜１４をストッパーとして平坦化を行う。続いて、シリコン酸化膜と選択比をもってエッチングすることが可能なホット燐酸を用いて、シリコン窒化膜１４を除去する。これにより、図５に示すような断面構造が得られる。
本実施の形態では、素子分離溝１７を形成するのに際して、シリコン窒化膜１４及びシリコン酸化膜１５の積層膜をマスクとして用いているが、膜厚及び反応性イオンエッチング条件を適切に設定すれば、単層のシリコン窒化膜、単層のシリコン酸化膜、或いは他の単層膜・多層膜のいずれであっても、シリコンとの選択比が取れる材料であればマスクとして使用可能である。
次に図６に示すように、シリコン窒化膜１４の除去後に得られた溝１４’と埋め込み絶縁膜１８上に、段差被覆性に優れた方法を用いて、第１の導電層１３の一部となるポリシリコンの第２の導電層１９を堆積する。次いで、ＣＭＰ法により埋め込み絶縁膜１８をストッパーにして第２の導電層１９の平坦化を行う。
次に図７に示すように、絶縁膜１８と平坦化した第２の導電層１９の上にシリコン酸化膜よりも高誘電率を有する第２の絶縁膜２０を形成する。ここで、第２の絶縁膜２０に用いる高誘電率を有する膜としては、その比誘電率がシリコン酸化膜（ＳｉＯ２膜）の比誘電率３．８−４よりも大きく、特に従来のＯＮＯ膜で得られていた比誘電率５−５．５程度よりも大きい膜が望ましい。
本実施の形態では、高誘電率膜として第２の絶縁膜２０にＡｌ２Ｏ３膜を用いた。また、その形成方法として、原料ガスにＨ２（水素）を添加するＣＶＤ法であるＡＬＤ法を用いた。以下にその詳細を述べる。
圧力が０．５ｔｏｒｒに保持された真空チャンバ中で、基板温度が３８０℃に加熱されたウエハに、Ａｌの原料ガスであるＴＭＡ（ｔｒｉｍｅｔｈｙｌ ａｌｕｍｉｎｕｍ）及びＨ２と、酸化剤であるＯ３とを交互に流すことにより、Ａｌ２Ｏ３膜を層状に積層させた。この処理を所望の回数繰り返すことにより、必要とされる膜厚に堆積させた。原料ガスの流量は、ＴＭＡを２０ｓｃｃｍ、Ｈ２を１０００ｓｃｃｍ、５ｓｌｍで、Ｏ３の濃度は２５０ｇ／ｍ３とした。
またガスの供給時間は、ＴＭＡ＋Ｈ２が１秒、Ｏ３が３秒であった。さらにＴＭＡ＋Ｈ２とＯ３の供給の間に、パージのためのＮ２を５ｓｌｍで２秒流した。このシーケンスを１２０ｃｙｃｌｅ行うことで、１０ｎｍの膜厚のＡｌ２Ｏ３膜が得られた。第２の絶縁膜２０の膜厚は、１‐３０ｎｍの範囲で適宜選択する
続いて図８に示すように、第２の絶縁膜２０上に制御ゲートとなる第３の導電層２２、例えばポリシリコンを１０−２００ｎｍの厚さに形成する。第３の導電層２２は、不揮発性半導体記憶装置における制御電極となる。
第３の導電層２２を形成した後、５００−１２００℃の温度で、アニール（ポストデポジションアニール：ＰＤＡ）を、酸素、オゾン、水のような酸化剤を含む雰囲気で行う。例えば、炉でのアニールにおいて１０分以上２時間以内、ランプアニールにおいて１秒−３０分以内行う。このＰＤＡにより、第２の絶縁膜２０の高密度化を行い、膜質を改善する。その後図９に示すように、第３の導電層２２上にレジスト２４を塗布し、パターニングしてレジストパターンを形成し、通常の方法により第１の絶縁膜１２までエッチングする。これにより、図１０に示すような断面構造が形成される。
図１０は、図９の紙面に垂直なＶII−ＶII断面図である。図１０に示すように、ゲート構造と自己整合的に露出した基板面にｎ型不純物を導入した後、熱処理してソース・ドレイン領域２５を形成し、各メモリセルを構成する。
本実施の形態では第２の絶縁膜２０としてアルミニウム酸化物（Ａｌ２Ｏ３）膜を用いた場合について述べたが、第２の絶縁膜２０の高誘電率膜としては、比誘電率が１０程度のマグネシウム酸化物（ＭｇＯ）膜、比誘電率が１６程度のイットリウム酸化物（Ｙ２Ｏ３）膜、比誘電率が２２程度のハフニウム酸化物（ＨｆＯ２）膜及びジルコニウム酸化物（ＺｒＯ２）膜、比誘電率が２５程度のタンタル酸化物（Ｔａ２Ｏ５）膜、ビスマス酸化物（Ｂｉ２Ｏ３）膜、ストロンチウム酸化物（ＳｒＯ）膜のいずれか１つの単層膜或いはこれらのうち複数を積層した複合層膜が使用可能である。その成膜方法としてＣＶＤ法を用いる際に原料ガスにＨ２を添加することにより、酸化膜中の不純物（原料を構成している金属元素以外の元素の混入）を低減することが可能になる。
以下に複合層（複合酸化膜）の例としてＨｆＡｌＯ膜を形成した場合のシーケンスについて述べる。ＨｆＡｌＯ膜の形成方法としてはＨｆＯ層とＡｌＯ層との積層を行う方法と、ＨｆＡｌの混合物の形成の後に酸化をする方法がある。ＨｆＯ層とＡｌＯ層の積層の場合は、Ｈｆの原料ガス（例えばＴＥＭＡＨ（テトラキスエチルメチルアミノハフニウム））とＨ２の混合ガスを流しＨｆの吸着層を形成し、その後酸化剤（例えばＯ３）を流すことでＨｆＯ層を形成する。必要とされる回数ＨｆＯ層を形成した後、上述のような方法でＡｌＯ層を必要とされる回数形成し、続いて次のＨｆＯ層を積層し最終的には目的の膜厚とＨｆ／Ａｌ組成比を得る。ＨＦＡｌ混合層形成の方法は、Ｈｆ原料とＡｋ原料さらにＨ２を同時に供給しＨｆとＡｌの吸着層を形成する。各ガス流量を適宜選択することで吸着するＨｆ／Ａｌの組成比を調整する。その後酸化剤を流すことでＨｆＡｌ酸化物を形成する。この工程を適宜繰り返すことで、目的の膜厚のＨｆＡｌＯ膜を得ることが可能となる。
本実施の形態では、フラッシュメモリなどの不揮発性半導体記憶装置において、電荷蓄積層と制御電極との間に形成するインターポリ絶縁膜に高誘電率膜を使用した場合の成膜方法について述べた。一方で、ＤＲＡＭのキャパシタ絶縁膜に酸化物高誘電率膜を使用した場合や、ゲート絶縁膜に酸化物高誘電率膜を使用した場合の成膜方法として、原料ガスにＨ２を添加することにより、不純物量の低下を図ることが可能となり、良好なデバイス特性が得られることも確認されている。
上述したＴＭＡとＨ２とを同時にシリコン基板に供給する方法として、以下のような方法がある。
１）チャンバ内へのＴＭＡの導入口、Ｈ２の導入口、さらにＯ３の導入口を別々に設け、チャンバ内にＴＭＡとＨ２を同時に供給し、Ｏ３を導入する際にはＨ２とＴＭＡの導入を止める方法。
２）ＴＭＡの供給ラインとＨ２の供給ラインをチャンバ内への導入前に合流させてＴＭＡとＨ２の混合ガスを形成し、ＴＭＡとＨ２の同時供給を行い、別にチャンバに設けられたＯ３の導入口からＯ３の供給を行う方法。
３）ＴＭＡのキャリアガスにＨ２もしくはＨ２と不活性ガスの混合ガスを使用することにより、ＴＭＡのバブリング時にＴＭＡとＨ２の混合ガスを作製し、チャンバ内に供給する方法。
以上のいずれの方法においても、シリコン基板上でＴＭＡが分解反応を起こす際にＨ２が存在するために、Ｃの膜中への取り込みを抑えることが可能になる。
本実施の形態ではＡｌの原料としてＴＭＡを用いた場合を述べたが、原料としては有機金属だけではなく、ＡｌＣｌ３のような無機化合物を用いた場合にも効果がある。ただし、不純物低減の効果は、有機金属化合物を原料にする方が無機化合物を原料にする場合よりも高い。
図１１は、Ａｌの原料としてＡｌＣｌ３を用い、本実施の形態に従って形成したＡｌ２Ｏ３膜中に取り込まれた不純物の濃度の成膜温度依存性を示す図である。ＡｌＣｌ３の場合には、Ｈ２と反応を起こしＨＣｌを形成しながら成膜が起きるため、Ｈ２を添加しない場合に比べて不純物濃度が下がるが、ＴＭＡ＋Ｈ２の反応により発生するＣＨ４の蒸気圧はＡｌＣｌ３＋Ｈ２の反応により発生するＨＣｌの蒸気圧よりも高いため、膜中に取り込まれる不純物濃度の低減の効果は有機金属化合物を原料とする場合の方が無機化合物を原料にする場合よりも大きくなる。
本実施の形態による効果は、Ａｌ２Ｏ３膜中の不純物濃度の低減による電気特性の向上にあるが、不揮発性記憶装置、特にＮＡＮＤの場合に集積度が上がるのに従い、ゲート長も短くなるにつれてゲート電極の厚さも薄くなるため、Ａｌ２Ｏ３膜等の高誘電率膜とゲート絶縁膜との距離が近くなってくる。Ａｌ２Ｏ３膜中の不純物は、成膜後の後工程の熱処理により層間膜などを介してゲートに拡散し、トランジスタの動作閾値の変動をもたらす。この閾値変動を本実施の形態により低減するこという効果もある。
また、本実施の形態では、ＴＭＡの流量が２０ｓｃｃｍ、Ｈ２の流量が１０００ｓｃｃｍの場合、すなわちＨ２／ＴＭＡ比が５０の場合について述べたが、Ｈ２／ＴＭＡが０．１以上であれば効果が得られ、１以上で十分な効果があることが分かっている。
図１２は、Ｈ２とＴＭＡの流量比に対する４００℃で形成したＡｌ２Ｏ３膜中に取り込まれるＣの濃度の関係を示す図である。Ｈ２の添加と共にＣ濃度の低減が起こるが、ＴＭＡの供給に対してＨ２の流量が低いうちはＨ２と反応しきれないＴＭＡが吸着するため、Ａｌ２Ｏ３膜中へのＣの取り込みが起きてしまう。しかし、Ｈ２の流量がＴＭＡの流量を超えると、ＴＭＡがＨ２と十分に反応できるようになるため、Ｃの取り込みを十分低減することが可能になる。
本実施の形態に示したようにＴＭＡと同時にＨ２を供給することにより、Ａｌ２Ｏ３膜中のＣ量を低減できる。以下にそのメカニズムを説明する。
図１３の（ａ）（ｂ）は、ＴＭＡをＡｌ２Ｏ３膜上に流した際のＴＭＡの表面反応の様子を示す図である。図１３の（ａ）に示す従来例のようにＴＭＡだけを流した場合、ＴＭＡは表面のＯと反応してＨ２Ｏを生成し吸着する反応を起こす。その際には、Ａｌ−Ｃの結合が切れずに吸着するため、その後のＯ３による酸化を行っても膜中にＣが残ってしまう。それに対して、図１３の（ｂ）に示す本実施の形態のようにＨ２雰囲気中でＴＭＡの吸着を行うと、ＴＭＡ中のＣＨ３基がＨ２と反応することが可能となり、Ａｌ−Ｏの結合を作りながらＴＭＡが表面吸着反応を起こす。このため、その後のＯ３による酸化においてＡｌ２Ｏ３膜中にＣが取り込まれることがなくなる。
このように、原料ガスに起因する不純物（原料を構成している金属元素以外の元素の混入）を低減することが可能となることにより、リーク電流の低減、誘電率の向上が図れ、良好な特性を持つ半導体装置を提供することが可能になる。
以上のように本実施の形態によれば、半導体装置、特に高誘電率絶縁膜を用いたキャパシタとトランジスタを有する装置において、高誘電率絶縁膜のリーク電流の低減、誘電率の向上をもたらすことにより、良好な特性を有する半導体装置を提供できる。
具体的には、高誘電率絶縁膜として酸化物を使用し、その製造法としてＣＶＤ法を用い、ＣＶＤ法の原料ガスにＨ２を添加することにより、酸化物絶縁膜中のＣの量の低下を図ることが可能となり、優れた電気特性の高誘電率絶縁膜を提供することができる。
なお、本発明は上記実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
本発明の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の実施の形態に従って形成したＡｌ２Ｏ３膜中に取り込まれた不純物の濃度の成膜温度依存性を示す図。 本発明の実施の形態に係るＨ２とＴＭＡの流量比に対する４００℃で形成したＡｌ２Ｏ３膜中に取り込まれるＣの濃度の関係を示す図。 本発明の実施の形態に係るＴＭＡをＡｌ２Ｏ３膜上に流した際のＴＭＡの表面反応の様子を示す図。
符号の説明
１０…不揮発性半導体記憶装置 １１…シリコン基板（半導体基板） １２…第１の絶縁膜 １３…第１の導電層 １４…シリコン窒化膜 １４’…溝 １５…シリコン酸化膜 １６…レジストマスク １７…素子分離溝 １８…絶縁膜 １９…第２の導電層 ２０…第２の絶縁膜 ２２…第３の導電層 ２４…レジスト ２５…ソース・ドレイン領域

Claims (5)

  1. 半導体基板上にＣＶＤ法にて酸化物絶縁膜を形成する際に、前記酸化物絶縁膜の原料ガスとＨ２とを同時に前記半導体基板に供給することを特徴とする半導体装置の製造方法。
  2. 前記ＣＶＤ法は、
    前記酸化物絶縁膜の金属元素の原料ガスと酸化剤とを交互に供給するＡＬＤ法であり、前記金属元素の原料ガスにＨ２を添加することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記酸化物絶縁膜は、Ａｌ、Ｈｆ、Ｔａ、Ｚｒ、Ｙ、Ｂｉ、Ｓｒのうち少なくとも一つの元素を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記原料ガスは有機金属を含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. 前記原料ガスと前記Ｈ２とが混合ガスをなすことを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
JP2005161678A 2005-06-01 2005-06-01 半導体装置の製造方法 Pending JP2006339371A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005161678A JP2006339371A (ja) 2005-06-01 2005-06-01 半導体装置の製造方法
KR1020060048497A KR100794831B1 (ko) 2005-06-01 2006-05-30 반도체 장치의 제조 방법
US11/443,275 US20060273320A1 (en) 2005-06-01 2006-05-31 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005161678A JP2006339371A (ja) 2005-06-01 2005-06-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006339371A true JP2006339371A (ja) 2006-12-14

Family

ID=37493278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005161678A Pending JP2006339371A (ja) 2005-06-01 2005-06-01 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20060273320A1 (ja)
JP (1) JP2006339371A (ja)
KR (1) KR100794831B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794831B1 (ko) * 2005-06-01 2008-01-15 가부시끼가이샤 도시바 반도체 장치의 제조 방법
WO2010044430A1 (ja) * 2008-10-16 2010-04-22 住友電工デバイス・イノベーション株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4714881B2 (ja) * 2004-08-31 2011-06-29 国立大学法人京都大学 分子デバイス及びその製造方法
JP2008016626A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 半導体装置及びその製造方法
KR100870293B1 (ko) * 2007-03-05 2008-11-25 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP2018148142A (ja) * 2017-03-08 2018-09-20 東芝メモリ株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112531A (ja) * 1990-08-31 1992-04-14 Nec Corp 容量絶縁膜の形成方法
JPH05267567A (ja) * 1991-03-25 1993-10-15 Tokyo Electron Ltd 半導体の成膜方法
WO2004082011A1 (ja) * 2003-03-13 2004-09-23 Fujitsu Limited 半導体装置と半導体装置の製造方法
JP2006161061A (ja) * 2004-12-02 2006-06-22 Sony Corp 薄膜の形成方法および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
US6576053B1 (en) * 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method
KR100467366B1 (ko) * 2000-06-30 2005-01-24 주식회사 하이닉스반도체 원자층 증착법을 이용한 지르코늄산화막 형성방법
US6720259B2 (en) * 2001-10-02 2004-04-13 Genus, Inc. Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
KR100503514B1 (ko) * 2003-06-27 2005-07-22 삼성전자주식회사 반도체 장치의 전극 형성 방법
JP2004336019A (ja) * 2003-04-18 2004-11-25 Advanced Lcd Technologies Development Center Co Ltd 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
JP2005311300A (ja) * 2004-03-26 2005-11-04 Toshiba Corp 半導体記憶装置及びその製造方法
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
JP2006339371A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112531A (ja) * 1990-08-31 1992-04-14 Nec Corp 容量絶縁膜の形成方法
JPH05267567A (ja) * 1991-03-25 1993-10-15 Tokyo Electron Ltd 半導体の成膜方法
WO2004082011A1 (ja) * 2003-03-13 2004-09-23 Fujitsu Limited 半導体装置と半導体装置の製造方法
JP2006161061A (ja) * 2004-12-02 2006-06-22 Sony Corp 薄膜の形成方法および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794831B1 (ko) * 2005-06-01 2008-01-15 가부시끼가이샤 도시바 반도체 장치의 제조 방법
WO2010044430A1 (ja) * 2008-10-16 2010-04-22 住友電工デバイス・イノベーション株式会社 半導体装置
JP2010098141A (ja) * 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100794831B1 (ko) 2008-01-15
KR20060125517A (ko) 2006-12-06
US20060273320A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
US7682899B2 (en) Method of manufacturing semiconductor device
US7851285B2 (en) Non-volatile memory device and method for fabricating the same
US7410913B2 (en) Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO
US9142685B2 (en) Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
KR100932321B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20070063266A1 (en) Semiconductor device and method for manufacturing the same
KR20100106789A (ko) 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법
JP5706353B2 (ja) 半導体装置及びその製造方法
JP4554446B2 (ja) 半導体装置の製造方法
KR100794831B1 (ko) 반도체 장치의 제조 방법
KR100777964B1 (ko) 절연막의 형성 방법, 반도체 장치의 제조 방법 및 반도체장치
US20070075357A1 (en) Semiconductor storage device and manufacturing method thereof
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
US7397094B2 (en) Semiconductor device and manufacturing method thereof
JP2009218421A (ja) 半導体装置およびその製造方法
US7972927B2 (en) Method of manufacturing a nonvolatile semiconductor memory device
US20070272966A1 (en) Nonvolatile semiconductor memory device and method of fabricating the same
JP2005032908A (ja) 薄膜の形成方法
CN116133367B (zh) 一种半导体薄膜形成方法、半导体结构及存储器
JP2006203105A (ja) 半導体装置の製造方法
JP2005236020A (ja) 半導体装置の製造方法
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20090078104A (ko) 플래시 메모리 소자의 제조 방법
KR20090025444A (ko) 비휘발성 메모리 소자의 제조 방법
KR20090105837A (ko) 반도체 기억 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406