JP2006332796A - 光検出装置 - Google Patents

Abstract

【課題】 オフセット誤差等を充分に除去することができる光検出装置を提供する。
【解決手段】 光検出装置１は、フォトダイオードＰＤ_ｍ,ｎ，スイッチＳＷ_ｍ,ｎ，積分回路１２_ｍ及びＣＤＳ回路１３_ｍを備える。積分回路１２_ｍは、フォトダイオードＰＤ_ｍ,ｎからスイッチＳＷ_ｍ,ｎ及び配線Ｌ_ｍを経て入力した電荷を容量素子Ｃ_ｆに蓄積して、当該蓄積電荷量に応じた電圧値を出力する。ＣＤＳ回路１３_ｍは、クランプ用スイッチＳＷ_３が開く基準時刻に積分回路１２_ｍから出力される電圧値を基準電圧値とし、この基準時刻以降、積分回路１２_ｍから出力される電圧値と基準電圧値との差に応じた電圧値を出力する。配線Ｌ_ｍの容量値をＣ_ｗとし、容量素子Ｃ_ｆの容量値をＣ_ｆと表し、積分回路１２_ｍに含まれるアンプＡ_２のゲインバンド積をＧＢＷとしたとき、スイッチＳＷ_２が開いて積分回路１２_ｍが電荷蓄積可能状態となる時刻から基準時刻までの時間Ｔは所定値以上である。
【選択図】 図２

Description

本発明は、入射光強度に応じた電圧値を出力する光検出装置に関するものである。

光検出装置は、入射光強度に応じた量の電荷を発生するフォトダイオードと、このフォトダイオードで発生した電荷を蓄積して当該蓄積電荷量に応じた電圧値を出力する積分回路と、を備えている。また、光検出装置は、積分回路の出力電圧値に含まれるオフセット誤差およびスイッチングノイズ（以下では両者を併せて「オフセット誤差等」という。）を除去するために、ＣＤＳ（CorrelatedDouble Sampling、相関二重サンプリング）回路を更に備える場合がある（例えば特許文献１を参照）。このＣＤＳ回路は、基準時刻に積分回路から出力される電圧値を基準電圧値とし、この基準時刻以降、積分回路から出力される電圧値と基準電圧値との差に応じた電圧値を出力する。

また、光検出装置は、複数のフォトダイオードが１次元状または２次元状に配列されている場合には、１次元画像または２次元画像を撮像することができる。このような光検出装置では、１つのフォトダイオードに対して１組の積分回路およびＣＤＳ回路が設けられてもよいが、その場合には全体の回路規模が大きくなる。そこで、全体の回路規模を小さくするために、複数のフォトダイオードに対して１組の積分回路およびＣＤＳ回路が設けられることが望ましい。

例えば、Ｍ×Ｎ個のフォトダイオードがＭ行Ｎ列に２次元配列されている場合、各行のＮ個のフォトダイオードに対して１組の積分回路およびＣＤＳ回路が設けられる。すなわち、全体でＭ組の積分回路およびＣＤＳ回路が設けられる。そして、各行について、Ｎ個のフォトダイオードそれぞれが順次に積分回路に接続されて、Ｎ個のフォトダイオードそれぞれへの入射光の強度に応じた電圧値が順次にＣＤＳ回路から出力される。
特開平８−３３１４５９号公報

ところが、上記のような光検出装置において、積分回路の出力電圧値に含まれるオフセット誤差等を除去するＣＤＳ回路を備えているにも拘らず、そのオフセット誤差等の除去が不充分である場合があった。

本発明は、上記問題点を解消する為になされたものであり、オフセット誤差等を充分に除去することができる光検出装置を提供することを目的とする。

本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、(2) フォトダイオードと配線との間に設けられ、閉じているときに、フォトダイオードで発生した電荷を配線へ出力するスイッチと、(3)配線に入力端が接続されたアンプと、このアンプの入力端と出力端との間に並列的に設けられた容量素子およびリセット用スイッチとを含み、リセット用スイッチが開いているときに、フォトダイオードで発生しスイッチおよび配線を経て入力した電荷を容量素子に蓄積し、容量素子に蓄積されている電荷の量に応じた電圧値を出力する積分回路と、(4)基準時刻に積分回路から出力される電圧値を基準電圧値とし、基準時刻以降、積分回路から出力される電圧値と基準電圧値との差に応じた信号値を出力するＣＤＳ回路と、(5) スイッチ，積分回路およびＣＤＳ回路それぞれの動作を制御する制御部と、を備えることを特徴とする。更に、本発明に係る光検出装置に含まれる制御部は、配線の容量値をＣ_ｗとし、容量素子の容量値をＣ_ｆとし、アンプのゲインバンド積をＧＢＷとし、リセット用スイッチが開いて積分回路が電荷蓄積可能状態となる時刻から基準時刻までの時間をＴとしたときに、これらのパラメータの間に下記(1)式の関係式が成り立つように制御を行うことを特徴とする。

この光検出装置では、積分回路は、リセット用スイッチが閉じることにより、容量素子が放電されて出力電圧値が初期化され、その後にリセット用スイッチが開くことにより、入力する電荷を容量素子に蓄積することができる電荷蓄積可能状態となる。リセット用スイッチが開いているときに、フォトダイオードとともに設けられているスイッチが閉じると、該フォトダイオードで発生して当該接合容量部に蓄積されていた電荷は、スイッチおよび配線を経て積分回路に入力して積分回路の容量素子に蓄積され、この容量素子に蓄積されている電荷の量に応じた電圧値が積分回路からＣＤＳ回路へ出力される。そして、ＣＤＳ回路では、基準時刻に積分回路から出力される電圧値が基準電圧値とされて、この基準時刻以降、積分回路から出力される電圧値と基準電圧値との差に応じた信号値がＣＤＳ回路から出力される。このとき、上記(1)式の関係式が満たされるような制御が制御部により行われることにより、積分回路の出力電圧値に含まれるオフセット誤差等がＣＤＳ回路により充分に除去されて、そのオフセット誤差等が除去された信号値がＣＤＳ回路から出力され得る。

また、本発明に係る光検出装置は、複数組のフォトダイオードおよびスイッチに対して１組の積分回路およびＣＤＳ回路が設けられているのが好適である。この場合、複数のスイッチが順次に閉じることで、複数のフォトダイオードが順次に積分回路に接続される。各フォトダイオードは一定周期で積分回路に接続される期間を有し、前回の接続期間から今回の接続期間までの間に発生し該フォトダイオードの接合容量部に蓄積されていた電荷はスイッチおよび配線を経て積分回路へ入力される。この光検出装置は、上記(1)式の関係式が満たされるような制御が制御部により行われることにより、オフセット誤差等が除去されてＳ／Ｎ比が優れた１次元画像または２次元画像を撮像することができ、また、全体の回路規模を小さくすることができる。

本発明に係る光検出方法は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、(2) フォトダイオードと配線との間に設けられ、閉じているときに、フォトダイオードで発生した電荷を配線へ出力するスイッチと、(3)配線に入力端が接続されたアンプと、このアンプの入力端と出力端との間に並列的に設けられた容量素子およびリセット用スイッチとを含み、リセット用スイッチが開いているときに、フォトダイオードで発生しスイッチおよび配線を経て入力した電荷を容量素子に蓄積し、容量素子に蓄積されている電荷の量に応じた電圧値を出力する積分回路と、(4)基準時刻に積分回路から出力される電圧値を基準電圧値とし、基準時刻以降、積分回路から出力される電圧値と基準電圧値との差に応じた信号値を出力するＣＤＳ回路と、を備える光検出装置を用いて光検出をする方法である。そして、本発明に係る光検出方法は、配線の容量値をＣ_ｗとし、容量素子の容量値をＣ_ｆとし、アンプのゲインバンド積をＧＢＷとし、リセット用スイッチが開いて積分回路が電荷蓄積可能状態となる時刻から基準時刻までの時間をＴとしたときに、これらのパラメータの間に上記(1)式の関係式が成り立つように制御を行って光検出をすることを特徴とする。

本発明によれば、オフセット誤差等を充分に除去することができる。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

（第１実施形態）
先ず、本発明に係る光検出装置および光検出方法の第１実施形態について説明する。図１は、第１実施形態に係る光検出装置１の構成図である。この図に示される光検出装置１は、２次元画像を撮像することができるものであって、光検出部１１、Ｍ個の積分回路１２_１〜１２_Ｍ、Ｍ個のＣＤＳ回路１３_１〜１３_Ｍ、Ｍ個の保持回路１４_１〜１４_Ｍ、ＡＤ変換回路１５および制御部１９を備える。ここで、Ｍ，Ｎそれぞれは２以上の整数である。また、以下に現れるｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。Ｍ個の積分回路１２_１〜１２_Ｍは共通の構成を有している。Ｍ個のＣＤＳ回路１３_１〜１３_Ｍは共通の構成を有している。また、Ｍ個の保持回路１４_１〜１４_Ｍは共通の構成を有している。

光検出部１１は、Ｍ×Ｎ個のフォトダイオードＰＤ_１,１〜ＰＤ_Ｍ,ＮおよびＭ×Ｎ個のスイッチＳＷ_１,１〜ＳＷ_Ｍ,Ｎを含み、フォトダイオードＰＤ_ｍ,ｎおよびスイッチＳＷ_ｍ,ｎを組として、これらがＭ行Ｎ列に２次元配列されている。各フォトダイオードＰＤ_ｍ,ｎは第ｍ行第ｎ列に位置している。また、各フォトダイオードＰＤ_ｍ,ｎは、入射光強度に応じた量の電荷を発生するものであって、スイッチＳＷ_ｍ,ｎを介して配線Ｌ_ｍに接続されている。

各積分回路１２_ｍは、配線Ｌ_ｍに入力端が接続されており、この配線Ｌ_ｍを経て入力した電荷を蓄積して、当該蓄積電荷量に応じた電圧値をＣＤＳ回路１３_ｍへ出力する。各ＣＤＳ回路１３_ｍは、基準時刻に積分回路１２_ｍから出力される電圧値を基準電圧値とし、この基準時刻以降、積分回路１２_ｍから出力される電圧値と基準電圧値との差に応じた電圧値を保持回路１４_ｍへ出力する。各保持回路１４_ｍは、所定時刻にＣＤＳ回路１３_ｍから出力される電圧値を保持し、その保持した電圧値をＡＤ変換回路１５へ出力する。

ＡＤ変換回路１５は、Ｍ個の保持回路１４_１〜１４_Ｍそれぞれから順次に出力される電圧値を入力し、その電圧値（アナログ値）をデジタル値に変換して、そのデジタル値を出力する。制御部１９は、光検出部１１に含まれるＭ×Ｎ個のスイッチＳＷ_１,１〜ＳＷ_Ｍ,Ｎ，Ｍ個の積分回路１２_１〜１２_Ｍ，Ｍ個のＣＤＳ回路１３_１〜１３_Ｍ，Ｍ個の保持回路１４_１〜１４_ＭおよびＡＤ変換回路１５それぞれの動作を制御する。

図２は、第１実施形態に係る光検出装置１に含まれるフォトダイオードＰＤ_ｍ,ｎ，スイッチＳＷ_ｍ,ｎ，積分回路１２_ｍおよびＣＤＳ回路１３_ｍの回路図である。なお、この図には、光検出部１１に含まれるＭ×Ｎ個のフォトダイオードＰＤ_１,１〜ＰＤ_Ｍ,ＮおよびＭ×Ｎ個のスイッチＳＷ_１,１〜ＳＷ_Ｍ,Ｎのうち、第ｍ行第ｎ列に位置するフォトダイオードＰＤ_ｍ,ｎおよびスイッチＳＷ_ｍ,ｎが代表して示されている。

各積分回路１２_ｍは、アンプＡ_２，容量素子Ｃ_ｆおよびリセット用スイッチＳＷ_２を備える。アンプＡ_２の非反転入力端子は所定電圧値が入力され、アンプＡ_２の反転入力端子は配線Ｌ_ｍと接続されている。また、容量素子Ｃ_ｆおよびリセット用スイッチＳＷ_２は、互いに並列的に接続されて、アンプＡ_２の反転入力端子と出力端子との間に設けられている。積分回路１２_ｍは、リセット用スイッチＳＷ_２が開いているときには、フォトダイオードＰＤ_ｍ,ｎで発生しスイッチＳＷ_ｍ,ｎおよび配線Ｌ_ｍを経て入力した電荷を容量素子Ｃ_ｆに蓄積し、容量素子Ｃ_ｆに蓄積されている電荷の量に応じた電圧値を出力する。一方、積分回路１２_ｍは、リセット用スイッチＳＷ_２が閉じることにより、容量素子Ｃ_ｆが放電されて、出力電圧値が初期化される。

各ＣＤＳ回路１３_ｍは、アンプＡ_３，帰還容量素子Ｃ_３１，結合容量素子Ｃ_３２およびクランプ用スイッチＳＷ_３を備える。アンプＡ_３の非反転入力端子は所定電圧値が入力され、アンプＡ_３の反転入力端子は結合容量素子Ｃ_３２を介して積分回路１２_ｍの出力端に接続されている。また、帰還容量素子Ｃ_３１およびクランプ用スイッチＳＷ_３は、互いに並列的に接続されて、アンプＡ_３の反転入力端子と出力端子との間に設けられている。ＣＤＳ回路１３_ｍは、クランプ用スイッチＳＷ_３が開く時刻（基準時刻）に積分回路１２_ｍから出力される電圧値を基準電圧値とし、この基準時刻以降、積分回路１２_ｍから出力される電圧値の変動分に応じた量の電荷を帰還容量素子Ｃ_３１に蓄積することで、積分回路１２_ｍから出力される電圧値と基準電圧値との差に応じた電圧値を保持回路１４_ｍへ出力する。

ここで、スイッチＳＷ_ｍ,ｎと積分回路１２_ｍとの間の配線Ｌ_ｍの容量値をＣ_ｗとし、積分回路１２_ｍに含まれる容量素子Ｃ_ｆの容量値をＣ_ｆと表し、積分回路１２_ｍに含まれるアンプＡ_２のゲインバンド積をＧＢＷとする。積分回路１２_ｍに含まれるアンプＡ_２の入力トランジスタのトランスコンダクタンスをｇ_ｍとし、このアンプＡ_２の内部位相補償容量値をＣ_ｃとする。また、積分回路１２_ｍに含まれるリセット用スイッチＳＷ_２が開いて積分回路１２_ｍが電荷蓄積可能状態となる時刻から、ＣＤＳ回路１３_ｍに含まれるクランプ用スイッチＳＷ_３が開く基準時刻までの時間をＴとする。このとき、第１実施形態では、制御部１９は、これらのパラメータの間に下記(2)式の関係式が成り立つように制御を行う。

次に、第１実施形態に係る光検出装置１の動作について説明する。以下に説明する動作は、制御部１９による制御の下に行われる。図３は、第１実施形態に係る光検出装置１の動作を説明するタイミングチャートである。この図には、第１実施形態の動作として、(a) 積分回路１２_ｍに含まれるリセット用スイッチＳＷ_２の開閉、(b) ＣＤＳ回路１３_ｍに含まれるクランプ用スイッチＳＷ_３の開閉、(c) フォトダイオードＰＤ_ｍ,ｎに対応して設けられているスイッチＳＷ_ｍ,ｎの開閉、(d) 積分回路１２_ｍからの出力電圧値、および、(e) ＣＤＳ回路１３_ｍからの出力電圧値、が示されている。また、比較例（上記(2)式の関係式が満たされない場合）の動作として、(f) ＣＤＳ回路１３_ｍに含まれるクランプ用スイッチＳＷ_３の開閉、(g) 積分回路１２_ｍからの出力電圧値、および、(h) ＣＤＳ回路１３_ｍからの出力電圧値、が示されている。

第１実施形態では、図３(a)〜(e)に示されるように動作する。すなわち、時刻ｔ_１１から時刻ｔ_１２までの期間、積分回路１２_ｍに含まれるリセット用スイッチＳＷ_２が閉じていて、容量素子Ｃ_ｆが放電され、積分回路１２_ｍからの出力電圧値が初期化される。時刻ｔ_１１から時刻ｔ_１４までの期間、ＣＤＳ回路１３_ｍに含まれるクランプ用スイッチＳＷ_３が閉じていて、帰還容量素子Ｃ_３１が放電され、ＣＤＳ回路１３_ｍからの出力電圧値が初期化される。また、時刻ｔ_１５から一定期間、スイッチＳＷ_ｍ,ｎが閉じて、フォトダイオードＰＤ_ｍ,ｎで発生し該フォトダイオードＰＤ_ｍ,ｎの接合容量部に蓄積されていた電荷は、スイッチＳＷ_ｍ,ｎおよび配線Ｌ_ｍを経て積分回路１２_ｍへ入力される。

ここで、各時刻の前後関係については「ｔ_１１＜ｔ_１２＜ｔ_１４＜ｔ_１５」である。積分回路１２_ｍが電荷蓄積可能状態となる時刻は、リセット用スイッチＳＷ_２が開く時刻ｔ_１２である。ＣＤＳ回路１３_ｍが基準電圧値を取り込む基準時刻は、クランプ用スイッチＳＷ_３が開く時刻ｔ_１４である。そして、第１実施形態では、時刻ｔ_１２から時刻ｔ_１４までの時間Ｔ（＝ｔ_１４−ｔ_１２）は、上記(2)式の関係式を満たす。

時刻ｔ_１２から時刻ｔ_１５までの期間、積分回路１２_ｍは、リセット用スイッチＳＷ_２が開いているので電荷蓄積可能状態となっているものの、スイッチＳＷ_ｍ,ｎが開いているのでフォトダイオードＰＤ_ｍ,ｎから電荷が入力することはなく、容量素子Ｃ_ｆには電荷が蓄積されていない。しかし、積分回路１２_ｍからの出力電圧値は、時刻ｔ_１２後に単調に変化していき、やがて時刻ｔ_１４前の或る時刻に略一定電圧値（すなわち、オフセット電圧値）に達する。積分回路１２_ｍからの出力電圧値がオフセット電圧値に達する時間は、上記(2a)式の右辺で表される。

時刻ｔ_１４にクランプ用スイッチＳＷ_３が開くと、その時刻ｔ_１４（基準時刻）に積分回路１２_ｍから出力されているオフセット電圧値が基準電圧値としてＣＤＳ回路１３_ｍにより取り込まれる。そして、この基準時刻ｔ_１４以降、積分回路１２_ｍから出力される電圧値の変動分に応じた量の電荷がＣＤＳ回路１３_ｍの帰還容量素子Ｃ_３１に蓄積され、積分回路１２_ｍから出力される電圧値と基準電圧値との差に応じた電圧値がＣＤＳ回路１３_ｍから出力される。

時刻ｔ_１５にスイッチＳＷ_ｍ,ｎが閉じると、フォトダイオードＰＤ_ｍ,ｎで発生し該フォトダイオードＰＤ_ｍ,ｎの接合容量部に蓄積されていた電荷は、スイッチＳＷ_ｍ,ｎおよび配線Ｌ_ｍを経て積分回路１２_ｍへ入力して、積分回路１２_ｍの容量素子Ｃ_ｆに蓄積される。そして、積分回路１２_ｍから出力される電圧値は、容量素子Ｃ_ｆに蓄積された電荷の量に応じた信号電圧値とオフセット電圧値とが重畳されたものとなる。また、ＣＤＳ回路１３_ｍから出力される電圧値は、積分回路１２_ｍから出力される信号電圧値とオフセット電圧値とが重畳されたものと、基準時刻ｔ_１４に積分回路１２_ｍから出力されてＣＤＳ回路１３_ｍに取り込まれたオフセット電圧値（基準電圧値）と、の差に応じたものとなる。したがって、ＣＤＳ回路１３_ｍから出力される電圧値は、オフセット誤差等が除去されたものとなる。

時刻ｔ_１５より後の或る時刻にＣＤＳ回路１３_ｍから出力される電圧値は保持回路１４_ｍにより保持される。Ｍ個の保持回路１４_１〜１４_Ｍそれぞれに保持された電圧値は、順次にＡＤ変換回路１５へ出力されて、ＡＤ変換回路１５によりＡＤ変換される。

以上のようにして第ｎ列のＭ個のフォトダイオードＰＤ_１,ｎ〜ＰＤ_Ｍ,ｎについての並列的な処理が終わると、次の列のＭ個のフォトダイオードＰＤ_{１,ｎ＋１}〜ＰＤ_{Ｍ,ｎ＋１}についての並列的な処理が同様に行われる。このようにして、各列のＭ個のフォトダイオードＰＤ_１,ｎ〜ＰＤ_Ｍ,ｎについての処理が繰り返し行われる。

第ｍ行についてみると、Ｎ個のスイッチＳＷ_ｍ,１〜ＳＷ_ｍ,Ｎが順次に閉じることで、Ｎ個のフォトダイオードＰＤ_ｍ,１〜ＰＤ_ｍ,Ｎが順次に積分回路１２_ｍに接続される。各フォトダイオードＰＤ_ｍ,ｎは一定周期で積分回路１２_ｍに接続される期間を有し、前回の接続期間から今回の接続期間までの間に発生し該フォトダイオードＰＤ_ｍ,ｎの接合容量部に蓄積されていた電荷はスイッチＳＷ_ｍ,ｎおよび配線Ｌ_ｍを経て積分回路１２_ｍへ入力される。

したがって、この光検出装置１は、上記(2)式の関係式が満たされるような制御が制御部１９により行われることにより、オフセット誤差等が除去されてＳ／Ｎ比が優れた１次元画像または２次元画像を撮像することができ、また、全体の回路規模を小さくすることができる。

一方、比較例（上記(2)式の関係式が満たされない場合）では、図３(f)〜(h)に示されるように動作する。すなわち、第１実施形態の場合と異なり、この比較例の場合の動作では、時刻ｔ_１２より後であって時刻ｔ_１４より前の時刻ｔ_１３に、ＣＤＳ回路１３_ｍに含まれるクランプ用スイッチＳＷ_３が開く。リセット用スイッチＳＷ_２が開いて積分回路１２_ｍが電荷蓄積可能状態となる時刻ｔ_１２から、クランプ用スイッチＳＷ_３が開いてＣＤＳ回路１３_ｍが基準電圧値を取り込む基準時刻ｔ_１３まで、その間の時間Ｔ_１（＝ｔ_１３−ｔ_１２）は、上記(2)式の関係式を満たさない。

比較例では、積分回路１２_ｍから出力される電圧値は、クランプ用スイッチＳＷ_３が開いてＣＤＳ回路１３_ｍが基準電圧値を取り込んだ基準時刻ｔ_１３以降も、暫くの間は単調に変化していき、やがて或る時刻に略一定電圧値（すなわち、オフセット電圧値）に達する。すなわち、基準時刻ｔ_１３にＣＤＳ回路１３_ｍに取り込まれた基準電圧値は、オフセット電圧値ではなく、オフセット電圧値から残存オフセット電圧値が差し引かれたものとなる。また、この基準時刻ｔ_１３以降の積分回路１２_ｍからの出力電圧値の変動分は、容量素子Ｃ_ｆに蓄積された電荷の量に応じた信号電圧値と残存オフセット電圧値とが重畳されたものとなる。したがって、スイッチＳＷ_ｍ,ｎが閉じる時刻ｔ_１５以降にＣＤＳ回路１３_ｍから出力される電圧値は、信号電圧値と残存オフセット電圧値とが重畳されたものに応じたものであって、オフセット除去等が不完全なものとなる。

比較例と対比することで判るように、第１実施形態では、積分回路１２_ｍに含まれるリセット用スイッチＳＷ_２が開いて積分回路１２_ｍが電荷蓄積可能状態となる時刻ｔ_１２から、ＣＤＳ回路１３_ｍに含まれるクランプ用スイッチＳＷ_３が開く基準時刻ｔ_１４までの時間Ｔが、上記(2)式の関係式を満たすことにより、ＣＤＳ回路１３_ｍから出力される電圧値は、オフセット誤差等が充分に除去されたものとなる。

（第２実施形態）
次に、本発明に係る光検出装置および光検出方法の第２実施形態について説明する。図４は、第２実施形態に係る光検出装置２の回路図である。この図に示される光検出装置２は、フォトダイオードＰＤ，スイッチＳＷ，積分回路２２，ＣＤＳ回路２３、ＡＤ変換回路２７および制御部２９を備えており、スイッチＳＷと積分回路２２の入力端とは配線Ｌにより接続されている。フォトダイオードＰＤ，スイッチＳＷおよび積分回路２２それぞれの構成は、第１実施形態の場合と同様である。ＣＤＳ回路２３は、第１保持回路２４_１、第２保持回路２４_２、第１電圧フォロワ回路２５_１、第２電圧フォロワ回路２５_２、差動変換回路２６、スイッチＳＷ_８１およびスイッチＳＷ_８２を含む。

第１保持回路２４_１と第２保持回路２４_２とは共通の構成を有している。第１保持回路２４_１および第２保持回路２４_２それぞれの入力端は積分回路２２の出力端に接続されている。第１保持回路２４_１は、アンプＡ_４，容量素子Ｃ_４およびスイッチＳＷ_４０〜ＳＷ_４２を含む。アンプＡ_４の非反転入力端子は所定電圧値が入力されている。アンプＡ_４の反転入力端子は、容量素子Ｃ_４と接続され、また、この容量素子Ｃ_４およびスイッチＳＷ_４０を介して積分回路２２の出力端と接続されている。スイッチＳＷ_４１は、アンプＡ_４の反転入力端子と出力端子との間に設けられている。また、スイッチＳＷ_４２は、容量素子Ｃ_４とスイッチＳＷ_４０との接続点と、アンプＡ_４の出力端子との間に、設けられている。第２保持回路２４_２の構成についても同様である。

第１保持回路２４_１は、スイッチＳＷ_４０が閉状態から開状態に転じることで、そのときに積分回路２２から出力されている電圧値を保持し、その後、スイッチＳＷ_４１が閉状態から開状態に転じ、また、スイッチＳＷ_４２が開状態から閉状態に転じることで、これ以降、その保持している電圧値を出力する。第２保持回路２４_２の動作についても同様である。ただし、第１保持回路２４_１と第２保持回路２４_２とは互いに異なるタイミングで動作する。すなわち、第１保持回路２４_１は、積分回路２２から出力されるオフセット電圧値を保持するよう、スイッチＳＷ_４０〜ＳＷ_４２が開閉動作する。また、第２保持回路２４_２は、積分回路２２から出力されるオフセット電圧値が重畳された信号電圧値を保持するよう、スイッチＳＷ_４０〜ＳＷ_４２が開閉動作する。

第１電圧フォロワ回路２５_１と第２電圧フォロワ回路２５_２とは共通の構成を有している。第１電圧フォロワ回路２５_１の入力端はスイッチＳＷ_８１を介して第１保持回路２４_１の出力端に接続され、第２電圧フォロワ回路２５_２の入力端はスイッチＳＷ_８２を介して第２保持回路２４_２の出力端に接続されている。第１電圧フォロワ回路２５_１は、アンプの非反転入力端子がスイッチＳＷ_８１と接続され、該アンプの反転入力端子と出力端子とが互いに直接に接続されており、高入力インピーダンスおよび低出力インピーダンスを有し、理想的には増幅率１の増幅回路である。第２電圧フォロワ回路２５_２についても同様である。

差動変換回路２６は、アンプおよび４個の抵抗器Ｒ_１〜Ｒ_４を含む。該アンプは、非反転入力端子、反転入力端子、非反転出力端子および反転出力端子を有する。アンプの非反転入力端子は、抵抗器Ｒ_１を介して第１電圧フォロワ回路２５_１の出力端に接続され、抵抗器Ｒ_２を介してアンプの反転出力端子に接続されている。また、アンプの反転入力端子は、抵抗器Ｒ_３を介して第２電圧フォロワ回路２５_２の出力端に接続され、抵抗器Ｒ_４を介してアンプの非反転出力端子と接続されている。この差動変換回路２６は、第１電圧フォロワ回路２５_１および第２電圧フォロワ回路２５_２それぞれから出力される電圧値を入力し、これら２つの入力電圧値の差に応じた電圧値を差動信号として出力する。ＡＤ変換回路２７は、差動変換回路２６から出力された電圧値を入力し、その電圧値（アナログ値）をデジタル値に変換して、そのデジタル値を出力する。

制御部２９は、フォトダイオードＰＤとともに設けられるスイッチＳＷ、積分回路２２に含まれるリセット用スイッチＳＷ_２、保持回路２４_１，２４_２それぞれに含まれるスイッチＳＷ_４０〜ＳＷ_４２、ＡＤ変換回路２７およびスイッチＳＷ_８１，ＳＷ_８２それぞれの動作を制御する。この第２実施形態においても、配線Ｌの容量値をＣ_ｗとし、積分回路２２に含まれる容量素子Ｃ_ｆの容量値をＣ_ｆと表し、積分回路２２に含まれるアンプＡ_２のゲインバンド積をＧＢＷとし、このアンプＡ_２の入力トランジスタのトランスコンダクタンスをｇ_ｍとし、このアンプＡ_２の内部位相補償容量値をＣ_ｃとし、リセット用スイッチＳＷ_２が開いて積分回路２２が電荷蓄積可能状態となる時刻から基準時刻までの時間をＴとしたときに、制御部２９は、上記(2)式の関係式が成り立つように制御を行う。ただし、この第２実施形態では、ＣＤＳ回路２３が基準電圧値を取り込む基準時刻は、第１保持回路２４_１においてスイッチＳＷ_４０が閉状態から開状態に転じる時刻となる。

この第２実施形態においては、ＣＤＳ回路２３は、積分回路２２から出力されるオフセット電圧値を第１保持回路２４_１により保持するとともに、積分回路２２から出力されるオフセット電圧値が重畳された信号電圧値を第２保持回路２４_２により保持することにより、第１保持回路２４_１および第２保持回路２４_２それぞれにより保持された電圧値の差（すなわち、オフセット誤差が除去された信号電圧値）を差動信号として差動変換回路２６から出力することができる。また、ＡＤ変換回路２７は、この差動変換回路２６から出力される差動信号としての信号電圧値をデジタル値に変換して、そのデジタル値を出力することができる。

なお、１組のフォトダイオードＰＤおよびスイッチＳＷに対して１組の積分回路２２およびＣＤＳ回路２３が設けられていてもよいし、第１実施形態の場合と同様に複数組のフォトダイオードＰＤおよびスイッチＳＷに対して１組の積分回路２２およびＣＤＳ回路２３が設けられていてもよい。また、１つの積分回路２２に対して１つのＣＤＳ回路２３が設けられてもよいし、複数の積分回路２２に対して１つのＣＤＳ回路２３が設けられてもよい。後者の場合には、各積分回路２２の後段にスイッチが設けられて、このスイッチにより、各積分回路２２から出力される電圧値が順次にＣＤＳ回路２３に入力される。

また、ＣＤＳ回路２３内においても、１組の保持回路２４_１，２４_２に対して１組の電圧フォロワ回路２５_１，２５_２、差動変換回路２６およびＡＤ変換回路２７が設けられてもよいし、複数組の保持回路２４_１，２４_２に対して１組の電圧フォロワ回路２５_１，２５_２、差動変換回路２６およびＡＤ変換回路２７が設けられてもよい。前者の場合には、スイッチＳＷ_８１，ＳＷ_８２は不要である（または、常に閉じている）。後者の場合には、各組の保持回路２４_１，２４_２の後段に設けられたスイッチＳＷ_８１，ＳＷ_８２により、各組の保持回路２４_１，２４_２から出力される電圧値が順次に電圧フォロワ回路２５_１，２５_２に入力される。

次に、第２実施形態に係る光検出装置２の動作について説明する。以下に説明する動作は、制御部２９による制御の下に行われる。図５は、第２実施形態に係る光検出装置２の動作を説明するタイミングチャートである。なお、フォトダイオードＰＤ，スイッチＳＷ，積分回路２２，保持回路２４_１，２４_２、電圧フォロワ回路２５_１，２５_２、差動変換回路２６およびＡＤ変換回路２７それぞれが１つずつ設けられているものとし、スイッチＳＷ_８１，ＳＷ_８２は常に閉じているものとして、光検出装置２の動作について説明する。

この図には、(a) 積分回路２２に含まれるリセット用スイッチＳＷ_２の開閉、(b1)〜(b3) 第１保持回路２４_１に含まれるスイッチＳＷ_４０〜ＳＷ_４２それぞれの開閉、(c1)〜(c3) 第２保持回路２４_２に含まれるスイッチＳＷ_４０〜ＳＷ_４２それぞれの開閉、(d) フォトダイオードＰＤとともに設けられているスイッチＳＷの開閉、および、(e)積分回路２２からの出力電圧値、が示されている。

時刻ｔ_２１から時刻ｔ_２２までの期間、積分回路２２に含まれるリセット用スイッチＳＷ_２が閉じていて、容量素子Ｃ_ｆが放電され、積分回路２２からの出力電圧値が初期化される。第１保持回路２４_１において、時刻ｔ_２１にスイッチＳＷ_４０が閉じ、時刻ｔ_２１後にスイッチＳＷ_４１が閉じ、時刻ｔ_２３にスイッチＳＷ_４０が開き、時刻ｔ_２３後にスイッチＳＷ_４１が開き、時刻ｔ_２４にスイッチＳＷ_４２が閉じ、時刻ｔ_２７にスイッチＳＷ_４２が開く。第２保持回路２４_２において、時刻ｔ_２１にスイッチＳＷ_４０が閉じ、時刻ｔ_２１後にスイッチＳＷ_４１が閉じ、時刻ｔ_２５にスイッチＳＷ_４０が開き、時刻ｔ_２５後にスイッチＳＷ_４１が開き、時刻ｔ_２６にスイッチＳＷ_４２が閉じ、時刻ｔ_２７にスイッチＳＷ_４２が開く。また、時刻ｔ_２４から一定期間、スイッチＳＷが閉じて、フォトダイオードＰＤで発生し該フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、スイッチＳＷおよび配線Ｌを経て積分回路２２へ入力される。

ここで、各時刻の前後関係については「ｔ_２１＜ｔ_２２＜ｔ_２３＜ｔ_２４＜ｔ_２５＜ｔ_２６＜ｔ_２７」である。積分回路２２が電荷蓄積可能状態となる時刻は、リセット用スイッチＳＷ_２が開く時刻ｔ_２２である。ＣＤＳ回路２３が基準電圧値を取り込む基準時刻は、第１保持回路２４_１に含まれるスイッチＳＷ_４０が開く時刻ｔ_２３である。そして、第２実施形態では、時刻ｔ_２２から時刻ｔ_２３までの時間Ｔ（＝ｔ_２３−ｔ_２２）は、上記(2)式の関係式を満たす。

時刻ｔ_２２から時刻ｔ_２４までの期間、積分回路２２は、リセット用スイッチＳＷ_２が開いているので電荷蓄積可能状態となっているものの、スイッチＳＷが開いているのでフォトダイオードＰＤから電荷が入力することはなく、容量素子Ｃ_ｆには電荷が蓄積されていない。しかし、積分回路２２からの出力電圧値は、時刻ｔ_２２後に単調に変化していき、やがて時刻ｔ_２３前の或る時刻に略一定電圧値（すなわち、オフセット電圧値）に達する。積分回路２２からの出力電圧値がオフセット電圧値に達する時間は、上記(2a)式の右辺で表される。

第１保持回路２４_１において、時刻ｔ_２３にスイッチＳＷ_４０が開き、時刻ｔ_２３後にスイッチＳＷ_４１が開き、時刻ｔ_２４にスイッチＳＷ_４２が閉じると、時刻ｔ_２３における積分回路２２の出力電圧値に応じた電圧値（基準電圧値）が第１保持回路２４_１により保持され、時刻ｔ_２４以降、その保持された電圧値が第１保持回路２４_１から出力される。この出力される電圧値は、積分回路２２から出力されるオフセット電圧値を表す。

時刻ｔ_２４から一定期間、スイッチＳＷが閉じて、フォトダイオードＰＤで発生し該フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、スイッチＳＷおよび配線Ｌを経て積分回路２２へ入力して、積分回路２２の容量素子Ｃ_ｆに蓄積される。そして、積分回路２２から出力される電圧値は、容量素子Ｃ_ｆに蓄積された電荷の量に応じた信号電圧値とオフセット電圧値とが重畳されたものとなる。

第２保持回路２４_２において、時刻ｔ_２５にスイッチＳＷ_４０が開き、時刻ｔ_２５後にスイッチＳＷ_４１が開き、時刻ｔ_２６にスイッチＳＷ_４２が閉じると、時刻ｔ_２５における積分回路２２の出力電圧値に応じた電圧値が第２保持回路２４_２により保持され、時刻ｔ_２６以降、その保持された電圧値が第２保持回路２４_２から出力される。この出力される電圧値は、積分回路２２から出力されるオフセット電圧値が重畳された信号電圧値を表す。

そして、第１保持回路２４_１および第２保持回路２４_２それぞれのスイッチＳＷ_４２が共に閉じている時刻ｔ_２６から時刻ｔ_２７までの期間、第１保持回路２４_１から出力された電圧値は、第１電圧フォロワ回路２５_１を経て差動変換回路２６に入力され、また、第２保持回路２４_２から出力された電圧値は、第２電圧フォロワ回路２５_２を経て差動変換回路２６に入力される。差動変換回路２６では、これら２つの入力電圧値の差に応じた電圧値が差動信号として出力される。この出力される電圧値は、オフセット誤差等が除去された信号電圧値を表す。さらに、この差動変換回路２６から出力された電圧値は、ＡＤ変換回路２７によりデジタル値に変換されて、そのデジタル値が出力される。

第２実施形態では、積分回路２２に含まれるリセット用スイッチＳＷ_２が開いて積分回路２２が電荷蓄積可能状態となる時刻ｔ_２２から、ＣＤＳ回路２３に含まれる第１保持回路２４_１のスイッチＳＷ_４０が開く基準時刻ｔ_２３までの時間Ｔが、上記(2)式の関係式を満たすことにより、ＣＤＳ回路２３から出力される電圧値は、オフセット誤差が充分に除去されたものとなる。

（変形例）
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、各実施形態における積分回路は、容量値が固定である容量素子に替えて、容量値が可変である容量部を有していてもよく、このようにすることにより、光検出のダイナミックレンジを大きくすることができる。この場合には、可変容量部の最小容量値Ｃ_ｆに対して上記(2)式が成り立つように時間Ｔを設定してもよいし、また、可変容量部の各容量値Ｃ_ｆに対して上記(2)式が成り立つように時間Ｔを調整してもよい。

また、ＣＤＳ回路の具体的な構成は、上記実施形態で説明したものに限られず、様々なものが可能である。ＣＤＳ回路が何れの構成を有する場合であっても、積分回路が電荷蓄積可能状態となる時刻から、ＣＤＳ回路が基準電圧値を取り込む基準時刻までの時間Ｔが、上記(2)式を満たすようにすればよい。

第１実施形態に係る光検出装置１の構成図である。 第１実施形態に係る光検出装置１に含まれるフォトダイオードＰＤ_ｍ,ｎ，スイッチＳＷ_ｍ,ｎ，積分回路１２_ｍおよびＣＤＳ回路１３_ｍの回路図である。 第１実施形態に係る光検出装置１の動作を説明するタイミングチャートである。 第２実施形態に係る光検出装置２の回路図である。 第２実施形態に係る光検出装置２の動作を説明するタイミングチャートである。

符号の説明

１，２…光検出装置、１１…光検出部、１２…積分回路、１３…ＣＤＳ回路、１４…保持回路、１５…ＡＤ変換回路、１９…制御部、２２…積分回路、２３…ＣＤＳ回路、２４…保持回路、２５…電圧フォロワ回路、２６…差動変換回路、２７…ＡＤ変換回路、２９…制御部、Ａ…アンプ、Ｃ…容量素子、Ｌ…配線、ＰＤ…フォトダイオード、Ｒ…抵抗器、ＳＷ…スイッチ。

Claims (3)

1. 入射光強度に応じた量の電荷を発生するフォトダイオードと、
   前記フォトダイオードと配線との間に設けられ、閉じているときに、前記フォトダイオードで発生した電荷を配線へ出力するスイッチと、
   前記配線に入力端が接続されたアンプと、このアンプの入力端と出力端との間に並列的に設けられた容量素子およびリセット用スイッチとを含み、前記リセット用スイッチが開いているときに、前記フォトダイオードで発生し前記スイッチおよび前記配線を経て入力した電荷を前記容量素子に蓄積し、前記容量素子に蓄積されている電荷の量に応じた電圧値を出力する積分回路と、
   基準時刻に前記積分回路から出力される電圧値を基準電圧値とし、前記基準時刻以降、前記積分回路から出力される電圧値と前記基準電圧値との差に応じた信号値を出力するＣＤＳ回路と、
   前記スイッチ，前記積分回路および前記ＣＤＳ回路それぞれの動作を制御する制御部と、
   を備え、
   前記制御部は、前記配線の容量値をＣ_ｗとし、前記容量素子の容量値をＣ_ｆとし、前記アンプのゲインバンド積をＧＢＷとし、前記リセット用スイッチが開いて前記積分回路が電荷蓄積可能状態となる時刻から前記基準時刻までの時間をＴとしたときに、これらのパラメータの間に
   

   

   
   なる関係式が成り立つように制御を行う、
   ことを特徴とする光検出装置。
2. 複数組の前記フォトダイオードおよび前記スイッチに対して１組の前記積分回路および前記ＣＤＳ回路が設けられていることを特徴とする請求項１記載の光検出装置。
3. 入射光強度に応じた量の電荷を発生するフォトダイオードと、
   前記フォトダイオードと配線との間に設けられ、閉じているときに、前記フォトダイオードで発生した電荷を配線へ出力するスイッチと、
   前記配線に入力端が接続されたアンプと、このアンプの入力端と出力端との間に並列的に設けられた容量素子およびリセット用スイッチとを含み、前記リセット用スイッチが開いているときに、前記フォトダイオードで発生し前記スイッチおよび前記配線を経て入力した電荷を前記容量素子に蓄積し、前記容量素子に蓄積されている電荷の量に応じた電圧値を出力する積分回路と、
   基準時刻に前記積分回路から出力される電圧値を基準電圧値とし、前記基準時刻以降、前記積分回路から出力される電圧値と前記基準電圧値との差に応じた信号値を出力するＣＤＳ回路と、
   を備える光検出装置を用いて光検出をする方法であって、
   前記配線の容量値をＣ_ｗとし、前記容量素子の容量値をＣ_ｆとし、前記アンプのゲインバンド積をＧＢＷとし、前記リセット用スイッチが開いて前記積分回路が電荷蓄積可能状態となる時刻から前記基準時刻までの時間をＴとしたときに、これらのパラメータの間に
   

   

   
   なる関係式が成り立つように制御を行って光検出をする、
   ことを特徴とする光検出方法。
   
   

Images