JP2006322918A - インターフェース、及びそれを用いた半導体テスト装置 - Google Patents

Abstract

【課題】同軸コネクタを介して接続されたテストヘッドとプローブカードとの接続解除を容易に行うことを目的とする。
【解決手段】 テストヘッド１３に設けられ当該テストヘッド１３にプローブカード１０を接続するためのインターフェース１００であって、インターフェース本体１と、インターフェース本体１に支持される同軸コネクタ２と、インターフェース本体１に支持され、同軸コネクタ２とプローブカード１０に設けられた相手同軸コネクタ１５とが嵌合した状態でプローブカード１０を嵌合が外れる方向に付勢する付勢機構３とを備える。
【選択図】図４

Description

本発明は、同軸コネクタ同士を機械的に接続するインターフェースに関する。特には、同軸コネクタを介してテストヘッドにプローブカードを接続するためのインターフェース、及びそれを用いた半導体テスト装置に関する。

半導体テスト装置は、ウエハに形成された多数の半導体デバイスの電極パッドにプローブカードのプローブ針又はメンブレンプローブなどのコンタクトプローブを接触させて、テストヘッドからの試験信号を印加して半導体デバイスからの出力信号を検出することによって、半導体デバイスの検査を行う装置である。

近年の半導体テスト装置は、測定対象である半導体デバイスの進化に伴いその性能の向上が要求されている。特に、測定対象が、ゲート絶縁膜の容量測定、ひずみトランジスタの特性評価、トランジスタのＲＦ特性評価等の場合には、その測定において扱う信号の周波数は、ＨＦ帯域やＲＦ帯域にまで及ぶため高周波帯域での測定が必要となってきている。

一般的に、半導体テスト装置におけるテストヘッドとプローブカードとの電気的接続は、ポゴピンが用いられている。ポゴピンは、コンタクトピン、プローブピン、スプリングピンなどとも呼ばれ、ＤＣ信号や低周波信号を測定するのに用いる場合には測定精度を保つことができる。

しかし、ＨＦ帯域やＲＦ帯域の高周波信号を測定する場合には、ポゴピンでは、反射損失等の理由で測定精度を保つことは難しい。そこで、ＨＦ帯域やＲＦ帯域の高周波信号を測定する場合には、テストヘッドとプローブカードとの接続部分には、ＨＦやＲＦ信号用の同軸コネクタを使用しなければならない。

一般的に、同軸コネクタの嵌合は、同軸ケーブルを一つ一つ手で同軸コネクタに取り付けることによって行われている。しかし、本出願人は、同軸コネクタであっても自動嵌合可能なコネクタを発明し出願している（特許文献１及び特許文献２）。
特開平１０−１０６６７７ 特開平１０−１０７１００

特許文献１及び特許文献２に記載の半導体テスト装置においては、テストヘッドとプローブカードとはヒンジ結合されている。双方の同軸コネクタの嵌合の解除は、ヒンジを介してテストヘッドを持ち上げることによって行われる。

しかし、ＲＦ帯域の高周波信号を測定する場合に用いられる同軸コネクタは、測定精度を保つために嵌合部の結合度が高く設定される。したがって、ヒンジを介してテストヘッドを持ち上げても、プローブカードがテストヘッドから外れない場合がある。同軸コネクタの数が多い場合には、プローブカードはさらに外れ難くなる。

本発明は、上記の問題点に鑑みてなされたものであり、同軸コネクタを介して接続されたテストヘッドとプローブカードとの接続解除を容易に行うことを目的とする。

本発明は、テストヘッドに設けられ当該テストヘッドにプローブカードを接続するためのインターフェースであって、インターフェース本体と、前記インターフェース本体に支持される同軸コネクタと、前記インターフェース本体に支持され、前記同軸コネクタと前記プローブカードに設けられた相手同軸コネクタとが嵌合した状態で前記プローブカードを前記嵌合が外れる方向に付勢する付勢手段とを備えることを特徴とする。

本発明によれば、インターフェース本体の同軸コネクタとプローブカードの相手同軸コネクタが嵌合した状態、つまり、テストヘッドとプローブカードとが接続した状態で、プローブカードは同軸コネクタの嵌合が外れる方向に付勢される。したがって、テストヘッドとプローブカードとの接続解除を行う際、テストヘッドからプローブカードを容易に外すことができる。

以下、図面を参照して本発明の実施の形態について説明する。

（実施の形態１）
図１〜６を参照して実施の形態１であるインターフェース１００について説明する。

図１は半導体テスト装置のうち、テストヘッドとプローブカードとの接続部分の構成を示す模式図であり、図２はインターフェース１００の斜視図であり、図３はインターフェース１００の平面図であり、図４は図３におけるａ−ａ断面図であり、図５は同軸コネクタ２について説明する図であり、図６は付勢機構３の分解図である。

インターフェース１００が適用される半導体テスト装置は、チャック１１に保持された被測定体であるウエハ１２に形成された半導体デバイスの検査を行う装置である。半導体テスト装置は、図１に示すように、電気信号を半導体デバイスに出力して半導体デバイスからの電気信号を処理し、ウエハ１２の電気的特性を測定するテストヘッド１３と、半導体デバイスの電極パッドに接触するプローブ針１４を備えるプローブカード１０とを備える。

テストヘッド１３とプローブカード１０とは、インターフェース１００に設けられた同軸コネクタ２とプローブカード１０に設けられた相手同軸コネクタ１５とが嵌合するとともに、インターフェース１００の周囲にベース板１８を介して配置されたポゴピン１９とプローブカード１０の基板部１０ａとが接触することによって電気的に接続される。同軸コネクタ２は、高周波信号を測定するためのものであり、ポゴピン１９は、低周波信号を測定するためのものである。

インターフェース１００は、テストヘッド１３に設けられ、テストヘッド１３とプローブカード１０とを接続するためのものである。インターフェース１００は、インターフェース本体１と、複数の同軸コネクタ２と、同軸コネクタ２とプローブカード１０の相手同軸コネクタ１５とが嵌合した状態、つまり、テストヘッド１３とプローブカード１０とが接続した状態において、プローブカード１０を同軸コネクタ２と相手同軸コネクタ１５との嵌合が外れる方向に付勢する付勢手段としての付勢機構３とを備える。

インターフェース本体１には、プローブカード１０に対峙する第一の面１ａ及び第一の面１ａに対向する第二の面１ｂのそれぞれに開口部を有する第一の貫通孔１ｃ及び第二の貫通孔１ｄがそれぞれ複数設けられている。インターフェース本体１の形状は、本実施の形態では円柱形状としたが、特に制限はない。

第一の貫通孔１ｃは同軸コネクタ２を支持し、第二の貫通孔１ｄは付勢機構３を支持する。第二の貫通孔１ｄは、図４、６に示すように、第一の面１ａに開口する大径部１ｆと、第二の面１ｂに開口する小径部１ｇとからなり、内周面には段部１ｅが形成される。

同軸コネクタ２について図５を参照して説明する。図５（ａ）は同軸コネクタ２の分解図であり、図５（ｂ）は同軸コネクタ２をインターフェース本体１に取り付けた状態を表す図である。同軸コネクタ２は、ＨＦ帯域やＲＦ帯域等の高周波信号を測定するものであり、インターフェース本体１を貫通して配置される。

インターフェース本体１の第一の面１ａから突出するコネクト部２ａは、プローブカード１０に設けられた相手同軸コネクタ１５と嵌合する。また、インターフェース本体１の第二の面１ｂから突出するコネクト部２ｂには、テストヘッド１３につながる同軸ケーブル１６が接続される。

同軸コネクタ２は、図５（ａ）に示すように、ブラインドメイトコネクタ５１が、フランジナット５２とコイルばね５３とを介して第一の貫通孔１ｃに支持されるものである。ブラインドメイトコネクタ５１は鉛直方向、及び水平方向に動くことができるように構成されている。

同軸コネクタ２がこのように構成されることによって、同軸コネクタ２と相手同軸コネクタ１５との嵌合は、双方の同軸コネクタを軸中心に回転させることなく、いずれか一方の同軸コネクタを他方に対して軸方向に押し付けるスナップイン式によって行うことが可能となる。一組の同軸コネクタ２と相手同軸コネクタとの嵌合力は、約１ｋｇｆ程度である。図５では、コネクト部２ａを雌型、相手コネクタ１５を雄型としたが、コネクタ部２ａを雄型、相手コネクタ１５を雌型としてもよい。

付勢機構３は、図４、図６に示すように、プローブカード１０に付勢力を伝達する付勢力伝達部材としてのプッシュロッド４と、プッシュロッド４に付勢力を付与する弾性部材としてのコイルばね５と、プッシュロッド４をインターフェース本体１に保持するための支持部材としてのガイド６とを備える。

プッシュロッド４は、プローブカード１０に当接しプローブカード１０に対して付勢力を伝達する作用部としてのヘッド４ａと、第二の貫通孔１ｄに挿入される軸部４ｂとを備える。ヘッド４ａの径は、第二の貫通孔１ｄの大径部１ｆの径と比較して大きい。また、軸部４ｂの径は、ヘッド４ａの径と比較して小さく、ヘッド４ａと軸部４ｂとの境目には段差部４ｃが形成されている。軸部４ｂには雄ねじが形成されている。

コイルばね５は、第二の貫通孔１ｄにおける大径部１ｆに収装され、第二の貫通孔１ｄの段部１ｅとプッシュロッド４の段差部４ｃとの間で伸縮自在に配置される。

ガイド６は、一端に設けられ第二の貫通孔１ｄにおける小径部１ｇの径と比較して径が大きい鍔部６ａと、第二の貫通孔１ｄに挿入される軸部６ｂとを備える。軸部６ｂには雌ねじが形成されている。

付勢機構３の各部材のインターフェース本体１への取り付け方法について、図６を参照して説明する。まず、コイルばね５を、一端が第二の貫通孔１ｄにおける段部１ｅに当接するように大径部１ｆに収装する。次に、プッシュロッド４の軸部４ｂを、第二の貫通孔１ｄに大径部１ｆ側から挿入する。次に、ガイド６の軸部６ｂを、第二の貫通孔１ｄに小径部１ｇ側から挿入し、軸部４ｂの雄ねじと軸部６ｂの雌ねじとを螺合させ、プッシュロッド４とガイド６とを結合する。

これにより、プッシュロッド４とガイド６との結合体は、第二の貫通孔１ｄを挿通し、インターフェース本体１に対して摺動自在に配置されることになる。また、コイルばね５は、軸部６ｂの周囲で、かつ段部１ｅと段差部４ｃとの間に配置される。なお、本実施の形態では、軸部４ｂに雄ねじ、軸部６ｂに雌ねじを設ける構成としたが、プッシュロッド４とガイド６とが結合できる構造であれば、軸部４ｂ及び軸部６ｂをどのように構成してもよい。

次に、インターフェース１００の動作及び作用について、図７を参照して説明する。図７（ａ）は、テストヘッド１３とプローブカード１０との接続前の状態を示す図であり、図７（ｂ）は、インターフェース１００とプローブカード１０との互いの同軸コネクタが嵌合することによって、テストヘッド１３とプローブカード１０とが接続している状態を示す図である。

まず、図７（ａ）に示すように、テストヘッド１３の同軸コネクタ２とプローブカード１０の相手同軸コネクタ１５とが対峙するように、テストヘッド１３とプローブカード１０とを配置する。

そして、テストヘッド１３及びプローブカード１０のいずれか一方を移動させ、図７（ｂ）に示すように、同軸コネクタ２と相手同軸コネクタ１５とを嵌合させ、テストヘッド１３とプローブカード１０とを接続する。

この状態において、コイルばね５は、プッシュロッド４とインターフェース本体１との間にて圧縮して配置される。このように、コイルばね５は、プッシュロッド４を介してプローブカード１０を、同軸コネクタ２と相手同軸コネクタ１５との嵌合が外れる方向、つまり、テストヘッド１３とプローブカード１０との接続を解除する方向に付勢している。

テストヘッド１３とプローブカード１０との接続を解除するには、テストヘッド１３及びプローブカード１０のいずれか一方を、同軸コネクタ２と相手同軸コネクタ１５との嵌合が外れる方向に移動させる。このとき、コイルばね５は、プローブカード１０を同軸コネクタ２と相手同軸コネクタ１５との嵌合が外れる方向に付勢しているため、コイルばね５の作用によってテストヘッド１３とプローブカード１０との接続を容易に解除することができる。

以上のように、実施の形態１のインターフェース１００は、テストヘッド１３の同軸コネクタ２とプローブカード１０の相手同軸コネクタ１５とが嵌合した状態で、プローブカード１０を嵌合が外れる方向に付勢する付勢機構３を備える。したがって、実施の形態１によれば、結合度が高い高周波信号測定用の同軸コネクタの場合でも、テストヘッド１３とプローブカード１０との接続を容易に解除することができる。

特に、同軸コネクタの数が多く、テストヘッド１３とプローブカード１０との接続解除がされ難い場合には、インターフェース１００は非常に効果的である。

（実施の形態２）
図８を参照して実施の形態２である半導体テスト装置２００について説明する。図８は、半導体テスト装置２００の概略を示す模式図である。

半導体テスト装置２００は、実施の形態１のインターフェース１００を介してテストヘッド１３とプローブカード１０とを接続し、チャック１１に保持されたウエハ１２に形成された半導体デバイスの検査を行う装置である。また、プローブカード１０を自動で交換可能な装置である。

テストヘッド１３は、プローブカード１０が配置されるプローバ３０上に固定配置される。このように、プローブカード１０はテストヘッド１３の下方に配置される。プローバ３０は、ウエハ１２を保持するチャック１１をＸ−Ｙ−Ｚ軸方向に移動させる移動ステージ３１と、プローブカード１０の交換を行うカードチェンジャ３２とを備える。移動ステージ３１及びカードチェンジャ３２の動作は、コントローラ３５によって制御される。

カードチェンジャ３２は、プローブカード１０を載置しかつ移送する載置部材３４を備え、載置部材３４は、駆動機構（図示せず）によってＸ−Ｙ−Ｚ軸方向に移動させられる。カードチェンジャ３２は、プローバ３０とは別体に設けられ複数のプローブカード１０を収容するラック（図示せず）から供給される所望のプローブカード１０を載置部材３４に載置し、そのプローブカード１０を検査位置まで移送する。プローブカード１０は、載置部材３４に固定されておらず、自重によって載っているだけである。

次に、半導体テスト装置２００の動作及び作用について、図９を参照して説明する。図９（ａ）は、テストヘッド１３とプローブカード１０との接続前の状態を示す図であり、図９（ｂ）は、インターフェース１００とプローブカード１０との互いの同軸コネクタが嵌合することによって、テストヘッド１３とプローブカード１０とが接続している状態を示す図である。

まず、テストヘッド１３とプローブカード１０とを接続する場合について示す。
（１）図９（ａ）に示すように、インターフェース１００は、第一の面１ａが下向きの状態にてテストヘッド１３に固定される。これにより、プッシュロッド４とガイド６との結合体は、ガイド６の鍔部６ａが、インターフェース本体１の第二の面１ｂに当接することによって、インターフェース本体１に吊り下げられ保持された状態となる。また、コイルばね５は、プッシュロッド４の段差部４ｃ上に位置し、負荷が掛かっていない状態である。
（２）載置部材３４に載置されたプローブカード１０は、載置部材３４によってテストヘッド１３に設けられたインターフェース１００の下方に移送され、相手同軸コネクタ１５が同軸コネクタ２に対峙するように配置される。
（３）載置部材３４を上方に移動することによって、プローブカード１０はインターフェース１００に向かって上昇する。これにより、図９（ｂ）に示すように、相手同軸コネクタ１５と同軸コネクタ２とが嵌合し、テストヘッド１３とプローブカード１０とが接続される。
（４）プローブカード１０が上昇する過程で、プローブカード１０はプッシュロッド４のヘッド４ａと当接し、プッシュロッド４とガイド６との結合体は上昇する。これにより、コイルばね５は、第二の貫通孔１ｄの段部１ｅとプッシュロッド４の段差部４ｃとの間で圧縮される。
（５）テストヘッド１３とプローブカード１０とが接続した状態では、コイルばね５は、圧縮された状態であるため、常にプッシュロッド４に付勢力を付与している状態となる。これにより、コイルばね５の付勢力がプッシュロッド４を介してプローブカード１０に付与される。このように、コイルばね５は、プローブカード１０を相手同軸コネクタ１５と同軸コネクタ２との嵌合が外れる方向、つまり下方に付勢する。しかし、プローブカード１０の移動は載置部材３４によって規制されているため、プローブカード１０が移動することはない。

次に、プローブカード１０をカードチェンジャ３２によって交換する際のテストヘッド１３とプローブカード１０との接続を解除する場合について示す。
（１）テストヘッド１３とプローブカード１０とが接続している状態で、載置部材３４を下降させる。つまり、載置部材３４をコイルばね５の付勢力を解放する方向に移動させる。載置部材３４が下降することによって、プローブカード１０の規制は解除される。
（２）プローブカード１０は載置部材３４に固定されてなく、かつ同軸コネクタ２と相手同軸コネクタ１５とは、スナップイン式によって嵌合しているだけである。したがって、載置部材３４が下降する過程でプローブカード１０の自重は、両同軸コネクタ２、１５の嵌合解除の駆動力として作用する。
（３）さらに、コイルばね５の付勢力がプッシュロッド４を介してプローブカード１０に付与されている。このように、コイルばね５は、プローブカード１０を同軸コネクタ２と相手同軸コネクタ１５との嵌合が外れる方向、つまり下方に付勢しているため、コイルばね５の付勢力も両同軸コネクタ２、１５の嵌合解除の駆動力として作用する。
（４）このように、プローブカード１０の自重及びコイルばね５の付勢力によって、両同軸コネクタ２、１５の嵌合が解除され、テストヘッド１３とプローブカード１０との接続が解除される。そして、プローブカード１０は、載置部材３４に載置され、カードチェンジャ３２によってラック３３内に移送され、他のプローブカード１０に交換される。

以上のように、実施の形態２の半導体テスト装置２００は、付勢機構３を備えたインターフェース１００を備え、載置部材３４に載置され移送されるプローブカード１０は、テストヘッド１３の下方に配置される。そして、テストヘッド１３とプローブカード１０との接続解除は、載置部材３４の下降、つまり付勢機構３の付勢力を解放する方向への移動によって行われる。

したがって、実施の形態２によれば、カードチェンジャ３２によってプローブカード１０を交換する際、プローブカード１０の自重と付勢機構３の付勢力とが同軸コネクタ２、１５の嵌合を解除する駆動力として作用する。このため、結合度が高い高周波信号測定用の同軸コネクタの場合でも、容易に嵌合を解除することができる。

また、テストヘッド１３とプローブカード１０とがヒンジ結合された従来の半導体テスト装置のように、テストヘッド１３を持ち上げてテストヘッド１３とプローブカード１０との接続を解除する装置の場合、接続を解除した後、プローブカード１０の交換を行う必要がある。このように、接続の解除とプローブカード１０の交換とを別工程で行わなければならず、プローブカード１０の交換作業には大きな労力を要してした。

しかし、実施の形態２によれば、カードチェンジャ３２によってプローブカード１０を交換する過程の載置部材３４の下降のみによって、テストヘッド１３とプローブカード１０との接続を解除することができる。このように、接続の解除とプローブカード１０の交換とを同工程にて行うことができるため、効率良く半導体の検査を行うことができる。

また、テストヘッド１３とプローブカード１０との接続解除を載置部材３４の下降のみによって行うことができるため、接続解除のための特別な設備を設ける必要がないため、半導体テスト装置自体をコンパクトにすることができる。

半導体テスト装置２００において、同軸コネクタ２と相手同軸コネクタ１５とは、鉛直方向に嵌合するように配置するのが望ましい。両同軸コネクタ２、１５をこのように配置することによって、載置部材３４を下降させテストヘッド１３とプローブカード１０との接続を解除する際に、プローブカード１０の自重が、同軸コネクタ２、１５の嵌合を解除する駆動力として作用し易くなる。

以下に、付勢機構３の他の態様について示す。

付勢機構３の他の構成として、図１０（ａ）に示すように、弾性部材としてのコイルばね８１をプローブカード１０とインターフェース本体１との間に、かつコイルばね８１の一端をインターフェース本体１に直接取り付けるように配置してもよい。

係る構成では、テストヘッド１３とプローブカード１０とが接続した状態では、コイルばね８１は、プローブカード１０とインターフェース本体１とによって圧縮される。したがって、コイルばね８１は、プローブカード１０を同軸コネクタ２、１５の嵌合が外れる方向に付勢する。

また、付勢機構３の他の構成として、図１０（ｂ）に示すように、弾性部材としてのコイルばね８１と、プローブカード１０に付勢力を伝達する付勢力伝達部材としてのプッシュヘッド８２とで構成し、コイルばね８１の一端をインターフェース本体１に直接取り付け、他端をプッシュヘッド８２に直接取り付けるように構成してもよい。

係る構成では、テストヘッド１３とプローブカード１０とが接続した状態では、コイルばね８１は、プッシュヘッド８２とインターフェース本体１とによって圧縮される。したがって、コイルばね８１は、プッシュヘッド８２を介してプローブカード１０を同軸コネクタ２、１５の嵌合が外れる方向に付勢する。

本発明は上記の実施の形態に限定されずに、その技術的な思想の範囲内において種々の変更がなしうることは明白である。

例えば、本実施の形態では、弾性部材をコイルばねとしたが、圧縮された状態で付勢力を付与するものであれば、ゴム等どのようなものでもよい。

また、プローブ針の代わりに、メンブレンプローブやその他のコンタクトプローブを使用することもできる。

本発明は、半導体テスタにおいてテストヘッドとプローブカードとを接続するためのインターフェースとして利用することができる。

半導体テスト装置の全体構成を示す模式図である。 本発明の実施の形態１に係るインターフェース１００の斜視図である。 本発明の実施の形態１に係るインターフェース１００の平面図である。 本発明の実施の形態１に係るインターフェース１００の断面図である。 同軸コネクタについて説明する図である。 付勢機構の分解図である。 本発明の実施の形態１に係るインターフェース１００の動作を示す図である。 本発明の実施の形態２に係る半導体テスト装置２００の模式図である。 本発明の実施の形態２に係る半導体テスト装置２００の動作を示す図である。 付勢機構の他の態様を示す図である。

符号の説明

１００ インターフェース
２００ 半導体テスト装置
１ インターフェース本体
１ａ プローブカード１０に対峙する第一の面
１ｃ 第一の貫通孔
１ｄ 第二の貫通孔
１ｅ 段部
１ｆ 大径部
１ｇ 小径部
２ 同軸コネクタ
３ 付勢機構
４ 付勢力伝達部材
４ａ 作用部
４ｂ 軸部
４ｃ 段差部
５ コイルばね
６ 支持部材
６ａ 鍔部
６ｂ 軸部
１０ プローブカード
１１ チャック
１２ ウエハ
１３ テストヘッド
１４ プローブ針
１５ 相手同軸コネクタ
１６ 同軸ケーブル
１７ 保持具
１８ ベース板
１９ ポゴピン
３０ プローバ
３２ カードチェンジャ
３４ 載置部材

Claims (8)

1. テストヘッドに設けられ当該テストヘッドにプローブカードを接続するためのインターフェースであって、
   インターフェース本体と、
   前記インターフェース本体に支持される同軸コネクタと、
   前記インターフェース本体に支持され、前記同軸コネクタと前記プローブカードに設けられた相手同軸コネクタとが嵌合した状態で前記プローブカードを前記嵌合が外れる方向に付勢する付勢手段と、
   を備えることを特徴とするインターフェース。
2. 前記付勢手段は、前記プローブカードと前記インターフェース本体とによって圧縮される弾性部材であることを特徴とする請求項１に記載のインターフェース。
3. 前記付勢手段は、
   前記プローブカードに付勢力を伝達する付勢力伝達部材と、
   前記付勢力伝達部材と前記インターフェース本体とによって圧縮される弾性部材と、
   を備えることを特徴とする請求項１に記載のインターフェース。
4. 前記付勢手段は、
   前記プローブカードに付勢力を伝達する付勢力伝達部材と、
   前記インターフェース本体に設けられた貫通孔に収装され、当該貫通孔内周面に設けられた段部と前記付勢力伝達部材とによって圧縮される弾性部材と、
   前記付勢力伝達部材を前記インターフェース本体に保持するための支持部材と、
   を備えることを特徴とする請求項１に記載のインターフェース。
5. プローブカードを交換可能な半導体テスト装置であって、
   請求項１に記載のインターフェースと、
   前記プローブカードを載置しかつ移送する載置部材とを備え、
   前記テストヘッドと前記プローブカードとの接続は、前記プローブカードの相手同軸コネクタが前記テストヘッドの同軸コネクタに嵌合するように、前記載置部材が前記プローブカードを移送することによって行われ、
   前記テストヘッドと前記プローブカードとの接続解除は、前記載置部材が前記付勢手段の付勢力を解放する方向に移動することによって行われることを特徴とする半導体テスト装置。
6. 前記プローブカードは前記テストヘッドの下方に配置され、
   前記テストヘッドに前記インターフェースを介して前記プローブカードが接続された状態にて、前記テストヘッドと前記プローブカードとの接続解除は、前記載置部材が下降することによって行われることを特徴とする請求項５に記載の半導体テスト装置。
7. インターフェースを介したテストヘッドとプローブカードとの接続及び接続解除方法であって、
   前記インターフェースは、前記テストヘッドに設けられたインターフェース本体と、前記インターフェース本体に支持され前記プローブカードに設けられた相手同軸コネクタと嵌合する同軸コネクタと、前記インターフェース本体に支持され、前記同軸コネクタと前記相手同軸コネクタとが嵌合した状態で前記プローブカードを前記嵌合が外れる方向に付勢する付勢手段とを備え、
   前記プローブカードを当該プローブカードの移送を行う載置部材に載置し、
   前記プローブカードの相手同軸コネクタが前記テストヘッドの同軸コネクタに嵌合するように、前記載置部材が前記プローブカードを移送することによって、前記テストヘッドと前記プローブカードとが接続され、
   前記載置部材が前記付勢手段の付勢力を解放する方向に移動することによって、前記テストヘッドと前記プローブカードとが接続解除されることを特徴とするテストヘッドとプローブカードとの接続及び接続解除方法。
8. 前記プローブカードは前記テストヘッドの下方に配置され、
   前記テストヘッドに前記インターフェースを介して前記プローブカードが接続された状態にて、前記載置部材が下降することによって前記テストヘッドと前記プローブカードとが接続解除されることを特徴とする請求項７に記載のテストヘッドとプローブカードとの接続及び接続解除方法。