JP2006319409A - 周波数調整デバイス及び周波数調整デバイスを有する半導体パッケージ - Google Patents

Abstract

【課題】 省スペースで組み込むことが可能な周波数調整デバイス、及びその周波数調整デバイスを組み込んだ半導体パッケージを提供する。
【解決手段】 半導体パッケージ１００の高周波信号入力伝送路１０４において、基板１７上に形成された高周波信号を伝送する第１導電体１５と第２導電体１６とを接続する抵抗体１４と、第１の導電体の端部１５上に配置された誘電体１１と、誘電体１１上に配置され、第２導電体と接続される電極１２とを有し、抵抗体１４と誘電体１１とによりフィルタ回路を形成するように周波数調整デバイス１０を構成する。
【選択図】 図３

Description

本発明は、高周波信号の伝送特性を改善する周波数調整デバイスに関するものであり、詳しくは、回路基板上に設けられた信号配線上に形成される周波数調整デバイス、及びその周波数調整デバイスを有する半導体パッケージに関するものである。

近年、集積回路技術が益々発展し、処理速度の向上には著しいものがある。このような状況の下、入力信号の周波数が数ＧＨｚ〜数１０ＧＨｚにも及ぶ高周波デバイスや、光デバイスが使用されるようになっている。このようなデバイスでは、誤動作を防止し、高速な処理を達成するために、入力信号に対して良好な高周波特性を持たせることが必要である。そのため、これらデバイス中にハイパスフィルタとして機能する周波数調整回路を組み込んで高周波信号に対する信号伝送特性を向上させること等が行われている。

しかし、こうした周波数調整回路をデバイスへ組み込むと、それだけデバイスが大型化するという問題点があった。

一方、集積回路の小型化技術の進展により、回路基板上に抵抗やコンデンサといった回路素子を薄膜形成して作り込む技術が開発されている（特許文献１及び２参照）。こうした技術の利用によって、上述した高周波デバイス等において周波数調整回路等の実装密度向上が図られている。しかし、携帯電話のように、限られたスペースにデバイスを実装するといった必要性から、高周波デバイス等への小型化への要求は非常に強く、更なる小型化を達成するための技術の開発が求められている。

特開平１０−１７３３０７号公報 特開２００２−３３５５９号公報

上記の問題点に鑑み、本発明は、省スペースで組み込むことが可能な周波数調整デバイス、及び周波数調整デバイスを組み込んだ半導体パッケージを提供することを目的とする。

また、本発明の別の目的は、特性インピーダンスの低下や寄生インダクタンスの増加を抑制し、良好なハイパスフィルタを構成する周波数調整デバイス、及び周波数調整デバイスを組み込んだ半導体パッケージを提供することを目的とする。

上記の目的を達成するために、本発明に係る周波数調整デバイスは、基板上に形成され、高周波信号を伝送する第１導電体と第２導電体とを接続する抵抗体と、第１導電体の端部上に配置される誘電体と、誘電体上に配置され、第２導電体と接続される電極と、を有し、抵抗体と誘電体とによりフィルタ回路を形成することを特徴とする。なお、誘電体は、誘電体から抵抗体までの距離が第１導電体の線路幅と同等の距離以下となるように配置されることが好ましい。

また、誘電体の幅は、第１導電体の幅以下であることが好ましい。誘電体と基板との直接接触を防止して、高周波信号エネルギーの伝送損失を抑制可能なためである。

ここで電極は、複数の小電極で構成され、各小電極が、接続導電体によって接続され、電極が誘電体と接触する面積が調整されることが好ましい。用途に応じて周波数調整デバイスの信号伝送特性を簡便に変更することが可能なためである。

また複数の小電極は、誘電体との接触面積が異なる小電極を含むことが好ましい。周波数調整デバイスの信号伝送特性をより柔軟に変更することが可能なためである。

なお、上記の電極は、第２導電体と接続導電体によって接続されるか、電極自体が第２導電体の上部まで延びて第２導電体に接続される。

また本発明に係る半導体パッケージは、上述した周波数調整デバイスを半導体チップの高周波信号入力伝送線路に組み込んだことを特徴とする。

半導体チップの回路基板への実装に不可欠なパッケージ自体に周波数調整デバイスを組み込むことで、デバイス自体の小型化に寄与しつつ、半導体チップへの入力信号の周波数特性を改善することが可能なためである。

本発明によれば、簡便に半導体パッケージに組み込み可能な周波数調整デバイスを得ることができる。

また本発明によれば、省スペースで組み込むことが可能な周波数調整デバイス、及び周波数調整デバイスを組み込んだ半導体パッケージを得ることができる。

また本発明によれば、特性インピーダンスの低下や寄生インダクタンスの増加を抑制し、良好なハイパスフィルタを構成する周波数調整デバイス、及び周波数調整デバイスを組み込んだ半導体パッケージを得ることができる。

以下、図面を参照しつつ本発明について詳細に説明する。

本発明に係る周波数調整デバイスは、信号周波数が数ＧＨｚ〜数１０ＧＨｚといった高周波信号に対して、高周波特性を向上させ、良好な高周波入力信号を集積回路に提供するためのハイパスフィルタとしての役割を担うものである。

最初に、本発明に係る周波数調整デバイスがどのように実装されるかを説明し、その後に周波数調整デバイスの詳細について幾つかの実施形態を用いて説明する。

図１に、本発明に係る周波数調整デバイスを組み込んだ半導体パッケージの第１の具体例の概略断面斜視図を示す。

図１に示すように、第１の具体例である半導体パッケージ１００は、金属ベース１０２の中央上部に配置された半導体チップ１０１の周囲を、金属ベース１０２上に形成された絶縁基板１０３で囲んだ構成となっている。また、導電体である高周波信号入力伝送路１０４、信号出力伝送路１０５が絶縁基板上１０３上に形成され、ワイヤ１０６でそれぞれ半導体チップ１０１と電気的に接続される。そして、高周波信号入力伝送路１０４を通じて外部からの入力電気信号を半導体チップ１０１に入力し、信号出力伝送路１０５を通じて半導体チップ１０１からの出力信号を外部に出力することが可能なように構成されている。

そして、本発明に係る周波数調整デバイス１０は、高周波信号入力伝送路１０４の途中に設けられる。

また図２に、本発明に係る周波数調整デバイスを組み込んだ半導体パッケージの第２の具体例の概略断面斜視図を示す。

第２の具体例である半導体パッケージ２００は、搭載に大きな空間を必要とする半導体チップ等に好適なものである。

図２に示すように、半導体パッケージ２００は、金属ケース２０２の中に設けられた空洞の中央部に半導体チップ２０１が配置され、その両脇に中継基板２０３を有している。中継基板２０３の上部には、導電体である高周波信号入力伝送路２０４及び信号出力伝送路２０５が形成されており、それぞれ、ワイヤ２０６で電気的に半導体チップ２０１と接続されている。金属ケース２０２の両端部には、ケース２０２の内部と外部が通じるように孔部が設けられ、その孔部を通すように一対のリード線２０７が配置される。さらに孔部を塞ぐように、リード線２０７の周囲は封止ガラス２０８で固められる。また一対のリード線２０７は、それぞれ高周波信号入力伝送路２０４及び信号出力伝送路２０５と電気的に接続される（ロウ付けされ接続されている）。そして、高周波信号入力伝送路２０４を通じて外部からの入力電気信号を半導体チップ２０１に入力し、信号出力伝送路２０５を通じて半導体チップ２０１からの出力信号を外部に出力することが可能なように構成されている。

また、本発明に係る周波数調整デバイス１０は、半導体パッケージ１００と同様に、高周波信号入力伝送路２０４の途中に設けられる。

このように、半導体パッケージ自体に周波数調整デバイスを組み込むことで、回路基板上に周波数調整デバイス用の領域を別途設ける必要がなくなり、高周波デバイスや光デバイス自体の小型化に寄与することができる。

次に、本発明に係る周波数調整デバイスの詳細について幾つかの実施形態を用いて説明する。

図３（ａ）に、本発明に係る周波数調整デバイスの第１の実施形態である周波数調整デバイス１０の概略上面図を示し、図３（ｂ）に、図３（ａ）中のＡＡ’で示した線における概略側面断面図を示す。また図３（ｃ）には、周波数調整デバイス１０の等価回路を示す。

周波数調整デバイス１０は、アルミナセラミック（Ａｌ_２Ｏ_３）からなる絶縁基板１７上に形成された配線上に設けられたＲＣ並列回路である。周波数調整デバイス１０では、窒化タンタル（Ｔａ_２Ｎ）からなる層が絶縁基板１７上に形成され、その上に金薄膜からなる第１の導電体１５及び第２の導電体１６がわずかに間隙を設けて配置される。なお、導電体１５、１６は、半導体パッケージの高周波信号入力伝送路１０４、２０４を構成する導電体の一部である。導電体１５、１６の間隙では、上述した窒化タンタル（Ｔａ_２Ｎ）の層が抵抗体１４となって電気的に接続し、導電体１５と１６の間を入力信号が伝送可能となっている。抵抗体１４はＲＣ並列回路における抵抗器に相当する。

また、周波数調整デバイス１０では、第１の導電体１５の第２の導電体１６に近接した端部の近傍で、第１の導電体１５の上部に、酸化ケイ素（ＳｉＯ_２）からなる誘電体１１及び金薄膜からなる電極１２が順次積層され、第１の導電体１５及び電極１２とそれらに挟まれる誘電体１１でコンデンサが形成される。ここで、誘電体１１、電極１２は第１の導電体１５の幅以下の幅を有し、第１の導電体１５からはみ出すことなく積層される。このように積層することで、伝送される電気信号が絶縁基板１７その他へ伝わって伝送損失を発生することを防止可能である。さらに、電極１２と、第２の導電体１６とは、金で作られたワイヤである接続導電体１３で電気的に接続される。このような構成とすることで、配線にＲＣ並列回路である周波数調整デバイス１０を設けることができる。

なお、後述する製造工程によって周波数調整デバイス１０を製造する場合には、抵抗体１４と導電体１５、１６の層間に、金メッキ法による導電体１５、１６の形成を容易にするためにチタン、パラジウムの層が設けられるが、説明の簡略化のため、これらチタン等の層は図３において図示せず省略している。同様に、誘電体１１と電極１２の間にもチタン、パラジウムの層が設けられるが、これらの層も説明の簡略化のために図３では省略している。
また、アースを行うために絶縁基板１７の下部にも金薄膜の導電体層１８を設けてもよい。

また、周波数調整デバイス１０は、第１の導電体、第２の導電体のどちら側を信号の入力側としてもよい。

なお、誘電体１１には、酸化ケイ素（ＳｉＯ_２）の他、Ｔａ₂Ｏ₅のような金属酸化物やポリイミドのような有機材料等を用いることができる。また、電極１２及び導電体１５、１６には、金薄膜の他、金や銅等の金属メッキが施されたタングステンメタライズ等を用いることができる。さらに、抵抗体１４には、窒化タンタル（Ｔａ_２Ｎ）の他、ＴａＳｉＯ_２、ニクロム等を用いることができる。

次に、第１の実施形態に係る周波数調整デバイス１０の製造工程について説明する。

図４に、第１の実施形態に係る周波数調整デバイス１０の製造工程のフローチャートを示す。また図５〜図７に、製造工程中の各工程における周波数調整デバイス１０の概略上面図を示す。さらに、図８〜図１０に、図５（ａ）のＤＤ’の線における、製造工程１０の各工程における周波数調整デバイス１０の概略側面断面図を示す。また、図５〜図１０において、同一部分を示す番号には同一の番号を用いて表す。

最初に、図５（ａ）及び図８（ａ）に示されるように、下面にアースのための導電体層１８が設けられた絶縁基板１７上に、窒化タンタル（Ｔａ_２Ｎ）の層１、チタン（Ｔｉ）、パラジウム（Ｐｄ）の層２を形成する（ステップＳ０１）。窒化タンタルの層１は、抵抗体１４を形成するためであり、チタン、パラジウムの層２は金メッキを施せるようにするためである。

まず、スパッタ法によって抵抗体１４となる窒化タンタル（Ｔａ_２Ｎ）の層１を絶縁基板１７上の全面に蒸着する。それから、蒸着された窒化タンタルの層１上に金メッキを施すことができるように、チタン（Ｔｉ）、パラジウム（Ｐｄ）をこの順に蒸着する。この蒸着により、絶縁基板１７の上面全体に、窒化タンタルと、チタン及びパラジウムが順に積層される。

次に、導電体１５、１６を形成するためのレジストパターニングを行う（ステップＳ０２）。図５（ｂ）及び図８（ｂ）に示すように、このレジストパターニングによって、導電体１５、１６が配置されることが予定されている領域だけが露出するようにフォトレジストの層３がチタン、パラジウムの層２の上に形成される。

その後、図５（ｃ）及び図８（ｃ）に示すようにメッキ法によってパラジウム層の表面に幅約０．１ｍｍ〜１ｍｍ程度、厚さ約１μｍ〜１０μｍ程度の金薄膜層を形成する。そして、この金薄膜層が導電体１５、１６となる（ステップＳ０３）。なお、ここで用いる金メッキ方法は一例であり、別の方法を用いてもよい。

導電体１５、１６が形成されると、エッチングを行い、図５（ｄ）及び図８（ｄ）に示すようにパラジウム、チタンの層２が除去される（ステップＳ０４）。ここでエッチングを行う前に、まずフォトレジストを除去する。そして、フッ酸をベースとした混合液のような、チタン、パラジウムを溶解し、金を溶解しないエッチング液を用いてエッチングを行うことによって、導電体１５、１６の直下以外の、絶縁基板１７上に露出しているパラジウム、チタンの層２を除去する。

その後、金薄膜層からなる導電体１５，１６に挟まれた領域以外に蒸着された、不要な窒化タンタルを除去するために、再びレジストパターニングを行う（ステップＳ０５）。このレジストパターニングでは、図５（ｅ）及び図８（ｅ）に示すように、導電体１５及び１６の間隙だけを覆うようにフォトレジスト層４が形成される。

フォトレジスト層の形成が終わると、図６（ａ）及び図９（ａ）に示すように、エッチングによってフォトレジスト層４に覆われていない不要な窒化タンタルの層１を除去する（ステップＳ０６）。こうして、抵抗体１４が形成される。なお、窒化タンタルの層１の除去が終わると、フォトレジスト層４も除去する。

次に、金薄膜からなる導電体１５の上に誘電体１１の層を形成するために、三度レジストパターニングを行う（ステップＳ０７）。

このステップでは、図６（ｂ）及び図９（ｂ）に示すように、誘電体１１を蒸着するため、誘電体１１が蒸着される所定の領域だけを露出させるように、フォトレジスト層５で絶縁基板１７全体を覆う。

その後、図６（ｃ）及び図９（ｃ）に示すように、フォトレジスト層５が形成された後、スパッタ法により、酸化ケイ素（ＳｉＯ_２）を蒸着し、絶縁基板１７の最上面に誘電体の層６を形成する（ステップＳ０８）。

誘電体の層６が形成されると、リフトオフにより、フォトレジストの層５、及びフォトレジストの層５上に蒸着された酸化ケイ素を除去する（ステップＳ０９）。こうして、図６（ｄ）及び図９（ｄ）に示すように、誘電体１１の層が導電体１５上の所定領域に形成される。

リフトオフが終了すると、図６（ｅ）及び図９（ｅ）に示すように、スパッタ法により、再びチタン（Ｔｉ）、パラジウム（Ｐｄ）をこの順に絶縁基板１７の最上面全体に蒸着し、これらの層７を形成する（ステップＳ１０）。この蒸着を行うことにより、誘電体１１の上面に金メッキを施すことが可能となる。

チタン、パラジウムの蒸着が終わると、図７（ａ）及び図１０（ａ）に示すように、レジストパターニングを行って誘電体１１上面の所定領域だけが露出するように絶縁基板１７をフォトレジスト層８で覆う（ステップＳ１１）。

ステップＳ１１のレジストパターニングが終了すると、金メッキを行い、誘電体１１表面の所定領域に厚さ約１μｍ〜１０μｍ程度の金薄膜層を形成する（ステップＳ１２）。こうして図７（ｂ）及び図１０（ｂ）に示すように、誘電体１１の上に、電極１２が形成される。

電極１２が形成されると、図７（ｃ）及び図１０（ｃ）に示すように、フォトレジストを除去し、エッチングによって不要なチタン、パラジウムを取り除く（ステップＳ１３）。

最後に、図７（ｄ）及び図１０（ｄ）に示すように、金のワイヤ１３を電極１２及び配線１５にボンディングする（ステップＳ１４）。

上述した製造工程によって、信号の伝送路上に周波数調整デバイス１０を形成することができる。ただし、上述した製造工程は一例であり、これに限られるものではない。

次に、本発明の第２の実施形態に係る周波数調整デバイス２０について、図１１を参照しつつ説明する。

図１１（ａ）は、周波数調整デバイス２０の概略上面図、図１１（ｂ）は図１１（ａ）のＢＢ’で示した線における概略側面断面図、図１１（ｃ）は周波数調整デバイス２０の等価回路を示す図である。また図１１において、図３に示した周波数調整デバイス１０と同じ構成要素は、図３において用いた番号と同じ番号で示される。

周波数調整デバイス２０は、上述した周波数調整デバイス１０の電極１２の代わりに、それぞれ面積の異なる複数の小電極２２を備えるものである。そのため、周波数調整デバイス２０は、用途に合わせて小電極２２間を接続する接続導電体２３を必要なだけ設け、接続導電体２３で電気的に接続された小電極２２の総面積を変更することでコンデンサ容量を変更することができる。この接続導電体２３には、金ワイヤを用いることができる。

また周波数調整デバイス２０は、上述した周波数調整デバイス１０の製造工程と同様の製造工程で形成することが可能であり、電極を形成するために、レジストパターニングを行うステップＳ１１において、複数に分割された薄膜が形成されるようにレジストパターンを変更し、且つワイヤボンディングを行うステップＳ１４で、小電極２２間を接続するワイヤの数・接続する小電極を変更することで、様々な信号伝送特性を有する周波数調整デバイスを形成することができる。

さらに、本発明の第３の実施形態に係る周波数調整デバイス３０について、図１２を参照しつつ説明する。

図１２（ａ）は、周波数調整デバイス３０の概略上面図、図１２（ｂ）は図１２（ａ）のＣＣ’で示した線における概略側面断面図である。また図１２において、図３に示した周波数調整デバイス１０と同じ構成要素は、図３において用いた番号と同じ番号で示される。

周波数調整デバイス３０は、ワイヤボンディングを用いることなく、ＲＣ並列回路を構成するものである。ワイヤボンディングをなくすために、周波数調整デバイス３０では、誘電体３１の上部に設けられる電極３２を直接導電体１６と電気的に接続されるように形成したものである。このようにワイヤ部分をなくした構成とすることで、インダクタンスの発生を抑制し、良好な信号伝送特性を有する周波数調整デバイスを形成することができる。

また周波数調整デバイス３０の製造工程は、周波数調整デバイス１０の製造工程からワイヤボンディングを行うステップＳ１４を省略したものであり、また誘電体を形成するためにレジストパターニングを行うステップＳ０７及び電極を形成するためにレジストパターニングを行うステップＳ１１において、誘電体３１、電極３２が導電体１６にまで薄膜形成されるようにそれぞれレジストパターンを変更すればよい。

このように、周波数調整デバイス３０は、周波数調整デバイス１０及び２０よりも簡単な製造工程で形成することができる。

さらに、本発明の第４の実施形態に係る周波数調整デバイス４０について、図１３を参照しつつ説明する。

図１３（ａ）は、周波数調整デバイス４０の概略上面図、図１３（ｂ）は図１３（ａ）のＥＥ’で示した線における概略側面断面図である。

周波数調整デバイス４０は、導電体４５及び４６を、周波数調整デバイス１０のように金薄膜を用いず、代わりとして金属メッキを施したタングステンメタライズ等を用いた厚膜で構成したものである。この実施形態では、抵抗体４４は、導電体４５及び４６の間隙にのみ配置される。その他の構成は、第１の実施形態に係る周波数調整デバイス１０と同様である。

次に、本発明に係る第１の実施形態に係る周波数調整デバイス１０を実際に作成し、信号伝送特性を調べた結果について説明する。

作成した周波数調整デバイス１０の一例は、コンデンサ容量が５ｐＦ、抵抗が１０ΩのＣＲ並列回路である。この周波数調整デバイス１０では、厚さ０．４ｍｍのアルミナセラミック基板１７上に、幅０．４ｍｍの金薄膜による導電体１５及び１６が形成されている。導電体１５及び１６の間には、長さ０．０８ｍｍの間隙があり、この間隙と同じ抵抗体長を有する窒化タンタル（Ｔａ_２Ｎ）からなる抵抗体１４で電気的に接続されている。また誘電体１１は配線の長さ方向に０．３ｍｍ、幅方向に０．３ｍｍの大きさを有し、且つ絶縁基板１７に接触しないように出力側配線上に形成される。さらに電極１２は、配線１５の長さ方向に０．２ｍｍ、幅方向に０．２ｍｍ（誘電体に面する領域の面積が０．０４ｍｍ^２）と誘電体１１より一回り小さく、誘電体１１からはみ出すことがないように誘電体１１上に形成される。また金ワイヤである接続導電体１３は、電極１２と入力側配線を電気的に接続している。

さらに、導電体１５及び１６の間隙の長さ、即ち抵抗体１４の抵抗体長を０．０４ｍｍ、０．１２ｍｍ、０．１６ｍｍと変えて、それぞれ抵抗が５Ω、１５Ω、２０Ω（ただしコンデンサ容量は５ｐＦで一定）の周波数調整デバイスを作成した。

そこで、図１４に、作成した周波数調整デバイス１０の信号伝送特性のグラフを示す。

グラフの横軸は、入力信号の周波数を表し、単位はＧＨｚである。また、グラフの縦軸は、周波数調整デバイス１０による伝送損失を表し、単位はｄＢである。グラフ６１は、作成した周波数調整デバイス１０（抵抗体長０．０８ｍｍ、抵抗１０Ω）の信号伝送特性を表す。また同様に、グラフ６２〜６４は、それぞれ抵抗体１４の抵抗体長を０．０４ｍｍ、０．１２ｍｍ、０．１６ｍｍとして抵抗５Ω、１５Ω、２０Ωとしたとき（ただしコンデンサ容量は５ｐＦで一定）の、各周波数調整デバイスの信号伝送特性を表す。

図１４に示されるように、入力信号が６ＧＨｚ以上では、各周波数調整デバイスとも伝送損失は−０．２ｄＢ未満であり、一方、入力信号が６ＧＨｚを下回ると、徐々に伝送損失は増加し、周波数２ＧＨｚでは約−０．４ｄＢ〜−０．７ｄＢの伝送損失となり、周波数１ＧＨｚでは、約−０．４ｄＢ〜−１．２ｄＢの伝送損失が生じる、ハイパスフィルタとなることが分かる。

また同様に、周波数調整デバイス１０の誘電体１１の厚みを変更して、コンデンサの容量を２ｐＦとし、抵抗体長の長さをそれぞれ０．０４ｍｍ、０．０８ｍｍ、０．１２ｍｍ、０．１６ｍｍとした場合の周波数調整デバイスの信号伝送特性を図１５に示す。

図１５において、グラフの横軸及び縦軸は図１４と同様である。また、グラフ７１〜７４は、それぞれ抵抗を５Ω、１０Ω、１５Ω、２０Ωとしたときの周波数調整デバイスの信号伝送特性を示す。

図１５に示されるように、各周波数調整デバイスとも図１４に示した周波数調整デバイスよりも高周波側から伝送損失が増大するハイパスフィルタとなっていることが分かり、具体的には伝送損失が増大する入力信号の周波数が１２ＧＨｚを下回ると、徐々に伝送損失の増加幅が大きくなることが分かる。

以上説明してきたように、本発明に係る周波数調整デバイスは、半導体パッケージの高周波信号入力伝送路上に形成され、デバイスの省スペース化に寄与できることが可能である。また、数ＧＨｚから１０ＧＨｚ以上の周波数を持つ入力信号に対し、良好な伝送特性を有するハイパスフィルタを構成することが可能である。

さらに、抵抗体長及び誘電体の厚さを変更するだけで、簡単に様々な仕様の周波数調整デバイスを構成することができる。

また、上述した実施形態は本発明を説明するためのものであり、本発明は上述した実施形態に限られるものではない。例えば、半導体チップに対する入力信号を伝送する高周波信号入力伝送路が複数存在する場合には、各高周波信号入力伝送路に本発明に係る周波数調整デバイスを形成することも可能である。

本発明に係る周波数調整デバイスを含む第１の半導体パッケージの概略斜視図である。 本発明に係る周波数調整デバイスを含む第２の半導体パッケージの概略断面斜視図である。 （ａ）は本発明の第１の実施形態に係る周波数調整デバイスの概略上面図であり、（ｂ）は本発明の第１の実施形態に係る周波数調整デバイスの概略側面断面図である。（ｃ）は、本発明の第１の実施形態に係る周波数調整デバイスの等価回路の構成図である。 本発明の第１の実施形態に係る周波数調整デバイスの製造工程を示すフローチャートである。 本発明の第１の実施形態に係る周波数調整デバイスの各製造工程を説明する概略上面図である。 本発明の第１の実施形態に係る周波数調整デバイスの各製造工程を説明する概略上面図である。 本発明の第１の実施形態に係る周波数調整デバイスの各製造工程を説明する概略上面図である。 本発明の第１の実施形態に係る周波数調整デバイスの各製造工程を説明する概略側面断面図である。 本発明の第１の実施形態に係る周波数調整デバイスの各製造工程を説明する概略側面断面図である。 本発明の第１の実施形態に係る周波数調整デバイスの各製造工程を説明する概略側面断面図である。 （ａ）は本発明の第２の実施形態に係る周波数調整デバイスの概略上面図であり、（ｂ）は本発明の第２の実施形態に係る周波数調整デバイスの概略側面断面図である。（ｃ）は、本発明の第２の実施形態に係る周波数調整デバイスの等価回路の構成図である。 （ａ）は本発明の第３の実施形態に係る周波数調整デバイスの概略上面図であり、（ｂ）は本発明の第３の実施形態に係る周波数調整デバイスの概略側面断面図である。 （ａ）は本発明の第４の実施形態に係る周波数調整デバイスの概略上面図であり、（ｂ）は本発明の第４の実施形態に係る周波数調整デバイスの概略側面断面図である。 本発明の第１の実施形態に係る周波数調整デバイスの信号伝送特性を示した図である。 本発明の第１の実施形態に係る周波数調整デバイスの信号伝送特性を示した図である。

符号の説明

１０、２０、３０、４０ 周波数調整デバイス
１１、３１ 誘電体
１２、３２ 電極
２２ 小電極
１３、２３ 接続導電体
１４、４４ 抵抗体
１５、１６、４５、４６ 導電体
１７、１０３ 絶縁基板
１０４、２０４ 高周波信号入力伝送路
１０５、２０５ 信号出力伝送路
１００、２００ 半導体パッケージ
１０１、２０１ 半導体チップ
２０３ 中継基板

Claims (7)

1. 基板上に形成され、高周波信号を伝送する第１導電体と第２導電体とを接続する抵抗体と、
   前記第１導電体の端部上に配置される誘電体と、
   前記誘電体上に配置され、前記第２導電体と接続される電極と、を有し、
   前記抵抗体と前記誘電体とによりフィルタ回路を形成することを特徴とする周波数調整デバイス。
2. 前記誘電体の幅は、前記第１導電体の幅以下であることを特徴とする請求項１に記載の周波数調整デバイス。
3. 前記電極は、複数の小電極で構成され、
   各前記小電極が、接続導電体によって接続され、前記電極が前記誘電体と接触する面積が調整されることを特徴とする請求項１又は２に記載の周波数調整デバイス。
4. 前記複数の小電極は、前記誘電体との接触面積が異なる小電極を含む請求項３に記載の周波数調整デバイス。
5. 前記電極は、前記第２導電体と接続導電体によって接続されることを特徴とする請求項１〜４の何れか一項に記載の周波数調整デバイス。
6. 前記電極は、前記第２導電体の上部まで延びて、該第２導電体に接続されることを特徴とする請求項１〜４の何れか一項に記載の周波数調整デバイス。
7. 請求項１〜６の何れか一項に記載された周波数調整デバイスを、半導体チップの高周波信号入力伝送線路に組み込んだことを特徴とする半導体パッケージ。

Images