JP2006309260A - 画素回路、表示装置及び電子機器 - Google Patents

Abstract

【課題】 電流駆動型発光素子における電流量や発光量が低下する経時劣化や該経時劣化がバラツキをもって発生した場合に、その経時劣化を適宜補正し、画面輝度の低下や画面ムラを低減すること。
【解決手段】 マトリクス状の複数の画素の各々に設けられる画素回路であって、第１給電線２１３及び第２給電線２１５間に接続された電流駆動型の発光素子２２４と、第１及び第２給電線間に発光素子と直列に接続されたソース及びドレインを介して発光素子を流れる駆動電流を、ゲートに供給される前記データ信号の電圧に応じて制御する第１薄膜トランジスタ素子２２３と、保持容量２２２と、発光素子の両端の電圧と駆動電流の電流量との関係に依存して、第１給電線２１３と第２給電線２１４との間の抵抗、あるいは第１，第２の給電線の一方と保持容量との間の抵抗を調整して、駆動電流の電流量の減少に応じて駆動電流を増加させる駆動電流補償素子２３１〜２３４とを備えた。
【選択図】 図１１

Description

本発明は、発光素子及びこれを駆動する薄膜トランジスタ等の駆動素子を備えて構成される画素回路、及びこのような画素回路を各画素に備えて構成される表示装置、並びにこれらを備えた電子機器の技術分野に関し、特に、発光素子や駆動素子の経時劣化の影響を補正することが可能な画素回路及び表示装置並びにこれらを備えた電子機器の技術分野に関する。

この種の表示装置として、薄膜トランジスタ（以下、ＴＦＴと称す）を駆動素子として用いて有機ＥＬ素子等の電流駆動型発光素子を駆動する方式の表示装置は、例えば以下のように構成されている。即ち、走査線駆動回路及び信号線駆動回路から、表示領域内の信号線及び走査線に対し夫々、表示すべき画像に対応するデータ信号及び走査信号が供給される。他方、共通電極駆動回路及び対向電極駆動回路から、表示領域内にマトリクス状に規定された複数の画素の夫々に設けられた駆動用ＴＦＴを介して各画素における画素電極と対向電極との間に電圧が印加される。そして、各画素の駆動用ＴＦＴにより、走査線から走査信号が供給されるタイミングで、信号線から供給されるデータ信号の電圧に応じて、画素電極及び対向電極間に配置された電流駆動型発光素子を流れる電流を制御するように構成されている。
より具体的には例えば、各画素には、スイッチング用ＴＦＴが設けられ、そのゲートに走査線から走査信号が供給されると、そのソース及びドレインを介して信号線からのデータ信号を駆動用ＴＦＴのゲートに供給する。駆動用ＴＦＴのソース及びドレイン間のコンダクタンスは、このようにゲートに供給されたデータ信号の電圧（即ち、ゲート電圧）に応じて制御（変化）される。この際、ゲート電圧は、当該ゲートに接続された保持容量によりデータ信号が供給された期間よりも長い期間に亘って保持される。そして、このようにコンダクタンスが制御されるソース及びドレインを介して駆動電流を有機ＥＬ素子等に供給することにより、有機ＥＬ素子等を駆動電流に応じて駆動するように構成されている。

特にこのように駆動用ＴＦＴ備えた有機ＥＬ素子は、大型・高精細・広視角・低消費電力の表示パネルを実現するための電流制御型発光素子として（以下、ＴＦＴ−ＯＥＬＤと表記する）として有望視されている。

しかしながら、有機ＥＬ素子等の電流駆動型発光素子においては、素子内を駆動電流が流れるために、大なり小なり経時劣化が存在する。例えば、有機ＥＬ素子の場合には、顕著な経時劣化が存在すると報告されている(Jpn．J．Appl．Phys．，,34，L824(1995))。有機ＥＬ素子の経時劣化は、２種類に大別される。一つは、有機ＥＬ素子に印加され
る電圧に対して、電流量が低下する劣化である。もう一つは、有機ＥＬ素子に印加される電圧或いは有機ＥＬ素子を流れる電流に対して発光量が低下する劣化である。また、これらの経時劣化は、有機ＥＬ素子毎にバラツキをもって発生する。更に、ＴＦＴ−ＯＥＬでは、駆動素子としてのＴＦＴを流れる電流によりＴＦＴの経時劣化が発生することもある。

このため、ＴＦＴ−ＯＥＬを用いた表示装置では、このような有機ＥＬ素子や駆動用ＴＦＴの経時劣化が生じたときに、画質劣化が問題となる。すなわち、電流量が低下する劣化や発光量が低下する劣化は、画面輝度の低下を招き、電流量の低下のバラツキや発光量の低下のバラツキは、画面ムラを生じさせる。特に、これらの劣化は、製造時における有機ＥＬ素子の発光特性、駆動用ＴＦＴの電圧電流特性やしきい値特性のバラツキ、表示パターンの履歴等に依存するため、表示装置全体の画質劣化につながると同時に、画面ムラの原因となるのである。

ここで、例えば特許文献１には、液晶表示パネルの背面光源（バックライト）としてＥＬ素子を用いて、該ＥＬ素子により背後から照らされた液晶表示パネル全体の明るさが低下しないように該ＥＬ素子の輝度を検知して、背面光源全体の劣化を補正する技術が開示されている。しかしながら、この技術は、液晶表示パネルに関するものであり、且つＥＬ素子が表示素子として各画素に設けられている訳ではなく、単なる背面光源として用いられており、根本的に本願発明の技術分野とは異なる技術分野に関するものである。そして、各画素に有機ＥＬ素子等の電流駆動型発光素子を備えて構成される表示装置において、上述のような経時劣化を補正する有効な技術は提案されていない。更に、このような電流駆動型発光素子を各画素に備えた表示装置において、電流駆動型発光素子や駆動用ＴＦＴにおける経時劣化を補正することにより表示装置の寿命を延ばす或いは表示品質を向上させるという技術的課題自体が当業者間で認識されていないのが現状である。
特開平０５−０１９２３４号公報

そこで、本発明は、電流駆動型発光素子における電流量や発光量が低下する経時劣化が発生した場合や該経時劣化がバラツキをもって発生した場合に、その経時劣化を適宜補正し、画面輝度の低下や画面ムラを低減することが可能な電流駆動型発光素子を備えた画素回路及び表示装置並びにこれらを備えた電子機器を提供することを技術的課題とする。

本発明の一態様に係る画素回路は、少なくともデータ信号が供給される信号配線並びに駆動電流を流すための電源が供給される第１及び第２給電線が設けられた表示装置の表示領域を構成するマトリクス状の複数の画素の各々に設けられる画素回路であって、前記第１及び第２給電線間に接続された電流駆動型の発光素子と、前記第１及び第２給電線間に前記発光素子と直列に接続されたソース及びドレインを介して前記発光素子を流れる前記駆動電流を、ゲートに供給される前記データ信号の電圧に応じて制御する第１薄膜トランジスタ素子と、前記発光素子の両端の電圧と前記駆動電流の電流量との関係に依存して、前記第１給電線と前記第２給電線との間の抵抗を調整することにより、前記駆動電流の電流量の減少に応じて前記駆動電流を増加させる駆動電流補償素子とを備えたことを特徴とする。

本発明の他の態様に係る画素回路は、少なくともデータ信号が供給される信号配線並びに駆動電流を流すための電源が供給される第１及び第２給電線が設けられた表示装置の表示領域を構成するマトリクス状の複数の画素の各々に設けられる画素回路であって、前記第１及び第２給電線間に接続された電流駆動型の発光素子と、前記第１及び第２給電線間に前記発光素子と直列に接続されたソース及びドレインを介して前記発光素子を流れる前記駆動電流を、ゲートに供給される前記データ信号の電圧に応じて制御する第１薄膜トランジスタ素子と、前記第１薄膜トランジスタのゲートに接続されており、前記第１薄膜トランジスタのゲート電圧を保持する保持容量と、前記発光素子の両端の電圧と前記駆動電流の電流量との関係に依存して、前記第１及び第２給電線の一方と前記保持容量との間の抵抗を調整することにより、前記駆動電流の電流量の減少に応じて前記駆動電流を増加させる駆動電流補償素子とを備えたことを特徴とする。

さらに本発明は以下のような特徴を有する。

（１）本発明の第１の表示装置は、画素毎に設けられた電流駆動型の発光素子と、該画素毎に設けられており前記発光素子に流れる駆動電流をデータ信号の電圧に応じて制御する駆動素子と、前記発光素子に前記駆動電流を前記駆動素子を介して流すための電源を電源配線を介して供給する電源部と、前記駆動素子に前記データ信号を信号配線を介して供給する信号配線駆動部と、前記信号配線を介して所定電圧のデータ信号を前記駆動素子に供給したときに前記発光素子を流れる駆動電流の電流量及び前記発光素子から発せられる光の発光量のうち少なくとも一方が所定基準値に近付くように、前記電源部における電源及び前記信号配線駆動部におけるデータ信号のうち少なくとも一方の電圧を調整する電圧調整部とを備えたことを特徴とする。

第１の表示装置によれば、電源部からの電源供給により、発光素子には、駆動電流が駆動素子を介して流れる。他方、駆動素子には、データ信号が信号配線駆動部から信号配線を介して供給される。そして、駆動素子により、発光素子に流れる駆動電流がデータ信号の電圧に応じて制御される。これらの結果、電流駆動型の発光素子は、駆動電流によりデータ信号の電圧に対応して発光する。ここで、例えば非表示期間において信号配線を介して所定電圧のデータ信号が駆動素子に供給されたときに、電圧調整部により、発光素子を流れる駆動電流の電流量又は発光素子から発せられる光の発光量が所定基準値（即ち、基準電流量又は基準発光量）に近付くように、電源部における電源及び信号配線駆動部におけるデータ信号のうち少なくとも一方の電圧が調整される。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が増加等して駆動電流が流れ難くなったり、発光素子が発光し難くなったりしても、当該発光素子における駆動電流量或いは発光量は、ほぼ一定とされる。即ち、発光素子や駆動素子の経時劣化による駆動電流量や発光量の低下を、電圧調整部による電圧調整により適宜補正できる。

更に、電圧調整部による電圧調整を複数の画素について個別に行うようにすれば、複数の画素間で、発光素子や駆動素子の電圧電流特性や電流発光特性にバラツキがあったとしても、当該複数の画素の発光素子における駆動電流量或いは発光量を、ほぼ一定にできる。即ち、発光素子や駆動素子の特性のバラツキによる駆動電流量や発光量のバラツキを適宜補正できる。

以上の結果、第１の表示装置によれば、有機ＥＬ素子等の電流駆動型の発光素子を薄膜トランジスタ等の駆動素子により駆動する表示装置において、各素子の経時劣化や特性バラツキによる画面輝度の低下や画面ムラを低減できる。

（２）第１の表示装置の一つの態様では、前記駆動素子は、ゲートに前記データ信号が供給されると共にゲート電圧によりコンダクタンスが制御されるソース及びドレイン間を介して前記駆動電流が流れる薄膜トランジスタからなる。

この態様によれば、薄膜トランジスタのゲートにデータ信号が供給されると、そのソース及びドレイン間のコンダクタンスは、ゲート電圧により制御（変化）される。従って、このソース及びドレイン間を介して発光素子に流れる駆動電流を、データ信号の電圧に応じて制御することができる。

（３）第１の表示装置の他の態様では、前記電圧調整部は、前記所定電圧のデータ信号を前記駆動素子に供給したときの前記駆動電流の電流量を測定する電流量測定部と、該測定された電流量が予め設定された基準電流量に近付くように前記少なくとも一方の電圧を調整する電圧制御部とを備える。

この態様によれば、所定電圧のデータ信号を駆動素子に供給したときの駆動電流の電流量が、電流量測定部により測定される。そして、該測定された電流量が予め設定された基準電流量に近付くように、データ信号の電圧又は駆動電流の電源電圧が電圧制御部により調整される。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が増加等して駆動電流が流れ難くなっても、当該発光素子における駆動電流量は、ほぼ一定とされる。更に、複数の画素間で、発光素子や駆動素子の電圧電流特性にバラツキがあったとしても、データ信号の電圧調整を画素毎に個別に行うようにすれば、当該複数の画素の発光素子における駆動電流量をほぼ一定にできる。

（４）第１の表示装置の他の態様では、前記電圧調整部は、前記所定電圧のデータ信号を前記駆動素子に供給したときの前記発光量を測定する発光量測定部と、該測定された発光量が予め設定された基準発光量に近付くように前記少なくとも一方の電圧を調整する電圧制御部とを備える。

この態様によれば、所定電圧のデータ信号を駆動素子に供給したときの発光素子の発光量が、発光量測定部により測定される。そして、該測定された発光量が予め設定された基準発光量に近付くように、データ信号の電圧又は駆動電流の電源電圧が電圧制御部により調整される。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が増加等して発光素子が発光し難くなっても、当該発光素子における発光量は、ほぼ一定とされる。更に、複数の画素間で、発光素子や駆動素子の電圧電流特性や電流発光特性にバラツキがあったとしても、データ信号の電圧調整を画素毎に個別に行うようにすれば、当該複数の画素の発光素子における駆動電流量をほぼ一定にできる。

（５）第１の表示装置の他の態様では、表示期間に先立つ非表示期間に、前記少なくとも一方の電圧を調整するように前記電圧調整部を制御するコントローラを更に備える。

この態様によれば、コントローラによる制御下で、表示期間に先立つ非表示期間に、データ信号の電圧又は駆動電流の電源電圧が電圧調整部により調整される。

従って、表示期間の一部を測定のために占有しなくて済むと同時に、電圧調整部により適宜電圧調整をしながら、調整動作により表示期間における画像表示に悪影響を及ぼすことはない。また、発光素子や駆動素子における経時劣化の進行速度に鑑みれば、例えば、源投入時などの非表示期間毎に電源調整部による調整を行えば十分である場合が多い。

（６）本発明の第２の表示装置は上述の技術的課題を解決するために、表示領域において画素毎に設けられた電流駆動型の表示用発光素子と、該画素毎に設けられており前記表示用発光素子に流れる駆動電流をデータ信号の電圧に応じて制御する駆動素子と、前記表示用発光素子に前記駆動電流を前記駆動素子を介して流すための電源を電源配線を介して供給する電源部と、前記駆動素子に前記データ信号を信号配線を介して供給する信号配線駆動部と、モニタ用領域に設けられており前記表示用発光素子と同様に電流駆動される電流駆動型のモニタ用発光素子と、該モニタ用発光素子における電流量及び発光量のうち少なくとも一方が所定基準値に近付くように、前記電源部における電源及び前記信号配線駆動部におけるデータ信号のうち少なくとも一方の電圧を調整する電圧調整部とを備えたことを特徴とする。

第２の表示装置によれば、電源部からの電源供給により、表示用発光素子には、駆動電流が駆動素子を介して流れる。他方、駆動素子には、データ信号が信号配線駆動部から信号配線を介して供給される。そして、駆動素子により、表示用発光素子に流れる駆動電流がデータ信号の電圧に応じて制御される。これらの結果、電流駆動型の表示用発光素子は、駆動電流によりデータ信号の電圧に対応して発光する。ここで、例えば非表示期間において信号配線を介して所定電圧のデータ信号が駆動素子に供給されたときに、電圧調整部により、表示用発光素子と同様に電流駆動される電流駆動型のモニタ用発光素子における電流量又は発光量が所定基準値（即ち、基準電流量又は基準発光量）に近付くように、電源部における電源及び信号配線駆動部におけるデータ信号のうち少なくとも一方の電圧が調整される。ここで特に、モニタ用領域に設けられたモニタ用発光素子は、表示領域に設けられた表示用発光素子と同様に電流駆動されるため、モニタ用発光素子における経時劣化は、表示用発光素子における経時劣化と類似或いは同様の傾向を持つと考察される。

従って、表示用発光素子や駆動素子の経時劣化により、表示用発光素子や駆動素子の抵抗が増加等して駆動電流が流れ難くなったり、表示用発光素子が発光し難くなったりしても、当該表示用発光素子における駆動電流量或いは発光量は、ほぼ一定とされる。即ち、表示用発光素子や駆動素子の経時劣化による駆動電流量や発光量の低下を、モニタ用発光素子における電流量や発光量に基づく電圧調整部の電圧調整により適宜補正できる。

更に、電圧調整部による電圧調整を複数の画素について個別に行うようにすれば、複数の画素間で、発光素子や駆動素子の電圧電流特性や電流発光特性にバラツキがあったとしても、当該複数の画素の発光素子における駆動電流量或いは発光量を、ほぼ一定にできる。即ち、発光素子や駆動素子の特性のバラツキによる駆動電流量や発光量のバラツキを適宜補正できる。

以上の結果、第２の表示装置によれば、有機ＥＬ素子等の電流駆動型の発光素子を薄膜トランジスタ等の駆動素子により駆動する表示装置において、各素子の経時劣化や特性バラツキによる画面輝度の低下や画面ムラを低減できる。

（７）第２の表示装置の一つの態様では、前記駆動素子は、ゲートに前記データ信号が供給されると共にゲート電圧によりコンダクタンスが制御されるソース及びドレイン間を介して前記駆動電流が流れる薄膜トランジスタからなる。

この態様によれば、薄膜トランジスタのゲートにデータ信号が供給されると、そのソース及びドレイン間のコンダクタンスは、ゲート電圧により制御（変化）される。従って、このソース及びドレイン間を介して表示用発光素子に流れる駆動電流を、データ信号の電圧に応じて制御することができる。

（８）第２の表示装置の他の態様では、前記電圧調整部は、前記モニタ用発光素子における電流量を測定する電流量測定部と、該測定された電流量が予め設定された基準電流量に近付くように前記少なくとも一方の電圧を調整する電圧制御部とを備える。

この態様によれば、モニタ用発光素子における電流量が、電流量測定部により測定される。そして、該測定された電流量が予め設定された基準電流量に近付くように、データ信号の電圧又は駆動電流の電源電圧が電圧制御部により調整される。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が増加等して駆動電流が流れ難くなっても、当該発光素子における駆動電流量は、ほぼ一定とされる。更に、複数の画素間で、発光素子や駆動素子の電圧電流特性にバラツキがあったとしても、電圧調整を画素毎に個別に行うようにすれば、当該複数の画素の発光素子における駆動電流量をほぼ一定にできる。

（９）第２の表示装置の他の態様では、前記電圧調整部は、前記モニタ用発光素子における発光量を測定する発光量測定部と、該測定された発光量が予め設定された基準発光量に近付くように前記少なくとも一方の電圧を調整する電圧制御部とを備える。

この態様によれば、モニタ用発光素子における発光量が、発光量測定部により測定される。そして、該測定された発光量が予め設定された基準発光量に近付くように、データ信号の電圧又は駆動電流の電源電圧が電圧制御部により調整される。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が増加等して発光素子が発光し難くなっても、当該発光素子における発光量は、ほぼ一定とされる。更に、複数の画素間で、発光素子や駆動素子の電圧電流特性や電流発光特性にバラツキがあったとしても、データ信号の電圧調整を画素毎に個別に行うようにすれば、当該複数の画素の発光素子における駆動電流量をほぼ一定にできる。

（１０）第２の表示装置の他の態様では、表示期間に先立つ非表示期間に前記少なくとも一方の電圧を調整するように前記電圧調整部を制御するコントローラを更に備える。

この態様によれば、コントローラによる制御下で、表示期間に先立つ非表示期間に、データ信号の電圧又は駆動電流の電源電圧が電圧調整部により調整される。従って、電圧調整部により適宜電圧調整をしながらも、調整動作により表示期間における画像表示に悪影響を及ぼすことはない。

（１１）第２の表示装置の他の態様では、前記表示用発光素子と前記モニタ用発光素子とが、同一の基板上に形成されている。

この態様によれば、表示用発光素子とモニタ用発光素子とを類似或いは同様の環境で動作させることにより、両者における経時劣化の傾向を類似した或いは同様のものにできる。従って、モニタ用発光素子における電流量や発光量に基づいて表示用発光素子についての電圧調整を精度良く行うことができる。

（１２）第２の表示装置の他の態様では、前記表示用発光素子と前記モニタ用発光素子とが、同一の製造工程により形成されている。

この態様によれば、モニタ用発光素子を製造するために、別途製造工程を必要としないので製造上有利である。しかも、比較的容易に表示用発光素子の特性とモニタ用発光素子の特性とを類似或いは同様のものとすることができる。従って、両者における経時劣化の傾向を類似した或いは同様のものにできる。

（１３）第２の表示装置の他の態様では、前記電源部は、表示期間に前記表示用発光素子及び前記モニタ用発光素子の両方に前記駆動電流を流すための電源を供給する。

この態様によれば、表示期間には、表示用発光素子及びモニタ用発光素子の両方に駆動電流が流されるので、両者における経時劣化の傾向を類似した或いは同様のものにできる。

（１４）本発明の画素回路は上述の技術的課題を解決するために、少なくともデータ信号が供給される信号配線並びに駆動電流を流すための電源が供給される第１及び第２給電線が設けられた表示装置の表示領域を構成するマトリクス状の複数の画素の各々に設けられる画素回路であって、前記第１及び第２給電線間に接続された電流駆動型の発光素子と、前記第１及び第２給電線間に前記発光素子と直列に接続されたソース及びドレインを介して前記発光素子を流れる前記駆動電流を、ゲートに供給される前記データ信号の電圧に応じて制御する第１薄膜トランジスタ（カレント制御用の薄膜トランジスタ）と、前記駆動電流の電流量の減少及び前記発光素子の発光量の減少のうち少なくとも一方に応じて前記駆動電流を増加させる駆動電流補償素子とを備えたことを特徴とする。

本発明の画素回路によれば、第１及び第２給電線からの電源供給により、発光素子には、駆動電流が第１薄膜トランジスタのソース及びドレインを介して流れる。他方、第１薄膜トランジスタのゲートには、データ信号が信号配線を介して供給される。そして、第１薄膜トランジスタのソース及びドレイン間のコンダクタンスがゲート電圧により制御（変化）され、発光素子に流れる駆動電流がデータ信号の電圧に応じて制御されることになる。これらの結果、電流駆動型の発光素子は、駆動電流によりデータ信号の電圧に対応して発光する。そして、このように流れる駆動電流は、駆動電流補償素子により、駆動電流の電流量又は発光素子の発光量の減少に応じて増加させられる。

従って、発光素子や第１薄膜トランジスタの経時劣化により、発光素子や第１薄膜トランジスタの抵抗が増加等して駆動電流が流れ難くなったり、発光素子が発光し難くなったりしても、当該発光素子における駆動電流量或いは発光量は、ほぼ一定とされる。即ち、発光素子や第１薄膜トランジスタの経時劣化による駆動電流量や発光量の低下を、駆動電流補償素子による抵抗減少等による駆動電流を増加させる作用により自動的に補正できる。

更に、このような補正は複数の画素について個別に行われるので、複数の画素間で、発光素子や第１薄膜トランジスタの電圧電流特性や電流発光特性にバラツキがあったとしても、当該複数の画素の発光素子における駆動電流量或いは発光量を、ほぼ一定にできる。即ち、発光素子や第１薄膜トランジスタの特性のバラツキによる駆動電流量や発光量のバラツキを自動的に補正できる。

以上の結果、本発明の画素回路によれば、有機ＥＬ素子等の電流駆動型の発光素子を第１薄膜トランジスタにより駆動する画素回路において、各素子の経時劣化や特性バラツキによる画面輝度の低下や画面ムラを低減できる。

（１５）画素回路の一つの態様では、前記信号配線は、前記データ信号が供給される信号線及び走査信号が供給される走査線を含み、前記走査信号がゲートに供給されると共にソース及びドレインを介して前記データ信号が前記第１薄膜トランジスタのゲートに供給されるように接続された第２薄膜トランジスタ（スイッチング用の薄膜トランジスタ）を更に備える。

この態様によれば、走査線を介して走査信号が第２薄膜トランジスタのゲートに供給されると、当該第２薄膜トランジスタのソース及びドレイン間は導通状態とされる。これと並行して、信号線を介してデータ信号が第２薄膜トランジスタのソース又はドレインに供給されると、該第２薄膜トランジスタのソース及びドレインを介して、データ信号が第１薄膜トランジスタのゲートに供給される。

（１６）画素回路の他の態様では、前記駆動電流補償素子は、前記発光素子の両端の電圧と前記駆動電流の電流量との関係に依存して、前記第１給電線と前記第２給電線との間の抵抗を調整する。

この態様によれば、発光素子の両端の電圧と駆動電流の電流量との関係に依存して、第１給電線と第２給電線との間の抵抗が駆動電流補償素子により調整されることにより、駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

（１７）この電圧と電流量との関係に依存して調整する態様では、前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記発光素子と前記第２給電線との間に前記発光素子と直列に接続されたｎチャネル型の第１の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１給電線と第２給電線との間の抵抗が、ｎチャネル型の第１の補正用薄膜トランジスタにより調整されて、駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

（１８）或いは、この電圧と電流量との関係に依存して調整する態様では、前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記発光素子と前記第２給電線との間に前記発光素子と直列に接続されたｐチャネル型の第１の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１給電線と第２給電線との間の抵抗が、ｐチャネル型の第１の補正用薄膜トランジスタにより調整されて、駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

（１９）或いは、この電圧と電流量との関係に依存して調整する態様では、前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、前記駆動電流補償素子は、ゲートが前記発光素子の前記第２給電線側の電極に接続され、ソース及びドレインが前記発光素子と前記第１給電線との間に前記発光素子と直列に接続されたｐチャネル型の第２の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１給電線と第２給電線との間の抵抗が、ｐチャネル型の第２の補正用薄膜トランジスタにより調整されて、駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

（２０）或いは、この電圧と電流量との関係に依存して調整する態様では、前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、前記駆動電流補償素子は、ゲートが前記発光素子の前記第２給電線側の電極に接続され、ソース及びドレインが前記発光素子と前記第１給電線との間に前記発光素子と直列に接続されたｎチャネル型の第２の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１給電線と第２給電線との間の抵抗が、ｎチャネル型の第２の補正用薄膜トランジスタにより調整されて、駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

（２１）画素回路の他の態様では、前記第１薄膜トランジスタのゲートに接続されており、前記第１薄膜トランジスタのゲート電圧を保持する保持容量を更に備える。

この態様によれば、データ信号が供給された後の第１薄膜トランジスタのゲート電圧は、保持容量により保持される。従って、データ信号を与える期間よりも長い期間に亘って、第１薄膜トランジスタのソース及びドレインを介して駆動電流を流すことが可能となる。

（２２）この保持容量を備えた態様では、前記駆動電流補償素子は、前記発光素子の両端の電圧と前記駆動電流の電流量との関係に依存して、前記第１及び第２給電線の一方と前記保持容量との間の抵抗を調整するように構成してもよい。

この態様によれば、発光素子の両端の電圧と駆動電流の電流量との関係に依存して、第１又は第２給電線と保持容量との間の抵抗が駆動電流補償素子により調整されることにより、駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

（２３）このように給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記保持容量と前記第１給電線との間に接続された、前記第１薄膜トランジスタと同じｎ又はｐチャネル型の第３の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第１薄膜トランジスタと同じｎ又はｐチャネル型の第３の補正用薄膜トランジスタにより調整されて、第１給電線から第２給電線に向かって流れる駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

（２４）或いは、このように給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記保持容量と前記第１給電線との間に接続された、前記第１薄膜トランジスタと同じｎ又はｐチャネル型の第３の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第１薄膜トランジスタと同じｎ又はｐチャネル型の第３の補正用薄膜トランジスタにより調整されて、第２給電線から第１給電線に向かって流れる駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

（２５）或いは、このように給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記保持容量と前記第２給電線との間に接続された、前記第１薄膜トランジスタと反対のｎ又はｐチャネル型の第４の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第１薄膜トランジスタと反対のｎ又はｐチャネル型の第４の補正用薄膜トランジスタにより調整されて、第１給電線から第２給電線に向かって流れる駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

（２６）或いは、このように給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記保持容量と前記第２給電線との間に接続された、前記第１薄膜トランジスタと反対のｎ又はｐチャネル型の第４の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第１薄膜トランジスタと反対のｎ又はｐチャネル型の第４の補正用薄膜トランジスタにより調整されて、第２給電線から第１給電線に向かって流れる駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

（２７）画素回路の他の態様では、前記駆動電流補償素子は、前記発光素子の両端の電圧と前記発光量との関係に依存して、前記第１給電線と前記第２給電線との間の抵抗を調整する。

この態様によれば、発光素子の両端の電圧と発光量との関係に依存して、第１給電線と第２給電線との間の抵抗が駆動電流補償素子により調整されることにより、発光素子の発光量の減少に応じて当該駆動電流が増加させられる。

（２８）更に、上述の保持容量を備えた態様では、前記駆動電流補償素子は、前記発光素子の両端の電圧と前記発光量との関係に依存して、前記第１及び第２給電線の一方と前記保持容量との間の抵抗を調整するように構成してもよい。

この態様によれば、発光素子の両端の電圧と発光量との関係に依存して、第１又は第２給電線と保持容量との間の抵抗が駆動電流補償素子により調整されることにより、発光量の減少に応じて当該駆動電流が増加させられる。

（２９）このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、前記第１薄膜トランジスタは、ｐチャネル型であり、前記駆動電流補償素子は、前記保持容量と前記第１給電線との間に接続された第１の補正用薄膜フォトダイオードを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第１の補正用薄膜フォトダイオードにより調整されて、ｐチャネル型の第１薄膜トランジスタに対し第１給電線から第２給電線に向かって流れる駆動電流が発光量の減少に応じて増加させられる。

（３０）或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、前記第１薄膜トランジスタは、ｐチャネル型であり、前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第１給電線との間に接続された第５の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第５の補正用薄膜トランジスタにより調整されて、ｐチャネル型の第１薄膜トランジスタに対し第１給電線から第２給電線に向かって流れる駆動電流が発光量の減少に応じて増加させられる。

（３１）或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、前記第１薄膜トランジスタは、ｎチャネル型であり、前記駆動電流補償素子は、前記保持容量と前記第１給電線との間に接続された第１の補正用薄膜フォトダイオードを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第１の補正用薄膜フォトダイオードにより調整されて、ｎチャネル型の第１薄膜トランジスタに対し第２給電線から第１給電線に向かって流れる駆動電流が発光量の減少に応じて増加させられる。

（３２）或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、前記第１薄膜トランジスタは、ｎチャネル型であり、前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第１給電線との間に接続された第５の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第５の補正用薄膜トランジスタにより調整されて、ｎチャネル型の第１薄膜トランジスタに対し第２給電線から第１給電線に向かって流れる駆動電流が発光量の減少に応じて増加させられる。

（３３）或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、前記第１薄膜トランジスタが、ｎチャネル型であり、前記駆動電流補償素子は、前記保持容量と前記第２給電線との間に接続された第２の補正用薄膜フォトダイオードを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第２の補正用薄膜フォトダイオードにより調整されて、ｎチャネル型の第１薄膜トランジスタに対し第１給電線から第２給電線に向かって流れる駆動電流が発光量の減少に応じて増加させられる。

（３４）或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、前記第１薄膜トランジスタが、ｎチャネル型であり、前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第２給電線との間に接続された第６の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第６の補正用薄膜トランジスタにより調整されて、ｎチャネル型の第１薄膜トランジスタに対し第１給電線から第２給電線に向かって流れる駆動電流が発光量の減少に応じて増加させられる。

（３５）或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、前記第１薄膜トランジスタが、ｐチャネル型であり、前記駆動電流補償素子は、前記保持容量と前記第２給電線との間に接続された第２の補正用薄膜フォトダイオードを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第２の補正用薄膜フォトダイオードにより調整されて、ｐチャネル型の第１薄膜トランジスタに対し第２給電線から第１給電線に向かって流れる駆動電流が発光量の減少に応じて増加させられる。

（３６）或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、前記第１薄膜トランジスタが、ｐチャネル型であり、前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第２給電線との間に接続された第６の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第１又は第２給電線と保持容量との間の抵抗が、第６の補正用薄膜トランジスタにより調整されて、ｐチャネル型の第１薄膜トランジスタに対し第２給電線から第１給電線に向かって流れる駆動電流が発光量の減少に応じて増加させられる。

（３７）画素回路の他の態様では、前記駆動電流補償素子は、前記第１薄膜トランジスタと同一の製造工程により形成される薄膜トランジスタを含む。

この態様によれば、駆動電流補償素子を製造するために、別途製造工程を必要としないので製造上有利である。

（３８）本発明の第３の表示装置は上述の技術的課題を解決するために、画素毎に設けられた電流駆動型の発光素子と、該画素毎に設けられており前記発光素子に流れる駆動電流をデータ信号の電圧に応じて制御する駆動素子と、前記発光素子に前記駆動電流を前記駆動素子を介して流すための電源を電源配線を介して供給する電源部と、画像信号源から入力される画像信号に対応する電圧を持つデータ信号を信号線を介して前記駆動素子に供給する信号線駆動回路と、前記信号線を介して所定電圧のデータ信号を前記駆動素子に供給したときに前記発光素子を流れる駆動電流の電流量及び前記発光素子から発せられる光の発光量のうち少なくとも一方を測定する測定部と、前記画像信号源と前記信号線駆動回路との間に介在しており前記測定された電流量及び発光量の少なくとも一方が所定基準値に近付くように前記画像信号を補正した後に前記信号線駆動回路に入力する補正回路とを備えたことを特徴とする。

第３の表示装置によれば、電源部からの電源供給により、発光素子には、駆動電流が駆動素子を介して流れる。他方、駆動素子には、画像信号源から入力され画像信号に対応する電圧を持つデータ信号が、信号線駆動回路から信号線を介して供給される。そして、駆動素子により、発光素子に流れる駆動電流がデータ信号の電圧に応じて制御される。これらの結果、電流駆動型の発光素子は、駆動電流によりデータ信号の電圧に対応して発光する。ここで、例えば非表示期間において信号線を介して所定電圧のデータ信号が駆動素子に供給されたときに、測定部により、発光素子を流れる駆動電流の電流量又は発光素子の発光量が測定される。このように測定された電流量又は発光量が所定基準値（即ち、基準電流量又は基準発光量）に近付くように、画像信号が補正回路により補正される。そして、補正された画像信号が信号線駆動回路に入力される。従って、駆動素子には、補正された画像信号に対応する電圧を持つデータ信号が、信号線駆動回路から信号線を介して供給される。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が増加等して駆動電流が流れ難くなったり、発光素子が発光し難くなったりしても、当該発光素子における駆動電流量或いは発光量は、ほぼ一定とされる。

更に、補正回路による補正を複数の画素について個別に行うようにすれば、複数の画素間で、発光素子や駆動素子の電圧電流特性や電流発光特性にバラツキがあったとしても、当該複数の画素の発光素子における駆動電流量或いは発光量を、ほぼ一定にできる。

以上の結果、第３の表示装置によれば、有機ＥＬ素子等の電流駆動型の発光素子を薄膜トランジスタ等の駆動素子により駆動する表示装置において、各素子の経時劣化や特性バラツキによる画面輝度の低下や画面ムラを低減できる。

（３９）第３の表示装置の一つの態様では、前記駆動素子は、ゲートに前記データ信号が供給されると共にゲート電圧によりコンダクタンスが制御されるソース及びドレイン間を介して前記駆動電流が流れる薄膜トランジスタからなる。

この態様によれば、薄膜トランジスタのゲートにデータ信号が供給されると、そのソース及びドレイン間のコンダクタンスは、ゲート電圧により制御（変化）される。従って、このソース及びドレイン間を介して発光素子に流れる駆動電流を、データ信号の電圧に応じて制御することができる。

（４０）第３の表示装置の他の態様では、前記測定された電流量及び発光量の少なくとも一方を記憶するメモリ装置を更に備えており、前記補正回路は、該記憶された電流量及び発光量の少なくとも一方に基づいて前記画像信号を補正する。

この態様によれば、測定された電流量又は発光量は、メモリ装置に記憶される。そして、画像信号は、該記憶された電流量又は発光量に基づいて補正回路により補正される。従って、表示期間とは時間的に相前後する非表示期間における測定により、表示期間における補正を行うことが可能となる。更に、複数の画素に対する補正を同一の測定部や補正回路を用いて行うことが可能となる。

（４１）第３の表示装置の他の態様では、前記電源配線は、画素列に対応して設けられており、前記測定部は、前記駆動電流の電流量を測定し、前記電源配線を表示期間に前記電源部の側に接続すると共に非表示期間に前記測定部の側に接続する切換スイッチと、順次パルスを前記電源配線の各々に対応して順次出力するシフトレジスタと、前記非表示期間に前記順次パルスに応じて前記電源配線の各々と前記測定部との間の導通を順次制御する伝送スイッチとを含む共通線駆動回路を更に備える。

この態様によれば、共通線駆動回路内において、表示期間には、電源配線は切換スイッチにより電源部の側に接続される。従って、電源部からの電源供給を受けて発光素子は発光して通常の表示動作を行う。他方、非表示期間には、電源配線は切換スイッチにより測定部の側に接続される。この際、シフトレジスタからは、電源配線の各々に対応して順次パルスが順次出力され、伝送スイッチにより順次パルスに応じて電源配線の各々と測定部との間の導通が順次とられる。そして、測定部により、駆動電流の電流量が測定される。従って、画素列に対応して設けられた電源配線を測定対象として順次選択することにより、画素列毎の電流量測定が可能となり、更に、走査信号を用いて行毎に発光素子を駆動する構成を採れば、画素毎の電流量測定が可能となる。この結果、画素列毎或いは画素毎の補正が可能となる。

（４２）第３の表示装置の他の態様では、前記測定部は、前記発光量を測定し、画素列に対応して設けられており前記発光量を示す電気信号を前記測定部に伝送する検光線と、順次パルスを前記検光線の各々に対応して順次出力するシフトレジスタと、非表示期間に前記順次パルスに応じて前記検光線の各々と前記測定部との間の導通を順次制御する伝送スイッチとを含む検光線駆動回路とを更に備える。

この態様によれば、非表示期間には、シフトレジスタからは、検光線の各々に対応して順次パルスが順次出力され、伝送スイッチにより順次パルスに応じて検光線の各々と測定部との間の導通が順次とられる。そして、測定部により、発光量が測定される。従って、画素列に対応して設けられた検光線を測定対象として順次選択することにより、画素列毎の発光量測定が可能となり、更に、走査信号を用いて行毎に発光素子を駆動する構成を採れば、画素毎の発光量測定が可能となる。この結果、画素列毎或いは画素毎の補正が可能となる。

（４３）第３の表示装置の他の態様では、前記測定部は、半導体素子の光励起電流によって前記発光量を測定する。

この態様によれば、半導体素子の光励起電流によって、発光素子の発光量が測定部により測定され、この測定された発光量に基づいて補正が行われる。従って、比較的単純な素子を用いて高精度の測定を行うことが可能となる。

（４４）このように半導体素子の光励起電流によって測定する態様では、前記半導体素子がＰＩＮダイオードであってもよい。

この場合、ＰＩＮダイオードのＰＩＮ接合部における光励起電流によって、発光素子の発光量が測定可能となる。

（４５）或いは、このように半導体素子の光励起電流によって測定する態様では、前記半導体素子が電界効果型トランジスタであってもよい。

この場合、電界効果トランジスタのチャネル部における光励起電流によって、発光素子の発光量が測定可能となる。

（４６）或いは、このように半導体素子の光励起電流によって測定する態様では、前記駆動素子は薄膜トランジスタからなり、該薄膜トランジスタと前記半導体素子とが、同一の工程で形成されるように構成してもよい。

この態様によれば、駆動素子と半導体素子とを同一の工程で形成できるので、製造上有利である。

（４７）第３の表示装置の他の態様では、前記駆動素子は、６００℃以下の低温プロセスで形成された、多結晶シリコン薄膜トランジスタからなる。

この態様によれば、比較的低価格の大型ガラス基板等の上に、高駆動能力を持つ駆動素子を、低コストで作成することが可能となる。

（４８）第３の表示装置の他の態様では、前記発光素子は、インクジェットプロセスで形成された、有機エレクトロルミネッセンス素子からなる。

この態様によれば、発光効率が高く長寿命の発光素子を作成することができ、基板上でのパターニングを容易に行うことができる。更に、プロセス中の廃棄材料が少なく、プロセス用の装置も比較的低価格であるため、当該表示装置における低コスト化を実現できる。

（４９）第３の表示装置の他の態様では、前記測定部は、前記駆動電流及び前記発光量の少なくとも一方の測定を画素毎に行い、前記補正回路は、該画素毎に前記画像信号を補正する。

この態様によれば、駆動電流又は発光量の測定が測定部により画素毎に行われ、前記画像信号は補正回路により画素毎に補正される。従って、複数の画素間で、発光素子や駆動素子の電圧電流特性や電流発光特性に、製造バラツキや表示履歴による劣化の程度の差に起因したバラツキ等のバラツキがあったとしても、当該複数の画素の発光素子における駆動電流量或いは発光量を、ほぼ一定にできる。この結果、各素子の特性バラツキによる画面ムラを詳細に低減できる。

（５０）第３の表示装置の他の態様では、前記測定部は、前記駆動電流及び前記発光量の少なくとも一方の測定を複数の画素からなる所定単位毎に行い、前記補正回路は、該所定単位毎に前記画像信号を補正する。

この態様によれば、駆動電流又は発光量の測定が測定部により、複数の画素からなる所定単位毎に行われ、前記画像信号は補正回路により、この所定単位毎に補正される。この所定単位としては、例えば相隣接するｎ個（ｎ＝２、４、８、１６、３２、６４、…）の画素からなるが、その数は、要求される輝度の均一性や測定部や補正回路の処理能力に応じて決めればよい。従って、複数の所定単位間で、発光素子や駆動素子の電圧電流特性や電流発光特性に、製造バラツキや表示履歴による劣化の程度の差に起因したバラツキ等のバラツキがあったとしても、当該複数の所定単位の発光素子における駆動電流量或いは発光量を、ほぼ一定にできる。この結果、各素子の特性バラツキによる画面ムラを効率良く低減できる。そして、このような測定及び補正は、画素毎に測定及び補正を行う場合と比較して、比較的短時間で且つ容易に行うことが可能である。

（５１）第３の表示装置の他の態様では、前記補正回路は、前記画像信号の信号レベルを既定の信号レベルから他の既定の信号レベルへと変換することにより前記画像信号を補正する。

この態様によれば、前記補正回路による補正の際に、画像信号の信号レベルは既定の信号レベルから他の既定の信号レベルへと変換されるので、規定の信号レベルとは異なる信号レベルを設けておく必要が無い。これにより、例えば、信号線駆動回路の構成を簡素化できたり、信号線駆動回路で必要な電源の種類を減らしたり出来る。この結果、表示装置として、回路の簡素化、動作の高速化及び消費電流の低減を実現できる。

（５２）本発明の第４の表示装置は上述の技術的課題を解決するために、上述した本発明の各種態様における画素回路を画素毎に備えたことを特徴とする。

第４の表示装置によれば、画素毎に本発明の画素回路を備えているので、発光素子や駆動素子における経時劣化や特性バラツキによる画面輝度の低下や画面ムラが低減された高品位の画像表示が可能となる。

（５３）本発明の電子機器は上述の技術的課題を解決するために、上述した本発明の各種態様における第１、第２及び第３表示装置のいずれか一つを備えたことを特徴とする。

本発明の電子機器によれば、本発明の表示装置を備えているので、発光素子や駆動素子における経時劣化や特性バラツキによる画面輝度の低下や画面ムラが低減された高品位の画像表示が可能な各種の電子機器を実現できる。

以下、本発明を実施するための最良の形態について実施例毎に図面に基づいて説明する。

先ず以下に説明する各実施例のＴＦＴ−ＯＥＬＤ（即ち、駆動用の薄膜トランジスタ及び該薄膜トランジスタにより電流駆動される有機ＥＬ素子）を備えた表示装置において共通する基本的な構成について図１及び図２を参照して説明する。ここに、図１は、表示装置の基本的な全体構成を示すブロック図であり、特に４つの相隣接する画素に夫々設けられた画素回路の基本的な回路構成を示す回路図を含む。また、図２は、この表示装置の一画素の平面図である。

図１に示すように、表示装置１００は、ＴＦＴアレイ基板１上に、Ｘ方向に夫々延びておりＹ方向に配列された複数の走査線１３１と、Ｙ方向に夫々延びておりＸ方向に配列された複数の信号線１３２及び複数の共通線（共通給電線）１３３と、走査線１３１に走査信号を供給する走査線駆動回路１１と、信号線１３２にデータ信号を供給する信号線駆動回路１２と、共通線１３３に所定電位の正電源（又は負電源）を供給する共通線駆動回路１３とを備えて構成されている。そして、ＴＦＴアレイ基板１の中央には、表示領域１５が設けられており、表示領域１５内には、複数の画素１０がマトリクス状に規定されている。

図１及び図２に示すように、各画素１０には、第２薄膜トランジスタの一例としてのスイッチングＴＦＴ２２１、スイッチングＴＦＴ２２１に制御されて各画素への電流を制御する第１薄膜トランジスタの一例としてのＴＦＴ（以下、カレントＴＦＴと称す）２２３、有機ＥＬ素子２２４及び保持容量２２２からなる画素回路が設けられている。更にカレントＴＦＴ２２３のドレインには、ＩＴＯ(Indium Tin Oxide)膜等からなる画素電極１４１が接続されており(図２参照)、画素電極１４１に対して有機ＥＬ素子２２４を介してＡｌ（アルミニウム）膜等からなる対向電極が対向配置されている。この対向電極は、例えば接地されているか或いは所定電位の負電源（又は正電源）に接続されている。

以上のように構成されているため、一画素における発光動作は、以下のように行われる。即ち、走査線駆動回路１１から走査線１３１への走査信号の出力があり且つ信号線駆動回路１２から信号線１３２にデータ信号が供給された際に、これらの走査線１３１及び信号線１３２に対応する画素１０におけるスイッチングＴＦＴ２２１がオンとなり、信号線１３２に供給されるデータ信号の電圧(Ｖsig)がカレントＴＦＴ２２３のゲートに印加される。これにより、ゲート電圧に応じた駆動電流（Ｉｄ）が共通線駆動回路１３から共通線１３３を介してカレントＴＦＴ２２３のドレイン・ソース間に流れ、更に画素電極１４１（図２参照）を介して有機ＥＬ素子２２４から対向電極へと流れて、有機ＥＬ素子２２４が発光する。そして、スイッチングＴＦＴ２２１がオンの間に保持容量２２２に充電された電荷が、スイッチングＴＦＴ２２１がオフとなった後に放電されて、この有機ＥＬ素子２２４を流れる電流はスイッチングＴＦＴ２２１がオフとなった後にも所定期間に亘り流れ続ける。

尚、以下の各実施例では、表示装置の各画素において電流駆動される電流駆動型発光素子は有機ＥＬ素子とされているが、この有機ＥＬ素子に代えて、その他の例えば、無機のエレクトロルミネッセンス（以下、無機ＥＬ素子と称す）、ＬＥＤ（ライト・エミッティング・ダイオード＝発光ダイオード）、ＬＥＰ（ライト・エミッティング・ポリマー）等の公知の電流駆動型発光素子を用いて当該表示装置を構成してもよい。また、各電流駆動型発光素子の駆動電流を制御する駆動素子はカレントＴＦＴとされているが、このカレントＴＦＴに代えて、その他の例えばＦＥＴ（電界効果トランジスタ）、バイポーラトランジスタ等の駆動素子を用いて当該表示装置を構成してもよい。電流駆動型発光素子や電流駆動用の駆動素子であれば、駆動電流が流れるにつれて経時劣化が多少なりとも生じるため、以下に説明する各実施例の効果が発揮される。但し、経時劣化が特に顕著である有機ＥＬ素子２２４及びカレントＴＦＴ２２３を用いて表示装置を構成した場合に、以下に説明する各実施例の効果が有効に発揮される。

以上説明した基本構成において、下記の実施例１〜実施例１３に示した有機ＥＬ素子２２４やカレントＴＦＴ２２３における経時劣化や特性のばらつきを適宜補正する回路や素子を付加することにより、表示領域１５における画面輝度の低下や複数の画素１０間における画面むらの発生を防止することが可能となる。以下、各実施例について説明する。

図３は、本発明の実施例１に係るＴＦＴ−ＯＥＬＤを備えた表示装置のブロック図である。本実施例では、共通電極駆動回路１３は、共通線１３３（図１及び図２参照）に所定電位（例えば正電位）の電源信号を供給する回路である。対向電極駆動回路１４は、画素電極１４１（図２参照）に有機ＥＬ素子２２４を挟んで対向配置された対向電極に対し、所定電位（例えば、接地電位）の電源信号を供給する回路である。

本実施例では特に、有機ＥＬ素子２２４やカレントＴＦＴ２２３の経時劣化による駆動電流の低下（従って、有機ＥＬ素子２２４の発光量の低下）を補正するために、電流量測定器１６、比較回路２１ａ、電圧制御回路２２ａ及びコントローラ２３が設けられている。尚、これらの共通電極駆動回路１３、対向電極駆動回路１４、電流量測定器１６、比較回路２１ａ、電圧制御回路２２ａ及びコントローラ２３のうち少なくとも一つは、図１に示したＴＦＴアレイ基板１上に設けられてもよいし、或いは、外部ＩＣとして構成され、ＴＦＴアレイ基板１に対して外付けされてもよい。

電流量測定器１６は、共通電極駆動回路１３から、表示領域１５内の表示用の有機ＥＬ素子２２４（図１参照）へ流れる駆動電流を測定する。

比較回路２１ａは、電流量測定器１６により測定された測定電流量ＩＤと、予め設定された基準電流量Ｉ refとを比較し、電圧制御回路２２ａは、その比較結果に基づき両電流量の差が小さくなるように共通電極駆動回路１３の出力電圧（Ｖ com）を調整する。即ち、共通電極駆動回路１３からの出力電圧（Ｖ com）に対して、測定電流量ＩＤが基準電流量Ｉ refに近付くようにフィードバックが掛けられる。この結果、仮にこのようなフィードバックを掛けなかった場合に有機ＥＬ素子２２４やカレントＴＦＴ２２３の経時劣化による有機ＥＬ素子２２４を流れる駆動電流の減少分は、共通電極駆動回路１３の出力電圧（Ｖ com）の増加による駆動電流の増加分により補正される。

このような本実施例による補正作用を図４を参照して説明する。

先ず、本実施例の如き補正を行わない場合について図４の上段を参照して説明する。この場合、画像信号の階調レベルＤ１に対応して画素表示する際に電圧Ｖ１のデータ信号を信号線に供給すると、駆動電流Ｉｄ１が流れるように表示装置における共通電極電位、対向電極電位、データ信号の電源電位等が初期設定されていたとする。その後、有機ＥＬ素子やカレントＴＦＴが経時劣化すると、同じ電圧Ｖ１のデータ信号を供給しても、有機ＥＬ素子を流れる駆動電流Ｉｄは、減少してしまう（ここで、減少後の電流をＩ d1’とする）。従って、このままの諸電圧の設定状態で、画像表示を行うと、駆動電流Ｉｄに応じて発光する有機ＥＬ素子の明るさ（輝度）は低下してしまうのである。

次に、本実施例の如き補正を行う場合について図４の下段を参照して説明する。この場合には、有機ＥＬ素子２２４やカレントＴＦＴ２２３が経時劣化しても、同じ階調レベルＤ１に対しては初期状態と同じ駆動電流Ｉ d1が得られるように、共通電極駆動回路１３からの出力電圧（Ｖ com）が増加される。即ち、共通電極駆動回路１３からの出力電圧（Ｖ com）を増加させることにより、階調レベルＤ１の画像信号に対しては、電圧Ｖ１よりもΔＶ１だけ高い電圧Ｖ１’のデータ信号が供給された時と同様の駆動電流Ｉ d1が流れる。

このように、有機ＥＬ素子２２４を流れる駆動電流Ｉｄは、共通電極駆動回路１３の出力電圧（Ｖ com）を上げることにより、画像信号に対する電流特性が初期状態と同じになるように補正されるのである。従って、このような経時劣化に対する補正処理（即ち、共通電極駆動回路１３の出力電圧(Ｖ com)の調整処理）後に画像表示を行うと、有機ＥＬ素子２２４やカレントＴＦＴ２２３において顕著な経時劣化が発生していた場合にも、有機ＥＬ素子２２４の明るさ（輝度）の低下を低減することが出来る。

以上のような補正処理は、表示動作と並行してリアルタイムで行うことも可能である。但し、経時劣化の進行速度に鑑みれば、表示装置１００の表示動作の間中常時行う必要性は低く、適当な期間をおいて行えば十分である。そこで本実施例では、コントローラ２３により、例えば表示期間に先立って表示装置１００の主電源投入時や一定の期間毎に通常の表示動作とは独立して、このような経時劣化に対する補正処理を行い、一の補正処理から次の補正処理までの間は共通電極駆動回路１３の出力電圧値（Ｖ com）を最後に補正（調整）された値に固定するように構成されている。この構成によれば、補正処理により表示画像の画質に悪影響を与えない利点や、表示装置１００における動作速度やリフレッシュレートを低下させない利点が得られる。

更に本実施例では、コントローラ２３により、例えば、全ての有機ＥＬ素子２２４を最大限に発光させるデータ信号を供給するなど、所定パターンの画像表示を表示領域１５において行いつつ、このような電圧制御回路２２ａ等による補正処理を行うように構成されている。この構成により、精度よく電流量を測定することができ、正確に経時劣化による影響を補正することが可能となる。

以上の結果、本実施例によれば、有機ＥＬ素子２２４を流れる駆動電流Ｉｄの電流量が低下する経時劣化が発生したときに、その経時劣化による電流低下分を精度良く補正し、画面輝度の低下を生じさせないようにすることが可能となる。

尚、本実施例では、測定した有機ＥＬ素子２２４を流れる測定電流量ＩＤに対応して、共通線１３３に印加される電圧、即ち画素電極１４１に印加される電圧を調整するように構成されている。しかしながら、本実施例の変形例として、このように測定された測定電流量ＩＤに対応して、走査線１３１、信号線１３２(走査線１３１及び信号線１３２を総称して“バス配線”と称す)、又は、対向電極（画素電極１４１及び対向電極を総称して“電極”と称す）に印加される電圧を調整するように構成してもよい。

即ち、例えば、図５に示したように、図３に示した電圧制御回路２２ａに代えて、比較回路２１ａにおいて比較される測定電流量ＩＤと基準電流量Ｉ refとが一致するように対向電極駆動回路１４の電圧を調整する電圧制御回路２２ｂを設けても、上述の実施例１と同様の効果が得られる。但し、この場合には、対向電極を接地したのでは機能しないことは言うまでもない。

或いは、図６に示したように、図３に示した電圧制御回路２２ａに代えて、比較回路２１ａにおいて比較される測定電流量ＩＤと基準電流量Ｉ refとが一致するように信号線駆動回路１２の電圧を調整する電圧制御回路２２ｃを設けても、上述の実施例１と同様の効果が得られる。

更に、以上の実施例１及びその変形例において、補正処理（電圧制御回路２２ａ等による電圧調整処理）を行う際に表示領域１５に表示する所定パターンとしては、例えば、前述のように全ての有機ＥＬ素子２２４を最大限に発光させるデータ信号を供給する一種類のパターンを用いてもよく、或いは、コントローラ２３による制御下で、複数のパターンについての測定電流量ＩＤを予め各パターンに対して設定された基準電流量Ｉ refと夫々比較して、例えば、複数のパターンについての両者の差の合計が最も小さくなるように電圧制御回路２２ａ等による電圧調整を行うように構成してもよい。

特に、図６に示した信号線駆動回路１２の出力電圧（即ち、データ信号の電圧Ｖ sig）を調整する変形例の場合には、コントローラ２３による制御下で、このように複数のパターンについて測定電流量ＩＤを夫々対応する基準電流量Ｉ refに一致させるようにデータ信号の電圧Ｖ sigを調整することにより、図７に示すように、データ信号の各電圧（Ｖｎ）を、駆動電流Ｉｄの各値Ｉ d1、Ｉ d2、…、Ｉ dn、…について別々に、各電圧（Ｖｎ’）にまで夫々高めることも可能となる。即ち、データ信号Ｖ sigに対する駆動電流Ｉｄの電圧電流特性曲線がＣ１からＣ２のように経時劣化により複雑に変化した場合（例えば、経時劣化による変化が低電流側で高電流側より激しい場合或いはその逆の場合等）に、このように各駆動電流Ｉｄの値に応じて補正量を定めれば、入力される画像信号の各階調レベルに対し、有機ＥＬ素子２２４における駆動電流Ｉｄや発光量を精度良く維持することが可能となる。

以上詳細に説明したように本実施例及びその変形例によれば、実際に有機ＥＬ素子２２４を流れる駆動電流（測定電流量ＩＤ）と予め設定された基準電流（基準電流量Ｉ ref）との差に対応して、バス配線または電極に印加される電圧を調整するので、有機ＥＬ素子２２４やカレントＴＦＴ２２３における経時劣化を補正することが可能となる。

図８は、本発明の実施例２に係るＴＦＴ−ＯＥＬＤを備えた表示装置のブロック図である。図８において、図３に示した実施例１と同じ構成要素には同じ参照符号を付し、その説明は省略する。本実施例では、表示領域１５に隣接して設けられた電流モニタ領域１７内のモニタ用有機ＥＬ素子１７ａに対し共通電極及び対向電極間の電圧が印加されており、表示期間には、表示用の有機ＥＬ素子２２４（図１参照）とほぼ同じ条件で、モニタ用有機ＥＬ素子１７ａは電流駆動される。そして、経時劣化に対する補正処理を行う際には、電流量測定器１６は、モニタ用有機ＥＬ素子１７ａを流れる電流Ｉ dmを測定する。この電流量測定器１６による電流Ｉ dmの測定値である測定電流量ＩＤを基準電流量Ｉrefに一致させるように、比較回路２１ａ、電圧制御回路２２ａ及びコントローラ２３により、共通電極駆動回路１３の出力電圧(Ｖ com)を調整するように構成されている。その他の構成については、実施例１の場合と同様である。

以上のように構成されているため実施例２によれば、有機ＥＬ素子２２４やカレントＴＦＴ２２３（図１及び図２参照）の電流量が低下する経時劣化が発生したときに、その経時劣化による電流低下を補正し、表示領域１５における画面輝度の低下を低減することが可能となる。

尚、本実施例では特に、表示用の有機ＥＬ素子２２４とモニタ用ＥＬ素子１７ａとは、同一のＴＦＴアレイ基板１上に同一の製造工程により形成されている。従って、モニタ用有機ＥＬ素子１７ａを形成するための工程を別途設ける必要が無い。しかも、電流駆動される表示用の有機ＥＬ素子２２４とモニタ用有機ＥＬ素子１７ａとにおける経時劣化傾向を相類似させることができ、モニタ用有機ＥＬ素子１７ａを流れる電流Ｉ dmに基づいて表示用の有機ＥＬ素子２２４における経時劣化に対する補正をかなり適切に行うことが可能となる。

また実施例２においても、実施例１の場合と同様に、経時劣化に対する補正処理は、例えば表示期間に先立って表示装置１００の主電源投入時や一定の期間毎に行ってもよいし、リアルタイムで行ってもよい。更に、変形例として、このように測定された測定電流量ＩＤに対応して、走査線駆動回路１１、信号線駆動回路１２又は対向電極駆動回路１４における出力電圧を調整するように構成してもよい。特に、信号線駆動回路１２の出力電圧を調整する変形例の場合には、コントローラ２３による制御下で、明るさの相異なる複数の表示を電流モニタ領域１７で行うようにモニタ用有機ＥＬ素子１７ａを駆動すれば、各明るさに対して得られる測定電流量ＩＤを夫々対応する基準電流量Ｉ refに一致させるようにデータ信号の電圧Ｖ sigを調整することにより、経時劣化による電流電圧特性に複雑な変化が生じた場合等にも対処可能である。

図９は、本発明の実施例３に係るＴＦＴ−ＯＥＬＤを備えた表示装置のブロック図である。図９において、図３に示した実施例１と同じ構成要素には同じ参照符号を付し、その説明は省略する。

本実施例では、実施例１における電流量測定器１６に代えて、表示領域１５内の表示用の有機ＥＬ素子２２４（図１参照）の発光量を測定する発光量測定器１８が備えられている。経時劣化に対する補正を行う際には、走査線駆動回路１１からの所定電圧の走査信号、信号線駆動回路１２からの所定電圧のデータ信号、並びに共通電極駆動回路１３及び対向電極駆動回路１４からの所定電圧の電源信号が印加される。発光量測定器１８は、これに応じて発光する有機ＥＬ素子２２４から発せられる光を検出する。比較回路２１ｂは、その測定発光量ＬＤと予め設定された基準発光量Ｌ refとを比較する。そして、この比較される発光量ＬＤと基準発光量Ｌ refとを一致させるように、比較回路２１ｂ、電圧制御回路２２ａ及びコントローラ２３により、共通電極駆動回路１３の出力電圧を調整するように構成されている。その他の構成については、実施例１の場合と同様である。

以上のように構成された実施例３によれば、カレントＴＦＴ２２３（図１及び図２参照）におけるゲート電圧に対するドレイン電流（駆動電流）量が低下する経時劣化、有機ＥＬ素子２２４における電圧に対する電流量が低下する経時劣化、有機ＥＬ素子２２４における駆動電流に対する発光量が低下する経時劣化などが発生し、最終的に有機ＥＬ素子２２４における発光量が低下したときに、その経時劣化による発光量低下分を有機ＥＬ素子２２４に印加される電圧を増加することにより補正し、表示領域１５における画面輝度の低下を防ぐことが可能となる。

また実施例３においても、実施例１の場合と同様に、経時劣化に対する補正は、例えば表示期間に先立って表示装置１００の主電源投入時や一定の期間毎に行ってもよいし、リアルタイムで行ってもよい。更に、変形例として、このように測定された測定発光量ＬＤに対応して、走査線駆動回路１１、信号線駆動回路１２又は対向電極駆動回路１４における出力電圧を調整するように構成してもよいし、経時劣化に対する補正を行う際の所定パターンは一種類でも複数種類でもよい。特に、信号線駆動回路１２の出力電圧を調整する変形例の場合には、コントローラ２３による制御下で、複数の所定パターンについて測定発光量ＬＤを夫々対応する基準発光量Ｌ refに一致させるようにデータ信号の電圧Ｖsigを調整することにより、経時劣化による電流電圧特性の複雑な変化にも対処可能となる。

図１０は、本発明の実施例４に係るＴＦＴ−ＯＥＬＤを備えた表示装置のブロック図である。図１０において、図３及び図９に夫々示した第１及び実施例３と同じ構成要素には同じ参照符号を付し、その説明は省略する。

本実施例では、表示領域１５に隣接して設けられた発光モニタ領域１９内のモニタ用有機ＥＬ素子１９ａに対し共通電極及び対向電極間の電圧が印加されており、表示期間には、表示用の有機ＥＬ素子２２４（図１参照）とほぼ同じ条件で、モニタ用有機ＥＬ素子１９ａは電流駆動される。そして、経時劣化に対する補正を行う際には、発光量測定器１８は、モニタ用有機ＥＬ素子１９ａの発光を測定する。この発光量測定器１８による発光の測定値である測定発光量ＬＤを基準発光量Ｌ refに一致させるように、比較回路２１ｂ、電圧制御回路２２ａ及びコントローラ２３により、共通電極駆動回路１３の出力電圧を調整するように構成されている。その他の構成については、第１及び実施例３の場合と同様である。

以上のように構成された実施例４によれば、実施例３の場合と同様に、カレントＴＦＴ２２３（図１及び図２参照）や有機ＥＬ素子２２４における電圧に対する電流量が低下する経時劣化、有機ＥＬ素子２２４における駆動電流に対する発光量が低下する経時劣化などが発生し、最終的に有機ＥＬ素子２２４における発光量が低下したときに、その発光量低下分を補正し、表示領域１５における画面輝度の低下を防ぐことが可能となる。

また実施例４においても、実施例１の場合と同様に、経時劣化に対する補正は、例えば表示期間に先立って表示装置１００の主電源投入時や一定の期間毎に行ってもよいし、リアルタイムで行ってもよい。更に、変形例として、このように測定された測定発光量ＬＤに対応して、走査線駆動回路１１、信号線駆動回路１２又は対向電極駆動回路１４における出力電圧を調整するように構成してもよいし、経時劣化に対する補正を行う際の所定パターンは一種類でも複数種類でもよい。特に、信号線駆動回路１２の出力電圧を調整する変形例の場合には、コントローラ２３による制御下で、複数の所定パターンについて測定発光量ＬＤを夫々対応する基準発光量Ｌ refに一致させるようにデータ信号の電圧Ｖsigを調整することにより、経時劣化による電流電圧特性の複雑な変化にも対処可能となる。尚、本実施例では特に、表示用の有機ＥＬ素子２２４とモニタ用有機ＥＬ素子１９ａとは、同一のＴＦＴアレイ基板１上に同一の製造工程により形成されている。従って、モニタ用ＥＬ素子１９ａを形成するための工程を別途設ける必要が無い。しかも、電流駆動される表示用の有機ＥＬ素子２２４とモニタ用有機ＥＬ素子１９ａとにおける経時劣化傾向は相類似したものにすることができ、モニタ用ＥＬ素子１９ａから発せられる光に基づいて表示用の有機ＥＬ素子２２４における経時劣化に対する補正を正確に行うことが可能となる。

以下に説明する実施例５から実施例１０は、上述の実施例１から実施例４の場合とは異なり、各画素の単位で発生する有機ＥＬ素子２２４やカレントＴＦＴ２２３における経時劣化による駆動電流量低下或いは有機ＥＬ素子２２４の発光量低下を、各画素の単位で補正する画素回路に関するものである。

尚、以下の実施例５から実施例１０では、複数の画素回路を画素毎に備えてなる表示装置の構成は、図１に示したものと同様であるので、その説明は省略する。図１１は、本発明の実施例５に係るＴＦＴ−ＯＥＬＤを含んで構成された画素回路の等価回路図である。尚、図１１において、図１の各画素１０内における回路図部分に示した構成要素と同様の構成要素には、同様の参照符号を付し、その説明は省略する。

図１１において、本実施例の画素回路では、有機ＥＬ素子２２４の両端の電圧と、これを流れる駆動電流Ｉｄの電流量との関係に依存して、第１給電線２１３と第２給電線間２１５の抵抗を変化させる。ここに、第１給電線２１３とは、共通線駆動回路からの所定電位の電源信号が供給される、画素電極に接続された各画素内における共通線部分である。他方、第２給電線間２１５とは、対向電極駆動回路からの所定電位の電源信号が供給される、対向電極に接続された各画素内における給電線部分である。

より具体的には、第１給電線（共通電極）２１３の電位が第２給電線（対向電極）２１５よりも高電位である（即ち、共通電極に正電源が供給されると共に対向電極に負電源が供給される）場合には、図１１に示した通りに、ｎチャネル型の第１の補正用ＴＦＴ２３１は、そのゲート電極が有機ＥＬ素子２２４の第１給電線側の電極に接続され、ソース電極及びドレイン電極が有機ＥＬ素子２２４と第２給電線２１５間に有機ＥＬ素子２２４と直列に接続されるように付加される。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第１の補正用ＴＦＴ２３１のゲート電圧が上昇し、そのソース電極とドレイン電極間の抵抗が減少する。従って実施例５によれば、経時劣化により有機ＥＬ素子２２４の抵抗が増加しても、第１の補正用ＴＦＴ２３１のソース及びドレイン間の抵抗減少により、その有機ＥＬ素子２２４における抵抗増加による駆動電流Ｉｄの電流量低下を補正し、画面輝度の低下を低減することが可能となる。また、このような補正は画素単位で行われるので、経時劣化が複数の画素間でバラツキをもって発生したときに、或いは初期状態において複数の画素間で電流電圧特性にバラツキが存在するときに、画面ムラを生じさせないことが可能となる。

なお、実施例５の変形例として、第１給電線２１３の電位が第２給電線２１５よりも低電位である（即ち、共通電極に負電源が供給されると共に対向電極に正電源が供給される）場合には、第１の補正用ＴＦＴ２３１をｐチャネル型として、そのゲート電極を有機ＥＬ素子２２４の第１給電線側の電極に接続し、ソース電極およびドレイン電極を有機ＥＬ素子２２４と第２給電線２１５間に有機ＥＬ素子２２４と直列に接続するように構成すればよい。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第１の補正用ＴＦＴ２３１のゲート電圧が下降し、ソース電極とドレイン電極間の抵抗が減少して、自動的に補正が行われる。本実施例では好ましくは、スイッチングＴＦＴ２２１、カレントＴＦＴ２２３及び第１の補正用ＴＦＴ２３１は、同一のＴＦＴアレイ基板上に同一の製造工程により形成されている。この構成によれば、製造工程を増加させることなく、経時劣化による駆動電流Ｉｄの低下を画素毎に補正することが可能となる。

図１２は、本発明の実施例６に係るＴＦＴ−ＯＥＬＤを含んで構成された画素回路の等価回路図である。尚、図１２において、図１及び図１１に示した構成要素と同様の構成要素には同様の参照符号を付し、その説明は省略する。

図１２において、本実施例の画素回路では、有機ＥＬ素子２２４の両端の電圧と、これを流れる駆動電流Ｉｄの電流量との関係に依存して、第１給電線２１３と第２給電線間２１５の抵抗を変化させる。

より具体的には、第１給電線２１３の電位が第２給電線２１５よりも高電位である場合には、図１２に示した通りに、ｐチャネル型の第２の補正用ＴＦＴ２３２は、そのゲート電極が有機ＥＬ素子２２１の第２給電線側の電極に接続され、ソース電極およびドレイン電極が有機ＥＬ素子２２４と第１給電線間に有機ＥＬ素子２２４と直列に接続されるように付加される。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第２の補正用ＴＦＴ２３２のゲート電圧が下降し、そのソース電極とドレイン電極間の抵抗が減少する。

従って実施例６によれば、経時劣化により有機ＥＬ素子２２４の抵抗が増加しても、第２の補正用ＴＦＴ２３２のソース及びドレイン間の抵抗減少により、その有機ＥＬ素子２２４における抵抗増加による駆動電流Ｉｄの電流量低下を補正し、画面輝度の低下を低減することが可能となる。また、このような補正は画素単位で行われるので、経時劣化が複数の画素間でバラツキをもって発生したときに、或いは初期状態において複数の画素間で電流電圧特性にバラツキが存在するときに、画面ムラを生じさせないことが可能となる。

なお、実施例６の変形例として、第１給電線２１３の電位が第２給電線２１５よりも低電位である場合には、第２の補正用ＴＦＴ２３２をｎチャネル型ＴＦＴとして、そのゲート電極を有機ＥＬ素子２２４の第２給電線側の電極に接続し、ソース電極およびドレイン電極を有機ＥＬ素子２２４と第１給電線間に有機ＥＬ素子２２４と直列に接続するように構成すればよい。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第２の補正用ＴＦＴ２３２のゲート電圧が上昇し、ソース電極とドレイン電極間の抵抗が減少して、自動的に補正が行われる。

本実施例では好ましくは、スイッチングＴＦＴ２２１、カレントＴＦＴ２２３及び第２の補正用ＴＦＴ２３２は、同一のＴＦＴアレイ基板上に同一の製造工程により形成されている。この構成によれば、製造工程を増加させることなく、経時劣化による駆動電流Ｉｄの低下を画素毎に補正することが可能となる。

図１３は、本発明の実施例７に係るＴＦＴ−ＯＥＬＤを含んで構成された画素回路の等価回路図である。尚、図１３において、図１及び図１１に示した構成要素と同様の構成要素には同様の参照符号を付し、その説明は省略する。

図１３において、本実施例の画素回路では、有機ＥＬ素子２２４の両端の電圧と、これを流れる駆動電流Ｉｄの電流量との関係に依存して、保持容量２２２と第１給電線２１３間の抵抗を変化させる。
より具体的には、第１給電線２１３の電位が第２給電線２１５よりも高電位である場合には、図１３に示した通りに、カレントＴＦＴ２２３と同じｎチャネル型の第３の補正用ＴＦＴ２３３は、そのゲート電極が有機ＥＬ素子２２４の第１給電線側の電極に接続され、ソース電極およびドレイン電極を保持容量２２２と第１給電線２１３間に接続されるように付加されている。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第３の補正用ＴＦＴ２３３のゲート電圧が上昇して、そのソース電極とドレイン電極間の抵抗が減少する。このため、カレントＴＦＴ２２３のゲート電圧が上昇して、そのソース電極とドレイン電極間の抵抗が減少する。

従って実施例７によれば、経時劣化により有機ＥＬ素子２２４の抵抗が増加しても、第３の補正用ＴＦＴ２３３のソース及びドレイン間の抵抗減少により、その有機ＥＬ素子２２４における抵抗増加による駆動電流Ｉｄの電流量低下を補正し、画面輝度の低下を低減することが可能となる。また、このような補正は画素単位で行われるので、経時劣化が複数の画素間でバラツキをもって発生したときに、或いは初期状態において複数の画素間で電流電圧特性にバラツキが存在するときに、画面ムラを生じさせないことが可能となる。

なお、実施例７の一変形例として、第１給電線２１３の電位が第２給電線よりも高電位である場合に、カレントＴＦＴ２２３をｐチャネル型とし、第３の補正用ＴＦＴ２３３をｐチャネル型とすると共にそのゲート電極を有機ＥＬ素子２２４の第１給電線側の電極に接続し、ソース電極およびドレイン電極を保持容量２２２と第１給電線２１３間に接続するように構成してもよい。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第３の補正用ＴＦＴ２３３のゲート電圧が上昇して、そのソース電極とドレイン電極間の抵抗が増加する。このため、レントＴＦＴ２２３のゲート電圧が下降し、そのソース電極とドレイン電極間の抵抗が減少して、自動的に補正が行われる。

また、実施例７の他の変形例として、第１給電線２１３の電位が第２給電線２１５よりも低電位である場合には、カレントＴＦＴ２２３をｎチャネル型とし、第３の補正用ＴＦＴ２３３をｎチャネル型とすると共にそのゲート電極を有機ＥＬ素子２２４の第１給電線側の電極に接続し、ソース電極およびドレイン電極を保持容量２２２と第１給電線２１３間に接続するように構成してもよい。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第３の補正用ＴＦＴ２３３のゲート電圧が下降して、そのソース電極とドレイン電極間の抵抗が増加する。このため、カレントＴＦＴ２２３のゲート電圧が上昇し、そのソース電極とドレイン電極間の抵抗が減少して、自動的に補正が行われる。

更にまた、実施例７の他の変形例として、第１給電線２１３の電位が第２給電線２１５よりも低電位で場合に、カレントＴＦＴ２２３をｐチャネル型とし、第３の補正用ＴＦＴ２３３をｐチャネル型とすると共にそのゲート電極を有機ＥＬ素子２２４の第１給電線側の電極に接続し、ソース電極およびドレイン電極を保持容量２２２と第１給電線２１３間に接続するように構成してもよい。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第３の補正用ＴＦＴ２３３のゲート電圧が下降して、そのソース電極とドレイン電極間の抵抗が減少する。このため、カレントＴＦＴ２２３のゲート電圧が下降して、そのソース電極とドレイン電極間の抵抗が減少し、自動的に補正が行われる。

本実施例では好ましくは、スイッチングＴＦＴ２２１、カレントＴＦＴ２２３及び第３の補正用ＴＦＴ２３３は、同一のＴＦＴアレイ基板上に同一の製造工程により形成されている。この構成によれば、製造工程を増加させることなく、経時劣化による駆動電流Ｉｄの低下を画素毎に補正することが可能となる。

図１４は、本発明の実施例８に係るＴＦＴ−ＯＥＬＤを含んで構成された画素回路の等価回路図である。尚、図１４において、図１及び図１１に示した構成要素と同様の構成要素には同様の参照符号を付し、その説明は省略する。

図１４において、本実施例の画素回路では、有機ＥＬ素子２２４の両端の電圧と、これを流れる駆動電流Ｉｄの電流量との関係に依存して、保持容量２２２と第２給電線２１５間の抵抗を変化させる。

より具体的には、第１給電線２１３の電位が第２給電線２１５よりも高電位である場合には、図１４に示した通りに、ｎチャネル型のＴＦＴ２２３に対して、ｐチャネル型の第４の補正用ＴＦＴ２３４は、そのゲート電極が有機ＥＬ素子２２４の第１給電線側の電極に接続され、ソース電極およびドレイン電極が保持容量２２２と第２給電線２１５間に接続されるように付加されている。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第４の補正用ＴＦＴ２３４のゲート電圧が上昇して、そのソース電極とドレイン電極間の抵抗が増加する。このため、カレントＴＦＴ２２３のゲート電圧が上昇して、そのソース電極とドレイン電極間の抵抗が減少する。

従って実施例８によれば、経時劣化により有機ＥＬ素子２２４の抵抗が増加しても、第４の補正用ＴＦＴ２３４のソース及びドレイン間の抵抗増加により、その有機ＥＬ素子２２４における抵抗増加による駆動電流Ｉｄの電流量低下を補正し、画面輝度の低下を低減することが可能となる。また、このような補正は画素単位で行われるので、経時劣化が複数の画素間でバラツキをもって発生したときに、或いは初期状態において複数の画素間で電流電圧特性にバラツキが存在するときに、画面ムラを生じさせないことが可能となる。

なお、実施例８の一変形例として、第１給電線２１３の電位が第２給電線２１５よりも高電位である場合に、カレントＴＦＴ２２３をｐチャネル型とし、第４の補正用ＴＦＴをｎチャネル型とすると共にそのゲート電極を有機ＥＬ素子２２４の第１給電線側の電極に接続し、ソース電極およびドレイン電極を保持容量２２２と第２給電線２１５間に接続するように構成してもよい。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第４の補正用ＴＦＴ２３４のゲート電圧が上昇して、ソース電極とドレイン電極間の抵抗が減少する。このため、カレントＴＦＴ２２３のゲート電圧が下降して、ソース電極とドレイン電極間の抵抗が減少し、自動的に補正が行われる。

また、実施例８の他の変形例として、第１給電線２１３の電位が第２給電線２１５よりも低電位である場合には、ｎチャネル型のカレントＴＦＴ２２３に対して第４の補正用ＴＦＴをｐチャネル型とし、そのゲート電極を有機ＥＬ素子２２４の第１給電線側の電極に接続し、ソース電極およびドレイン電極を保持容量２２２と第２給電線２１５間に接続するように構成してもよい。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第４の補正用ＴＦＴ２３４のゲート電圧が下降して、ソース電極とドレイン電極間の抵抗が減少する。このため、カレントＴＦＴ２２３のゲート電圧が上昇して、ソース電極とドレイン電極間の抵抗が減少し、自動的に補正が行われる。

更にまた、実施例８の他の変形例として、第１給電線２１３の電位が第２給電線２１５よりも低電位である場合に、カレントＴＦＴ２２３をｐチャネル型とし、第４の補正用ＴＦＴ２３４をｎチャネル型とすると共にそのゲート電極を有機ＥＬ素子２２４の第１給電線側の電極に接続し、ソース電極およびドレイン電極を保持容量２２２と第２給電線２１５間に接続するように構成してもよい。この構成によれば、有機ＥＬ素子２２４の抵抗が増加すると、第４の補正用ＴＦＴ２３４のゲート電圧が下降して、ソース電極とドレイン電極間の抵抗が増加する。このため、カレントＴＦＴ２２３のゲート電圧が下降して、ソース電極とドレイン電極間の抵抗が減少し、自動的に補正が行われる。

本実施例では好ましくは、スイッチングＴＦＴ２２１、カレントＴＦＴ２２３及び第４の補正用ＴＦＴ２３４は、同一のＴＦＴアレイ基板上に同一の製造工程により形成されている。この構成によれば、製造工程を増加させることなく、経時劣化による駆動電流Ｉｄの低下を画素毎に補正することが可能となる。

図１５は、本発明の実施例９に係るＴＦＴ−ＯＥＬＤを含んで構成された画素回路の等価回路図である。尚、図１５において、図１及び図１１に示した構成要素と同様の構成要素には同様の参照符号を付し、その説明は省略する。

図１５において、本実施例の画素回路に備えられた第１の補正用薄膜フォトダイオード２４１には、光を照射すると、低抵抗になる性質がある。

本実施例では、有機ＥＬ素子２２４の両端の電圧と発光量との関係に依存して、保持容量２２２と第１給電線２１３間の抵抗を変化させる。

より具体的には、第１給電線２１３の電位が第２給電線２１５よりも高電位である場合には、図１５に示した通りに、ｐチャネル型のカレントＴＦＴ２２３に対し、第１の補正用薄膜フォトダイオード２４１は、保持容量２２２と第１給電線２１３間に接続されている。この構成によれば、有機ＥＬ素子２２４の発光が減少すると、第１の補正用薄膜フォトダイオード２４１の抵抗が増加する。このため、カレントＴＦＴ２２３は、そのゲート電圧が降下して、ソース電極とドレイン電極間の抵抗が減少する。

従って実施例９によれば、経時劣化により有機ＥＬ素子２２４の発光量が低下しても、第１の補正用薄膜フォトダイオード２４１の抵抗増加により、その有機ＥＬ素子２２４における発光量低下を補正することが可能となる。また、このような補正は画素単位で行われるので、経時劣化が複数の画素間でバラツキをもって発生したときに、或いは初期状態において複数の有機ＥＬ素子間で発光特性にバラツキが存在するときに、画面ムラを生じさせないことが可能となる。

なお、実施例９の一変形例として、第５の補正用ＴＦＴ（図示せず）を、そのソース電極およびドレイン電極を保持容量２２２と第１給電線２１３間に接続するように設けてもよい。

また、実施例９の他の変形例として、第１給電線２１３の電位が第２給電線２１５よりも低電位である場合には、カレントＴＦＴ２２３をｎチャネル型とし、第１の補正用薄膜フォトダイオード２４１を、保持容量２２２と第１給電線２１３間に接続するように構成すればよい。この場合更に、第５の補正用ＴＦＴ（図示せず）を、そのソース電極およびドレイン電極を保持容量と第１給電線間に接続するように設けてもよい。この構成によれば、有機ＥＬ素子２２４の発光量が減少すると、第１の補正用薄膜フォトダイオード２４１の抵抗が増加し、更にカレントＴＦＴ２２３のゲート電圧が上昇してそのソース電極とドレイン電極間の抵抗が減少し、自動的に補正が行われる。

本実施例では好ましくは、スイッチングＴＦＴ２２１、カレントＴＦＴ２２３及び第１の補正用薄膜フォトダイオード２４１は、同一のＴＦＴアレイ基板上に同一の製造工程により形成されている。この構成によれば、製造工程を増加させることなく、経時劣化による駆動電流Ｉｄの低下を画素毎に補正することが可能となる。

図１６は、本発明の実施例１０に係るＴＦＴ−ＯＥＬＤを含んで構成された画素回路の等価回路図である。尚、図１６において、図１及び図１１に示した構成要素と同様の構成要素には、同様の参照符号を付し、その説明は省略する。

図１６において、本実施例の画素回路に備えられた第２の補正用薄膜フォトダイオード２４２には、光を照射すると、低抵抗になる性質がある。

本実施例では、有機ＥＬ素子２２４の両端の電圧と発光量との関係に依存して、保持容量２２２と第２給電線２１５間の抵抗を変化させる。
より具体的には、第１給電線２１３の電位が第２給電線２１５よりも高電位である場合には、図１６に示した通りに、ｎチャネル型のカレントＴＦＴ２２３に対し、第２の補正用薄膜フォトダイオード２４２が、保持容量２２２と第２給電線２１５間に接続されている。この構成によれば、有機ＥＬ素子２２４の発光量が減少すると、第２の補正用薄膜フォトダイオード２４２の抵抗が増加する。このため、カレントＴＦＴ２２３は、そのゲート電圧が上昇され、ソース電極とドレイン電極間の抵抗が減少する。

従って実施例１０によれば、経時劣化により有機ＥＬ素子２２４の発光量が低下しても、第２の補正用薄膜フォトダイオード２４２の抵抗増加により、その有機ＥＬ素子２２４における発光量低下を補正することが可能となる。また、このような補正は画素単位で行われるので、経時劣化が複数の画素間でバラツキをもって発生したときに、或いは初期状態において複数の有機ＥＬ素子間で発光特性にバラツキが存在するときに、画面ムラを生じさせないことが可能となる。

なお、実施例１０の一変形例として、第６の補正用ＴＦＴ（図示せず）を、そのソース電極およびドレイン電極が保持容量と第２給電線２１５間に接続されるように設けてもよい。

また、実施例１０の他の変形例として、第１給電線２１３の電位が第２給電線２１５よりも低電位である場合には、カレントＴＦＴ２２３をｐチャネル型とし、第２の補正用薄膜フォトダイオード２４２を、保持容量２２２と第２給電線２１５間に接続するように構成すればよい。この場合更に、第６の補正用ＴＦＴ（図示せず）を、そのソース電極およびドレイン電極が保持容量２２２と第２給電線２１５間に接続されように設けてもよい。この構成によれば、有機ＥＬ素子２２４の発光量が減少すると、第２の補正用薄膜フォトダイオード２４２の抵抗が増加し、更にカレントＴＦＴ２２３のゲート電圧が下降してそのソース電極とドレイン電極間の抵抗が減少し、自動的に補正が行われる。

本実施例では好ましくは、スイッチングＴＦＴ２２１、カレントＴＦＴ２２３及び第２の補正用薄膜フォトダイオード２４２は、同一のＴＦＴアレイ基板上に同一の製造工程により形成されている。この構成によれば、製造工程を増加させることなく、経時劣化による駆動電流Ｉｄの低下を画素毎に補正することが可能となる。

次に、本発明の実施例１１を図１７及び図１８を参照して説明する。

図１７は、実施例１１に係るＴＦＴ−ＯＥＬＤを備える表示装置のブロック図であり、図１８は、この表示装置に備えられた共通線駆動回路１３’のブロック図である。尚、図１７において、表示領域１１５内には一画素のみについての画素回路を図記しているが、実際には各画素毎に同様の画素回路が設けられている。

図１７において、本実施例の表示装置２００ａは、走査線駆動回路１１及び信号線駆動回路１２の他に、複数の共通線１３３夫々に対して別々に電源信号を供給可能に構成された共通線駆動回路１３’と、共通線駆動回路１３’に電源を供給する共通線電源２０５と、電流測定回路１６’により測定された表示領域１５内の複数の画素１０夫々についての測定電流量ＩＤｍｎ（ｍ：信号線の番号（１〜Ｍ）、ｎ：信号線の番号（１〜Ｎ））を格納するフレームメモリ２０７と、画像信号源２０８と信号線駆動回路１２との間に介在する劣化補正回路２０９とを更に備えて構成されている。劣化補正回路２０９は、複数の画素１０夫々における経時劣化による駆動電流Ｉｄの電流量低下を補正すべく、画像信号源２０８から入力される画像信号の階調（輝度）レベルをフレームメモリ２０７に格納された各測定電流量ＩＤｎに応じて画素１０毎に補正した後に、信号線駆動回路１２に出力するように構成されている。尚、共通線駆動回路１３’、共通線電源２０５、電流測定回路１６’、フレームメモリ２０７及び劣化補正回路２０９の少なくとも一つは、中央に表示領域１１５が設けられたＴＦＴアレイ基板土に形成されてもよいし（図１参照）、或いは、外部ＩＣとして構成され、ＴＦＴアレイ基板に対して外付けされてもよい。

図１７において、共通線駆動回路１３’は、切替スイッチ３０１、シフトレジスタ３０２及び伝送スイッチ３０３を備えて構成されている。切換スイッチ３０１は、通常の表示動作の際に、配線３１０を介して複数の共通線１３３に対し一括して所定電位の電源信号が供給される（即ち、全ての共通線１３３の電位は等しくされる）ように、コントローラによる制御下で、共通線電源２０５に接続された電源配線３１０の側に切り換えられる。他方、切換スイッチ３０１は、後述の如き経時劣化に対する補正（各共通線１３３に供給する電源信号の電圧の調整）を行う際に、配線３２０を介して複数の共通線１３３に対し測定用電源信号が順次供給されるように、伝送スイッチ３０３を介して電流量測定回路１６’に接続された配線３２０の側に切り換えられるように構成されている。尚、測定用電源信号は、電流測定回路１６’が内蔵する電源から配線３２０を介して供給してもよいし、共通線電源２０５の電源を利用して配線３２０を介して供給してもよい。

伝送スイッチ３０３は、経時劣化に対する補正を行う際に、シフトレジスタ３０２から順次出力される転送信号に応じて測定用電源信号を切換スイッチ３０１に伝送し、切換スイッチ３０１はこれを共通線１３３を介して各画素回路に供給する。この際、シフトレジスタ３０２は、図示しないコントローラによる制御下で、転送信号を複数の共通線１３３夫々に対応して順次出力するように構成されている。

次に以上のように構成された本実施例の動作について説明する。

先ず、経時劣化に対する補正を行う際には、シフトレジスタ３０２から順次出力される転送信号に応じて伝送可能とされる各伝送スイッチ３０３を介して、複数の共通線１３３に対して順次測定用電源信号が供給される。そして、この測定用電源信号の電流量が夫々の共通線１３３について測定される。ここで、各画素１０には、走査線駆動回路１１から走査信号が順次供給されるので、電源信号が一本の共通線１３３から供給される画素列のうち、走査信号が供給された画素毎にカレントＴＦＴ２２３を介して有機ＥＬ素子２２４に駆動電流として測定用電源信号が流れる。即ち、走査線駆動回路１１から走査信号を順次供給しつつ、シフトレジスタ３０２による転送信号のタイミングで共通線１３３に測定用電源信号を順次供給することにより、各画素１０毎の駆動電流Ｉｄが電流量測定回路１６’で点順次で測定される。そして、その測定電流量ＩＤｍｎは、フレームメモリ２０７に記憶される。

次に、通常の表示動作を行う際には、画像信号源２０８からの画像信号は、劣化補正回路２０９に送られる。劣化補正回路２０９は、フレームメモリ２０７に記憶された各画素１０の電流量ＩＤｍｎに基づき定まる経時劣化の程度（即ち、基準電流量に対する測定駆動電流量の低下の度合い）に従って、その経時劣化による電流低下分を補正するように、各画素１０毎に画像信号の階調レベルを補正して信号線駆動回路１２に出力する。この結果、各画素１０における有機ＥＬ素子２２４の発光量の変化は、劣化補正回路２０９による階調レベル変化により補正される。尚、通常の表示動作を行う際には、共通線駆動回路２０３の切替えスイッチ３０１は、共通線電源２０５側に切り替えられ、共通線１０３には所定の電位が供給される。

なお、本実施例では、全ての画素１０に対して別々に電流量の測定を行い、その測定値ＩＤｍｎをフレームメモリ２０７に記憶するようにしたが、いくつかの抜き取った画素１０に対して、或いは、まとまった画素ブロックに対して電流量の測定を行い、その測定値を記憶してもよい。また、本実施例では、全ての画素１０に対して各々異なる補正量を施したが、適当な処理の後に、まとまった画素ブロックやパネル全体に対して補正を行うようにしてもよい。

なお、本実施例では、各駆動回路内の各ＴＦＴ及び画素回路内の各ＴＦＴは、例えば、６００℃以下の低温プロセスで形成された多結晶シリコンＴＦＴであり、各有機ＥＬ素子２２４は、例えば、インクジェットプロセスで形成される。

次に、本発明の実施例１２を図１９及び図２０を参照して説明する。

図１９は、実施例１２に係るＴＦＴ−ＯＥＬＤを備える表示装置のブロック図であり、図２０は、この表示装置の各画素に備えられる画素回路の断面図である。尚、図１９において、表示領域１１５内には一画素のみについての回路を図記しているが、実際には各画素毎に同様の回路が設けられている。また、図１９において、図１７に示した実施例１１と同様の構成要素には同様の参照符号を付し、その説明は省略する。

図１９において、本実施例の表示装置２００ｂは、走査線駆動回路１１、信号線駆動回路１２、共通線１３３に一括して所定電位の電源信号を供給する共通線電源２０５、電流測定回路１６”、フレームメモリ２０７及び劣化補正回路２０９を備えて構成されている。表示装置２００ｂは特に、共通線１３３に一端が接続された発光量測定用の半導体素子の一例としてのＰＩＮダイオード１１０を各画素回路内に備えており、各ＰＩＮダイオード１１０の他端には測定用電流をＰＩＮダイオード１１０に流すための検光線１０４が信号線１３２及び共通線１３３と平行に設けられている。そして、表示装置２００ｂは更に、各検光線１０４を介して各画素におけるＰＩＮダイオード１１０を駆動する検光線駆動回路２０４を備えており、電流測定回路１６”は、検光線駆動回路２０４により駆動されるＰＩＮダイオード１１０に流れる測定用電流を各画素１０毎に測定するように構成されている。尚、検光線駆動回路２０４、共通線電源２０５、電流測定回路１６”、フレームメモリ２０７及び劣化補正回路２０９の少なくとも一つは、中央に表示領域１１５が設けられたＴＦＴアレイ基板上に形成されてもよいし（図１参照）、或いは、外部ＩＣとして構成され、ＴＦＴアレイ基板に対して外付けされてもよい。また、ＰＩＮダイオード１１０に代わる発光量測定用の半導体素子の他の例としては、チャネル部に光が入射することにより光励起電流が流れる電界効果トランジスタが挙げられる。

図２０に示すように、本実施例では、各画素１０において、ＰＩＮダイオード１１０は、スイッチングＴＦＴ２２１及びカレントＴＦＴ２２３の形成に用いる半導体膜と同じ膜を用いてＴＦＴアレイ基板１上に形成されており、不純物ドープにより形成されたＰＩＮ接合を有する。そして、層間絶縁膜２５１〜２５３を介して有機ＥＬ素子２２４からＰＩＮ接合に光が入射すると光励起電流が流れるように、このＰＩＮ接合に対し逆バイアス電圧が検光線１０４を介して検光線駆動回路２０４から供給されるように構成されている。また、各ＴＦＴのゲートや走査線１３１は、Ｔａ等の金属膜や低抵抗ポリシリコン膜から構成されており、信号線１３２、共通線１３３及び検光線１０４は、Ａｌ等の低抵抗金属膜から構成されている。そして、カレントＴＦＴ２２３を介して駆動電流が、ＩＴＯ等からなる画素電極１４１からＥＬ素子２２４を経て、対向電極１０５（上電極）へと流れるように構成されている。対向電極１０５をＩＴＯ等の透明材料から構成すれば、表示装置２００ａの図２０における上側の面を表示面とすることができる。他方、対向電極１０５をＡｌ等の光反射性或いは遮光性の金属材料等から構成すれば、表示装置２００ａの図２０における下側の面を表示面とすることができる。ここでは、対向電極１０５をＡｌを主成分として構成するものとする。

次に以上のように構成された本実施例の動作について説明する。

先ず、経時劣化に対する補正処理を行う際には、走査線駆動回路１１及び信号線駆動回路１２から所定パターンを表示するための走査信号及びデータ信号を供給することにより、有機ＥＬ素子２２４を発光させる。すると、対向電極１０５はＡｌを主とする材料であるため、光は反射されて、画素電極１４１を通して、下方に放射される。このとき、光路の一部に検光線１０４により逆バイアスを掛けられたＰＩＮダイオード１１０が配置されているため、ＰＩＮダイオード１１０では、光励起電流が発生し、検光線１０４を通じて検光線駆動回路２０４に達する。検光線駆動回路２０４は、実施例１１における共通線駆動回路２０３と同様に複数の伝送スイッチを備えており、ＰＩＮダイオード１１０への逆バイアス電源を検光線２０４からＰＩＮダイオード１１０へ順次供給し、測定用電流を電流測定回路１６”に順次供給する。そして、実施例１１の場合と同様に、電流測定回路１６”では、このような測定用電流を各画素１０について点順次で測定する。尚、各画素１０に設けられた有機ＥＬ素子２２４の発光量は、この測定用電流の測定電流量ＩＤｍｎ’の増加に応じて、ほぼ増加するものである。そして、測定電流量ＩＤｍｎ’（測定発光量）に対応するフレームメモリ２０７による記憶、劣化補正回路２０９による補正も、実施例１１と同様に行われる。

より具体的には、図２１に示すように、実施例１１における劣化補正方法は行われる。

即ち、先ず初期状態では、図２１（ａ）に示すように、劣化補正回路２０９が補正を行わないので、画像信号２０８の階調レベルＤ１、Ｄ２、…、Ｄ６から信号変換曲線４０４にしたがって、信号線駆動回路１２は、信号レベルＶ１、Ｖ２、…、Ｖ６のデータ信号を出力する。このデータ信号が、信号線駆動回路１２から、信号線１３２、スイッチングＴＦＴ２２１及び保持容量２２２により、カレントＴＦＴ２２３のゲート電極に印加される。この結果、カレントＴＦＴ２２３のゲート電極に印加される電位と、有機ＥＬ素子２２４の発光量との関係を示した発光特性曲線４０５に対応して、有機ＥＬ素子２２４により発光レベルＬ１、Ｌ２、…、Ｖ６の発光が得られる。なお、ここでは、信号レベルＶｂがあるしきい値電圧を越えてから、有機ＥＬ素子２２４が発光し始めることも考慮している。

次に、有機ＥＬ素子２２４やカレントＴＦＴ２２３が劣化し、発光量が変化した状態では、図２１（ｂ）に示すように、発光特性曲線４０５は変化する。前述した補正処理における検光線駆動回路２０４、電流測定回路１６”等を用いた発光量の測定により、この発光特性曲線４０５が得られる。劣化補正回路２０９には、この発光特性曲線４０５に基づいて、適切な信号変換曲線４０４が設定される。その後、通常の表示期間においては、この信号変換曲線４０４を用いて、劣化補正回路２０９により、階調レベルＤ１、Ｄ２…、Ｄ６に対して信号レベルＶ１、Ｖ２…Ｖ６の画像信号が信号線駆動回路１２から出力されるように各階調レベルに対する調整が施される。このため、各画素１０においては、劣化後の発光特性曲線４０５に従って、劣化前と同じ発光量が劣化後も得られることに
なる。なお、本実施例では、有機ＥＬ素子２２４の発光に対するしきい値電圧の劣化も考慮されている。

以上のように１２実施例によれば、各画素１０における有機ＥＬ素子２２４の発光量を、ＰＩＮダイオード１１０を用いて測定するので、駆動電流量を測定する実施例１１の場合よりも、劣化による発光量低下をより正確に補正することが可能となる。

なお、本実施例では、全ての画素１０に対して発光量の測定を行い、その測定値をフレームメモリ２０７に記憶したが、いくつかの抜き取った画素１０に対して、あるいは、まとまった画素ブロックに対して発光量の測定を行い、その測定値を記憶してもよい。また、ここでは、全ての画素１０に対して各々異なる補正量を施したが、適当な処理の後に、まとまった画素ブロックやパネル全体に対して補正してもよい。

また、本実施例では、光励起電流を発生させるモニタ用受光素子として、ＰＩＮダイオード１１０を用いたが、電界効果型トランジスタ等の半導体素子を用いてもよい。このとき、電界効果型トランジスタのゲート電極に印加される電位としては、有効に光励起電流を発生させる電位が選択される。更に、有機ＥＬ素子２２４からの発光がチャネルに到達するために、トップゲート型、正スタガ型、逆スタガ型、チャネルエッチ型またはチャネルストッパ型などから、適した構成が用いられ、ゲート電極もＩＴＯで形成される可能性がある。更にまた、本実施例では好ましくは、各駆動回路や各画素回路内に形成されるＴＦＴと、光励起電流を発生させる半導体素子としてのＰＩＮダイオードとが、同一の工程で形成される。このようにすれば、ＰＩＮダイオードを形成するための工程を別途設けなくて済むので有利である。

図２２に、本発明の実施例１３のＴＦＴ−ＯＥＬＤを備えた表示装置における劣化補正方法を示す。実施例１３の表示装置のハードウエア構成は、実施例１１或いは実施例１２の場合と同様であるのでその説明は省略する。

実施例１３では、図２１を用いて説明された、劣化補正回路２０９における発光量測定により得られた発光特性曲線４０５に基づく信号変換曲線４０４の設定方法が実施例１２の場合と異なる。実施例１３では、データ信号の電圧値の調整が、或る既定の信号レベルから他の既定の信号レベルへと変換することにより行われる。即ち、有機ＥＬ素子２２４が劣化し発光量が低下した場合に対応する図２１（ｂ）において、補正された後のデータ信号の信号レベルＶ１、Ｖ２、…、Ｖ６を、信号線駆動回路１２の電源等の制約により予め定められている離散化された電位の中から選ぶことにより、発光特性曲線４０５に対する信号変換曲線４０４を設定する。これにより、発光量の線形性は損なわれるが、階調反転は起こっていないので、肉眼では良好な階調性が得られる。

以上のように実施例１３によれば、信号線駆動回路１２において、限られた種類の電位の電源を用いて、経時劣化による発光量低下に対する補正を行うことが可能となる。

尚、以上の実施例１から実施例１３では、スイッチングＴＦＴを備えて画素回路を構成したが、例えば、駆動用ＴＦＴのゲートに走査信号を走査線から直接供給すると共にデータ信号を駆動用ＴＦＴのソースに信号線から直接供給することにより、データ信号を駆動用ＴＦＴのソース及びドレインを介して有機ＥＬ素子に供給して、有機ＥＬ素子を駆動するように構成してもよい。即ち、この場合にも、各画素に設けられた有機ＥＬ素子や駆動用ＴＦＴにおける経時劣化による駆動電流や発光量の低下を本発明により補正することが可能となる。また、各画素回路に設けられたスイッチングＴＦＴは、そのゲートに印がする走査信号の電圧極性を合わせさえすれば、ｎチャネル型ＴＦＴから構成してもよいし、ｐチャネル型ＴＦＴから構成してもよい。

（電子機器）
次に、以上各実施例において詳細に説明した表示装置を備えた電子機器の実施例について図２３から図２６を参照して説明する。

先ず図２３に、このように表示装置を備えた電子機器の概略構成を示す。

図２３において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、表示パネル１００６、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。

前述した各実施例における表示装置は、本実施例における表示パネル１００６及び駆動回路１００４に相当する。従って、表示パネル１００６を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、更に表示情報処理回路１００２等を搭載してもよい。或いは、表示パネル１００６を搭載するＴＦＴアレイ基板に対し駆動回路１００４を外付けして構成してもよい。

表示情報出力源１０００は、ＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣLKと共に駆動回路１００４に出力する。駆動回路１００４は、表示パネル２００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。

次に図２４から図２５に、このように構成された電子機器の具体例を夫々示す。

図２４において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した表示パネル２００がトップカバーケース１２０６内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。

また図２５に示すように、駆動回路１００４や表示情報処理回路１００２を搭載しない表示パネル１３０４の場合には、駆動回路１００４や表示情報処理回路１００２を含むＩＣ１３２４がポリイミドテープ１３２２上に実装されたＴＣＰ（Tape Carrier Package）１３２０に、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、表示パネルとして、生産、販売、使用等することも可能である。

以上図２４から図２５を参照して説明した電子機器の他にも、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話
、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図２３に示した電子機器の例として挙げられる。

以上説明したように、本実施例によれば、有機ＥＬ素子等の電流駆動型発光素子やカレントＴＦＴ等の駆動素子における経時劣化による悪影響が表示上に及ぶことなく、高品質の画像表示を長期に亘って行える各種の電子機器を実現できる。

本発明に係る表示装置は、有機ＥＬ素子、無機ＥＬ素子、ライトエミッティングポリマー、ＬＥＤ等の各種の電流駆動型発光素子とこれを駆動するＴＦＴ等の駆動素子とを備えた表示装置として利用可能であり、更に、本発明に係る画素回路は、各種のアクティブマトリクス駆動方式の表示装置に利用可能である。また、本発明に係る電子機器は、このような画素回路や表示装置を用いて構成され、高品質の画像表示を長期に亘って行える電子機器等として利用可能である。

本発明の各実施例に共通する表示装置の基本的な全体構成を示すブロック図である。 図１の表示装置の一画素における平面図である。 本発明の実施例１の表示装置のブロック図である。 実施例１における画像信号の階調レベル(Ｄ)、データ信号電圧(Ｖsig)及び駆動電流(Ｉｄ)の関係並びに経時劣化の補正方法を示す特性図である。 実施例１の一変形例のブロック図である。 実施例１の他の変形例のブロック図である。 図６の変形例におけるデータ信号（Ｖ sig）及び駆動電流（Ｉｄ）の関係並びに経時劣化の補正方法を示す特性図である。 本発明の実施例２の表示装置のブロック図である。 本発明の実施例３の表示装置のブロック図である。 本発明の実施例４の表示装置のブロック図である。 本発明の実施例５の表示装置の一画素における等価回路図である。 本発明の実施例６の表示装置の一画素における等価回路図である。 本発明の実施例７の表示装置の一画素における等価回路図である。 本発明の実施例８の表示装置の一画素における等価回路図である。 本発明の実施例９の表示装置の一画素における等価回路図である。 本発明の実施例１０の表示装置の一画素における等価回路図である。 本発明の実施例１１の表示装置の全体構成を一画素の回路図を含めて示すブロック図である。 実施例１１の表示装置が備える共通線駆動回路の回路図である。 本発明の実施例１２の表示装置の全体構成を一画素の回路図を含めて示すブロック図である。 実施例１２の表示装置が備えるＴＦＴ−ＯＥＬＤ部分の断面図である。 実施例１２の表示装置における経時劣化の補正方法を示す特性図である。 本発明の実施例１３の表示装置における経時劣化の補正方法を示す特性図である。 本発明による電子機器の実施の形態の概略構成を示すブロック図である。 電子機器の一例としてのパーソナルコンピュータを示す正面図である。 電子機器の他の例としてのＴＣＰを用いた液晶装置を示す斜視図である。

符号の説明

２１３ 第１給電線、２１５ 第２給電線、２２１ 第２薄膜トランジスタ、
２２２ 保持容量、２２３ 第１薄膜トランジスタ、２２４ 発光素子、
２３１〜２３４ 補正用薄膜ダイオード

Claims (14)

1. 少なくともデータ信号が供給される信号配線並びに駆動電流を流すための電源が供給される第１及び第２給電線が設けられた表示装置の表示領域を構成するマトリクス状の複数の画素の各々に設けられる画素回路であって、
   前記第１及び第２給電線間に接続された電流駆動型の発光素子と、
   前記第１及び第２給電線間に前記発光素子と直列に接続されたソース及びドレインを介して前記発光素子を流れる前記駆動電流を、ゲートに供給される前記データ信号の電圧に応じて制御する第１薄膜トランジスタ素子と、
   前記発光素子の両端の電圧と前記駆動電流の電流量との関係に依存して、前記第１給電線と前記第２給電線との間の抵抗を調整することにより、前記駆動電流の電流量の減少に応じて前記駆動電流を増加させる駆動電流補償素子と、
   を備えたことを特徴とする画素回路。
2. 前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、
   前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記発光素子と前記第２給電線との間に前記発光素子と直列に接続されたｎチャネル型の第１の補正用薄膜トランジスタを含むことを特徴とする請求項１に記載の画素回路。
3. 前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、
   前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記発光素子と前記第２給電線との間に前記発光素子と直列に接続されたｐチャネル型の第１の補正用薄膜トランジスタを含むことを特徴とする請求項１に記載の画素回路。
4. 前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、
   前記駆動電流補償素子は、ゲートが前記発光素子の前記第２給電線側の電極に接続され、ソース及びドレインが前記発光素子と前記第１給電線との間に前記発光素子と直列に接続されたｐチャネル型の第２の補正用薄膜トランジスタを含むことを特徴とする請求項１に記載の画素回路。
5. 前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、
   前記駆動電流補償素子は、ゲートが前記発光素子の前記第２給電線側の電極に接続され、ソース及びドレインが前記発光素子と前記第１給電線との間に前記発光素子と直列に接続されたｎチャネル型の第２の補正用薄膜トランジスタを含むことを特徴とする請求項１に記載の画素回路。
6. 少なくともデータ信号が供給される信号配線並びに駆動電流を流すための電源が供給される第１及び第２給電線が設けられた表示装置の表示領域を構成するマトリクス状の複数の画素の各々に設けられる画素回路であって、
   前記第１及び第２給電線間に接続された電流駆動型の発光素子と、
   前記第１及び第２給電線間に前記発光素子と直列に接続されたソース及びドレインを介して前記発光素子を流れる前記駆動電流を、ゲートに供給される前記データ信号の電圧に応じて制御する第１薄膜トランジスタ素子と、
   前記第１薄膜トランジスタのゲートに接続されており、前記第１薄膜トランジスタのゲート電圧を保持する保持容量と、
   前記発光素子の両端の電圧と前記駆動電流の電流量との関係に依存して、前記第１及び第２給電線の一方と前記保持容量との間の抵抗を調整することにより、前記駆動電流の電流量の減少に応じて前記駆動電流を増加させる駆動電流補償素子と、
   を備えたことを特徴とする画素回路。
7. 前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、
   前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記保持容量と前記第１給電線との間に接続された、前記第１薄膜トランジスタと同じｎ又はｐチャネル型の第３の補正用薄膜トランジスタを含むことを特徴とする請求項６に記載の画素回路。
8. 前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、
   前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記保持容量と前記第１給電線との間に接続された、前記第１薄膜トランジスタと同じｎ又はｐチャネル型の第３の補正用薄膜トランジスタを含むことを特徴とする請求項６に記載の画素回路。
9. 前記第１給電線の電位は、前記第２給電線よりも高電位に設定されており、
   前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記保持容量と前記第２給電線との間に接続された、前記第１薄膜トランジスタと反対のｎ又はｐチャネル型の第４の補正用薄膜トランジスタを含むことを特徴とする請求項６に記載の画素回路。
10. 前記第１給電線の電位は、前記第２給電線よりも低電位に設定されており、
    前記駆動電流補償素子は、ゲートが前記発光素子の前記第１給電線側の電極に接続され、ソース及びドレインが前記保持容量と前記第２給電線との間に接続された、前記第１薄膜トランジスタと反対のｎ又はｐチャネル型の第４の補正用薄膜トランジスタを含むことを特徴とする請求項６に記載の画素回路。
11. 前記駆動電流補償素子は、前記第１薄膜トランジスタと同一の製造工程により形成されることを特徴とする請求項１乃至１０のいずれかに記載の画素回路。
12. 前記信号配線は、前記データ信号が供給される信号線及び走査信号が供給される走査線を含み、
    前記走査信号がゲートに供給されると共にソース及びドレインを介して前記データ信号が前記第１薄膜トランジスタのゲートに供給されるように接続された第２薄膜トランジスタを更に備えたことを特徴とする請求項１乃至１１のいずれかに記載の画素回路。
13. 請求項１乃至１２のいずれかに記載の画素回路を画素毎に備えたことを特徴とする表示装置。
14. 請求項１３に記載の表示装置を備えたことを特徴とする電子機器。

Images